KR101187939B1 - 적층 세라믹 커패시터 및 그 제조방법 - Google Patents
적층 세라믹 커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101187939B1 KR101187939B1 KR1020110021078A KR20110021078A KR101187939B1 KR 101187939 B1 KR101187939 B1 KR 101187939B1 KR 1020110021078 A KR1020110021078 A KR 1020110021078A KR 20110021078 A KR20110021078 A KR 20110021078A KR 101187939 B1 KR101187939 B1 KR 101187939B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- internal
- ceramic
- green sheet
- electrodes
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 21
- 239000000919 ceramic Substances 0.000 claims abstract description 146
- 238000005520 cutting process Methods 0.000 claims description 30
- 239000002002 slurry Substances 0.000 claims description 22
- 238000007598 dipping method Methods 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- 229910052799 carbon Inorganic materials 0.000 description 11
- 239000000843 powder Substances 0.000 description 5
- 238000001354 calcination Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것으로, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 측면 및 제4 측면을 가지는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 제3 측면 또는 제4 측면으로 일단이 노출되는 복수 개의 내부전극; 및 상기 제3 측면 또는 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며, 상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리는 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리보다 작거나 같게 형성될 수 있다.
Description
본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것으로, 보다 상세하게는 신뢰성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
적층 세라믹 커패시터의 용량을 높이는 위해서 유전체층을 박막화하는 방법, 박막화된 유전체층을 고적층화하는 방법, 내부전극의 커버리지를 향상시키는 방법 등이 고려되고 있다. 또한, 용량을 형성하는 내부전극의 중첩 면적을 향상시키는 방법이 고려되고 있다.
일반적으로 적층 세라믹 커패시터는 다음과 같이 제조될 수 있다. 우선, 세라믹 그린시트를 제조하고, 세라믹 그린시트 상에 도전성 페이스트를 인쇄하여 내부전극을 형성한다. 내부전극이 형성된 세라믹 그린시트를 수십 내지 수백층 까지 겹쳐 쌓아 올려 그린 세라믹 적층체를 마든다. 이 후 그린 세라믹 적층체를 고온 및 고압으로 압착하여 딱딱한 그린 세라믹 적층체를 만들고, 절단 공정을 거쳐 그린 칩을 제조한다. 이후 그린 칩을 가소 및 소성하고, 이후 외부전극을 형성하여 적층 세라믹 커패시터를 완성한다.
상기와 같은 제조방법에 의하여 적층 세라믹 커패시터를 형성하는 경우, 내부전극이 형성되지 않는 유전체층의 마진부 영역을 최소화하기 어려워 내부전극의 중첩 면적을 늘리는게 한계가 있다. 또한, 적층 세라믹 커패시터의 모서리부의 마진부는 다른 영역의 마진부보다 두껍게 형성되어 가소 및 소성시 탄소의 제거가 용이하지 않은 문제가 있다.
본 발명은 신뢰성이 우수한 고용량 적층 세라믹 커패시터 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태는 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 측면 및 제4 측면을 가지는 세라믹 본체; 상기 세라믹 본체의 내부에 형성되며, 상기 제3 측면 또는 제4 측면으로 일단이 노출되는 복수 개의 내부전극; 및 상기 제3 측면 또는 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며, 상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리는 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리보다 작거나 같은 적층 세라믹 커패시터를 제공한다.
상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리는 2 내지 10㎛일 수 있다.
상기 복수 개의 내부전극 중 최외곽의 상부 및 최외곽의 하부에 배치되는 내부전극의 말단에서 상기 제1 측면까지의 최단 거리 및 상기 제2 측면까지의 최단 거리가 모두 2 내지 10㎛일 수 있다.
상기 복수 개의 내부전극 중 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리는 30㎛이하일 수 있다.
상기 복수 개의 내부전극 중 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리는 10 내지 20㎛일 수 있다.
상기 세라믹 본체는
상기 세라믹 본체의 제3 측면 및 제4 측면 사이의 거리를 형성하는 길이 및 상기 내부전극과 동일한 폭을 가지는 복수 개의 유전체층이 적층된 적층 본체, 상기 내부전극의 말단에서 상기 세라믹 본체의 제1 측면 또는 제2 측면까지의 거리를 형성하는 제1 사이드부 및 제2 사이드부로 구성될 수 있다.
상기 제1 사이드부 및 제2 사이드부는 세라믹 슬러리로 형성될 수 있다.
상기 내부전극은 일단이 상기 제3 측면으로 노출되고, 타단이 상기 제4 측면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 측면으로 노출되고, 타단이 상기 제3 측면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성될 수 있다.
본 발명의 다른 실시형태는 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계; 상기 스트라이프형 제1 내부전극 패턴과 상기 스트라이프형 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층체를 형성하는 단계; 상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드부 및 제2 사이드부를 형성하고, 상기 복수 개의 제1 및 제2 내부전극 중 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭을 상기 복수 개의 제1 및 제2 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭보다 작거나 같게 형성하는 단계;를 포함하는 적층 세라믹 커패시터의 제조방법을 제공한다.
상기 세라믹 그린시트 적층체를 형성하는 단계는
상기 스트라이프형 제1 내부 전극 패턴의 중심부와 상기 스트라이프형 제2 내부전극 패턴 사이의 소정의 간격이 중첩되도록 적층될 수 있다.
상기 세라믹 그린시트 적층체를 절단하는 단계는
상기 세라믹 그린시트 적층체가 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체가 되도록 수행되고, 상기 제1 및 제2 사이드부를 형성하는 단계 이후에, 상기 제1 내부전극의 중심부 및 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 측면 또는 제4 측면을 갖는 적층 본체로 절단하는 단계가 수행될 수 있다.
상기 세라믹 그린시트 적층체를 절단하는 단계는
상기 세라믹 그린시트를 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체로 절단하는 단계, 및 상기 막대형 적층체를 상기 제1 내부전극의 중심부 및 상기 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 측면 또는 제4 측면을 갖는 적층 본체로 절단하는 단계로 수행되고,
상기 제1 및 제2 사이드부를 형성하는 단계는 상기 적층 본체에 대하여 수행될 수 있다.
상기 제1 사이드부 및 제2 사이드부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리를 도포하여 수행될 수 있다.
상기 제1 사이드부 및 제2 사이드부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 세라믹 슬러리에 딥핑하여 수행될 수 있다.
상기 세라믹 슬러리의 양을 조절하여 상기 복수 개의 제1 및 제2 내부전극 중 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭을 2 내지 10㎛로 형성하고, 상기 복수 개의 제1 및 제2 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭을 30㎛이하로 형성할 수 있다.
본 발명의 일 실시형태에 의하면, 적층 세라믹 커패시터에 있어서 내부전극 말단에서 제1 측면 또는 제2 측면까지의 거리는 작게 형성될 수 있다. 이에 따라 상대적으로 세라믹 본체 내에 형성되는 내부전극의 중첩 면적을 넓게 형성할 수 있다.
또한, 상대적으로 잔류 탄소의 제거가 어려운 모서리부인 최외곽에 배치되는 내부전극 말단에서 제1 측면 또는 제2 측면까지의 거리가 매우 작게 형성되어 잔류 탄소의 제거가 용이하게 수행될 수 있다. 이에 따라 잔류 탄소의 농도 산포가 작아져 동일한 미세 구조를 유지할 수 있고, 내부전극의 연결성을 향상시킬 수 있다.
또한, 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리를 일정 두께로 확보하여 내습 특성을 확보하고, 내부 결함을 줄일 수 있다. 또한, 외부전극 형성시 방사 크랙 발생 가능성을 줄이고, 외부 충격에 대한 기계적 강도를 확보할 수 있다.
본 발명의 일 실시예에 의하면, 적층된 복수 개의 제1 및 제2 내부전극, 세라믹 그린시트는 동시에 절단되어 상기 내부전극의 말단은 일 직선상에 놓일 수 있다. 이후, 내부전극의 말단이 노출되는 면에 제1 및 제2 사이드부가 형성될 수 있다. 상기 사이드부의 폭은 세라믹 슬러리의 양에 따라 용이하게 조절될 수 있다.
상기 내부 전극은 유전체층의 폭 방향에 대해서는 전체적으로 형성될 수 있어 내부전극 간의 중첩 면적을 형성하기 용이하고, 내부전극에 의한 단차의 발생을 줄일 수 있다.
도 1a은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 1b는 도 1a의 A-A'선에 따른 단면도이고, 도 1c는 도 1a의 B-B'선에 따른 단면도이며, 도 1d 및 도 1e는 도 1a에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
도 1b는 도 1a의 A-A'선에 따른 단면도이고, 도 1c는 도 1a의 B-B'선에 따른 단면도이며, 도 1d 및 도 1e는 도 1a에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1a은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다. 도 1b는 도 1a의 A-A'선에 따른 단면도이고, 도 1c는 도 1a의 B-B'선에 따른 단면도이며, 도 1d 및 도 1e는 도 1a에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 1a 내지 도 1e를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 세라믹 본체(110); 상기 세라믹 본체의 내부에 형성되는 복수 개의 내부전극(121, 122); 상기 세라믹 본체의 외표면에 형성되는 외부전극(131, 132)을 포함한다.
상기 세라믹 본체(110)는 서로 대향하는 제1 측면(1) 및 제2 측면(2)과 상기 제1 측면 및 제2 측면을 연결하는 제3 측면(3) 및 제4 측면(4)을 가질 수 있다.
상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 제1 내지 제4 측면을 갖는 직방체 형상일 수 있다.
상기 세라믹 본체(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 본체의 제3 측면(3) 또는 제4 측면(4)으로 길이 방향의 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다. 제1 내부전극(121)의 일단은 제3 측면(3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 측면(4)으로 노출될 수 있다. 상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제3 측면(3) 또는 제4 측면(4)으로부터 일정 간격(d3)을 두고 형성될 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록한다.
상기 세라믹 본체의 제3 측면(3) 및 제4 측면(4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
상기 세라믹 본체의 내부에 형성된 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면까지의 최단거리(d1)는 상기 중앙부에 배치되는 내부전극의 말단에서 제1 측면까지의 최단거리(d2)보다 작거나 같게 형성될 수 있다.
상기 내부전극의 말단은 상기 세라믹 본체의 제1 측면(1) 또는 제2 측면(2)으로 향하고 있는 내부전극의 일 영역으로써, 내부전극 중 폭 방향의 일단을 의미한다. 상기 내부전극의 말단에서 제1 측면 또는 제2 측면까지의 영역은 제1 사이드부(113) 또는 제2 사이드부(114)로 지칭될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 본체(110)는 복수의 유전체층(112)이 적층된 적층 본체(111)와 상기 적층 본체의 양 측면에 형성되는 제1 사이드부(113) 및 제2 사이드부(114)로 구성될 수 있다. 이의 경우, 상기 복수 개의 내부전극의 각 말단에서 상기 제1 측면 또는 제2 측면까지의 거리는 제1 사이드부(113) 및 제2 사이드부(114)에 의하여 형성될 수 있다.
상기 내부전극의 각 말단에서 상기 제1 측면 또는 제2 측면까지의 거리(d1, d2)는 상기 제1 사이드부(113) 또는 제2 사이드부(114)의 폭으로 지칭될 수 있다. 상술한 바와 같이, 제1 사이드부 또는 제2 사이드부의 폭은 상부에서 하부까지 그 폭이 일정하지 않을 수 있다. 즉, 복수 개의 내부전극 중 최외곽에 배치되는 내부전극과 접하는 사이드부의 폭은 상대적으로 좁고, 중앙부에 배치되는 내부전극과 접하는 사이드부의 폭은 상대적으로 넓을 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
상기 적층 본체(111)를 구성하는 복수의 유전체층(112)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 적층 본체(111)의 길이는 상기 세라믹 본체(110)의 길이에 해당하며, 상기 세라믹 본체(110)의 길이는 세라믹 본체의 제3 측면(3)에서 제4 측면(4)까지의 거리에 해당한다. 즉, 세라믹 본체(110)의 제3 및 제4 측면은 적층 본체(111)의 제3 측면 및 제4 측면으로 이해될 수 있다.
상기 적층 본체(111)는 복수의 유전체층(112)의 적층에 의하여 형성되는 것으로, 상기 유전체층(112)의 길이는 세라믹 본체의 제3 측면(3) 제4 측면 사이의 거리를 형성한다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 상기 세라믹 본체의 길이는 400 내지 1400㎛일 수 있다. 보다 구체적으로, 세라믹 본체의 길이는 400 내지 800㎛이거나, 600 내지 1400㎛일 수 있다.
상기 유전체층 상에 내부전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 본체 내부에 형성될 수 있다. 상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다.
도 1d 및 도 1e를 참조하면, 일 유전체층(112)에 제1 내부전극(121)이 형성되고, 또 다른 유전체층(112)에 제2 내부전극(122)이 형성되어 있다. 상기 제1 내부전극(121) 및 제2 내부전극(122)은 유전체층의 길이 방향에 대해서는 전체적으로 형성되지 않는다. 즉, 제1 내부전극(121)의 일단은 세라믹 본체의 제4 측면(4)으로부터 소정의 간격(d3)을 두고 형성될 수 있고, 제1 내부전극(121)의 타단은 제3 측면(3)까지 형성되어 제3 측면(3)으로 노출될 수 있다.
적층 본체의 제3 측면(3)으로 노출된 제1 내부전극의 타단은 제1 외부전극(131)과 연결된다.
제2 내부전극(122)의 일단은 제3 측면(3)으로부터 소정의 간격(d3)을 두고 형성되고, 제2 내부전극(122)의 타단은 제4 측면(4)으로 노출되어 제2 외부전극(132)과 연결된다.
상기 유전체층(112)은 제1 및 제2 내부전극(121, 122)의 폭과 동일한 폭을 가질 수 있다. 즉, 상기 제1 및 제2 내부전극(121, 122)은 유전체층(112)의 폭 방향에 대해서는 전체적으로 형성될 수 있다. 유전체층의 폭 및 내부전극의 폭은 세라믹 본체의 제1 측면 및 제2 측면을 기준으로 한다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 유전체층의 폭 및 내부전극의 폭은 100 내지 900㎛일 수 있다. 보다 구체적으로, 유전체층의 폭 및 내부전극의 폭은 100 내지 500㎛이거나, 100 내지 900㎛일 수 있다.
본 실시형태에 따르면 박막의 내부전극 및 유전체층을 형성하더라도, 내부전극이 유전체층의 폭 방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다. 또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.
본 실시형태에서, 내부전극의 폭은 유전체층의 폭과 동일하게 형성되어 적층 본체의 제1 및 제2 측면으로 내부전극의 말단이 노출될 수 있다. 상기 내부전극의 말단이 노출된 적층 본체의 양 측면에는 제1 사이드부(113) 및 제2 사이드부(114)가 형성될 수 있다. 이에 따라, 제1 사이드부(113) 및 제2 사이드부(114)는 세라믹 본체의 제1 측면 및 제2 측면을 형성하게 된다.
상술한 바와 같이, 제1 사이드부(113) 또는 제2 사이드부(114)의 폭은 상부에서 하부까지 그 폭이 일정하지 않을 수 있다.
즉, 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 제1 측면까지의 최단거리(d1)는 중앙부에 배치되는 내부전극의 말단에서 제1 측면까지의 최단거리(d2)보다 작거나 같게 형성될 수 있다.
본 실시형태에서, 최외곽에 배치되는 내부전극은 제1 내부전극(121)이고, 중앙부에 배치되는 내부전극은 제2 내부전극(122)으로 설정되어 있으나, 이에 제한되는 것은 아니다.
도 1d는 적층 본체 중 최외곽에 배치되는 제1 내부전극(112)을 나타내는 상부 평면도이고, 도 1f는 적층 본체 중 중앙부에 배치되는 제2 내부전극(122)을 나타내는 상부평면도이다. 본 발명에서, 중앙부는 복수 개의 내부전극 중 최외곽이 아닌 영역을 의미할 수 있다. 또는 상기 중앙부는 복수 개의 내부전극 중 최외곽이 아닌 영역으로써, 제1 또는 제2 사이드부의 폭이 가장 크게 형성되는 부분과 접하는 내부전극의 영역을 의미할 수 있다.
복수 개의 내부전극 중 최외곽에 배치되는 제1 내부전극(121)에서 제1 측면까지의 최단거리(d1)는 2㎛이상일 수 있다. 또한, 최외곽에 배치되는 제1 내부전극(121)에서 제2 측면까지의 최단거리(d1)가 2㎛이상일 수 있다. 또한, 상기 최단거리(d1)는 10㎛ 이하일 수 있다.
상기 최단거리(d1)가 2㎛ 미만이면 적층 세라믹 커패시터의 내습특성이 저하될 우려가 있고, 외부전극 형성시 방사 크랙이 발생한 우려가 있다. 또한 상기 최단거리(d1)가 10㎛를 초과하면 적층 본체의 가소 또는 소성과정에서 잔류 탄소의 제거가 어려울 수 있고, 이로 인하여 내부전극의 연결성이 저하될 우려가 있다.
또한, 상기와 같은 특성은 최외곽의 상부에 배치되는 내부전극과 최외곽이 하부에 배치되는 내부전극에 모두에 대하여 적용될 수 있다. 이러한 경우 세라믹 본체의 4개의 모서리부가 두께가 2 내지 10㎛일 수 있다.
복수 개의 내부전극 중 중앙부에 배치되는 제2 내부전극(122)의 말단에서 제1 측면까지의 최단거리(d2)는 30㎛이하일 수 있다. 또한, 중앙부에 배치되는 제2 내부전극의 말단에서 제2 측면까지의 최단거리(d2)는 30㎛이하일 수 있다. 보다 바람직하게는 상기 최단거리(d2)는 10 내지 20㎛일 수 있다.
상기 최단거리(d2)가 작게 형성되면 외부 충격에 대한 기계적 강도가 저하될 우려가 있다. 또한, 상기 최단거리(d2)가 30㎛를 초과하면 상대적으로 내부전극의 중첩 면적이 감소하여 적층 세라믹 커패시터의 고용량을 확보하기 어려울 수 있다.
본 실시형태에 의하면, 내부전극 말단에서 제1 측면 또는 제2 측면까지의 거리(d1, d2)를 작게 형성하여 상대적으로 세라믹 본체 내에 형성되는 내부전극의 중첩 면적을 넓게 형성할 수 있다.
또한, 상대적으로 잔류 탄소의 제거가 어려운 모서리부, 즉 최외곽에 배치되는 내부전극에서 제1 측면 또는 제2 측면까지의 최단거리(d1)를 매우 작게 형성하여 잔류 탄소의 제거가 용이하게 수행될 수 있다. 이에 따라 잔류 탄소의 농도 산포가 작아져 동일한 미세 구조를 유지할 수 있고, 내부전극의 연결성을 향상시킬 수 있다.
또한, 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리와 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 거리를 조절하여, 내부결함이 발생되지 않도록 하고, 외부전극 형성시 방사 크랙 발생 가능성을 줄일 수 있다.
본 실시형태에 의하면, 적층 세라믹 커패시터의 용량을 최대화함과 동시에 내습성, 절연 저항 특성이 향상되어 신뢰성이 우수한 특징을 나타낼 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 사이드부(113) 및 제2 사이드부(114)는 세라믹 슬러리로 형성될 수 있다. 상기 세라믹 슬러리의 양을 조절하여 상기 제1 사이드부(113) 및 제2 사이드부(114)의 폭의 조절할 수 있다. 최외곽에 배치되는 내부전극과 접하는 사이드부와 중앙부에 배치되는 내부전극과 접하는 사이드부의 폭을 용이하게 조절할 수 있다.
이하, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
우선, 도 2a에 도시된 바와 같이 세라믹 그린시트(212a) 위에 소정의 간격(d4)을 두고 복수 개의 스트라이프형 제1 내부전극 패턴(221a)을 형성할 수 있다. 상기 복수 개의 스트라이트형 제1 내부전극 패턴(221a)은 서로 평행하게 형성될 수 있다.
상기 소정의 간격(d4)은 내부전극이 서로 다른 극성을 갖는 외부전극과 절연되기 위한 거리로써, 도 1d에 도시된 d3×2의 거리로 이해될 수 있다.
상기 세라믹 그린시트(212a)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트로 형성될 수 있다.
상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다. 상기 세라믹 그린시트(212a)가 소성되면 세라믹 본체를 구성하는 유전체층이 될 수 있다.
상기 스트라이프형 제1 내부전극 패턴(221a)은 도전성 금속을 포함하는 내부전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, Ni, Cu, Pd, 또는 이들의 합금일 수 있다.
상기 세라믹 그린시트(221a) 상에 스트라이프형 제1 내부전극 패턴(221a)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.
또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(212a) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부전극 패턴(222a)을 형성할 수 있다.
이하, 제1 내부전극 패턴(221a)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부전극 패턴(222a)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.
다음으로, 도 2b에 도시된 바와 같이, 스트라이프형 제1 내부전극 패턴(221a)과 스트라이프형 제2 내부전극 패턴(222a)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.
이후, 상기 스트라이프형 제1 내부전극 패턴(221a)은 제1 내부전극(221)을 형성할 수 있고, 스트라이프형 제2 내부전극 패턴(222a)은 제2 내부전극(222)을 형성할 수 있다.
도 2c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린시트가 적층된 세라믹 그린시트 적층체(210)를 나타내는 단면도이고, 도 2d는 제1 및 제2 세라믹 그린시트가 적층된 세라믹 그린시트 적층체(210)를 나타내는 사시도이다.
도 2c 및 도 2d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부전극 패턴(221a)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부전극 패턴(222a)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.
보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(221a)의 중심부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부전극 패턴(222a) 사이의 간격(d4)이 중첩되도록 적층될 수 있다.
다음으로, 도 2d에 도시된 바와 같이, 상기 세라믹 그린시트 적층체(210)는 복수개의 스트라이프형 제1 내부전극 패턴(221a) 및 스트라이프형 제2 내부전극 패턴(222a)을 가로지르도록 절단될 수 있다. 즉, 상기 세라믹 그린시트 적층체(210)는 C1-C1 절단선을 따라 막대형 적층체(220)로 절단될 수 있다.
보다 구체적으로, 스트라이프형 제1 내부전극 패턴(221a) 및 스트라이프형 제2 내부전극 패턴(122a)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 내부전극으로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부전극 패턴과 함께 절단된다. 이에 따라 유전체층은 내부전극의 폭과 동일한 폭을 갖도록 형성될 수 있다.
상기 막대형 적층체(220)의 절단면으로 제1 및 제2 내부전극의 폭 방향의 말단이 노출될 수 있다. 상기 막대형 적층체의 절단면은 각각 막대형 적층체의 제1 측면 및 제2 측면으로 지칭될 수 있다.
다음으로, 도 2e에 도시된 바와 같이, 상기 막대형 적층체(220)의 제1 및 제2 측면 각각에 제1 사이드 부(213a) 및 제2 사이드부(214a)를 형성할 수 있다. 제2 사이드부(214a)는 명확하게 도시하지 않고, 점섬으로 그 윤곽을 도시하였다.
상기 막대형 적층체(220)의 제1 및 제2 측면은 도 1c에 도시한 적층 본체(111)의 제1 측면 및 제2 측면에 대응하는 것으로 이해될 수 있다.
상기 제1 및 제2 사이드부(213a, 214a)는 막대형 적층체(220)에 세라믹 분말을 포함하는 세라믹 슬러리로 형성될 수 있다. 상기 세라믹 슬러리는 세라믹 파우더, 유기 바인더 및 유기 용제를 포함할 수 있다.
제1 및 제2 사이드부(213a, 214a)가 원하는 두께(또는 폭)로 형성되도록 세라믹 슬러리의 양을 조절할 수 있다.
상기 막대형 적층체(220)의 제1 및 제2 측면에 세라믹 슬러리를 도포하여 제1 및 제2 사이드부(213a, 214a)를 형성할 수 있다. 상기 세라믹 슬러리의 도포 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러를 이용하여 도포될 수 있다.
또한, 상기 막대형 적층체를 세라믹 슬리리에 딥핑(dipping)하여 막대형 적층체의 제1 및 제2 측면에 제1 및 제2 사이드부(213a, 214a)를 형성할 수 있다.
상술한 바와 같이, 적층된 복수 개의 내부전극 중 최외곽에 배치되는 내부전극 말단과 접하는 제1 사이드부의 폭은 중앙부에 배치되는 내부전극의 말단과 접하는 제1 사이드부의 폭보다 작게 형성될 수 있다.
보다 구체적으로, 최외곽에 배치되는 내부전극 말단과 접하는 제1 사이드부의 폭은 2㎛이하로 형성될 수 있다. 또한, 최외곽에 배치되는 내부전극 말단과 접하는 제2 사이드부의 폭도 2㎛이하로 형성될 수 있다.
또한, 중앙부에 배치되는 내부전극의 말단과 접하는 제1 사이드부의 폭은 30㎛이하로 형성될 수 있다. 또한, 중앙부에 배치되는 내부전극의 말단과 접하는 제2 사이드부의 폭은 30㎛이하로 형성될 수 있다. 보다 바람직하게는 상기 제1 및 제2 사이드부의 폭은 10 내지 20㎛로 형성될 수 있다.
다음으로, 도 2e 및 도 2f에 도시된 바와 같이, 제1 및 제2 사이드부(213a, 214a)가 형성된 상기 막대형 적층체(220)를 C2-C2 절단선을 따라 개별적인 칩 사이즈에 맞게 절단할 수 있다. 도 2c는 상기 C2-C2 절단선의 위치를 파악하는데 참조될 수 있다.
막대형 적층체(220)를 칩 사이즈로 절단함에 따라, 적층 본체(211)와 적층 본체의 양 측면에 형성된 제1 및 제2 사이드부(213, 214)를 갖는 세라믹 본체가 형성될 수 있다.
상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 중첩된 제1 내부전극의 중심부와 제2 내부전극 간에 형성된 소정의 간격(d4)이 동일한 절단선에 의하여 절단될 수 있다. 다른 관점에서는 제2 내부전극의 중심부와 제1 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단될 수 있다.
이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 C2-C2 절단선에 따른 절단면에 교대로 노출될 수 있다. 상기 제1 내부전극(221)이 노출된 면은 도 1d 및 도 1f에 도시된 적층 본체의 제3 측면(3)으로 이해되고, 상기 제2 내부전극(222)이 노출된 면은 도 1d 및 도 1f에 도시된 적층 본체의 제4 측면(4)으로 이해될 수 있다.
상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 스트라이프형 제1 내부전극 패턴(221a)간의 소정의 간격(d4)은 반으로 절단되어, 제1 내부전극(221)의 일단이 제4 측면으로부터 소정의 간격을 형성하도록 해준다. 또한, 제2 내부전극(222)이 제3 측면으로부터 소정의 간격을 형성하도록 해준다.
이후, 양 측면에 제1 및 제2 사이드부(213, 214)가 형성된 적층 본체(211)를 가소 및 소성할 수 있다.
다음으로, 상기 제1 및 제2 내부전극의 일단과 연결되도록 상기 제3 측면 및 제4 측면 각각에 외부전극을 형성할 수 있다.
또한, 막대형 적층체의 양 측면에 제1 및 제2 사이드부를 형성한 후 가소 및 소성할 수 있고, 이후 상기 막대형 적층체를 적층 본체 형태로 절단할 수 있다. 이후, 적층 본체에 외부전극을 형성하는 공정을 수행할 수 있다.
본 실시형태와 같이, 막대형 적층체(220)에 제1 및 제2 사이드부(213a, 214a)를 형성하고, 칩 사이즈로 절단하는 경우 한번의 공정으로 복수 개의 적층 본체에 사이드부를 형성할 수 있다.
또한, 도시되지 않았으나, 제1 사이드부 및 제2 사이드부를 형성하기 전에 막대형 적층체를 칩 사이즈로 절단하여 복수 개의 적층 본체를 형성할 수 있다.
즉, 막대형 적층체를 중첩된 제1 내부전극의 중심부와 제2 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 절단면에 교대로 노출될 수 있다.
이후, 상기 적층 본체의 제1 및 제2 측면에 제1 사이드부 및 제2 사이드부를 형성할 수 있다. 제1 및 제2 사이드부의 형성방법은 상술한 바와 같다. 양 측면에 제1 및 제2 사이드부가 형성된 적층 본체를 가소 및 소성할 수 있다.
이후, 상기 제1 내부전극이 노출된 적층 본체의 제3 측면과 상기 제2 내부전극이 노출된 적층 본체의 제4 측면에 각각 외부전극을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 적층 본체의 제1 및 제2 측면을 통하여 제1 및 제2 내부전극의 말단이 노출된다. 적층된 복수 개의 제1 및 제2 내부전극은 동시에 절단되어 상기 내부전극의 말단은 일 직선상에 놓일 수 있다. 이후, 상기 적층 본체의 제1 및 제2 측면에 제1 및 제2 사이드부가 형성된다. 상기 적층 본체 및 상기 제1 및 제2 사이드부에 의하여 세라믹 본체가 형성된다. 즉, 상기 제1 및 제2 사이드부는 세라믹 본체의 제1 및 제2 측면을 형성하게 된다.
본 실시형태에 의하면, 또한, 상기 제1 및 제2 사이드부는 세라믹 슬러리에 의하여 형성되는 것으로, 세라믹 슬러리의 양에 따라 사이드부의 폭을 용이하게 조절할 수 있다.
상술한 바와 같이, 적층된 복수 개의 내부전극 중 최외곽에 배치되는 내부전극 말단과 접하는 제1 및 제2 사이드부의 폭은 중앙부에 배치되는 내부전극의 말단과 접하는 제1 및 제2 사이드부의 폭보다 작게 형성될 수 있다.
본 실시형태에 따르면, 상대적으로 잔류 탄소의 제거가 어려운 세라믹 본체의 모서리부, 즉 최외곽에 배치되는 내부전극의 말단과 접하는 제1 및 제2 사이드부의 폭을 매우 작게 형성할 수 있다. 이에 따라, 가소 및 소성 공정에서 잔류 탄소의 제거가 용이하게 수행될 수 있다. 세라믹 본체 내의 잔류 탄소의 농도 산포가 작아져 동일한 미세 구조를 유지할 수 있고, 내부전극의 연결성을 향상시킬 수 있다.
또한, 최외곽에 배치되는 내부전극의 말단과 접하는 제1 및 제2 사이드부의 폭은 2㎛ 이상으로 형성되어 내습 특성을 확보하여 내부 결함이 발생되지 않으며, 외부전극 형성시 방사 크랙 발생 가능성을 줄일 수 있다.
또한, 적층된 복수 개의 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 제1 및 제2 사이드부의 폭은 최외곽에 배치되는 내부전극 말단과 접하는 제1 및 제2 사이드부의 폭보다 크게 형성되어 외부 충격에 대한 기계적 강도를 확보할 수 있다.
또한, 중앙부에 배치되는 내부전극의 말단과 접하는 제1 및 제2 사이드부의 폭은 30㎛ 미만으로 형성되어 상대적으로 내부전극의 중첩 면적이 넓게 형성될 수 있다.
또한, 내부 전극은 다른 극성을 갖는 외부 전극과의 절연성을 유지하기 위한 최소 면적를 제외하고, 유전체층의 폭 방향에 대해서는 전체적으로 형성될 수 있다. 이에 따라, 내부전극 간의 중첩 면적을 형성하기 용이하고, 내부전극에 의한 단차의 발생을 줄일 수 있다.
이에 따라 적층 세라믹 커패시터의 용량을 최대화함과 동시에 내습성, 절연 저항 특성이 향상되어 신뢰성이 우수한 특징을 나타낼 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 본체 111: 적층 본체
112: 유전체층 113, 114: 제1 및 제2 사이드부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
212a: 세라믹 그린시트 221, 222: 제1 및 제2 내부전극
213a, 214a: 제1 및 제2 사이드부
221a, 222a: 스트라이프형 제1 및 제2 내부전극 패턴
210: 세라믹 그린시트 적층체 220: 막대형 적층체
112: 유전체층 113, 114: 제1 및 제2 사이드부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
212a: 세라믹 그린시트 221, 222: 제1 및 제2 내부전극
213a, 214a: 제1 및 제2 사이드부
221a, 222a: 스트라이프형 제1 및 제2 내부전극 패턴
210: 세라믹 그린시트 적층체 220: 막대형 적층체
Claims (15)
- 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 측면 및 제4 측면을 가지는 세라믹 본체;
상기 세라믹 본체의 내부에 형성되며, 상기 제3 측면 또는 제4 측면으로 일단이 노출되는 복수 개의 내부전극; 및
상기 제3 측면 또는 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며,
상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리는 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리보다 작거나 같으며,
상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리는 2 내지 10㎛인 적층 세라믹 커패시터.
- 삭제
- 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 측면 및 제4 측면을 가지는 세라믹 본체;
상기 세라믹 본체의 내부에 형성되며, 상기 제3 측면 또는 제4 측면으로 일단이 노출되는 복수 개의 내부전극; 및
상기 제3 측면 또는 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며,
상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리는 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리보다 작거나 같으며,
상기 복수 개의 내부전극 중 최외곽의 상부 및 최외곽의 하부에 배치되는 내부전극의 말단에서 상기 제1 측면까지의 최단 거리 및 상기 제2 측면까지의 최단 거리가 모두 2 내지 10㎛인 적층 세라믹 커패시터.
- 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 측면 및 제4 측면을 가지는 세라믹 본체;
상기 세라믹 본체의 내부에 형성되며, 상기 제3 측면 또는 제4 측면으로 일단이 노출되는 복수 개의 내부전극; 및
상기 제3 측면 또는 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며,
상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리는 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리보다 작거나 같으며,
상기 복수 개의 내부전극 중 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리는 30㎛이하인 적층 세라믹 커패시터.
- 서로 대향하는 제1 측면 및 제2 측면, 상기 제1 측면 및 제2 측면을 연결하는 제3 측면 및 제4 측면을 가지는 세라믹 본체;
상기 세라믹 본체의 내부에 형성되며, 상기 제3 측면 또는 제4 측면으로 일단이 노출되는 복수 개의 내부전극; 및
상기 제3 측면 또는 제4 측면에 형성되며 상기 내부전극과 전기적으로 연결되는 외부전극;을 포함하며,
상기 복수 개의 내부전극 중 최외곽에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단 거리는 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리보다 작거나 같으며,
상기 복수 개의 내부전극 중 중앙부에 배치되는 내부전극의 말단에서 상기 제1 측면 또는 제2 측면까지의 최단거리는 10 내지 20㎛인 적층 세라믹 커패시터.
- 제1항 및 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 세라믹 본체는
상기 세라믹 본체의 제3 측면 및 제4 측면 사이의 거리를 형성하는 길이 및 상기 내부전극과 동일한 폭을 가지는 복수 개의 유전체층이 적층된 적층 본체, 상기 내부전극의 말단에서 상기 세라믹 본체의 제1 측면 또는 제2 측면까지의 거리를 형성하는 제1 사이드부 및 제2 사이드부로 구성되는 적층 세라믹 커패시터.
- 제6항에 있어서,
상기 제1 사이드부 및 제2 사이드부는 세라믹 슬러리로 형성되는 적층 세라믹 커패시터.
- 제1항 및 제3항 내지 제5항 중 어느 한 항에 있어서,
상기 내부전극은 일단이 상기 제3 측면으로 노출되고, 타단이 상기 제4 측면으로부터 소정의 간격을 두고 형성되는 제1 내부전극 및 일단이 제4 측면으로 노출되고, 타단이 상기 제3 측면으로부터 소정의 간격을 두고 형성되는 제2 내부전극으로 구성되는 적층 세라믹 커패시터.
- 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계;
상기 스트라이프형 제1 내부전극 패턴과 상기 스트라이프형 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층체를 형성하는 단계;
상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및
상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드부 및 제2 사이드부를 형성하고, 상기 복수 개의 제1 및 제2 내부전극 중 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭을 상기 복수 개의 제1 및 제2 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭보다 작거나 같게 형성하는 단계;
를 포함하며,
상기 세라믹 그린시트 적층체를 절단하는 단계는
상기 세라믹 그린시트 적층체가 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체가 되도록 수행되고,
상기 제1 및 제2 사이드부를 형성하는 단계 이후에, 상기 제1 내부전극의 중심부 및 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 측면 또는 제4 측면을 갖는 적층 본체로 절단하는 단계가 수행되는 적층 세라믹 커패시터의 제조방법.
- 제9항에 있어서,
상기 세라믹 그린시트 적층체를 형성하는 단계는
상기 스트라이프형 제1 내부 전극 패턴의 중심부와 상기 스트라이프형 제2 내부전극 패턴 사이의 소정의 간격이 중첩되도록 적층되는 적층 세라믹 커패시터의 제조방법.
- 삭제
- 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계;
상기 스트라이프형 제1 내부전극 패턴과 상기 스트라이프형 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층체를 형성하는 단계;
상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및
상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드부 및 제2 사이드부를 형성하고, 상기 복수 개의 제1 및 제2 내부전극 중 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭을 상기 복수 개의 제1 및 제2 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭보다 작거나 같게 형성하는 단계;
를 포함하며,
상기 세라믹 그린시트 적층체를 절단하는 단계는
상기 세라믹 그린시트를 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖는 막대형 적층체로 절단하는 단계, 및 상기 막대형 적층체를 상기 제1 내부전극의 중심부 및 상기 제2 내부전극 사이의 소정의 간격을 동일한 절단선으로 절단하여 제1 내부전극 또는 제2 내부전극의 일단이 각각 노출된 제3 측면 또는 제4 측면을 갖는 적층 본체로 절단하는 단계로 수행되고,
상기 제1 및 제2 사이드부를 형성하는 단계는 상기 적층 본체에 대하여 수행되는 적층 세라믹 커패시터의 제조방법.
- 제9항 또는 제12항에 있어서,
상기 제1 사이드부 및 제2 사이드부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리를 도포하여 수행되는 적층 세라믹 커패시터의 제조방법.
- 제9항 또는 제12항에 있어서,
상기 제1 사이드부 및 제2 사이드부를 형성하는 단계는 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 세라믹 슬러리에 딥핑하여 수행되는 적층 세라믹 커패시터의 제조방법.
- 복수 개의 스트라이프형 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 스트라이프형 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계;
상기 스트라이프형 제1 내부전극 패턴과 상기 스트라이프형 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층체를 형성하는 단계;
상기 스트라이프형 제1 내부전극 패턴 및 제2 내부전극 패턴을 가로 질러서 제1 내부전극 및 제2 내부전극이 일정 폭을 가지며, 상기 폭 방향으로 상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면을 갖도록 상기 세라믹 그린시트 적층체를 절단하는 단계; 및
상기 제1 내부전극 및 제2 내부전극의 말단이 노출된 측면에 세라믹 슬러리로 제1 사이드부 및 제2 사이드부를 형성하고, 상기 복수 개의 제1 및 제2 내부전극 중 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭을 상기 복수 개의 제1 및 제2 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭보다 작거나 같게 형성하는 단계;
를 포함하며,
상기 세라믹 슬러리의 양을 조절하여 상기 복수 개의 제1 및 제2 내부전극 중 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭을 2 내지 10㎛로 형성하고, 상기 복수 개의 제1 및 제2 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드부의 폭을 30㎛이하로 형성하는 적층 세라믹 커패시터의 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110021078A KR101187939B1 (ko) | 2011-03-09 | 2011-03-09 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP2011236773A JP5653886B2 (ja) | 2011-03-09 | 2011-10-28 | 積層セラミックキャパシタ及びその製造方法 |
| US13/283,835 US8542476B2 (en) | 2011-03-09 | 2011-10-28 | Multilayer ceramic capacitor and method of manufacturing the same |
| CN201110390654.6A CN102683018B (zh) | 2011-03-09 | 2011-11-30 | 多层陶瓷电容器和该多层陶瓷电容器的制造方法 |
| JP2014190074A JP2015029123A (ja) | 2011-03-09 | 2014-09-18 | 積層セラミックキャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110021078A KR101187939B1 (ko) | 2011-03-09 | 2011-03-09 | 적층 세라믹 커패시터 및 그 제조방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120048491A Division KR101240738B1 (ko) | 2012-05-08 | 2012-05-08 | 적층 세라믹 커패시터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120103058A KR20120103058A (ko) | 2012-09-19 |
| KR101187939B1 true KR101187939B1 (ko) | 2012-10-08 |
Family
ID=46795377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110021078A KR101187939B1 (ko) | 2011-03-09 | 2011-03-09 | 적층 세라믹 커패시터 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8542476B2 (ko) |
| JP (2) | JP5653886B2 (ko) |
| KR (1) | KR101187939B1 (ko) |
| CN (1) | CN102683018B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101970507B1 (ko) | 2018-11-07 | 2019-04-22 | 안재현 | 건축용 기능성 경량판재와 그 제조방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125762B2 (en) * | 2008-08-11 | 2012-02-28 | Vishay Sprague, Inc. | High voltage capacitors |
| KR101452068B1 (ko) * | 2012-12-18 | 2014-10-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판 |
| CN103050278B (zh) * | 2012-12-20 | 2016-07-06 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器及其制备方法 |
| KR101412940B1 (ko) * | 2013-03-29 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
| KR101548797B1 (ko) * | 2013-04-08 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101444598B1 (ko) * | 2013-05-13 | 2014-09-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| KR20150042500A (ko) * | 2013-10-11 | 2015-04-21 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
| JP6632808B2 (ja) * | 2015-03-30 | 2020-01-22 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| US10510487B2 (en) * | 2015-12-25 | 2019-12-17 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component and method of producing the same |
| JP6496271B2 (ja) | 2016-04-14 | 2019-04-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP6658485B2 (ja) * | 2016-12-09 | 2020-03-04 | 株式会社村田製作所 | チップ型電子部品の製造方法 |
| US11011313B2 (en) * | 2017-07-11 | 2021-05-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| JP7347919B2 (ja) * | 2017-12-15 | 2023-09-20 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR102495669B1 (ko) | 2018-08-10 | 2023-02-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR102620526B1 (ko) * | 2018-08-14 | 2024-01-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| CN109215906A (zh) * | 2018-08-24 | 2019-01-15 | 东莞市仙桥电子科技有限公司 | 新型贴片式ntc及其制造方法 |
| US11145463B2 (en) | 2018-09-05 | 2021-10-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| KR102551222B1 (ko) | 2018-12-17 | 2023-07-03 | 삼성전기주식회사 | 적층형 커패시터 |
| JP7221718B2 (ja) | 2019-02-13 | 2023-02-14 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP7024756B2 (ja) * | 2019-03-28 | 2022-02-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7385374B2 (ja) | 2019-05-13 | 2023-11-22 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| JP7188345B2 (ja) * | 2019-09-30 | 2022-12-13 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP2022034315A (ja) * | 2020-08-18 | 2022-03-03 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| CN115458331B (zh) * | 2022-08-29 | 2024-08-02 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003846A (ja) | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4771520A (en) * | 1985-04-25 | 1988-09-20 | Murata Manufacturing Co., Ltd. | Method of producing laminated ceramic capacitors |
| JPH03108306A (ja) * | 1989-09-21 | 1991-05-08 | Murata Mfg Co Ltd | 積層コンデンサの製造方法 |
| JPH09260206A (ja) | 1996-03-26 | 1997-10-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JPH11297566A (ja) * | 1998-04-07 | 1999-10-29 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2000124057A (ja) * | 1998-10-12 | 2000-04-28 | Tdk Corp | 積層型セラミックコンデンサ |
| JP2005259772A (ja) | 2004-03-09 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
| JP2005303160A (ja) | 2004-04-15 | 2005-10-27 | Murata Mfg Co Ltd | 積層型半導体セラミック電子部品 |
| US7075775B2 (en) | 2004-05-27 | 2006-07-11 | Kyocera Corporation | Chip-type electronic component |
| JP3747940B2 (ja) * | 2004-06-03 | 2006-02-22 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
| JP2006278566A (ja) * | 2005-03-28 | 2006-10-12 | Tdk Corp | 積層電子部品及びその製造方法 |
| JP2007035850A (ja) * | 2005-07-26 | 2007-02-08 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
| DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
| JP5304159B2 (ja) * | 2008-10-08 | 2013-10-02 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
| KR100992286B1 (ko) * | 2008-10-10 | 2010-11-05 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| KR101832490B1 (ko) * | 2011-05-31 | 2018-02-27 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101539808B1 (ko) * | 2011-06-23 | 2015-07-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
-
2011
- 2011-03-09 KR KR1020110021078A patent/KR101187939B1/ko active IP Right Grant
- 2011-10-28 JP JP2011236773A patent/JP5653886B2/ja active Active
- 2011-10-28 US US13/283,835 patent/US8542476B2/en active Active
- 2011-11-30 CN CN201110390654.6A patent/CN102683018B/zh active Active
-
2014
- 2014-09-18 JP JP2014190074A patent/JP2015029123A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003846A (ja) | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101970507B1 (ko) | 2018-11-07 | 2019-04-22 | 안재현 | 건축용 기능성 경량판재와 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120229951A1 (en) | 2012-09-13 |
| JP2012191164A (ja) | 2012-10-04 |
| JP5653886B2 (ja) | 2015-01-14 |
| JP2015029123A (ja) | 2015-02-12 |
| CN102683018A (zh) | 2012-09-19 |
| KR20120103058A (ko) | 2012-09-19 |
| CN102683018B (zh) | 2015-04-29 |
| US8542476B2 (en) | 2013-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101187939B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101188032B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101141402B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101141342B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JP5632046B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP5551296B1 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR101548797B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR20140040547A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR20190121141A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20190121158A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102662851B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101240804B1 (ko) | 적층 세라믹 커패시터 | |
| JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR101240738B1 (ko) | 적층 세라믹 커패시터 | |
| KR102609156B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102202485B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20110309 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20120308 Patent event code: PE09021S01D |
|
| A107 | Divisional application of patent | ||
| PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20120508 Patent event code: PA01071R01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120911 |
|
| PG1501 | Laying open of application | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120926 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20120926 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20150707 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150707 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160701 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170703 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180702 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190701 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200701 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210701 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220620 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230801 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240822 Start annual number: 13 End annual number: 13 |