KR101157915B1 - 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 - Google Patents
폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 Download PDFInfo
- Publication number
- KR101157915B1 KR101157915B1 KR1020050059023A KR20050059023A KR101157915B1 KR 101157915 B1 KR101157915 B1 KR 101157915B1 KR 1020050059023 A KR1020050059023 A KR 1020050059023A KR 20050059023 A KR20050059023 A KR 20050059023A KR 101157915 B1 KR101157915 B1 KR 101157915B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- channel region
- forming
- contact region
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 71
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 83
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 210000002858 crystal cell Anatomy 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- -1 Cu or Cu alloys Chemical class 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 표시품질 향상을 위한 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를 사용한 폴리실리콘 박막트랜지스터기판에 관한 것이다.
본 발명은 적어도 두 개의 그레인을 포함하는 채널영역을 포함하는 폴리실리콘 박막트랜지스터에 있어서, 상기 채널영역은 적어도 하나의 관통홀을 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를 사용한 폴리실리콘 박막트랜지스터기판에 관한 것이다.
폴리실리콘 박막트랜지스터, 오프전류, 그레인바운더리, 건식식각, 관통홀
Description
도1은 본 발명의 실시예에 따른 액정표시장치의 폴리실리콘 박막트랜지스터기판을 나타낸 도면이고,
도2는 도1의 한 화소영역을 나타낸 도면이고,
도3은 도2의 Ⅰ-Ⅰ'선, Ⅱ-Ⅱ'선에 대한 단면도이고,
도4a 내지 도4m은 본 발명의 실시예에 따른 폴리실리콘 박막트랜지스터기판의 제조방법을 나타낸 도면이다.
<도면의 주요부분에 대한 부호설명>
80 : 부분노광마스크 100 : 액티브층
110 : 채널영역 112 : 그레인
120 : 엘디디영역 130 : 소스접촉영역
140 : 드레인접촉영역 150 : 관통홀
160 : 비정질반도체층 165 : 폴리실리콘층
180 : 그레인바운더리 200 : 게이트절연막
300 : 게이트선 310 : 게이트전극
400 : 층간절연막 500 : 데이타선
510 : 소스전극 520 : 드레인전극
600 : 보호막 700: 화소전극
본 발명은 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를 사용한 폴리실리콘 박막트랜지스터기판에 관한 것으로, 특히 표시품질 향상을 위한 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를 사용한 폴리실리콘 박막트랜지스터기판에 관한 것이다.
일반적으로, 폴리실리콘 박막트랜지스터는 액정표시장치나 유기발광다이오드 등의 디스플레이장치에서 각 화소를 독립적으로 구동하기 위해 사용된다.
이러한 폴리실리콘 박막트랜지스터는 비정질반도체층에 짧은 시간 동안 레이저를 조사하여 결정화된 액티브층을 포함하고 있으며 이 액티브층은 폴리실리콘 박막트랜지스터의 채널을 형성하는 채널영역을 포함하고 있다. 특히, 채널영역은 레이저 조사에 의해 결정화된 그레인 이외에 각 그레인 사이에 형성되는 그레인바운더리를 포함한다. 이러한 그레인바운더리로 인해 오프전류가 증가하고 이동도의 특 성이 저하된다.
한편, 채널영역의 두께를 증가시키면 그레인바운더리는 상대적으로 감소하지만 두꺼운 막두께로 인해 트랩 댄시티(Trap Density)가 증가하기 때문에 오프전류는 증가하게 되어 폴리실리콘 박막트랜지스터의 특성이 나빠진다. 이와 반대로, 채널영역의 두께가 얇으면 그레인바운더리는 상대적으로 증가하게 되므로 오프전류가 증가하고 이동도의 특성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 표시품질 향상을 위한 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를 사용한 폴리실리콘 박막트랜지스터기판을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은 적어도 두 개의 그레인을 포함하는 채널영역을 포함하는 폴리실리콘 박막트랜지스터에 있어서, 상기 채널영역은 적어도 하나의 관통홀을 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터를 제공한다.
상기 적어도 하나의 관통홀은 상기 채널영역의 길이 방향으로 형성되어 상기 적어도 두 개의 그레인 사이에 형성될 수 있다.
또한, 상기 채널영역과 상기 채널영역을 사이에 두고 마주보는 소스접촉영역 및 드레인접촉영역을 포함하는 액티브을 더 포함할 수 있다.
그리고, 상기 채널영역과 게이트절연막을 사이에 두고 중첩되는 게이트전극과 상기 소스접촉영역과 접속되는 소스전극과 상기 드레인접촉영역과 접속되는 드레인전극을 더 포함할 수 있다.
상기 소스접촉영역 및 상기 드레인접촉영역과 상기 채널영역의 두께는 다를 수 있다.
그리고, 상기 소스접촉영역 및 상기 드레인접촉영역의 일측과 타측의 두께는 다르고, 상기 채널영역의 두께는 상기 소스접촉영역 및 상기 드레인접촉영역의 상기 일측과 상기 타측의 두께 중 얇은 두께와 동일할 수 있다.
상기 목적을 달성하기 위하여 본 발명은 폴리실리콘 박막트랜지스터와 상기 폴리실리콘 박막트랜지스터의 드레인전극과 접속된 화소전극을 포함하는 폴리실리콘 박막트랜지스터기판에 있어서, 상기 폴리실리콘 박막트랜지스터의 채널을 형성하며 적어도 두 개의 그레인과 적어도 하나의 관통홀을 포함하는 채널영역을 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터기판을 제공한다.
상기 적어도 하나의 관통홀은 상기 채널영역의 길이 방향으로 형성되어 상기 적어도 두 개의 그레인 사이에 형성될 수 있다.
또한, 상기 채널영역과 상기 채널영역을 사이에 두고 마주보는 소스접촉영역 및 드레인접촉영역을 포함하는 액티브층을 더 포함할 수 있다.
그리고, 상기 소스접촉영역 및 상기 드레인접촉영역과 상기 채널영역의 두께는 다를 수 있다.
상기 목적을 달성하기 위하여 본 발명은 적어도 두 개의 그레인과 적어도 하나의 관통홀을 포함하는 채널영역을 포함하는 액티브층을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법을 제공한다.
상기 액티브층을 형성하는 단계는 상기 적어도 두개의 그레인을 포함하는 폴리실리콘층을 형성하는 단계, 상기 폴리실리콘층을 형성한 후에 액티브포토레지스트를 도포하는 단계, 상기 액티브포토레지스트를 도포한 후에 부분노광마스크를 사용하여 상기 액티브포토레지스트를 노광하는 단계, 상기 액티브포토레지스트를 노광한 후에 상기 액티브포토레지스트를 현상하는 단계, 상기 액티브포토레지스트를 현상한 후에 건식식각하여 일체화된 액티브층을 형성하는 단계, 상기 일체화된 액티브층을 형성한 후에 건식식각하여 상기 적어도 하나의 관통홀을 형성하는 단계를 포함할 수 있다.
또한, 상기 적어도 하나의 관통홀을 형성하는 단계는 상기 관통홀이 상기 채널영역의 길이 방향으로 형성되어 상기 적어도 두 개의 그레인 사이에 형성되는 단계일 수 있다.
그리고, 상기 액티브층을 형성한 후에 상기 액티브층과 상기 관통홀을 덮도록 게이트절연막을 형성하는 단계, 상기 게이트절연막을 형성한 후에 상기 채널영역을 제외한 상기 액티브층에 불순물을 도핑하는 단계, 상기 채널영역을 제외한 상기 액티브층에 상기 불순물을 도핑한 후에 상기 채널영역과 중첩되는 게이트전극을 형성하는 단계, 상기 게이트전극을 형성한 후에 층간절연막을 형성하는 단계, 상기 층간절연막을 형성한 후에 상기 액티브층의 소스접촉영역과 접속되는 소스전극과 상기 액티브층의 드레인접촉영역과 접속되는 드레인전극을 형성하는 단계를 포함할 수 있다.
그러면, 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
도1은 본 발명의 실시예에 따른 폴리실리콘 박막트랜지스터기판을 나타낸 도면이고, 도2는 도1의 한 화소영역을 나타낸 도면이고, 도3은 도2의 Ⅰ-Ⅰ'선, Ⅱ-Ⅱ'선에 대한 단면도이다.
도1에 도시된 기판은 액정표시장치의 폴리실리콘 박막트랜지스터기판이지만 폴리실리콘 박막트랜지스터기판은 유기발광다이오드 등 다른 디스플레이장치에 사용될 수 있다. 이하에서는, 액정표시장치의 폴리실리콘 박막트랜지스터기판에 대해서만 설명한다.
폴리실리콘 박막트랜지스터기판(10)은 액정셀(LC)이 형성된 유효표시영역(20)과 유효표시영역(20)의 데이타선(500)을 구동하기 위한 데이타구동회로(70)와 유효표시영역(20)의 게이트선(300)을 구동하기 위한 게이트구동회로(60)를 구비한다.
유효표시영역(20)은 다수의 게이트선(300) 및 데이타선(500)의 교차로 정의된 화소영역 각각에 형성된 폴리실리콘 박막트랜지스터(170) 및 액정셀(LC)을 구비한다.
폴리실리콘 박막트랜지스터(170)는 게이트선(300)의 게이트신호에 응답하여 데이타신호(500)으로부터의 데이타신호를 액정셀(LC)의 화소전극에 충전한다. 데이타신호가 충전된 액정셀(LC)의 화소전극은 폴리실리콘 박막트랜지스터기판(10)과 액정을 사이에 두고 마주하는 칼라필터기판의 공통전극과 전위차를 발생시켜, 그 전위차에 따라 액정을 유전이방성에 의해 회전하게 한다. 이러한 액정의 회전 정도에 따라 광 투과율이 달라지게 됨으로써 계조가 구현된다.
게이트구동회로(60)는 게이트선(300)과 접속되어 있으며 게이트선(300)을 순차적으로 구동한다. 데이타구동회로(70)는 데이타선(500)과 접속되어 있으며 게이트선(300)이 구동될 때마다 데이타선(500)에 데이타신호를 공급한다. 이러한 게이트구동회로(60)와 데이타구동회로(70)는 유효표시영역(20)의 폴리실리콘 박막트랜지스터(170)와 액정셀(LC)의 화소전극이 형성될 때 동시에 형성될 수 있다.
도2 및 도3을 참조하면, 본 발명에 따른 폴리실리콘 박막트랜지스터기판(10)의 한 화소영역은 게이트선(300) 및 데이타선(500)과 접속된 폴리실리콘 박막트랜지스터(170)와 폴리실리콘 박막트랜지스터(170)와 접속된 화소전극(700) 및 스토리지캐패시터(Cst)를 구비한다. 폴리실리콘 박막트랜지스터(170)는 NMOS 또는 PMOS와 같은 단일MOS로 형성될 수 있고 CMOS로 형성될 수 있지만, 이하에서는 NMOS로 형성된 경우만을 설명하기로 한다.
폴리실리콘 박막트랜지스터(170)는 게이트선(300)의 게이트신호에 응답하여 데이타선(500)의 데이타신호를 화소전극(700)에 공급한다. 이를 위해, 폴리실리콘 박막트랜지스터(170)는 게이트선(300)과 접속된 게이트전극(310), 데이타선(500)과 접속된 소스전극(510), 화소전극(700)과 접속된 드레인전극(520), 소스전극(510) 및 드레인전극(520) 사이에 채널을 형성하는 액티브층(100)을 포함한다.
게이트전극(310)은 게이트선(300)에 대해 수직으로 돌출되어 게이트선(300) 으로부터 인가되는 게이트신호에 따라 폴리실리콘 박막트랜지스터(170)를 동작시킨다. 이 때, 게이트전극(310)을 두 개 이상으로 형성할 수도 있다.
소스전극(510)은 데이타선(500)에 접속되어 있으며 데이타선(500)으로부터 인가되는 데이타신호를 액티브층(100)을 경유하여 드레인전극(520)으로 인가한다.
드레인전극(520)은 게이트전극(310)을 사이에 두고 소스전극(510)과 마주보고 형성되어 있으며 인가받은 데이타접압을 화소전극(700)으로 인가한다.
액티브층(100)은 버퍼절연막(50)을 사이에 두고 절연기판(30) 상에 형성된다. 액티브층(100)은 게이트절연막(200)을 사이에 두고 게이트전극(310)과 중첩된 채널영역(110), 채널영역(110)을 사이에 두고 마주보는 소스접촉영역(130) 및 드레인접촉영역(140), 소스접촉영역(130) 및 드레인접촉영역(140)과 채널영역(110) 사이에 개재되는 엘디디영역(120)을 포함한다.
채널영역(110)은 폴리실리콘 박막트랜지스터(170)의 채널을 형성한다. 이러한 채널영역(110)은 적어도 하나 이상의 관통홀(150)을 포함하고 있다. 이 관통홀(150)은 채널영역(110)의 길이 방향, 즉 채널의 길이 방향으로 형성되어 있으며 채널영역(110)에 형성된 각 그레인(112)을 분리시킨다. 만약, 채널영역(110)의 폭 방향, 즉 채널의 폭 방향으로 관통홀(150)이 형성되어 있으면 폴리실리콘 박막트랜지스터(170)의 채널은 형성될 수 없으므로 길이 방향으로만 형성되는 것이 바람직하다. 또는, 관통홀(150)은 그레인(112)의 성장 방향에 따라 결정되므로 채널영역(110)의 길이 방향에 대해 소정의 각도를 가질 수 있다.
한편, 채널영역(110)의 일측과 타측의 두께는 엘디디영역(120)의 두께와 동 일하다.
소스접촉영역(130) 및 드레인접촉영역(140)은 층간절연막(400) 및 게이트절연막(200)을 관통하는 제1 및 제2콘택홀(611, 612) 각각을 통해 소스전극(510) 및 드레인전극(520)과 각각 접속된다. 소스접촉영역(130) 및 드레인접촉영역(140)의 일측과 타측의 두께는 다르며 일측과 타측의 두께 중 얇은 것은 채널영역(110)의 두께 및 엘디디영역(120)의 두께와 동일하다.
엘디디영역(120)은 n- 불순물이 주입되어 있으며 폴리실리콘 박막트랜지스터(170)의 오프전류를 감소시킨다.
화소전극(700)은 보호막(600) 상에 형성된다. 화소전극(700)은 보호막(600)을 관통하는 제3콘택홀(613)을 통해 드레인전극(520)과 접속되어 화소전압을 인가받는다.
스토리지캐패시터(Cst)는 화소전극(700)이 층간절연막(400)과 보호막(600)을 사이에 두고 스토리지선(810)에 접속된 스토리지전극(820)과 중첩되어 형성되며 화소전극(700)에 충전된 전압을 일정하게 유지한다.
이러한 폴리실리콘 박막트랜지스터기판(10)은 액티브층(100)과 게이트선(300) 및 게이트전극(310)의 절연을 위해 게이트절연막(200)을 더 포함한다.
게이트절연막(200)은 제1 및 제2콘택홀(611, 612)이 형성된 영역을 제외한 전 영역에 형성되어 있으며 관통홀(150)을 덮고 있다.
다음으로는 도4a 내지 도4m을 참조하여 본 발명의 실시예에 따른 폴리실리콘 박막트랜지스터기판의 제조방법에 대해 설명한다.
도4a를 참조하면, 본 발명의 실시예에 따른 폴리실리콘 박막트랜지스터기판(10)은 절연기판(30) 상에 버퍼절연막(50)이 형성된 후, 그 위에 비정질반도체층(160)이 증착된다.
보다 구체적으로, 버퍼절연막(50)은 절연기판(30) 상에 SiNx 또는 SiO2 등과 같은 무기절연물질이 전면 증착 및 형성되어 절연기판(30)의 불순물이 확산되는 것을 막아준다.
다음, 버퍼절연막(30) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법으로 비정질반도체층(160)이 증착된다. 이 때, 비정질반도체층(160)의 두께는 종래의 폴리실리콘 박막트랜지스터기판에서보다 다소 두껍게, 예를 들어, 800Å정도로 증착하는 것이 바람직하다.
도4b를 참조하면, 비정질반도체층(160)을 결정화하여 적어도 두 개의 그레인(112)과 그 사이에 형성되는 그레인바운더리(180)를 포함하는 폴리실리콘층(165)이형성된다.
보다 구체적으로, 엑시머 레이저 어닐링(Eximer Laser Annealing, ELA) 방법 중의 하나로 라인 빔(Line beam)을 수평 방향으로 스캔하여 그레인(112)을 수평 방향으로 성장시킴으로써 그레인(112) 크기를 향상시킨 순차적 수평 결정화(Sequential Laser Solidification, SLS) 방법을 사용하여 비정질반도체층(160)을결정화하여 폴리실리콘층(165)을 형성한다. 이러한, 순차적 수평 결정화 방법으로 폴리실리콘층(165)은 적어도 두 개의 그레인(112)과 그 사이에 형성되는 그레인바 운더리(180)를 포함하게 된다.
도4c를 참조하면, 폴리실리콘층(165) 상에 액티브포토레지스트(190)를 도포한다.
보다 구체적으로, 스핀 코팅 등의 방법으로 양의 감광성을 가지는 액티브포토레지스트(190)를 도포한다. 여기서, 스핀코팅이 아닌 다른 방법을 사용할 수 있다.
도4d를 참조하면, 액티브포토레지스트(190)를 도포한 후에, 부분노광마스크(80)를 이용하여 액티브포토레지스트(190)를 노광한다. 여기서, 부분노광마스크(80)로써 도4d에 도시된 회절슬릿마스크를 사용하는 대신 반투과마스크를 사용할 수 있다.
보다 구체적으로, 부분노광마스크(80)는 부분노광마스크기판(81)과 그 아래에 형성되어 있는 광차단층(82)으로 이루어지는데, 광차단층(82)의 일부는 제거되어 있고, 일부는 슬릿 패턴이 형성되어 있다. 이 때, 슬릿 패턴은 노광기의 분해능보다 작은 크기로 형성하여 회절 노광이 가능하도록 하여야 한다.
액티브포토레지스트(190)는 부분노광마스크(80)의 광이 완전히 차단되어 현상 후 액티브포토레지스트(190)가 전혀 분해되지 않고 남아 있을 영역(A), 부분노광마스크(80)의 슬릿 패턴에 의해 광이 일부 차단되어 현상 후 액티브포토레지스트(190)가 약간 제거되고 일부는 남아있을 영역(B), 부분노광마스크(80)의 광이 전혀 차단되지 않아 현상 후 액티브포토레지스트(190)가 남아 있지 않을 영역(C)으로 이루어진다.
도4e를 참조하면, 엑티브포토레지스트(190)를 노광한 후 현상한다.
보다 구체적으로, 액티브포토레지스트(190)를 현상액을 사용하여 액티브포토레지스트(190)를 현상한다. 그러면, 액티브포토레지스트(190)가 전혀 분해되지 않고 남아 있는 영역(A), 부분노광마스크(80)의 슬릿 패턴에 의해 광이 일부 차단되어 현상 후 액티브포토레지스트(190)가 약간 제거되고 일부는 남아있는 영역(B), 부분노광마스크(80)의 광이 전혀 차단되지 않아 현상 후 액티브포토레지스트(190)가 남아 있지 않는 영역(C)이 형성된다.
도4f를 참조하면, 현상된 액티브포토레지스트(190)를 이용하여 폴리실리콘층(165)를 식각함으로써 일체화된 액티브층(100)이 형성된다. 그 다음 애싱(Ashing)을 진행한다.
보다 구체적으로, 건식식각가스를 사용하여 액티브포토레지스트(190)가 없는 영역을 식각하여 일체화된 액티브층(100)을 형성한다.
다음, O3 등을 사용하여 추후 형성될 소스접촉영역 및 드레인접촉영역 상의 액티브포토레지스트(190)를 제외한 나머지 액티브포토레지스트(190)를 제거한다. 이 때, 추후 형성될 소스접촉영역 및 드레인접촉영역 영역 상의 액티브포토레지스트(190)도 어느 정도 제거된다.
도4g를 참조하면, 건식식각공정을 통해 관통홀(150)이 형성된다.
보다 구체적으로, 건식식각가스 사용하여 액티브층(100)을 건식식각한다. 이 때, 액티브층(100)에 포함된 채널영역은 그 일부가 건식식각된다. 한편, 채널영역의 일부가 건식식각 될 때, 채널영역보다 매우 빠른 건식식각속도를 갖는 그레인바 운더리(180)도 동시에 건식식각되어 관통홀(150)이 형성된다. 즉, 각 그레인(112) 사이에 형성되는 관통홀(150)은 그레인바운더리(180)가 건식식각되어 그 위치에 형성되는 것이므로 채널영역의 길이 방향, 즉 채널의 길이 방향으로 형성된다.
다음, 스트립공정을 통해 남아있는 엑티브포토레지스트(190)를 제거한다.
다음, O2플라즈마 처리를 하거나 O3와 HF로 세정하여 건식식각 시 손상받은 표면을 제거한다.
도4h를 참조하면, 관통홀(150)을 형성한 다음, 게이트절연막(200)을 형성하고, 그 위에 게이트선(300)과 게이트전극(310)과 스토리지선(810)과 스토리지전극(820)을 포함하는 게이트패턴을 형성한다.
보다 구체적으로, 게이트절연막(200)은 버퍼절연막(50)과 액티브층(100) 상에 SiNx 또는 TEOS SiO2 등과 같은 무기절연물질이 전면 증착되어 형성된다. 이 때, 게이트절연막(200)은 관통홀(150)도 덮도록 형성된다.
그런 다음, Cu 또는 Cu합금, Al 또는 Al합금, W 또는 W합금, Mo 또는 Mo합금 등의 게이트금속을 스퍼터링(Sputtering) 등의 방식으로 증착하여 사진식각공정을 통해 게이트패턴을 단일층 또는 이중층으로 형성한다.
그런 다음, 게이트패턴 상에만 남아 있는 게이트포토레지스트(390)를 마스크로써 사용하여 소스접촉영역(130), 드레인접촉영역(140)에 n+불순물을 도핑한다.
도4i를 참조하면, 게이트절연막(200)과 게이트패턴을 형성한 다음, 엘디디영역(120)에 n-불순물을 도핑한 후, 액티브층(100)을 활성화한다.
보다 구체적으로, 게이트패턴 상에만 남아 있는 게이트포토레지스트(390)를 제거하고 엘디디영역(120)에 n-불순물을 도핑한다.
그런 다음, n+불순물이 소스접촉영역(130), 드레인접촉영역(140)에서 확산이 일어나고, n-불순물이 엘디디영역(120)에서 확산이 일어날 수 있도록 액티브층(100)을 활성화한다. 보다 구체적으로, 포커스드 램프(Focused Lamp)를 이용하여 약 1분동안 600℃정도로 가열시키는 RTA(Rapid Thermal Annealing) 방법으로 활성화한다. 이 외에 다른 활성화 방법이 이용될 수 있다.
도4j를 참조하면, 액티브층(100)을 활성화한 후에, 게이트패턴 및 게이트절연막(200) 상에 층간절연막(400)을 형성한다.
보다 구체적으로, 게이트절연막(200)과 게이트패턴 상에 SiNx 또는 SiO2와 같은 무기절연물질을 사용하여 PECVD 또는 APCVD 공정을 통해 단일층 또는 다중층으로 게이트절연막을 증착한다.
그런 다음, 사진식각공정을 통해 층간절연막(400)과 게이트절연막(200)을 관통하는 제1 및 제2콘택홀(611, 612)를 형성하여 소스접촉영역(130)과 드레인접촉영역(140)을 노출시킨다.
도4k를 참조하면, 층간절연막(400) 상에 데이타선(500)과 소스전극(510)과 드레인전극(520)을 포함하는 데이타패턴을 형성한다.
보다 구체적으로, Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금, Ti 또는 Ti합금, W 또는 W합금 등의 데이타금속층을 스퍼터링 방식으로 단일층 또는 다중층으로 증착한다. 예를 들어, MoW로 단일층으로 증착할 수 있고, Ti/Al/Ti로 삼중층으로 증착할 수 있으며, Mo/Al/Mo로 삼중층으로 증착할 수 있다. 그런 다음, 사진식각공정을 통해 데이타 패턴을 형성한다.
도4l를 참조하면, 데이타패턴과 층간절연막(400) 상에 보호막(600)을 형성한다.
보다 구체적으로, SiNx 또는 SiO2 등과 같은 무기절연물질을 전면 증착하여 단일층 또는 다중층으로 보호막(600)을 증착한다. 그런 다음, 사진식각공정을 통해 제3콘택홀(613)과 보호막(600)을 형성한다.
도4m을 참조하면, 보호막(600) 상에 화소전극(700)을 포함한 투명도전패턴을 형성한다.
보다 구체적으로, 보호막(600) 상에 ITO나 IZO 등과 같은 투명도전금속층을 증착한다. 그런 다음, 사진식각공정을 통해 투명도전금속층이 패터닝되어 투명도전패턴이 형성한다.
본 발명에 따른 폴리실리콘 박막트랜지스터는 액티브층에 포함된 적어도 하나의 관통홀을 포함하고 있다.
이 관통홀은 폴리실리콘 박막트랜지스터의 길이 방향, 즉, 채널의 길이방향으로 형성되어 있다. 이로 인해, 각 결정들은 서로 분리되는 구조를 가지며 폴리실리콘 박막트랜지스터의 오프전류를 감소시키고 이상적인 이동도를 갖게 한다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통 상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
Claims (14)
- 적어도 두 개의 그레인을 포함하는 채널영역을 포함하는 폴리실리콘 박막트랜지스터에 있어서,상기 채널영역은 적어도 하나의 관통홀을 포함하며,상기 적어도 하나의 관통홀은 상기 채널영역의 길이 방향으로 형성되어 상기 적어도 두 개의 그레인 사이에 형성되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 삭제
- 제1항에 있어서,상기 채널영역과;상기 채널영역을 사이에 두고 마주보는 소스접촉영역 및 드레인접촉영역을 포함하는 액티브를 더 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 제3항에 있어서,상기 채널영역과 게이트절연막을 사이에 두고 중첩되는 게이트전극과;상기 소스접촉영역과 접속되는 소스전극과;상기 드레인접촉영역과 접속되는 드레인전극을 더 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 제3항에 있어서,상기 소스접촉영역 및 상기 드레인접촉영역과 상기 채널영역의 두께는 다른 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 제5항에 있어서,상기 소스접촉영역 및 상기 드레인접촉영역의 일측과 타측의 두께는 다르고,상기 채널영역의 두께는 상기 소스접촉영역 및 상기 드레인접촉영역의 상기 일측과 상기 타측의 두께 중 얇은 두께와 동일한 것을 특징으로 하는 폴리실리콘 박막트랜지스터.
- 폴리실리콘 박막트랜지스터와;상기 폴리실리콘 박막트랜지스터의 드레인전극과 접속된 화소전극을 포함하는 폴리실리콘 박막트랜지스터기판에 있어서,상기 폴리실리콘 박막트랜지스터의 채널을 형성하며 적어도 두 개의 그레인과 적어도 하나의 관통홀을 포함하는 채널영역을 포함하며,상기 적어도 하나의 관통홀은 상기 채널영역의 길이 방향으로 형성되어 상기 적어도 두 개의 그레인 사이에 형성되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터기판.
- 삭제
- 제7항에 있어서,상기 채널영역과;상기 채널영역을 사이에 두고 마주보는 소스접촉영역 및 드레인접촉영역을 포함하는 액티브층을 더 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터기판.
- 제9항에 있어서,상기 소스접촉영역 및 상기 드레인접촉영역과;상기 채널영역의 두께는 다른 것을 특징으로 하는 폴리실리콘 박막트랜지스터기판.
- 적어도 두 개의 그레인과 적어도 하나의 관통홀을 포함하는 채널영역을 포함하는 액티브층을 형성하는 단계를 포함하며,상기 액티브층을 형성하는 단계는상기 적어도 두개의 그레인을 포함하는 폴리실리콘층을 형성하는 단계;상기 폴리실리콘층을 형성한 후에 액티브포토레지스트를 도포하는 단계;상기 액티브포토레지스트를 도포한 후에 부분노광마스크를 사용하여 상기 액티브포토레지스트를 노광하는 단계;상기 액티브포토레지스트를 노광한 후에 상기 액티브포토레지스트를 현상하는 단계;상기 액티브포토레지스트를 현상한 후에 건식식각하여 일체화된 액티브층을 형성하는 단계;상기 일체화된 액티브층을 형성한 후에 건식식각하여 상기 적어도 하나의 관통홀을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 삭제
- 제11항에 있어서,상기 적어도 하나의 관통홀을 형성하는 단계는상기 관통홀이 상기 채널영역의 길이 방향으로 형성되어 상기 적어도 두 개의 그레인 사이에 형성되는 단계인 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제11항에 있어서,상기 액티브층을 형성한 후에 상기 액티브층과 상기 관통홀을 덮도록 게이트절연막을 형성하는 단계;상기 게이트절연막을 형성한 후에 상기 채널영역을 제외한 상기 액티브층에 불순물을 도핑하는 단계;상기 채널영역을 제외한 상기 액티브층에 상기 불순물을 도핑한 후에 상기 채널영역과 중첩되는 게이트전극을 형성하는 단계;상기 게이트전극을 형성한 후에 층간절연막을 형성하는 단계;상기 층간절연막을 형성한 후에 상기 액티브층의 소스접촉영역과 접속되는 소스전극과 상기 액티브층의 드레인접촉영역과 접속되는 드레인전극을 형성하는 단계를 포함하는 폴리실리콘 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050059023A KR101157915B1 (ko) | 2005-07-01 | 2005-07-01 | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050059023A KR101157915B1 (ko) | 2005-07-01 | 2005-07-01 | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070003228A KR20070003228A (ko) | 2007-01-05 |
| KR101157915B1 true KR101157915B1 (ko) | 2012-06-22 |
Family
ID=37870112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050059023A KR101157915B1 (ko) | 2005-07-01 | 2005-07-01 | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101157915B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101108178B1 (ko) * | 2010-07-27 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 센서 및 박막 트랜지스터 제조 방법 |
| KR102041973B1 (ko) * | 2012-11-15 | 2019-11-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법 |
| FR3030887B1 (fr) * | 2014-12-23 | 2018-01-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Transistor comprenant un canal mis sous contrainte en cisaillement et procede de fabrication |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794744A (ja) * | 1993-09-20 | 1995-04-07 | Hitachi Ltd | Ｍｉｓトランジスタ |
| KR20030046101A (ko) * | 2001-12-05 | 2003-06-12 | 삼성전자주식회사 | 박막 트랜지스터 |
| KR20050049652A (ko) * | 2003-11-22 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
-
2005
- 2005-07-01 KR KR1020050059023A patent/KR101157915B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794744A (ja) * | 1993-09-20 | 1995-04-07 | Hitachi Ltd | Ｍｉｓトランジスタ |
| KR20030046101A (ko) * | 2001-12-05 | 2003-06-12 | 삼성전자주식회사 | 박막 트랜지스터 |
| KR20050049652A (ko) * | 2003-11-22 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070003228A (ko) | 2007-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599783B2 (en) | Method of fabricating a thin film including a protective layer as a mask | |
| US20110303923A1 (en) | Tft, array substrate for display apparatus including tft, and methods of manufacturing tft and array substrate | |
| US7754548B2 (en) | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same | |
| US7508037B2 (en) | Polycrystalline silicon liquid crystal display device and fabrication method thereof | |
| JP4377355B2 (ja) | 半導体素子の製造方法 | |
| JP2008147516A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7396765B2 (en) | Method of fabricating a liquid crystal display device | |
| US7643101B2 (en) | Polycrystalline liquid crystal display device and fabrication method thereof | |
| KR100333276B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| JP2005244230A (ja) | 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法 | |
| JP4082459B2 (ja) | 表示装置の製造方法 | |
| KR101157915B1 (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 | |
| KR20000031174A (ko) | 다결정 규소 박막 트랜지스터 기판의 제조 방법 | |
| KR101588448B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR100864494B1 (ko) | 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR101258080B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
| JP4357634B2 (ja) | 共用基板上への複数素子構造製造方法 | |
| KR20070109195A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100608570B1 (ko) | 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR100961961B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR101186515B1 (ko) | 폴리 실리콘 액정표시소자의 구조 및 그 제조방법 | |
| US20200212079A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2005191212A (ja) | 半導体装置及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050701 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20100701 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20050701 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110829 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20111227 Patent event code: PE09021S02D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120329 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120613 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20120614 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150601 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170601 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190529 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200527 Start annual number: 9 End annual number: 9 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20220324 |