KR101095707B1 - Flash memory device and mask for manufacturing same - Google Patents
Flash memory device and mask for manufacturing same Download PDFInfo
- Publication number
- KR101095707B1 KR101095707B1 KR1020090070200A KR20090070200A KR101095707B1 KR 101095707 B1 KR101095707 B1 KR 101095707B1 KR 1020090070200 A KR1020090070200 A KR 1020090070200A KR 20090070200 A KR20090070200 A KR 20090070200A KR 101095707 B1 KR101095707 B1 KR 101095707B1
- Authority
- KR
- South Korea
- Prior art keywords
- line
- source
- active region
- source contact
- drain
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000008569 process Effects 0.000 abstract description 21
- 238000001459 lithography Methods 0.000 abstract description 9
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 7
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 7
- 238000007667 floating Methods 0.000 description 7
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 6
- 101150064834 ssl1 gene Proteins 0.000 description 6
- 101150013423 dsl-1 gene Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 101150075681 SCL1 gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 101100365014 Arabidopsis thaliana SCL4 gene Proteins 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 101100365013 Arabidopsis thaliana SCL3 gene Proteins 0.000 description 1
- 101100444020 Caenorhabditis elegans dsl-1 gene Proteins 0.000 description 1
- 101100366714 Caenorhabditis elegans ssl-1 gene Proteins 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래시 메모리 소자 및 그 제조용 마스크에 관한 것으로, 특히 한 활성영역 내에서 드레인 콘택과 소스 콘택의 거리를 일정하게 유지함으로써 플래시 메모리 소자의 전기적 특성을 유지할 수 있고, 소스 콘택을 라인 형태의 소스 콘택 라인에 의해 형성함으로써 리소그래피 공정에서 포토 공정 마진을 향상시키는 플래시 메모리 소자 및 그 제조용 마스크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash memory device and a mask for manufacturing the same. In particular, the electrical characteristics of the flash memory device can be maintained by maintaining a constant distance between the drain contact and the source contact in one active region, and the source contact is a line-type source. The present invention relates to a flash memory device and a mask for manufacturing the same, which are formed by a contact line to improve a photo process margin in a lithography process.
본 발명의 플래시 메모리 소자는, 반도체 기판에 형성되는 활성영역과, 상기 활성영역을 정의하는 소자분리막; 상기 활성영역 상에서 드레인 영역에 형성되는 드레인 콘택; 및 반도체 기판의 소스 영역에 형성되고, 상기 활성영역과 교차하며, 지그재그 형상으로 연속된 라인 타입으로 이루어지는 소스 콘택 라인을 포함하며, 상기 소스 콘택 라인과 상기 활성영역이 교차하여 형성되는 소스 콘택은 상기 드레인 콘택과 거리가 일정한 것을 특징으로 한다.A flash memory device of the present invention includes an active region formed on a semiconductor substrate, and an isolation layer defining the active region; A drain contact formed in the drain region on the active region; And a source contact line formed in the source region of the semiconductor substrate, the source contact line crossing the active region and having a continuous line type in a zigzag shape, wherein the source contact line formed by crossing the source contact line with the active region comprises: The distance from the drain contact is constant.
Description
본 발명은 플래시 메모리 소자 및 그 제조용 마스크에 관한 것이다. 보다 상세하게는 비휘발성 메모리로서, 소스 콘택 및 드레인 콘택을 포함하는 플래시 메모리 소자 및 그 제조용 마스크에 관한 것이다.The present invention relates to a flash memory device and a mask for manufacturing the same. More specifically, the present invention relates to a flash memory device including a source contact and a drain contact, and a mask for manufacturing the same, as a nonvolatile memory.
최근 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 전원(power)이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 반도체 메모리 소자의 수요가 증가하고 있다. 비휘발성 메모리로 널리 사용되는 플래시 EEPROM(Eletrically Programable erasable Read Only Memory)은 전기적으로 데이터를 프로그램하고 소거하는 기능을 가지고 있다.Recently, there is an increasing demand for a semiconductor memory device that can be electrically programmed and erased and that can store data without being erased even when power is not supplied. Widely used as nonvolatile memory, Flash EEPROM (Eletrically Programmable Erasable Read Only Memory) has the ability to program and erase data electrically.
많은 수의 데이터(data)를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 셀(memory cell)의 고집적화 기술이 개발되고 있다. 이를 위해, 복수 개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(string)으로 구성되고, 복수 개의 스트링들이 하나의 메모리 셀 어레이(memory cell array)를 이루는 낸드(NAND) 타입의 플래시 메모리 장치가 제안되었다.In order to develop a large-capacity memory device capable of storing a large number of data, a high integration technology of memory cells has been developed. To this end, a NAND type flash memory device in which a plurality of memory cells are connected in series to form a string and a plurality of strings form a memory cell array has been proposed. .
낸드 플래시 메모리 장치의 플래시 메모리 셀들은 반도체 기판(semiconductor substrate) 위에서 소스-드레인(source-drain) 사이에 형성되는 전류 통로(current pass) 및 반도체 기판 위에 절연막(insulator)들을 사이에 두고 연결되는 플로팅 게이트(floating gate)와 제어 게이트(control gate)로 구성된다.Flash memory cells of a NAND flash memory device are connected to a current pass formed between a source-drain on a semiconductor substrate and a floating gate connected between insulating layers on the semiconductor substrate. It consists of a floating gate and a control gate.
그리고 상기 플래시 메모리 셀의 프로그램(program) 동작은 일반적으로, 메모리 셀의 소스 영역과 반도체 기판 즉, 벌크 영역을 접지시키고, 제어 게이트에 양(+)의 고전압(program voltage; Vpp, 예를 들어, 15V ∼ 20V)을 인가하고 그리고 메모리 셀의 드레인에 프로그램하기 위한 전압(예를 들어, 5 ∼ 6V)을 인가하여 핫 캐리어(hot carrier)들을 발생시킴으로써 수행된다. 상기 핫 캐리어들은 제어 게이트에 인가되는 고전압(Vpp)의 전계(electric field)에 의해 벌크 영역의 전자들이 플로팅 게이트에 축적되고, 드레인 영역에 공급되는 전하들이 계속적으로 누적되어 발생된다.In addition, a program operation of the flash memory cell generally includes grounding a source region of a memory cell and a semiconductor substrate, that is, a bulk region, to a positive high voltage (Vpp), for example, at a control gate. 15V-20V) and by applying a voltage (e.g., 5-6V) for programming to the drain of the memory cell to generate hot carriers. The hot carriers are generated by electrons in the bulk region accumulating in the floating gate due to a high voltage (Vpp) electric field applied to the control gate, and the charges supplied to the drain region continuously accumulate.
상기 플래시 메모리 셀의 소거(erase) 동작은 제어 게이트에 음(-)의 고전압(erase voltage; Vera, 예를 들어, -10V)을 인가하고, 벌크 영역에 소정의 전압(예를 들어, 5V)을 인가하여 F-N 터널링(Fowler-Nordheim tunneling)을 발생시킴으로써, 벌크 영역을 공유하는 섹터(sector) 단위로 동시에 수행된다. 상기 F-N 터널링은 플로팅 게이트에 축적된 전자들을 소스 영역으로 방출시킴으로써, 플래시 메모리 셀들이 약 '1V'에서 '3V'까지의 소거 문턱전압(erase threshold voltage) 분포를 가지게 한다.An erase operation of the flash memory cell may include applying a negative high voltage Vera (eg, -10 V) to a control gate and a predetermined voltage (eg, 5 V) to a bulk region. By applying the FN tunneling (Fowler-Nordheim tunneling) to perform, it is performed simultaneously in the sector (sector) unit sharing the bulk region. The F-N tunneling emits electrons accumulated in the floating gate to the source region, thereby causing the flash memory cells to have an erase threshold voltage distribution of about '1V' to '3V'.
즉 플래시 메모리 셀의 프로그램 동작은 드레인 측에 채널 열 전자(Channel Hot Electron)를 형성시켜 상기 전자를 플로팅 게이트(Floating Gate)에 축적함으로써 셀 트랜지스터의 문턱 전압을 증가시키는 동작이고, 소거 동작은 소스/기판과 상기 플로팅 게이트간에 고전압을 발생시켜 플로팅 게이트에 축적된 전자를 방출함으로써 셀 트랜지스터의 문턱 전압을 낮추는 것이다.That is, the program operation of the flash memory cell is an operation of increasing the threshold voltage of the cell transistor by forming channel hot electrons on the drain side and accumulating the electrons in the floating gate. The threshold voltage of the cell transistor is lowered by generating a high voltage between the substrate and the floating gate to release electrons accumulated in the floating gate.
그런데 이러한 플래시 메모리에서 드레인 콘택들 간에 브리지(bridge)가 발생하고, 소스 영역의 소스 콘택(source contact)과 드레인 영역의 드레인 콘택(drain contact) 간에 전기적 분포 특성이 안정되지 않는 등의 문제점이 있어서, 소스 콘택 및 드레인 콘택을 형성하는 포토 공정 마진을 향상시킬 필요성이 대두되었다.However, in such a flash memory, a bridge is generated between the drain contacts, and an electrical distribution characteristic is not stabilized between the source contact of the source region and the drain contact of the drain region. There is a need to improve photo process margins for forming source and drain contacts.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 한 활성영역 내에서 드레인 콘택과 소스 콘택의 거리를 일정하게 유지함으로써 플래시 메모리 소자의 전기적 특성을 유지할 수 있고, 소스 콘택을 라인 형태의 소스 콘택 라인에 의해 형성함으로써 리소그래피 공정에서 포토 공정 마진을 향상시키는 플래시 메모리 소자 및 그 제조용 마스크를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the conventional problems as described above. By maintaining a constant distance between the drain contact and the source contact within an active region, the electrical characteristics of the flash memory device can be maintained, and the source contact is formed in the form of a line. It is an object of the present invention to provide a flash memory device and a mask for manufacturing the same, which are formed by the source contact line to improve the photo process margin in the lithography process.
상기 목적을 달성하기 위해, 본 발명은 반도체 기판에 형성되는 활성영역과, 상기 활성영역을 정의하는 소자분리막; 상기 활성영역 상에서 드레인 영역에 형성되는 드레인 콘택; 반도체 기판의 소스 영역에 형성되고 상기 활성영역과 교차하며, 연속된 라인 타입으로 이루어지는 소스 콘택 라인; 및 상기 소스 콘택 라인과 상기 활성영역이 교차하여 지그재그 형상으로 형성되며, 상기 드레인 콘택과 거리가 일정한 소스 콘택을 포함하여, 드레인 콘택과 소스 콘택의 거리를 일정하게 유지함으로써 플래시 메모리 소자의 전기적 특성을 유지할 수 있고, 소스 콘택을 라인 형태의 소스 콘택 라인에 의해 형성함으로써 리소그래피 공정에서 포토 공정 마진을 향상시키는 것을 특징으로 한다.In order to achieve the above object, the present invention is an active region formed on a semiconductor substrate, and an isolation layer defining the active region; A drain contact formed in the drain region on the active region; A source contact line formed in the source region of the semiconductor substrate and crossing the active region and formed of a continuous line type; And a source contact formed in a zigzag shape when the source contact line and the active region cross each other, and having a constant distance from the drain contact, thereby maintaining electrical distance between the drain contact and the source contact. And photo source margins in the lithography process by forming the source contacts by the source contact lines in the form of lines.
나아가 상기 소스 콘택 라인은: 상기 활성영역과 평행하게 형성되는 수직 라인; 및 상기 수직 라인의 사이에 위치하고, 상기 수직 라인의 단부로부터 연장되어 곡선 형상으로 형성되는 곡선 라인을 포함하여, 레티클(reticle) 상에 마스크 패턴 을 형성하는 것도 용이하다. 그리고 이 레티클로 소스 콘택 라인(SCL)을 형성하는 포토 공정에서도 광학근접효과(Optical Proximity Effect)가 적게 발생하여, 포토 공정 마진을 더 확보할 수 있는 것을 특징으로 한다.Further, the source contact line may include: a vertical line formed in parallel with the active region; And a curved line positioned between the vertical lines and extending from an end portion of the vertical line to form a curved shape, it is also easy to form a mask pattern on a reticle. In the photo process for forming the source contact line (SCL) with the reticle, the optical proximity effect is less generated, and the photo process margin can be further secured.
이 때, 상기 소스 콘택은 상기 곡선 라인 상에 형성되는 것이 바람직하다.In this case, the source contact is preferably formed on the curved line.
나아가 상기 소스 콘택 라인은, 상기 활성영역에 대하여 소정 각도 경사지게 형성되며 서로 연속되는 다수의 경사 라인을 포함하여, 소스 콘택 라인(SCL4)이 다른 활성영역(ACT)과 쇼트(short)되는 문제점을 방지하는 것을 특징으로 한다.Furthermore, the source contact line may be formed to be inclined at an angle with respect to the active region and include a plurality of inclined lines which are continuous to each other, thereby preventing the source contact line SCL4 from being shorted with another active region ACT. Characterized in that.
이 때, 상기 소스 콘택은 상기 다수의 경사 라인이 서로 연결되는 영역에 형성되는 것이 바람직하고, 상기 드레인 콘택은 지그재그 형상으로 이루어지는 것이 가장 바람직하다.In this case, the source contact is preferably formed in a region where the plurality of inclined lines are connected to each other, the drain contact is most preferably made in a zigzag shape.
한편, 상기 드레인 영역에 상기 활성영역과 수직으로 교차하여 두 개 형성되는 드레인 선택 라인을 더 포함하고, 상기 두 드레인 선택 라인 사이의 활성영역에 상기 드레인 콘택이 형성되는 것이 바람직하다.On the other hand, it is preferable that the drain region further includes two drain selection lines formed perpendicularly to the active region, and the drain contact is formed in the active region between the two drain selection lines.
그리고 상기 소스 영역에 상기 활성영역과 수직으로 교차하여 두 개 형성되는 소스 선택 라인을 더 포함하고, 상기 두 소스 선택 라인 사이의 활성영역에 상기 소스 콘택이 형성되는 것이 바람직하다.In addition, the source region further includes two source selection lines which are formed to cross the active region perpendicularly to each other, and the source contact is formed in the active region between the two source selection lines.
나아가 상기 소스 영역과 드레인 영역 사이에 상기 활성영역과 수직으로 교차하여 형성되는 다수의 게이트를 더 포함하는 것이 바람직하다.Furthermore, it is preferable to further include a plurality of gates formed perpendicularly intersecting the active region between the source region and the drain region.
한편, 본 발명에 따르는 플래시 메모리 소자 제조용 마스크는, 플래시 메모리 소자 중 소스 콘택을 형성하기 위한 마스크로서, 상기 소스 콘택 영역을 모두 포함하며 연속된 소스 콘택 라인을 포함하여 상기와 같은 소자를 형성하며, 드레인 콘택과 소스 콘택의 거리를 일정하게 유지함으로써 플래시 메모리 소자의 전기적 특성을 유지할 수 있고, 소스 콘택을 라인 형태의 소스 콘택 라인에 의해 형성함으로써 리소그래피 공정에서 포토 공정 마진을 향상시키는 것을 특징으로 한다.On the other hand, the mask for manufacturing a flash memory device according to the present invention, a mask for forming a source contact of the flash memory device, including all of the source contact region and comprises a continuous source contact line to form the above-described device, The electrical characteristics of the flash memory device can be maintained by keeping the distance between the drain contact and the source contact constant, and the photo contact margin is improved in the lithography process by forming the source contact by the line contact source.
또한 상기 소스 콘택 라인은: 상기 활성영역과 수직하게 형성되는 수평 라인; 및 상기 활성영역과 평행하게 형성되며 상기 수평 라인과 연속되는 수직 라인을 포함할 수 있고, 상기 소스 콘택 라인은: 상기 활성영역에 대하여 소정 각도 경사지게 형성되며 서로 연속되는 다수의 경사 라인을 포함할 수도 있다. 아울러, 상기 마스크는 콘택홀 타입의 드레인 콘택에 대응하는 패턴을 더 포함하는 것이 바람직하다.In addition, the source contact line may include: a horizontal line formed perpendicular to the active region; And a vertical line formed in parallel with the active area and continuous with the horizontal line, wherein the source contact line may include: a plurality of inclined lines formed at an angle with respect to the active area and continuous to each other. have. In addition, the mask may further include a pattern corresponding to the drain contact of the contact hole type.
본 발명의 플래시 메모리 소자는 한 활성영역 내에서 드레인 콘택과 소스 콘택의 거리를 일정하게 유지함으로써 플래시 메모리 소자의 전기적 특성을 유지할 수 있고, 소스 콘택을 라인 형태의 소스 콘택 라인에 의해 형성함으로써 리소그래피 공정에서 포토 공정 마진을 향상시키는 효과를 제공한다.The flash memory device of the present invention can maintain the electrical characteristics of the flash memory device by maintaining a constant distance between the drain contact and the source contact in one active region, and the lithography process by forming the source contact by the source contact line in the form of a line It provides the effect of improving the photo process margin.
이하 첨부된 도면을 참조하여 본 발명에 따른 플래시 메모리 소자 및 그 제조용 마스크의 일실시예에 대해 상세히 설명하기로 한다.Hereinafter, an embodiment of a flash memory device and a mask for manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
도 1 및 도 2는 본 발명에 따르는 플래시 메모리 소자를 도시한 평면도이다. 이 중 도 1을 참조하면, 본 발명에 따르는 플래시 메모리 소자는 반도체 기판 상에 세로 방향으로 형성된 활성영역(ACT)과, 활성영역(ACT)을 정의하며 활성영역(ACT)들을 서로 분리하는 소자분리막(ISO)을 포함한다.1 and 2 are plan views illustrating a flash memory device according to the present invention. Referring to FIG. 1, a flash memory device according to the present invention defines an active region ACT formed in a vertical direction on a semiconductor substrate, an active region ACT, and an isolation layer separating the active regions ACT from each other. (ISO).
그리고 반도체 기판에서 드레인 영역(도 1의 상측)에는 드레인 선택 라인(DSL1, DSL2)이 활성영역(ACT)과 수직으로 교차하도록 가로 방향으로 형성되고, 소스 영역(도 1의 하측)에는 소스 선택 라인(SSL1, SSL2)이 활성영역(ACT)과 수직으로 교차하도록 가로 방향으로 형성된다.In the semiconductor substrate, drain selection lines DSL1 and DSL2 are formed in a horizontal direction in the drain region (upper side in FIG. 1) so as to vertically intersect the active region ACT, and source selection lines in the source region (lower side in FIG. 1). SSL1 and SSL2 are formed in the horizontal direction so as to vertically intersect the active region ACT.
도 1에는 도시되지 않았으나, 소스 영역과 드레인 영역의 사이 공간에는 활성영역(ACT)과 수직으로 교차하면서 각각의 셀(cell)을 구성하는 다수의 게이트(G1, G2; 도 3 참조)가 형성된다. 도 1에서 활성영역(ACT)은 드레인 영역에 위치한 상부와 소스 영역에 위치한 하부가 편의상 구분되어 도시되어 있으나, 실제 활성영역(ACT)은 도 5에 도시된 바와 같이 드레인 영역부터 소스 영역까지 연결되어 형성된다.Although not shown in FIG. 1, a plurality of gates G1 and G2 (refer to FIG. 3) are formed in the space between the source region and the drain region to vertically intersect the active region ACT and constitute each cell. . In FIG. 1, the upper portion of the active region ACT and the lower portion of the source region are illustrated separately for convenience, but the actual active region ACT is connected from the drain region to the source region as shown in FIG. 5. Is formed.
드레인 선택 라인(DSL1, DSL2)과 소스 선택 라인(SSL1, SSL2)은 각각 두 라인을 포함하며, 이 중 상부에 위치한 드레인 선택 라인(DSL2)과 하부에 위치한 소스 선택 라인(SSL2)은 각각 다른 셀 어레이(cell array)에 사용된다. 그리고 두 드레인 선택 라인(DSL1, DSL2)의 사이의 활성영역(ACT)에는 드레인 콘택(DC)이 형성되고, 두 소스 선택 라인(SSL1, SSL2)의 사이의 활성영역(ACT)에는 소스 콘택(SC1)이 각각 형성된다.The drain select lines DSL1 and DSL2 and the source select lines SSL1 and SSL2 each include two lines, among which the drain select line DSL2 located above and the source select line SSL2 located below each other. Used for cell arrays. A drain contact DC is formed in the active region ACT between the two drain select lines DSL1 and DSL2, and a source contact SC1 is formed in the active region ACT between the two source select lines SSL1 and SSL2. ) Are formed respectively.
한편 도 1에 도시된 바와 같이, 드레인 콘택(DC)과 소스 콘택(SC1)은 서로 평행하게 형성되지 않고, 좌우로 인접한 활성영역(ACT)에서 드레인 콘택(DC)들과 소스 콘택(SC1)들이 서로 엇갈리게 지그재그(zig zag) 형상으로 배치되어 형성되는 것이 바람직하다(이하, 본 명세서에서 ‘지그재그 형상’이란 이와 같이 다수의 콘택(contact)들이 서로 평행하지 않고, 연속하는 콘택들이 수직 방향으로 상하 위치에 교차하도록 형성되는 것으로 정의한다).As shown in FIG. 1, the drain contact DC and the source contact SC1 are not formed in parallel with each other, and the drain contacts DC and the source contacts SC1 are disposed in the left and right adjacent active regions ACT. It is preferable that they are arranged in a zigzag shape to be staggered with each other (hereinafter, `` zigzag shape '' herein means that a plurality of contacts are not parallel to each other, and continuous contacts are vertically positioned in a vertical direction). To be formed to intersect).
이는 드레인 콘택(DC)과 소스 콘택(SC1)들이 서로 평행하게 형성되는 경우에, 플래시 메모리 소자의 크기가 점차 작아지게 되면, 각 인접한 드레인 콘택(DC)들 간에 그리고 소스 콘택(SC1)들 간에 브릿지(bridge)가 발생하는 문제점이 있기 때문이다. 반면 위와 같이 드레인 콘택(DC)과 소스 콘택(SC1)을 서로 지그재그 형상의 콘택홀 타입(contact hole type)으로 형성하면 각 드레인 콘택(DC)들과 소스 콘택(SC1)들 각각이 서로 브릿지되는 문제점도 방지하면서, 콘택홀 패턴인 드레인 콘택(DC)과 소스 콘택(SC1)의 리소그래피 공정시 포토(photo) 공정 마진도 확보할 수 있게 된다.This is because when the drain contact DC and the source contact SC1 are formed in parallel with each other, when the size of the flash memory device becomes smaller, bridges between each adjacent drain contact DC and between the source contacts SC1 are performed. This is because there is a problem in that a bridge occurs. On the other hand, when the drain contact DC and the source contact SC1 are formed in a zigzag contact hole type as described above, each of the drain contacts DC and the source contact SC1 are bridged with each other. In addition, the photo process margin can be secured during the lithography process of the drain contact DC and the source contact SC1 which are the contact hole patterns.
또한 드레인 콘택(DC)과 소스 콘택(SC1)을 서로 지그재그로 형성할 경우, 한 활성영역(ACT) 내에서 대응하는 드레인 콘택(DC)과 소스 콘택(SC1) 간의 전기적 경로(electric path)가 일정하게 되어 플래시 메모리 소자의 전기적 특성을 유지할 수 있는 장점도 있다.In addition, when the drain contact DC and the source contact SC1 are formed in a zigzag pattern, the electric path between the corresponding drain contact DC and the source contact SC1 is constant in one active region ACT. As a result, the electrical characteristics of the flash memory device can be maintained.
다음으로 도 2는 본 발명에 따르는 플래시 메모리 소자의 다른 실시예를 도시한 도면이다. 이하에서는 도 1에 도시된 실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 부여하고, 도 1에 대한 설명과 중복되는 설명은 생략한다.2 shows another embodiment of a flash memory device according to the present invention. Hereinafter, the same reference numerals are given to the same elements as in the embodiment shown in FIG. 1, and a description overlapping with the description of FIG. 1 will be omitted.
도 2를 참조하면, 활성영역(ACT), 소자분리막(ISO), 드레인 선택 라인(DSL1, DSL2), 소스 선택 라인(SSL1, SSL2) 및 드레인 콘택(DC)의 구조 및 결합관계는 도 1에 도시된 실시예와 동일하다. 그러나 소스 콘택(SC2)은 콘택홀 패턴이 아닌 가로 방향으로 서로 연결된 직선 라인 타입(line type)의 소스 콘택 라인(SCL1)에 의해 형성된다.Referring to FIG. 2, structures and coupling relationships of the active region ACT, the isolation layer ISO, the drain select lines DSL1 and DSL2, the source select lines SSL1 and SSL2, and the drain contact DC are illustrated in FIG. 1. Same as the illustrated embodiment. However, the source contact SC2 is formed by the straight line type source contact line SCL1 connected to each other in the horizontal direction instead of the contact hole pattern.
이와 같이 소스 콘택(SC2)을 라인 타입의 소스 콘택 라인(SCL1)으로 형성하는 것은, 플래시 메모리 소자의 세로 방향 칩 사이즈(chip size)를 감소시키기 위한 것이며, 이 결과 소스 콘택(SC2)을 리소그래피 공정으로 형성할 때 콘택홀 패턴에 비하여 포토 공정 마진을 더 확보할 수 있는 효과도 제공한다.Forming the source contact SC2 as the line type source contact line SCL1 as described above is to reduce the vertical chip size of the flash memory device, and as a result, the source contact SC2 is lithographically processed. In addition, the photo process margin may be more secured than that of the contact hole pattern.
다음으로 도 3 내지 도 5는 본 발명의 가장 바람직한 실시예를 도시한 도면이고, 도 3은 도 4에 도시된 도시된 플래시 메모리 소자의 입체 구조를 개략적으로 도시한 사시도이다. 후술할 바와 같이 도 3 내지 도 5에 도시된 실시예는 도 1 및 도 2에 도시된 실시예에서 나타나는 문제점도 해결할 수 있다.3 to 5 are views showing the most preferred embodiment of the present invention, Figure 3 is a perspective view schematically showing the three-dimensional structure of the flash memory device shown in FIG. As will be described later, the embodiments illustrated in FIGS. 3 to 5 may also solve the problems shown in the embodiments illustrated in FIGS. 1 and 2.
도 3 내지 도 5에 도시된 실시예에서도, 활성영역(ACT), 소자분리막(ISO), 드레인 선택 라인(DSL1, DSL2), 소스 선택 라인(SSL1, SSL2) 및 드레인 콘택(DC)의 구조 및 결합관계는 도 1 및 도 2에 도시된 실시예와 동일하다. 그리고 도 3에서 게이트(G1, G2)는 편의상 두 개만 도시하였으나, 이는 당업자의 설계 변경에 따라 임의의 개수로 증가시킬 수 있다.3 to 5 also have structures of the active region ACT, the isolation layer ISO, the drain select lines DSL1 and DSL2, the source select lines SSL1 and SSL2 and the drain contact DC. The coupling relationship is the same as the embodiment shown in Figs. In FIG. 3, only two gates G1 and G2 are illustrated for convenience, but the gates G1 and G2 may be increased to any number according to a design change by those skilled in the art.
도 3 내지 도 5에 도시된 실시예에서 소스 콘택(SC3)은 지그재그 형상으로 연속된 라인 타입(line type)의 소스 콘택 라인(SCL2)으로 형성된다. 이 결과 소스 콘택 라인(SCL2)이 활성영역(ACT)과 접하는 부분에 형성되는 소스 콘택(SC3)은 도 1에 도시된 소스 콘택(SC1)과 동일한 위치에 형성되고, 이 결과 드레인 콘택(DC)과 소스 콘택(SC3) 간의 전기적 경로(electric path)도 일정하게 되어, 플래시 메모리 소자의 전기적 특성을 유지할 수 있게 된다.3 to 5, the source contact SC3 is formed as a source type contact line SCL2 of a line type continuous in a zigzag shape. As a result, the source contact SC3 formed at the portion where the source contact line SCL2 is in contact with the active region ACT is formed at the same position as the source contact SC1 shown in FIG. 1, and as a result, the drain contact DC The electrical path between the source contact SC3 and the source contact is also constant, thereby maintaining the electrical characteristics of the flash memory device.
즉 도 3 내지 도 5에 도시된 실시예의 소스 콘택 라인(SCL2) 및 소스 콘택(SC3)은, 도 1에 도시된 콘택홀 타입의 소스 콘택(SC1)에 비하여 라인 타입 패턴으로 형성됨으로써 리소그래피 공정시 포토 공정 마진을 충분히 확보하는 장점이 있고, 도 2에 도시된 직선 라인 타입의 소스 콘택 라인(SCL1)에 비하여 드레인 콘택(DC)과의 전기적 경로를 일정하게 유지시켜 소자 특성을 유지하는 장점이 있다. 따라서 도 1 및 도 2에 도시된 실시예의 각 단점을 모두 해결할 수 있게 된다.That is, the source contact line SCL2 and the source contact SC3 of the embodiment shown in FIGS. 3 to 5 are formed in a line type pattern compared to the contact hole type source contact SC1 shown in FIG. 1 during the lithography process. There is an advantage of sufficiently securing the photo process margin, and compared with the straight line type source contact line SCL1 shown in FIG. 2, there is an advantage of maintaining device characteristics by maintaining a constant electrical path with the drain contact DC. . Therefore, it is possible to solve all the disadvantages of the embodiment shown in Figs.
다만 도 4 및 도 5에 도시된 소스 콘택 라인(SCL2, SCL3, SCL4)은 각각의 형상에서 차이가 있으며, 이들 각각의 형상을 이하에서 설명한다.However, source contact lines SCL2, SCL3, and SCL4 shown in FIGS. 4 and 5 are different in their respective shapes, and their respective shapes will be described below.
(1) 먼저 도 4에 도시된 소스 콘택 라인(SCL)은 활성영역(ACT)에 평행하게 세로 방향으로 형성되는 수직 라인(12)과, 양 측의 수직 라인(12) 사이에 양 측의 수직 라인(12)의 단부(end)로부터 연장되어 곡선 형상으로 형성되는 곡선 라인(16)을 포함한다. 이 경우 수직 라인(12)은 소자분리막(ISO) 부분에 위치하게 되고, 곡선 라인(16)은 활성영역(ACT)을 통과하도록 위치하게 된다. 따라서 소스 콘택(SC3)은 곡선 라인(16) 상에 형성된다.(1) First, the source contact line SCL illustrated in FIG. 4 is vertical between both sides between a
이와 같이 수직 라인(12)과 곡선 라인(16)을 포함하는 소스 콘택 라인(SCL)은, 소스 콘택 라인(SCL)이 서로 부드럽게 연장되는 곡선 형상으로 형성되기 때문에, 레티클(reticle) 상에 마스크 패턴을 형성하는 것도 용이하다. 그리고 이 레티 클로 소스 콘택 라인(SCL)을 형성하는 포토 공정에서도 광학근접효과(Optical Proximity Effect)가 적게 발생하여, 포토 공정 마진을 더 확보할 수 있는 장점이 있다.As such, the source contact line SCL including the
(2) 다음으로 도 5에 도시된 소스 콘택 라인(SCL)은, 활성영역(ACT)에 대해서도 소정 각도 경사지고 소스 선택 라인(SSL1, SSL2)에 대해서도 소정 각도 경사진 경사 라인(18)이 서로 연속하여 형성된 구조로 이루어진다. 이 경사 라인(18)들은 각 경사 라인(18)이 서로 연결되며 상측 또는 하측으로 돌출된 영역에 소스 콘택(SC5)이 형성되고, 이 소스 콘택(SC5)들은 여전히 드레인 콘택(DC)과 동일한 전기적 경로를 유지하게 된다.(2) Next, the source contact line SCL shown in FIG. 5 is inclined at a predetermined angle with respect to the active region ACT, and the
이와 같이 다수의 경사 라인(18)이 서로 연속하여 형성된 소스 콘택 라인(SCL)은 도 4에 도시된 실시예에 비하여, 소스 콘택 라인(SCL)이 다른 활성영역(ACT)과 쇼트(short)되는 문제점을 방지할 수 있다. 즉 도 4에 도시된 실시예에서 수직 라인(12)은 두 활성영역(ACT) 사이의 소자분리막(ISO) 상에 형성되며, 이 때 패터닝이 정확하지 않을 경우 수직 라인(12)은 주위에 인접한 활성영역(ACT)과 접촉하여 쇼트되면서 전기적 특성이 악화될 가능성이 있다. 그러나 도 5에 도시된 소스 콘택 라인(SCL)은 경사 라인(18)이 연결된 구조로 형성됨으로써, 소스 콘택 라인(SCL)이 활성영역(ACT)과 쇼트되는 문제점을 방지할 수 있는 장점이 있다.As such, the source contact line SCL in which the plurality of
한편, 도 6 및 도 7은 본 발명에 따르는 플래시 메모리 소자를 제조하기 위한 마스크(레티클; reticle)를 도시한 도면이다. 이 중 도 6은 도 4에 도시된 소스 콘택 라인(SCL)과 드레인 콘택(DC)을 형성하기 위한 마스크이고, 도 7은 도 5에 도 시된 소스 콘택 라인(SCL)과 드레인 콘택(DC)을 형성하기 위한 마스크이다.6 and 7 illustrate masks (reticles) for manufacturing a flash memory device according to the present invention. 6 is a mask for forming the source contact line SCL and the drain contact DC shown in FIG. 4, and FIG. 7 shows the source contact line SCL and the drain contact DC shown in FIG. 5. It is a mask for forming.
도 6 및 도 7에 도시된 마스크는 모두 콘택홀(contact hole) 타입의 드레인 콘택(DC)을 형성하기 위한 패턴(20)을 상측에 포함하고 있으며, 이 패턴(20)은 설계에 따라 별개의 마스크로 형성될 수도 있으나, 소스 콘택 라인을 형성하기 위한 패턴과 함께 형성될 경우 리소그래피 공정을 단순화할 수 있다.6 and 7 both have a
도 4에 도시된 수직 라인(12)과 곡선 라인(16)을 포함하는 소스 콘택 라인(SCL)을 형성하기 위해서는, 도 6에 도시된 바와 같이 수직 라인(22) 및 수평 라인(24)을 포함하는 패턴을 마스크에 형성한다. 마스크 상에 형성된 수평 라인(24)은 광 근접효과(Optical Proximity Effect)로 인해 리소그래피 공정을 거친 후 실제 소자에서는 도 4와 같이 곡선 라인(16) 형상으로 패터닝된다.In order to form the source contact line SCL including the
그리고 도 5에 도시된 경사 라인(18)을 포함하는 소스 콘택 라인(SCL)을 형성하기 위해서는, 도 7에 도시된 바와 같이 경사 라인(18)이 연속하여 형성되고, 각 이웃한 경사라인(18)은 서로 대칭되는 형상으로 형성된 패턴을 마스크에 형성한다.In order to form the source contact line SCL including the
그리고 도 8a 및 8a는 본 발명에 따르는 플래시 메모리 소자에서 DOF(Depth Of Focus) 마진을 도시한 도면이다. 도 8a는 도 1에 도시된 콘택홀 타입의 소스 콘택(SC1)을 형성하기 위한 DOF 마진을 나타내며, 이 때 DOF 마진은 약 80 nm 로 나타난다. 도 8a는 도 3 및 도 4에 도시된 라인 타입의 소스 콘택 라인(SCL2)을 형성하기 위한 DOF 마진을 나타내며, 이 때 DOF 마진은 약 120 nm 로 나타난다. 이는 콘택홀(contact hole) 패턴이 라인(line) 패턴에 비하여 DOF 마진이 적기 때문이 며, 본 발명은 이러한 DOF 마진의 차이를 이용하여 플래시 메모리 소자의 전기적 특성을 유지하면서 포토 공정 마진을 향상시키는 플래시 메모리 소자를 제공한다.8A and 8A illustrate a depth of focus (DOF) margin in a flash memory device according to the present invention. FIG. 8A shows a DOF margin for forming the contact hole type source contact SC1 shown in FIG. 1, wherein the DOF margin is about 80 nm. FIG. 8A shows a DOF margin for forming the source contact line SCL2 of the line type shown in FIGS. 3 and 4, wherein the DOF margin is about 120 nm. This is because the contact hole pattern has a smaller DOF margin than the line pattern, and the present invention improves the photo process margin while maintaining the electrical characteristics of the flash memory device by using the difference of the DOF margin. Provided is a flash memory device.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.The present invention is not limited to the described embodiments, and various modifications and changes can be made to those skilled in the art without departing from the spirit and scope of the present invention. It belongs to the claims of the.
도 1 및 도 2는 본 발명에 따르는 플래시 메모리 소자를 도시한 평면도;1 and 2 are plan views showing a flash memory device according to the present invention;
도 3은 본 발명에 따르는 플래시 메모리 소자를 도시한 사시도;3 is a perspective view of a flash memory device according to the present invention;
도 4 및 도 5는 본 발명에 따르는 플래시 메모리 소자를 도시한 평면도;4 and 5 are plan views showing a flash memory device according to the present invention;
도 6 및 도 7은 본 발명에 따르는 플래시 메모리 소자를 제조하기 위한 마스크를 도시한 도면; 그리고,6 and 7 show masks for fabricating flash memory devices according to the present invention; And,
도 8a 및 8a는 본 발명에 따르는 플래시 메모리 소자에서 DOF 마진을 도시한 도면이다.8A and 8A illustrate DOF margins in a flash memory device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
ACT : 활성영역 ISO : 소자분리막ACT: Active Area ISO: Device Separator
DSL 1, 2 : 드레인 선택 라인 SSL 1, 2 : 소스 선택 라인DSL 1, 2: Drain select line SSL 1, 2: Source select line
DC : 드레인 콘택 SC1, SC2, SC3 : 소스 콘택DC: drain contacts SC1, SC2, SC3: source contacts
G1, G2 : 게이트 12 : 수직 라인G1, G2: Gate 12: Vertical Line
14 : 수평 라인 16 : 곡선 라인14
18 : 경사 라인18: inclined line
Claims (13)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090070200A KR101095707B1 (en) | 2009-07-30 | 2009-07-30 | Flash memory device and mask for manufacturing same |
| US12/648,719 US8716779B2 (en) | 2009-07-30 | 2009-12-29 | Flash memory device and mask for fabricating the same |
| TW098146638A TWI462276B (en) | 2009-07-30 | 2009-12-31 | Flash memory device and mask for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090070200A KR101095707B1 (en) | 2009-07-30 | 2009-07-30 | Flash memory device and mask for manufacturing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110012471A KR20110012471A (en) | 2011-02-09 |
| KR101095707B1 true KR101095707B1 (en) | 2011-12-20 |
Family
ID=43772385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090070200A KR101095707B1 (en) | 2009-07-30 | 2009-07-30 | Flash memory device and mask for manufacturing same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101095707B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101817651B1 (en) | 2011-02-11 | 2018-02-21 | 삼성전자주식회사 | Zoom lens barrel assembly |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500456B1 (en) * | 2003-08-13 | 2005-07-18 | 삼성전자주식회사 | Method of fabricating flash memory device and flash memory device fabricated thereby |
-
2009
- 2009-07-30 KR KR1020090070200A patent/KR101095707B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500456B1 (en) * | 2003-08-13 | 2005-07-18 | 삼성전자주식회사 | Method of fabricating flash memory device and flash memory device fabricated thereby |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110012471A (en) | 2011-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101169396B1 (en) | Non-volatile memory device and method of operating the same | |
| US8169827B2 (en) | NAND flash memory string apparatus and methods of operation thereof | |
| KR102300122B1 (en) | Charge trapping non-volatile memory device and method of fabricating the same, and method of operating the charge trapping non-volatile memory device | |
| US7158419B2 (en) | Methods of fabricating flash memory devices including multiple dummy cell array regions | |
| US9224743B2 (en) | Nonvolatile memory device | |
| US8750044B2 (en) | Three-dimensional nonvolatile memory devices | |
| WO2015027233A1 (en) | Three-dimensional nand non-volatile memory devices with buried word line selectors | |
| CN103904082A (en) | Nonvolatile memory structure and method for fabricating nonvolatile memory structure | |
| KR101871110B1 (en) | Field sub-bitline nor flash array | |
| KR100271944B1 (en) | Semiconductor memory | |
| US7697336B2 (en) | Non-volatile memory device and method of operating the same | |
| US20150303204A1 (en) | Nonvolatile memory devices having charge trapping layers and methods of fabricating the same | |
| KR100754541B1 (en) | Virtual-ground, split-gate flash memory cell arrangements | |
| US9318569B2 (en) | Unit cells of nonvolatile memory devices, cell arrays of nonvolatile memory devices, and methods of fabricating the same | |
| US8754463B2 (en) | High density NOR flash array architecture | |
| US7542320B2 (en) | Semiconductor memory device | |
| TWI462276B (en) | Flash memory device and mask for fabricating the same | |
| US9006817B2 (en) | Semiconductor device | |
| KR101095707B1 (en) | Flash memory device and mask for manufacturing same | |
| KR101051524B1 (en) | Flash memory device and mask for manufacturing same | |
| US7936600B2 (en) | Methods of programming data in a non-volatile memory device with a fringe voltage applied to conductive layer | |
| JP2009212149A (en) | Nand mix-loading type semiconductor time switch | |
| US7733694B2 (en) | Nonvolatile semiconductor memory having a floating gate electrode formed within a trench | |
| KR100486238B1 (en) | Cell array unit of NOR flash memory device | |
| JP5629968B2 (en) | Nonvolatile semiconductor memory cell and nonvolatile semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090730 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110225 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110930 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20111212 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20111212 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141126 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151120 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170922 |