Nothing Special   »   [go: up one dir, main page]

KR101083959B1 - 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 제조용 필름 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101083959B1
KR101083959B1 KR1020110003353A KR20110003353A KR101083959B1 KR 101083959 B1 KR101083959 B1 KR 101083959B1 KR 1020110003353 A KR1020110003353 A KR 1020110003353A KR 20110003353 A KR20110003353 A KR 20110003353A KR 101083959 B1 KR101083959 B1 KR 101083959B1
Authority
KR
South Korea
Prior art keywords
adhesive layer
film
semiconductor device
layer
sensitive adhesive
Prior art date
Application number
KR1020110003353A
Other languages
English (en)
Other versions
KR20110089815A (ko
Inventor
유끼 스고
슘뻬이 다나까
다께시 마쯔무라
야스시 이노우에
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20110089815A publication Critical patent/KR20110089815A/ko
Application granted granted Critical
Publication of KR101083959B1 publication Critical patent/KR101083959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

반도체 웨이퍼가 박형인 경우에도, 당해 박형의 반도체 웨이퍼를 다이싱할 때의 보유 지지력과, 다이싱에 의해 얻어지는 반도체 칩을 그 접착제층과 일체로 박리할 때의 박리성과, 반도체 칩에 절삭 칩의 부착이 없는 저오염성의 밸런스 특성이 우수한 반도체 칩의 오염 방지가 우수한 신규의 반도체 장치 제조용 필름을 제공하는 것이다. 반도체 장치의 제조시에 사용하는 반도체 장치 제조용 필름이며, 기재층과, 기재층 상에 형성된 제1 점착제층과, 제1 점착제층 상에 형성되어 있고, 또한 방사선의 조사에 의해 미리 경화된 방사선 경화형의 제2 점착제층과, 제2 점착제층 상에 형성된 접착제층을 갖는 반도체 장치 제조용 필름이다.

Description

반도체 장치 제조용 필름 및 반도체 장치의 제조 방법 {FILM FOR PRODUCING SEMICONDUCTOR DEVICE AND PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조에 사용되는 반도체 장치 제조용 필름에 관한 것이며, 보다 상세하게는 반도체 웨이퍼를 다이싱하여 반도체 칩을 형성한 후, 당해 반도체 칩을 피착체 상에 접착ㆍ고정할 때까지의 일련의 공정 등에 사용되는 반도체 장치 제조용 필름에 관한 것이다. 또한, 본 발명은 상기 반도체 장치 제조용 필름을 사용한 반도체 장치의 제조 방법에 관한 것이다.
회로 패턴을 형성한 반도체 웨이퍼는, 필요에 따라서 이면 연마에 의해 두께를 조정한 후, 반도체 칩으로 다이싱된다(다이싱 공정). 다이싱 공정에서는 절단층의 제거를 위해 반도체 웨이퍼를 적당한 액압(통상, 2kg/cm2 정도)에서 세정하는 것이 일반적이다. 계속해서, 상기 반도체 칩이 접착제에 의해 리드 프레임 등의 피착체 상에 다이 본딩된다. 이 공정에 있어서는, 접착제를 리드 프레임이나 반도체 칩에 도포하고 있었다. 그러나, 이 방법에서는 접착제층의 균일화가 곤란하고, 또한 접착제의 도포에 특수 장치나 장시간을 필요로 한다. 이로 인해, 다이싱 공정에서 반도체 웨이퍼를 접착 보유 지지함과 함께, 다이 본딩에 필요한 칩 고착용의 접착제층도 부여하는 다이싱ㆍ다이 본드 필름이 제안되어 있다(예를 들어, 일본 특허 공개 소60-57642호 공보 참조).
특허문헌 1에 기재된 다이싱ㆍ다이 본드 필름은, 지지 필름(기재층) 상에 점착성 박리층(점착제층) 및 도전성의 접착제층이 형성된 것이다. 즉, 접착제층에 의한 보유 지지하에 반도체 웨이퍼를 다이싱한 후, 지지 필름을 연신하여 반도체 칩을 접착제층과 함께 박리하고, 이것을 개별적으로 회수하여 그 접착제층을 개재하여 리드 프레임 등의 피착체에 고착시키도록 한 것이다.
이러한 종류의 다이싱ㆍ다이 본드 필름의 접착제층에는, 다이싱 불능이나 치수 실수 등이 발생하지 않도록, 반도체 웨이퍼에 대한 양호한 보유 지지력과, 다이싱 후의 반도체 칩을 접착제층과 일체로 지지 기재로부터 박리할 수 있는 양호한 박리성이 요망된다. 또한, 다이싱ㆍ다이 본드 필름의 점착제층은, 링 프레임에 대한 양호한 보유 지지력과, 다이싱시의 개별 조각화된 반도체 칩의 비산 방지를 위한 접착제층과의 밀착성과, 다이싱시에 발생하는 절삭 칩이 접착제층을 갖는 반도체 칩에 부착되지 않는 저오염성이 요망된다.
그러나, 이들 특성을 밸런스 좋게 발휘시키는 것은 용이하지 않으며, 특히 최근 반도체 칩은 고용량화를 목적으로 박형화ㆍ대면적화하고 있기 때문에, 기재층 및 점착제층에 다양한 요구를 만족시키기는 한층 더 곤란해지고 있다. 즉, 다양한 요구 특성에 대하여, 종래의 다이싱ㆍ다이 본드 필름은 기능별로 대응하고 있지 못하므로, 상기 특성을 밸런스 좋게 발휘시킬 수 없다.
따라서, 이들 문제를 해결하기 위하여, 다양한 개량법이 제안되어 있다. 예를 들어, 특허문헌 2에서는 다이싱 시트, 박리 필름, 다이 어태치 필름 및 이형 필름이 순차적으로 적층된 다이싱용 점착 테이프가 개시되어 있다. 이 다이싱용 점착 테이프에서는 다이싱 시트 상에 새롭게 박리 필름을 설치하고, 또한 박리 필름과 다이 어태치 필름의 박리력을, 박리 필름과 다이싱 시트의 박리력보다도 작게 함으로써, 반도체 칩의 픽업시에, 다이 어태치 필름이 반도체 칩과 함께 용이하게 박리될 수 있도록 하고 있다. 또한, 다이싱 프레임(다이싱 링)은 다이싱 시트 상에 부착되는 구성이므로, 다이싱 링의 고정 기능은 확보되어 있다. 즉, 특허문헌 2에 기재된 다이싱용 점착 테이프는, 다이싱 시트와 다이 어태치 필름의 사이에 박리 필름을 설치함으로써, 지금까지 요망되고 있었던 다이싱ㆍ다이 본드 필름의 성능, 즉 다이싱시의 접착성과 픽업시의 박리성의 각각의 기능을 분리한 구조로 되어 있다.
그러나, 특허문헌 2에 기재된 다이싱용 점착 테이프라도, 반도체 웨이퍼의 다이싱시에는 다이싱 시트로부터 절삭 칩이 발생하고, 당해 절삭 칩이 반도체 칩의 측면 등에 버나 수염으로서 부착함으로써, 반도체 장치의 제조 수율이 저하한다고 하는 문제가 있다.
일본 특허 공개 소60-57642호 공보 일본 특허 공개 제2006-203000호 공보
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 그 목적은 반도체 웨이퍼가 박형인 경우에도, 당해 박형의 반도체 웨이퍼를 다이싱할 때의 보유 지지력과, 다이싱에 의해 얻어지는 반도체 칩을 그 접착제층과 일체로 박리할 때의 박리성과, 상기 반도체 칩에 절삭 칩의 부착이 없는 저오염성의 밸런스 특성이 우수한 반도체 칩의 오염 방지가 우수한 신규의 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법을 제공하는 데에 있다.
본원 발명자들은, 상기 종래의 문제점을 해결하기 위하여, 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법에 대하여 검토하였다. 그 결과, 하기 구성을 채용함으로써 상기 목적을 달성할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
본 발명에 관한 반도체 장치 제조용 필름은, 상기의 과제를 해결하기 위하여, 반도체 장치의 제조시에 사용하는 반도체 장치 제조용 필름이며, 기재층과, 상기 기재층 상에 형성된 제1 점착제층과, 상기 제1 점착제층 상에 형성되어 있고, 또한 방사선의 조사에 의해 미리 경화된 방사선 경화형의 제2 점착제층과, 상기 제2 점착제층 상에 형성된 접착제층을 갖는 것을 특징으로 한다.
반도체 장치의 제조에 사용되는 종래의 다이싱ㆍ다이 본드 필름은, 기재층 상에 점착제층 및 접착제층이 순차적으로 적층된 구조가 일반적이다. 그리고, 상기 점착제층은, 반도체 웨이퍼의 다이싱시에는 반도체 칩의 칩 비산을 방지할 수 있는 점착성과, 상기 반도체 칩의 픽업시에는 접착제층과 용이하게 박리될 수 있는 박리성이 요구되고 있다. 즉, 점착제층은 다이싱 공정과 픽업 공정에서 상반되는 성능이 요구되고 있었다.
한편, 본 발명에서는, 상기 구성과 같이 기재층 상에 제1 점착제층 및 제2 점착제층을 순차적으로 형성함으로써, 종래의 다이싱ㆍ다이 본드 필름의 점착제층에 대하여 요구되고 있었던 다이싱시의 점착성과, 픽업시의 박리성의 기능 분리를 가능하게 하고 있다. 즉, 제1 점착제층은 제2 점착제층을 접착하여 고정하는 것이므로, 접착제층 상에 부착된 반도체 웨이퍼를 다이싱할 때에는, 반도체 칩의 칩 비산을 방지할 수 있다. 제1 점착제층에 대해서는, 픽업시의 박리성이 요구되지 않으므로, 기재층 상에 제1 점착제층이 형성된 구조는, 일종의 캐리어 테이프로서의 기능을 달성한다. 한편, 제2 점착제층은 방사선 조사에 의해 미리 경화된 것이므로, 접착제층에 대하여 양호한 박리성을 나타낸다. 그 때문에, 반도체 칩의 픽업을 양호하게 행할 수 있다. 또한, 픽업 전에 방사선을 조사하는 공정을 생략하는 것도 가능하게 된다.
또한, 종래의 다이싱ㆍ다이 본드 필름에 있어서는, 반도체 웨이퍼의 다이싱시에 다이싱 블레이드 등의 절입 깊이를 점착제층 또는 기재층에 도달할 때까지 행하고 있었다. 그러나, 다이싱이 점착제층의 일부까지 행하여지면, 절단면에 있어서 점착제층의 일부가 버나 수염이 되어 점착제층과 접착제층의 경계에 부착되는 경우가 있었다. 또한, 다이싱이 기재층까지 행하여지면, 실 형상의 절삭 칩이 발생하여, 반도체 칩을 오염시키는 경우가 있었다. 그러나, 본 발명에 있어서는, 기재층 상에 제1 점착제층 및 제2 점착제층이 적층된 구조이므로, 다이싱 블레이드 등의 절입 깊이를 제1 점착제층까지 행할 필요가 없이, 제2 점착제층에서 그칠 수 있다. 또한, 제2 점착제층은 방사선의 조사에 의해 미리 경화된 것이므로, 절단면에 있어서 제2 점착제층의 일부가 버가 되어, 제2 점착제층과 접착제층의 경계에 부착되는 것을 억제할 수 있다. 그 결과, 접착제층을 갖는 반도체 칩을 양호하게 픽업할 수 있다. 또한, 다이싱은 기재층에 도달할 때까지 행할 필요가 없기 때문에 실 형상의 절삭 칩이 발생하는 일도 없다. 그로 인해, 본 발명의 반도체 장치 제조용 필름에 있어서는, 반도체 칩에 대하여 저오염성이 도모된다.
상기의 구성에 있어서, 상기 제2 점착제층 및 접착제층은, 적어도 상기 제1 점착제층에서의 다이싱 링의 부착 부분의 내측에 들어가도록 형성되어 있고, 상기 접착제층의 평면 형상은 상기 제2 점착제층보다도 크고, 또한 상기 접착제층이 제2 점착제층의 전체면을 덮도록 형성되어 있으며, 또한 상기 접착제층에 있어서 상기 제2 점착제층 상에 위치하지 않는 주연부는, 상기 제1 점착제층 상에 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 픽업시의 박리성이 요구되지 않는 제1 점착제층 상에 다이싱 링의 부착이 가능하게 되어 있으므로, 당해 다이싱 링을 다이싱시에 확실하게 고정해 둘 수 있다. 또한, 접착제층 상에 다이싱 링을 부착한 경우와 비교하여, 사용 후의 다이싱 링을 박리할 때에 풀 부착이 발생하는 것을 억제할 수도 있다. 또한, 접착제층은, 그 평면 형상이 제2 점착제층보다도 크고, 또한 제2 점착제층의 전체면을 덮도록 형성되어 있다. 또한, 접착제층의 주연부는, 제2 점착제층 상이 아니라 제1 점착제층 상에 형성되어 있고, 견고하게 접착된 구성이므로, 예를 들어 다이싱시에 접착제층이 제2 점착제층으로부터 박리하여 말림이 발생하는 것을 방지할 수 있다.
상기의 구성에 있어서, 상기 기재층, 상기 제1 점착제층 및 상기 제2 점착제층을 겹친 구조물(예를 들어, 다이싱 필름)은, E×I에 의해 산출되는 굽힘 강성 S가 5.0×104 내지 7.0×105의 범위 내인 것이 바람직하다(단, I는 b×T3/12로 나타내어지는 단면 2차 모멘트이고, b는 상기 구조물의 시험편의 폭인 10(mm)이고, T는 상기 구조물의 두께(mm)이고, E는 상기 구조물의 25℃에서의 인장 저장 탄성률(Pa)임). 상기 굽힘 강성 S를 5.0×104 이상으로 함으로써, 상기 구조물의 강성을 유지할 수 있고, 웨이퍼 접합시에 주름없이 접합이 가능하게 된다. 한편, 상기 굽힘 강성 S를 7.0×105 이하로 함으로써, 픽업시에 적정하게 상기 구조물이 구부러져 안정된 픽업을 실현할 수 있다.
상기의 구성에 있어서, 상기 제2 점착제층과 접착제층의 사이의 박리 강도 X는 0.01N/20mm 내지 0.2N/20mm의 범위 내인 것이 바람직하다. 제2 점착제층과 접착제층의 사이의 박리 강도 X를 0.01N/20mm 이상으로 함으로써, 예를 들어 반도체 웨이퍼의 다이싱시에 양자간에서 박리가 발생하여, 반도체 칩의 칩 비산이 발생하는 것을 방지할 수 있다. 한편, 상기 박리 강도 X를 0.2N/20mm 이하로 함으로써, 방사선의 조사 공정을 생략하여도 반도체 칩을 양호하게 픽업할 수 있다.
상기의 구성에 있어서, 상기 제1 점착제층과 제2 점착제층의 사이의 박리 강도 Y는 0.2N/20mm 내지 10N/20mm의 범위 내인 것이 바람직하다. 제1 점착제층과 제2 점착제층의 사이의 박리 강도 Y를 0.2N/20mm 이상으로 함으로써, 예를 들어 다이싱시에 반도체 웨이퍼나 반도체 칩을 확실하게 고정할 수 있다. 또한, 상기 박리 강도 Y를 10N/20mm 이하로 함으로써, 제1 점착제층으로부터 제2 점착제층을 박리하는 것을 가능하게 하고, 기재층 및 제1 점착제층에 의해 구성되는 캐리어 테이프로서의 적층 필름의 재이용을 가능하게 한다.
상기의 구성에 있어서, 상기 제2 점착제층과 접착제층의 사이의 박리 강도 X와, 제1 점착제층과 제2 점착제층의 사이의 박리 강도 Y의 비(Y/X)는 3 내지 500의 범위 내인 것이 바람직하다. 상기 박리 강도 X와 박리 강도 Y의 비(Y/X)를 3 이상으로 함으로써, 반도체 칩의 픽업시의 박리 계면을 제2 점착제층과 접착제층의 경계로 할 수 있다. 한편, 상기 비(Y/X)를 500 이하로 함으로써, 다이싱시의 칩 비산이나 접착제층의 말림을 억제하여, 안정된 다이싱을 가능하게 한다.
상기의 구성에 있어서, 상기 제2 점착제층의 두께는 10㎛ 내지 100㎛의 범위 내인 것이 바람직하다. 제2 점착제층의 두께를 10㎛ 이상으로 함으로써, 다이싱시에 다이싱 블레이드 등의 절입 깊이가 제1 점착제층에까지 도달하는 것을 방지할 수 있다. 한편, 제2 점착제층의 두께를 100㎛ 이하로 함으로써, 반도체 칩의 안정된 픽업을 가능하게 한다.
상기의 구성에 있어서, 상기 제1 점착제층과 SUS304-BA판의 사이의 박리 강도는 0.2N/20mm 내지 11N/20mm의 범위 내인 것이 바람직하다. 제1 점착제층과 SUS304-BA판의 사이의 박리 강도를 0.2N/20mm 이상으로 함으로써, 다이싱 링의 접착 고정을 확실하게 하고, 다이싱을 양호하게 행할 수 있다. 한편, 상기 박리 강도를 11N/20mm 이하로 함으로써, 사용 후의 다이싱 링을 제1 점착제층으로부터 박리할 때에 다이싱 링에 풀 잔여가 발생하는 것을 저감할 수 있다.
상기의 구성에 있어서, 상기 제2 점착제층은, 당해 제2 점착제층의 전구체가 방사선의 조사에 의해 경화된 후에, 상기 제1 점착제층 상에 형성된 것인 것이 바람직하다.
상기의 구성에 있어서, 상기 제2 점착제층은, 당해 제2 점착제층의 전구체가 상기 제1 점착제층 상에 형성된 후에, 방사선의 조사에 의해 경화되어 형성된 것인 것이 바람직하다.
상기의 구성에 있어서, 상기 접착제층은, 방사선의 조사에 의해 미리 경화된 제2 점착제층 상에 형성된 것인 것이 바람직하다.
상기의 구성에 있어서, 상기 접착제층은, 방사선의 조사에 의해 경화되기 전의 제2 점착제층의 전구체 상에 형성된 것인 것이 바람직하다.
상기의 구성에 있어서, 상기 접착제층은 적어도 에폭시 수지, 페놀 수지 및 아크릴 수지에 의해 형성된 것인 것이 바람직하다.
상기의 구성에 있어서, 상기 아크릴 수지의 유리 전이 온도가 -30℃ 내지 10℃의 범위 내인 것이 바람직하다. 아크릴 수지의 유리 전이 온도를 -30℃ 이상으로 함으로써, 접착제층의 고온시(예를 들어, 100 내지 200℃)의 저장 탄성률을 유지할 수 있다. 한편, 상기 유리 전이 온도를 10℃ 이하로 함으로써, 반도체 웨이퍼에 대한 양호한 밀착성, 접착성을 발현시킬 수 있다.
상기의 구성에 있어서, 상기 제2 점착제층은 적어도 아크릴계 중합체에 의해 형성된 것인 것이 바람직하다.
본 발명에 관한 반도체 장치의 제조 방법은, 상기의 과제를 해결하기 위하여, 상기에 기재된 반도체 장치 제조용 필름을 사용한 반도체 장치의 제조 방법이며, 상기 반도체 장치 제조용 필름의 상기 접착제층 상에 반도체 웨이퍼를 압착하는 공정과, 상기 반도체 웨이퍼를 상기 접착제층과 함께 다이싱함으로써 반도체 칩을 형성하는 공정이며, 다이싱의 절입 깊이를 상기 제2 점착제층에서 멈추는 공정과, 상기 반도체 칩을 상기 접착제층과 함께, 상기 제2 점착제층으로부터 박리하는 공정을 적어도 포함하고, 상기 반도체 웨이퍼의 압착 공정부터 반도체 칩의 박리 공정까지는, 상기 제2 점착제층에 방사선을 조사하지 않는 것을 특징으로 한다.
상기의 방법에 있어서는, 기재층 상에 제1 점착제층, 제2 점착제층 및 접착제층을 순차적으로 적층한 구조의 반도체 장치 제조용 필름을 사용하여 반도체 장치의 제조를 행한다. 여기에서, 상기 제1 점착제층은 제2 점착제층을 접착하여 고정하는 것이므로, 반도체 웨이퍼의 다이싱시에는, 반도체 칩의 칩 비산을 방지할 수 있다. 또한, 반도체 웨이퍼의 다이싱에 있어서는, 다이싱의 절입 깊이를 제2 점착제층에서 그치므로, 기재층을 다이싱한 경우에 발생하는 절삭 칩이 버나 수염이 되어 반도체 칩에 부착하는 것을 방지할 수 있다. 또한, 제2 점착제층은 미리 방사선의 조사에 의해 경화된 것이므로, 절단면에 있어서 제2 점착제층의 일부가 버나 수염이 되어, 제2 점착제층과 접착제층의 경계에 부착되는 것도 억제할 수 있다. 그 결과, 접착제층을 갖는 반도체 칩을 양호하게 픽업할 수 있다.
또한, 제2 점착제층은 방사선 조사에 의해 미리 경화된 것이므로, 접착제층에 대하여 양호한 박리성을 나타낸다. 그 때문에, 반도체 칩의 픽업을 양호하게 행할 수 있다. 또한, 반도체 웨이퍼의 압착 공정부터 반도체 칩의 박리 공정까지는, 상기 제2 점착제층에 방사선을 조사할 필요가 없기 때문에, 공정수의 저감이 도모된다.
본 발명은 상기에 설명한 수단에 의해, 이하에 설명한 바와 같은 효과를 발휘한다. 즉, 본 발명의 반도체 장치 제조용 필름에 따르면, 기재층 상에 제1 점착제층, 제2 점착제층 및 접착제층을 순차적으로 형성한 구성을 채용하고, 제1 점착제층에 대해서는 제2 점착제층을 확실하게 접착 고정시키는 기능을 부여하고, 제2 점착제층에 대해서는 미리 방사선 조사에 의해 경화시켜 둠으로써, 접착제층과의 양호한 박리성을 부여하고 있다. 즉, 종래의 다이싱ㆍ다이 본드 필름의 점착제층에 대하여 요구되고 있었던 다이싱시의 점착성과, 픽업시의 박리성을 기능 분리시키고 있다. 그 결과, 반도체 칩이 박형화ㆍ대형화한 경우에도, 반도체 웨이퍼를 다이싱할 때의 보유 지지력과, 반도체 칩을 픽업할 때의 박리성이 우수한 반도체 장치 제조용 필름이 얻어진다. 또한, 다이싱시에 기재층까지 절입을 행할 필요가 없이, 제2 점착제층에서 그칠 수 있으므로, 절삭 칩의 발생을 억제하고, 당해 절삭 칩이 반도체 칩에 부착되는 것을 저감할 수 있다. 즉, 본 발명에 따르면, 저오염성이 우수한 반도체 장치 제조용 필름을 제공할 수 있다. 또한, 본 발명의 반도체 장치의 제조 방법에 따르면, 상기 반도체 장치 제조용 필름을 사용하여 반도체 장치의 제조를 행함으로써, 수율의 향상이 도모된다.
도 1은 본 발명의 실시의 일 형태에 관한 반도체 장치 제조용 필름을 도시하는 단면 모식도.
도 2는 상기 반도체 장치 제조용 필름을 세퍼레이터측에서 본 경우의 평면도.
도 3은 상기 반도체 장치 제조용 필름을 사용한 반도체 장치의 제조 방법의 설명도이며, (a)는 반도체 장치 제조용 필름 상에 반도체 웨이퍼를 부착하는 공정을 도시하고, (b)는 상기 반도체 웨이퍼를 다이싱하는 공정을 도시하고, (c)는 반도체 칩을 픽업하는 공정을 도시한다.
(반도체 장치 제조용 필름)
본 실시 형태에 관한 반도체 장치 제조용 필름에 대하여, 도 1 및 도 2를 참조하면서 이하에 설명한다. 도 1은 본 발명의 실시의 일 형태에 관한 반도체 장치 제조용 필름을 도시하는 단면 모식도이다. 도 2는 상기 반도체 장치 제조용 필름을 세퍼레이터측에서 본 경우의 평면도이다.
도 1에 도시한 바와 같이, 반도체 장치 제조용 필름(1)은, 기재층(11) 상에 적어도 제1 점착제층(12), 제2 점착제층(13) 및 접착제층(14)이 순차적으로 형성된 구조를 갖는다. 또한, 본 발명의 반도체 장치 제조용 필름(1)은, 도 1에 도시한 바와 같이 제1 점착제층(12) 및 접착제층(14)의 표면을 보호하기 위한 세퍼레이터(15)가 설치되어 있어도 된다. 또한, 상기 기재층(11) 및 제1 점착제층(12)은, 제2 점착제층(13)이나 후술하는 다이싱 링을 접착하여 고정하기 위한 것이며, 캐리어 테이프로서 기능한다.
[기재층]
상기 기재층(11)의 구성 재료는 특별히 한정되지 않으며, 예를 들어 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 에틸렌-프로필렌 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 이들의 혼합물 등으로 이루어지는 플라스틱 필름을 들 수 있다. 또한 기재층(11)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은 비연신으로 사용하여도 되며, 필요에 따라서 1축 또는 2축의 연신 처리를 실시한 것을 사용하여도 된다.
상기 기재층(11)의 표면은, 제1 점착제층(12)과의 밀착성, 보유 지지성 등을 높이기 위하여, 관용의 표면 처리를 행하여도 된다. 그 방법으로서는, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리 등을 들 수 있다.
상기 기재층(11)의 구성 재료는, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있다. 또한, 필요에 따라서 수종을 블렌드한 것을 사용할 수 있다. 또한, 기재층(11)으로서는 대전 방지능을 부여하기 위하여, 상기의 플라스틱 필름 상에 금속, 합금 또는 이들의 산화물 등으로 이루어지는, 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성한 필름을 사용할 수도 있다. 또한, 상기 필름끼리, 또는 다른 필름을 접합한 라미네이트체 등을 사용할 수도 있다. 또한, 기재층(11)은 단층 또는 상기 재료를 사용한 필름 등을 2층 이상 복층화한 적층 필름이어도 된다.
기재층(11)의 두께는, 후술하는 익스팬드시에 파단하지 않을 정도이면 특별히 제한되지 않고, 적절하게 설정할 수 있다. 일반적으로는 5㎛ 내지 200㎛의 범위 내가 바람직하다.
[제1 점착제층]
상기 제1 점착제층(12)은 기재층(11) 상에 형성되어 있으며, 제2 점착제층(13)이나 다이싱 링을 접착 고정하기 위한 층이다. 도 1에서는 제1 점착제층(12)은 직사각 형상의 기재층(11)의 전체면에 형성되어 있고, 평면 형상이 직사각 형상으로 되어 있지만, 원 형상 등이어도 된다. 또한, 후술하는 반도체 칩의 픽업시에는, 제2 점착제층(13)과 접착제층(14)의 사이에서 박리가 행하여지므로, 제1 점착제층(12)에 대하여 픽업시의 박리 성능은 특별히 요구되지 않는다. 즉, 제1 점착제층(12)의 기본 성능은 점착성에 있다. 그 때문에, 제1 점착제층(12)의 구성 재료는 특별히 한정되지 않고, 종래 공지된 것을 채용할 수 있다.
제1 점착제층(12)을 구성하는 점착제로서는, 일반적으로 사용되고 있는 감압성의 점착제를 사용할 수 있다. 구체적으로는, 예를 들어 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 폴리비닐에테르 등의 각종 점착제를 들 수 있다. 그 중에서도 피절단체로서의 반도체 웨이퍼나 반도체 패키지에 대한 접착성, 박리 후의 반도체 웨이퍼 등의 초순수나 알코올 등의 유기 용제에 의한 세정성 등의 점에서, (메트)아크릴계 중합체를 베이스 중합체로 하는 (메트)아크릴계 점착제가 바람직하다. 또한, (메트)란, 예를 들어 (메트)아크릴계 중합체의 경우, 아크릴계 중합체와 메타크릴계 중합체의 양쪽을 포함하는 의미이다. 이것은 이하에 예시하는 화합물에 있어서도 마찬가지이다.
상기 (메트)아크릴계 중합체로서는, 예를 들어 (메트)아크릴산 알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 이소노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 탄소수 1 내지 30의 알킬기, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등), (메트)아크릴산 시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등), (메트)아크릴산 히드록시알킬에스테르(예를 들어, 히드록시에틸에스테르, 히드록시부틸에스테르, 히드록시헥실에스테르 등), (메트)아크릴산 글리시딜에스테르, (메트)아크릴산, 이타콘산, 무수 말레산, (메트)아크릴산 아미드, (메트)아크릴산 N-히드록시메틸아미드, (메트)아크릴산 알킬아미노알킬에스테르(예를 들어, 디메틸아미노에틸메타크릴레이트, t-부틸아미노에틸메타크릴레이트 등), 아세트산 비닐, 스티렌 중 1종 또는 2종 이상을 단량체 성분으로서 사용한 (메트)아크릴계 중합체 등을 들 수 있다.
상기 (메트)아크릴계 중합체는 응집력, 접착성 등의 개질을 목적으로 하여, 필요에 따라서 상기 (메트)아크릴산 알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하여도 된다. 이러한 단량체 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은 1종 또는 2종 이상을 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은, 전체 단량체 성분의 30중량％ 이하가 바람직하고, 더욱 바람직하게는 15중량％ 이하이다.
또한, 상기 (메트)아크릴계 중합체는, 이것을 가교시키기 위하여, 다관능성 단량체 등도 필요에 따라서 공중합용 단량체 성분으로서 포함할 수 있다. 베이스 중합체를 가교시킴으로써, 점착제층의 자기 유지성이 향상되므로 점착 시트의 큰 변형을 방지할 수 있고, 제1 점착제층(12)의 평판 상태를 유지하기 쉬워진다.
다관능성 단량체로서, 예를 들어 헥산디올 디(메트)아크릴레이트, (폴리)에틸렌글리콜 디(메트)아크릴레이트, (폴리)프로필렌글리콜 디(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 펜타에리트리톨 디(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 (메트)아크릴레이트, 폴리에스테르 (메트)아크릴레이트, 우레탄 (메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상을 사용할 수 있다. 다관능성 단량체의 사용량은, 점착 특성 등의 점에서 전체 단량체 성분의 30중량％ 이하가 바람직하다.
상기 (메트)아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합함으로써 얻어진다. 중합은 용액 중합, 유화 중합, 괴상 중합, 현탁 중합, 광 중합 등 중 어느 방식으로 행할 수도 있다. 특히, 자외선이나 전자선 등의 방사선을 조사하여 중합하는 경우에는, 우레탄 (메트)아크릴레이트계 올리고머에 단량체 성분과 광 중합 개시제를 배합하여 얻어지는 액상 조성물을 캐스팅하여 광 중합 시킴으로써 (메트)아크릴계 중합체를 합성하는 것이 바람직하다.
상기 우레탄 (메트)아크릴레이트계 올리고머는, 수 평균 분자량이 500 내지 10만 정도, 바람직하게는 1000 내지 3만인 것이며, 또한 에스테르ㆍ디올을 주골격으로 하는 2관능 화합물이다. 또한, 단량체 성분으로서는, 모르폴린 (메트)아크릴레이트, 이소보르닐 (메트)아크릴레이트, 디시클로펜타닐 (메트)아크릴레이트, 디시클로펜테닐 (메트)아크릴레이트, 메톡시화 시클로데카트리엔 (메트)아크릴레이트 등을 들 수 있다. 우레탄 (메트)아크릴레이트계 올리고머와 단량체 성분의 혼합비는, 올리고머:단량체 성분=95 내지 5:5 내지 95(중량％)인 것이 바람직하고, 더욱 바람직하게는 50 내지 70:50 내지 30(중량％)이다. 우레탄 (메트)아크릴레이트계 올리고머의 함유량이 많으면 액상 조성물의 점도가 높아져 중합이 곤란해지는 경향이 있다.
상기 (메트)아크릴계 중합체의 중량 평균 분자량은, 응집력의 관점에서 10만 내지 100만 정도가 바람직하고, 더욱 바람직하게는 15만 내지 90만 정도이다.
또한, 상기 점착제에는 베이스 중합체인 (메트)아크릴계 중합체 등의 수 평균 분자량을 높이기 위하여, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는 폴리이소시아네이트 화합물, 멜라민 수지, 요소 수지, 에폭시 수지, 폴리아민, 카르복실기 함유 중합체 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은 가교해야 할 베이스 중합체와의 밸런스에 따라서, 나아가 점착제로서의 사용 용도에 따라서 적절하게 결정된다. 일반적으로는 상기 베이스 중합체 100중량부에 대하여, 1 내지 5중량부 정도 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라서 상기 성분 외에 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용하여도 된다.
제1 점착제층(12)의 두께는 특별히 한정되지 않지만, 점착성의 관점에서 1㎛ 내지 30㎛의 범위 내가 바람직하고, 2㎛ 내지 25㎛의 범위가 보다 바람직하고, 3㎛ 내지 20㎛의 범위가 특히 바람직하다.
제1 점착제층(12)과 다이싱 링의 사이의 박리 강도는 0.2N/20mm 내지 10N/20mm의 범위 내가 바람직하고, 0.3N/20mm 내지 9.5N/20mm의 범위 내가 보다 바람직하고, 0.5N/20mm 내지 9N/20mm의 범위 내가 특히 바람직하다. 제1 점착제층(12)과 다이싱 링의 사이의 박리 강도를 0.2N/20mm 이상으로 함으로써, 당해 다이싱 링의 접착 고정을 확실하게 하고, 다이싱을 양호하게 행할 수 있다. 한편, 상기 박리 강도를 10N/20mm 이하로 함으로써, 풀 잔여의 발생을 억제하면서 사용 후의 다이싱 링을 제1 점착제층으로부터 박리할 수 있다.
또한, 제1 점착제층(12)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(예를 들어, 착색제, 증점제, 증량제, 충전제, 점착 부여제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어도 된다.
[제2 점착제층]
상기 제2 점착제층(13)은 제1 점착제층(12) 상에 형성되어 있다. 제2 점착제층(13)은, 반도체 웨이퍼의 다이싱시에, 다이싱 블레이드 등의 절입 깊이가 기재층(11)이나 제1 점착제층(12)에 도달하는 것을 방지하는 기능을 달성한다. 이 때문에, 기재층(11)이 절단된 경우에 발생하는 실 형상의 절삭 칩의 발생을 방지할 수 있다. 그 결과, 반도체 칩의 오염도 저감할 수 있다. 또한, 제1 점착제층(12)을 절단한 경우에 발생하는 버의 발생도 방지할 수 있다.
또한, 제2 점착제층(13)은 적어도 방사선 경화형 점착제에 의해 형성되어 있고, 방사선의 조사에 의해 미리 경화되어 있다. 그 때문에, 제2 점착제층(13)의 점착력은 통상의 점착제층보다도 저감되어 있고, 접착제층(14)에 대한 박리성이 우수하다. 즉, 제2 점착제층(13)은 반도체 칩의 픽업성을 향상시키는 기능을 달성한다. 또한, 다이싱시에 다이싱 블레이드에 의해 일부가 절단되어도 버가 발생하는 것을 저감할 수 있다. 그 결과, 제2 점착제층(13)과 접착제층(14)의 경계에 점착제가 부착하여, 픽업시에 양자의 박리를 저해하는 일도 없다. 또한, 상기 방사선으로서는 X선, 자외선, 전자선 등을 들 수 있다.
제2 점착제층(13)이 형성되어 있는 영역은, 제1 점착제층(12) 상의 다이싱 링의 부착 부분(18)의 내측인 것이 바람직하다. 예를 들어, 도 2에 도시한 바와 같이, 제2 점착제층(13)의 평면 형상이 원 형상인 경우, 그 직경은 다이싱 링의 내경보다 작은 것이 바람직하다. 이에 의해, 제1 점착제층(12)은 제2 점착제층(13)이나 다이싱 링을 확실하게 고정시키는 성능(즉, 점착성)을 갖고 있으면 충분하며, 픽업시의 박리성을 고려할 필요가 없어진다.
제2 점착제층(13)은 제1 점착제층(12)의 전체면에 형성되어 있어도 되지만, 도 1에 도시한 바와 같이 다이싱 링의 부착 부분의 내측에 들어가도록 형성되어 있는 것이 바람직하다. 이에 의해, 다이싱 링을 제1 점착제층(12) 상에 부착하는 것이 가능하게 되어, 제2 점착제층(13) 상에 부착할 필요가 없어진다. 이에 의해, 제2 점착제층(13)은 반도체 칩의 픽업시에서의 박리성이 양호하면 되며, 다이싱 링에 대한 점착 성능까지는 요구되지 않게 된다.
제2 점착제층(13)은, 방사선 조사에 의해 미리 경화된 것을 제1 점착제층(12) 상에 형성한 것이다. 자외선 조사에 의해 제2 점착제층(13)을 방사선 경화시키면, 가교 구조가 형성됨으로써 제2 점착제층(13)의 체적이 축소된다. 그로 인해, 예를 들어 제1 점착제층(12)과의 접합 후에 제2 점착제층(13)의 방사선 경화를 행하면, 제2 점착제층(13)의 체적 수축에 기인하여 기재층(11) 및 제1 점착제층(12)에 대하여 응력이 가해져, 휨이 발생하는 경우가 있다. 그러나, 미리 방사선 경화된 것이면, 기재층(11) 등에 대하여 불필요한 응력이 가해지는 것을 방지하여, 휨이 없는 반도체 장치 제조용 필름이 얻어진다.
단, 제1 점착제층(12) 상에 제2 점착제층(13)의 전구체(이하, 「제2 점착제층 전구체」라고 함)를 적층한 후에, 당해 제2 점착제층 전구체에 방사선을 조사하여 이것을 경화시켜, 제2 점착제층(13)을 형성하여도 된다. 이 경우, 제1 점착제층(12)과 제2 점착제층(13)의 사이의 밀착성이 과도하게 손상되지 않는 적층 상태가 유지될 수 있다. 그 결과, 제2 점착제층(13)의 점착성이 과도하게 저하하는 것을 억제할 수 있다. 또한, 제2 점착제층 전구체 상에 접착제층(14)을 적층한 후에, 당해 제2 점착제층 전구체에 방사선을 조사하여 이것을 경화시켜, 제2 점착제층(13)을 형성하여도 된다.
상기 방사선 경화형 점착제로서는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 보다 구체적으로는, 방사선 경화형 점착제로서는, 예를 들어 상기 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 폴리비닐에테르계 점착제 등의 일반적인 감압성 접착제에, 방사선 경화성의 단량체 성분이나 방사선 경화성의 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다. 상기 방사선 경화형 점착제로서는, 반도체 웨이퍼 또는 유리 등의 오염을 억제하는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체 또는 중합체 주성분으로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 아크릴계 중합체의 전량에 대하여 CH2=CHCOOR(식 중, R은 탄소수 6 내지 10, 보다 바람직하게는 8 내지 9의 알킬기임)로 나타내어지는 아크릴산 알킬에스테르와, 히드록실기 함유 단량체를 포함하고, 또한 카르복실기 함유 단량체를 포함하지 않는 단량체 조성물에 의한 아크릴계 중합체가 바람직하다. 상기 아크릴산 알킬에스테르에 있어서, 상기 알킬기의 탄소수가 6 미만이면, 박리력이 지나치게 커져 픽업성이 저하하는 경우가 있다. 한편, 상기 알킬기의 탄소수가 10을 초과하면, 접착제층(14)과의 접착성 또는 밀착성이 저하하고, 그 결과, 다이싱시에 칩 비산이 발생하는 경우가 있다.
아크릴산 알킬에스테르는, 구체적으로는, 예를 들어 아크릴산 헥실에스테르, 아크릴산 헵틸에스테르, 아크릴산 옥틸에스테르, 아크릴산 이소옥틸에스테르, 아크릴산 2-에틸헥실에스테르, 아크릴산 노닐에스테르, 아크릴산 이소노닐에스테르, 아크릴산 데실에스테르, 아크릴산 이소데실에스테르 등의 알킬기의 탄소수가 6 내지 10(특히 탄소수 8 내지 9)인 직쇄상 또는 분지쇄상의 아크릴산 알킬에스테르 등을 들 수 있다. 이들 단량체는 단독으로 또는 2종 이상을 병용하여 사용하여도 된다. 또한, 아크릴산 알킬에스테르 중, 알킬기의 탄소수가 8 내지 9인 아크릴산 알킬에스테르가 특히 바람직하고, 보다 구체적으로는 아크릴산 2-에틸헥실, 아크릴산 이소옥틸, 아크릴산 이소노닐에스테르가 픽업성의 관점에서 최적이다.
상기 아크릴산 알킬에스테르의 배합량은, 아크릴계 중합체의 전량에 대하여 50중량％ 이상이 바람직하고, 보다 바람직하게는 70중량％ 내지 90중량％이다. 아크릴산 알킬에스테르의 상기 배합량이 50중량％ 미만이면, 박리력이 지나치게 커져, 픽업성이 저하하는 경우가 있다.
상기 아크릴계 중합체에는, 상기 아크릴산 알킬에스테르와 공중합 가능한 히드록실기 함유 단량체가 필수 성분으로서 사용되는 것이 바람직하다. 히드록실기 함유 단량체로서는, 예를 들어 (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등을 들 수 있다. 상기 히드록실기 함유 단량체는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 히드록실기 함유 단량체의 배합량은, 단량체 성분의 전량에 대하여 1중량％ 내지 30중량％의 범위 내가 바람직하고, 3중량％ 내지 10중량％의 범위 내가 보다 바람직하다. 히드록실기 함유 단량체의 배합량이 1중량％ 미만이면, 점착제의 응집력이 저하하여, 픽업성이 저하하는 경우가 있다. 한편, 상기 함유량이 30중량％를 초과하면, 점착제의 극성이 높아지고, 접착제층과의 상호 작용이 높아짐으로써 픽업성이 저하하는 경우가 있다.
여기에서, 아크릴계 중합체에는, 상기 화학식으로 나타내어지는 아크릴산 알킬에스테르 이외의 아크릴산 에스테르가 단량체 성분으로서 사용되어도 된다. 이러한 아크릴산 에스테르로서는, 상기 화학식으로 나타내어지는 아크릴산 알킬에스테르 이외의 다른 아크릴산 알킬에스테르 외에, 방향족환을 갖는 아크릴산 에스테르(아크릴산 페닐 등의 아크릴산 아릴에스테르 등), 지환식 탄화수소기를 갖는 아크릴산 에스테르(아크릴산 시클로펜틸, 아크릴산 시클로헥실 등의 아크릴산 시클로알킬에스테르나, 아크릴산 이소보르닐 등) 등을 들 수 있다. 이러한 아크릴산 에스테르는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 이들 중, 상기 다른 아크릴산 알킬에스테르, 아크릴산 시클로알킬에스테르가 적합하고, 특히 다른 아크릴산 알킬에스테르를 적절하게 사용할 수 있다.
상기 다른 아크릴산 알킬에스테르로서는, 예를 들어 아크릴산 메틸, 아크릴산 에틸, 아크릴산 프로필, 아크릴산 이소프로필, 아크릴산 부틸, 아크릴산 이소부틸, 아크릴산 s-부틸, 아크릴산 t-부틸, 아크릴산 펜틸, 아크릴산 이소펜틸 등의 알킬기의 탄소수가 5 이하인 아크릴산 알킬에스테르; 아크릴산 운데실, 아크릴산 도데실, 아크릴산 트리데실, 아크릴산 테트라데실, 아크릴산 헥사데실, 아크릴산 옥타데실, 아크릴산 에이코실 등의 알킬기의 탄소수가 11 이상(바람직하게는 11 내지 30)인 아크릴산 알킬에스테르 등을 들 수 있다.
상기 아크릴산 에스테르의 배합량은, 단량체 성분의 전량에 대하여 50중량％ 이상이 바람직하고, 70중량％ 내지 90중량％의 범위 내가 보다 바람직하다. 아크릴산 에스테르의 배합량이 50중량％ 미만이면, 제2 점착제층(13)의 박리력이 과도하게 커지는 경우가 있다.
상기 아크릴계 중합체는 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라서 상기 아크릴산 알킬에스테르나 히드록실기 함유 단량체와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하여도 된다. 공중합 가능한 다른 단량체 성분으로서는, 예를 들어 메타크릴산 메틸, 메타크릴산 에틸, 메타크릴산 프로필, 메타크릴산 이소프로필, 메타크릴산 부틸, 메타크릴산 이소부틸, 메타크릴산 s-부틸, 메타크릴산 t-부틸 등의 메타크릴산 에스테르; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 스티렌, 비닐톨루엔, α-메틸스티렌 등의 스티렌계 단량체; 에틸렌, 부타디엔, 이소프렌, 이소부틸렌 등의 올레핀 또는 디엔류; 염화비닐 등의 할로겐 원자 함유 단량체; 불소 (메트)아크릴레이트 등의 불소 원자 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은 1종 또는 2종 이상을 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은, 전체 단량체 성분의 40중량％ 이하가 바람직하다.
단, 본 실시 형태에서는 카르복실기 함유 단량체를 사용하지 않는 것이 중요하다. 카르복실기 함유 단량체가 사용되고 있으면, 그 카르복실기와 접착제층(14) 중의 에폭시 수지에서의 에폭시기가 반응함으로써, 제2 점착제층(13)과 접착제층(14)의 접착성이 높아져, 양자의 박리성이 저하한다. 이러한 카르복실기 함유 단량체로서는 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시 펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등을 들 수 있다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합에 제공함으로써 얻을 수 있다. 중합은 용액 중합(예를 들어, 라디칼 중합, 음이온 중합, 양이온 중합 등), 유화 중합, 괴상 중합, 현탁 중합, 광 중합(예를 들어, 자외선(UV) 중합 등) 등 중 어느 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이러한 점에서 아크릴계 중합체의 중량 평균 분자량은, 바람직하게는 35만 내지 100만, 보다 바람직하게는 45만 내지 80만 정도이다.
또한, 상기 제2 점착제층(13)에는 베이스 중합체인 아크릴계 중합체 등의 중량 평균 분자량을 높이기 위하여, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은 가교해야 할 베이스 중합체와의 밸런스에 따라서, 나아가 점착제로서의 사용 용도에 따라서 적절하게 결정된다. 일반적으로는 상기 베이스 중합체 100중량부에 대하여, 10 중량부 이하가 바람직하고, 0.1중량부 내지 8중량부가 보다 바람직하다. 또한, 점착제에는, 필요에 따라서 상기 성분 외에 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용하여도 된다.
배합하는 상기 자외선 경화성의 단량체 성분으로서는, 예를 들어 우레탄 올리고머, 우레탄 (메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리트리톨 모노히드록시 펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다. 또한 자외선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 여러가지 올리고머를 들 수 있고, 그 중량 평균 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 자외선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 제2 점착제층(13)의 종류에 따라서, 점착력을 저하할 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 5중량부 내지 500중량부의 범위 내가 바람직하고, 보다 바람직하게는 40중량부 내지 150중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 중합체로서 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자량 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 함유하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 내를 이동하지 않고, 안정된 층 구조의 제2 점착제층(13)을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는, 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이러한 베이스 중합체로서는 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계에 있어서 용이하다. 예를 들어, 미리, 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 자외선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이성으로부터, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 좋지만, 상기의 바람직한 조합에서는 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기 예시된 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 자외선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 자외선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이고, 바람직하게는 0 내지 10중량부의 범위 내이다.
상기 자외선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광 중합 개시제를 함유시킨다. 광 중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐 클로라이드 등의 방향족 술포닐 클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광 활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광 중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한 자외선 경화형 점착제로서는, 예를 들어 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광 중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광 중합 개시제를 함유하는 아크릴계 점착제 등을 들 수 있다. 또한, 방사선 조사시에, 산소에 의한 경화 저해가 일어나는 경우에는, 방사선 경화형의 제2 점착제층(13)의 표면으로부터 산소(공기)를 차단하는 것이 바람직하다. 그 방법으로서는, 예를 들어 제2 점착제층(13)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선의 조사를 행하는 방법 등을 들 수 있다.
제2 점착제층(13)의 두께는, 특별히 한정되지 않지만, 칩 절단면의 절결 방지나 접착제층(14)의 고정 보유 지지, 절삭 칩의 저감의 관점에서, 10㎛ 내지 100㎛ 정도가 바람직하고, 보다 바람직하게는 15㎛ 내지 80㎛, 더욱 바람직하게는 20㎛ 내지 50㎛이다. 또한, 제2 점착제층(13)은 단층, 복층 중 어느 것이어도 된다.
제2 점착제층(13)의 전단 저장 탄성률은, 23℃ 내지 150℃에 있어서 5×104 내지 1×1010Pa인 것이 바람직하고, 1×105 내지 1×108Pa인 것이 보다 바람직하다. 전단 저장 탄성률이 5×104Pa 미만이면, 제2 점착제층(13)과 접착제층(14)의 박리가 곤란해지는 경우가 있다. 한편, 전단 저장 탄성률이 1×1010Pa를 초과하면, 제2 점착제층(13)과 접착제층(14)의 사이의 밀착성이 저하하는 경우가 있다. 제2 점착제층(13)의 전단 저장 탄성률은, 다음과 같이 하여 얻어지는 값이다. 즉, 우선 점착제층을 두께 약 1.5mm, 직경 7.9mm의 원통 형상으로 성형한다. 이어서, 동적 점탄성 측정 장치로서 레오메트릭 사이언티픽사제의 ARES 점탄성 측정 장치를 사용하여, 제2 점착제층(13)을 패러렐 플레이트의 지그에 설치하고, 전단 모드에서 왜곡 0.1％(23℃), 0.3％(150℃), 주파수 1Hz의 전단 왜곡을 제공하면서, 23℃ 내지 150℃의 온도 범위를 승온 속도 5℃/min으로 온도 변화시킨다. 이때의 탄성률을 측정함으로써 23℃ 및 150℃에서의 전단 저장 탄성률이 얻어진다. 또한, 제2 점착제층(13)이 방사선 경화형인 경우, 상기 전단 저장 탄성률의 값은 방사선 경화 후의 값이다. 또한, 전단 저장 탄성률은, 예를 들어 외부 가교제의 첨가에 의해 적절하게 조정할 수 있다.
제2 점착제층(13)의 접착제층(14)과의 접합면에서의 표면 자유 에너지는 30mJ/m2 이하가 바람직하고, 1mJ/m2 내지 30mJ/m2가 보다 바람직하고, 15 내지 30mJ/m2가 더욱 바람직하고, 20 내지 28mJ/m2가 특히 바람직하다. 표면 자유 에너지가 30mJ/m2를 초과하면, 접착제층(14)에 대한 제2 점착제층(13)의 접착성이 지나치게 커져, 픽업성이 저하하는 경우가 있다. 또한, 제2 점착제층 전구체의 접착제층(14)과의 접합면에서의 표면 자유 에너지는 30mJ/m2 이하가 바람직하고, 1mJ/m2 내지 30mJ/m2가 보다 바람직하고, 15mJ/m2 내지 30mJ/m2가 더욱 바람직하고, 20mJ/m2 내지 28mJ/m2인 것이 특히 바람직하다. 표면 자유 에너지가 30mJ/m2를 초과하면, 접착제층(14)에 대한 제2 점착제층(13)의 접착성이 지나치게 커져, 픽업성이 저하하는 경우가 있다. 제2 점착제층(13) 또는 제2 점착제층 전구체의 표면 자유 에너지는, 예를 들어 외부 가교제의 첨가에 의해 적절하게 조정할 수 있다. 또한, 표면 자유 에너지는, 다음 방법에 의해 산출할 수 있다. 즉, 제2 점착제층(13)의 표면에 대하여 물 및 요오드화 메틸렌을 사용하여 각각 접촉각(θ(rad))을 측정한다. 이어서, 이 측정값과, 접촉각 측정 액체의 표면 자유 에너지값으로서 문헌에 의해 기지된 값을 사용하여, 하기 식에 의해 표면 자유 에너지(γs)를 산출한다.
Figure 112011002782117-pat00001
단, 식 (1) 내지 (3) 중의 각 기호는 각각 이하와 같다.
θ: 물 또는 요오드화 메틸렌의 액적으로부터 측정된 접촉각(rad)
γs: 제2 점착제층(13)의 표면 자유 에너지(mJ/m2)
γs d: 제2 점착제층(13)의 표면 자유 에너지에서의 분산 성분(mJ/m2)
γs p: 제2 점착제층(13)의 표면 자유 에너지에서의 극성 성분(mJ/m2)
γL: 물 또는 요오드화 메틸렌의 표면 자유 에너지(mJ/m2)
γL d: 물 또는 요오드화 메틸렌의 표면 자유 에너지에서의 분산 성분(mJ/m2)
γL p: 물 또는 요오드화 메틸렌의 표면 자유 에너지에서의 극성 성분(mJ/m2)
또한, 문헌에 의해 기지된 표면 자유 에너지의 값은 이하와 같다.
물: 분산 성분(γL d) 21.8mJ/m2, 극성 성분(γL p) 51.0mJ/m2
요오드화 메틸렌: 분산 성분(γL d) 49.5mJ/m2, 극성 성분(γL P) 1.3mJ/m2
또한, 제2 점착제층(13)의 접착제층(14)과의 접합면에서의 물 및 요오드화 메틸렌의 접촉각의 측정은, 다음과 같이 하여 얻어진 값이다. 즉, JIS Z8703에 준하여 온도 23±2℃, 상대 습도 50±5％Rh의 환경하에 있어서, 제2 점착제층(13)의 표면에 약 1μL의 물(증류수) 또는 요오드화 메틸렌의 액적을 적하한다. 이어서, 표면 접촉각계 「CA-X」(FACE사제)를 사용하여, 적하 30초 후에 3점법(평균값을 사용하였음)에 의해 접촉각을 측정하였다.
또한, 제2 점착제층(13)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(예를 들어, 착색제, 증점제, 증량제, 충전제, 점착 부여제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어도 된다.
기재층(11), 제1 점착제층(12) 및 제2 점착제층(13)을 겹친 구조물은, E×I에 의해 산출되는 굽힘 강성 S가 5.0×104 내지 7.0×105의 범위 내인 것이 바람직하다(단, I는 b×T3/12로 나타내어지는 단면 2차 모멘트이고, b는 상기 구조물의 시험편의 폭인 10(mm)이고, T는 상기 구조물의 두께(mm)이고, E는 상기 구조물의 25℃에서의 인장 저장 탄성률(Pa)임). 상기 굽힘 강성 S는 6.0×104 내지 6.0×105의 범위 내인 것이 보다 바람직하고, 7.0×104 내지 5.0×105의 범위 내인 것이 더욱 바람직하다. 상기 굽힘 강성 S를 5.0×104 이상으로 함으로써, 상기 구조물의 강성을 유지할 수 있고, 웨이퍼 접합시에 주름없이 접합이 가능하게 된다. 한편, 상기 굽힘 강성 S를 7.0×105 이하로 함으로써, 픽업시에 적정하게 상기 구조물이 구부러져 안정된 픽업을 실현할 수 있다. 여기에서, 상기 구조물의 25℃에서의 인장 탄성률(Pa)은, 동적 점탄성 측정 장치(RSA-III, 레오메트릭 사이언티픽사제)를 사용하여 승온 5℃/min으로 측정하여 얻어진 값이다.
[접착제층]
접착제층(14)은 제2 점착제층(13) 상에 형성되어 있고, 반도체 웨이퍼 등에 대하여 접착 기능을 갖는 층이다. 도 2에 도시한 바와 같이, 원 형상의 제2 점착제층(13)이, 제1 점착제층(12) 상의 다이싱 링의 부착 부분(18)의 내측에 형성되어 있는 경우에는, 접착제층(14)의 평면 형상도 원 형상으로 하고, 또한 제2 점착제층(13)의 중심에 대하여 대략 동심원이 되는 위치에 형성되어 있는 것이 바람직하다. 또한, 접착제층(14)의 평면 형상은 제2 점착제층(13)보다도 크고, 또한 제2 점착제층(13)의 전체면을 덮도록 형성되어 있는 것이 바람직하다. 이에 의해, 접착제층(14)의 주연부(14a)(도 2에서의 사선부의 영역)는 제1 점착제층(12) 상에 적층시킬 수 있다. 이러한 적층 구조이면, 접착제층(14)의 주연부는, 경박리의 제2 점착제층(13) 상이 아니라 제1 점착제층(12) 상에서 견고하게 접착된 구성이 된다. 그 결과, 예를 들어 다이싱시에 접착제층(14)이 제2 점착제층(13)으로부터 박리되어 말림이 발생하는 것을 방지할 수 있다.
접착제층(14)의 구성 재료로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 또한, 열가소성 수지나 열경화성 수지 단독으로도 사용 가능하다. 또한, 접착제층(14)의 적층 구조는 특별히 한정되지 않고, 예를 들어 단층만으로 이루어지는 것이나, 코어 재료의 편면 또는 양면에 접착제층을 형성한 다층 구조의 것 등을 들 수 있다. 상기 코어 재료로서는, 필름(예를 들어 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
상기 열가소성 수지로서는 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 예를 들어 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르 중 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것이 아니며, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
또한, 상기 아크릴 수지로서는 아크릴 공중합체가 바람직하다. 당해 아크릴 공중합체에 사용하는 단량체 성분으로서는 특별히 한정되지 않고, 예를 들어 부틸아크릴레이트, 에틸아크릴레이트 등을 들 수 있다. 본 발명에 있어서는, 전체 단량체 성분에 대하여, 10 내지 60중량％의 범위 내의 부틸아크릴레이트와, 40 내지 90중량％의 범위 내의 에틸아크릴레이트를 포함하여 구성되는 공중합체가 바람직하다.
또한, 상기 단량체 성분과 공중합 가능한 다른 단량체 성분으로서는 특별히 한정되지 않고, 예를 들어 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분의 사용량은, 전체 단량체 성분에 대하여 1 내지 20중량％의 범위 내인 것이 바람직하다. 당해 수치 범위 내의 다른 단량체 성분을 함유시킴으로써, 응집력, 접착성 등의 개질이 도모된다.
아크릴 공중합체의 중합 방법으로서는 특별히 한정되지 않고, 예를 들어 용액 중합법, 괴상 중합법, 현탁 중합법, 유화 중합법 등의 종래 공지된 방법을 채용할 수 있다.
상기 아크릴 공중합체의 유리 전이 온도(Tg)는 -30℃ 내지 10℃인 것이 바람직하고, -25℃ 내지 8℃인 것이 보다 바람직하다. 상기 유리 전이 온도를 -30℃ 이상으로 함으로써, 접착제층(14)의 고온시(예를 들어, 100 내지 200℃)의 저장 탄성률을 확보할 수 있다. 한편, 10℃ 이하로 함으로써, 반도체 웨이퍼에 대한 양호한 밀착성ㆍ접착성을 발현시킬 수 있다.
상기 아크릴 공중합체의 중량 평균 분자량은 10만 이상인 것이 바람직하고, 60만 내지 120만인 것이 보다 바람직하고, 70만 내지 100만인 것이 특히 바람직하다. 중량 평균 분자량을 10만 이상으로 함으로써, 배선 기판 등의 피착체나 반도체 소자, 반도체 웨이퍼 표면에 대한 고온시의 접착성이 우수하고, 또한 내열성도 향상시킬 수 있다. 또한, 중량 평균 분자량을 120만 이하로 함으로써, 용이하게 유기 용제에 용해할 수 있다. 중량 평균 분자량은 겔 투과 크로마토그래피법(GPC)에서 표준 폴리스티렌에 의한 검량선을 사용한 폴리스티렌 환산값이다.
상기 열경화성 수지로서는 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정은 없고, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다. 또한, 에폭시 수지는 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중, 하기 화학식으로 나타내어지는 비페닐형 페놀노볼락 수지나, 페놀아르알킬 수지가 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
Figure 112011002782117-pat00002
상기 n은 0 내지 10의 자연수이다.
또한, 상기 n은 0 내지 10의 자연수인 것이 바람직하고, 0 내지 5의 자연수인 것이 보다 바람직하다. 상기 수치 범위 내로 함으로써, 접착제층(14)의 유동성의 확보가 도모된다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화하기 쉬워지기 때문이다.
또한, 본 발명에 있어서는 에폭시 수지, 페놀 수지 및 아크릴 수지를 사용한 접착제층이 특히 바람직하다. 이들 수지는 이온성 불순물이 적고 내열성이 높으므로, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는 아크릴 수지 성분 100중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10 내지 200중량부이다.
본 발명의 접착제층(14)을 미리 어느 정도 가교시켜 두는 경우에는, 제작시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특히 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기의 중합체 100중량부에 대하여, 통상 0.05 내지 7중량부로 하는 것이 바람직하다. 가교제의 양이 7중량부보다 많으면, 접착력이 저하하므로 바람직하지 않다. 한편, 0.05중량부보다 적으면, 응집력이 부족하므로 바람직하지 않다. 또한, 이러한 폴리이소시아네이트 화합물과 함께, 필요에 따라서 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 하여도 된다.
또한, 접착제층(14)에는 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 접착제층(14)의 표면에 요철을 부여한다. 또한, 도전성의 부여나 열전도성의 향상, 저장 탄성률의 조절 등도 가능하게 한다.
상기 무기 충전제로서는, 예를 들어 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 밖의 카본 등으로 이루어지는 다양한 무기 분말을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적절하게 사용된다.
무기 충전제의 평균 입경은 0.1 내지 5㎛의 범위 내인 것이 바람직하고, 0.2 내지 3㎛의 범위 내인 것이 보다 바람직하다. 무기 충전제의 평균 입경이 0.1㎛ 미만이면, 상기 접착제층의 Ra를 0.15㎛ 이상으로 하는 것이 곤란해진다. 한편, 상기 평균 입경이 5㎛를 초과하면, Ra를 1㎛ 미만으로 하는 것이 곤란해진다. 또한, 본 발명에 있어서는, 평균 입경이 서로 다른 무기 충전제끼리를 조합하여 사용하여도 된다. 또한, 평균 입경은, 예를 들어 광도식의 입도 분포계(호리바(HORIBA)제, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100중량부에 대하여 20 내지 80중량부로 설정하는 것이 바람직하다. 특히 바람직하게는 20 내지 70중량부이다. 무기 충전제의 배합량이 20중량부 미만이면, 내열성이 저하하기 때문에, 장시간 고온의 열이력에 노출되면 접착제층(14)이 경화하여, 유동성이나 매립성이 저하하는 경우가 있다. 또한, 80중량부를 초과하면, 접착제층(14)의 저장 탄성률이 커진다. 이로 인해, 경화한 접착제가 응력 완화하기 어려워져, 밀봉 공정에 있어서 요철에 대한 매립성이 저하하는 경우가 있다.
또한, 접착제층(14)에는, 상기 무기 충전제 외에, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸 트리메톡시실란, γ-글리시독시프로필 트리메톡시실란, γ-글리시독시프로필메틸 디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
접착제층(14)은, 필요에 따라서 착색되어 있어도 된다. 접착제층(14)에 있어서, 착색에 의해 나타내고 있는 색으로서는 특별히 제한되지 않지만, 예를 들어 흑색, 청색, 적색, 녹색 등이 바람직하다. 접착제층(14)은, 다이 본드 필름으로서 사용하는 경우에는, 통상, 착색되어 있지 않지만(착색되어 있어도 되지만), 플립 칩형 반도체 이면용 필름으로서 사용하는 경우에는, 통상, 착색되어 있다. 착색시에는 안료, 염료 등의 공지된 착색제 중에서 적절하게 선택하여 사용할 수 있다.
접착제층(14)의 두께(적층체의 경우에는 총 두께)는 특별히 한정되지 않지만, 예를 들어 5 내지 100㎛ 정도, 바람직하게는 5 내지 50㎛ 정도이다.
또한, 본 발명의 접착제층은, 다이 본드 필름이나 플립 칩형 반도체 이면용 필름으로서 사용할 수 있다. 여기에서, 플립 칩형 반도체 이면용 필름은, 반도체 칩을 플립 칩 본딩에 의해 기판에 실장할 때에 반도체 칩의 이면(노출되어 있는 이면)을 보호하기 위하여 사용되는 것이다.
[각 층간에서의 박리력]
상기 제2 점착제층(13)과 접착제층(14)의 사이의 박리 강도 X는 0.01N/20mm 내지 0.2N/20mm의 범위 내가 바람직하고, 0.015N/20mm 내지 0.18N/20mm의 범위 내가 보다 바람직하다. 상기 박리 강도 X를 0.01N/20mm 이상으로 함으로써, 예를 들어 반도체 웨이퍼의 다이싱시에 양자간에 박리가 발생하여, 반도체 칩의 칩 비산이 발생하는 것을 방지할 수 있다. 한편, 상기 박리 강도 X를 0.2N/20mm 이하로 함으로써, 방사선의 조사 공정을 생략하여도 반도체 칩을 양호하게 픽업할 수 있다.
또한, 상기 제1 점착제층(12)과 제2 점착제층(13)의 사이의 박리 강도 Y는 0.2N/20mm 내지 10N/20mm의 범위 내가 바람직하고, 0.3N/20mm 내지 9.5N/20mm의 범위 내가 보다 바람직하다. 상기 박리 강도 Y를 0.2N/20mm 이상으로 함으로써, 예를 들어 다이싱시에 반도체 웨이퍼나 반도체 칩을 확실하게 고정할 수 있다. 또한, 상기 박리 강도 Y를 10N/20mm 이하로 함으로써, 제1 점착제층(12)으로부터 제2 점착제층(13)을 박리하는 것을 가능하게 하고, 기재층(11) 및 제1 점착제층(12)에 의해 구성되는 캐리어 테이프로서의 적층 필름의 재이용을 가능하게 한다.
상기 제2 점착제층(13)과 접착제층(14)의 사이의 박리 강도 X와, 제1 점착제층(12)과 제2 점착제층(13)의 사이의 박리 강도 Y의 비(Y/X)는 3 내지 500의 범위 내가 바람직하고, 4 내지 400의 범위 내가 보다 바람직하다. 상기 박리 강도 X와 박리 강도 Y의 비(Y/X)를 3 이상으로 함으로써, 반도체 칩의 픽업시의 박리 계면을 제2 점착제층(13)과 접착제층(14)의 경계로 할 수 있다. 한편, 상기 비(Y/X)를 500 이하로 함으로써, 다이싱시의 칩 비산이나 접착제층의 말림을 억제하여, 안정된 다이싱을 가능하게 한다.
상기 제1 점착제층(12)과 SUS304-BA판의 사이의 박리 강도는 0.2N/20mm 내지 11N/20mm의 범위 내가 바람직하고, 0.3N/20mm 내지 9.5N/20mm의 범위 내가 바람직하다. 상기 박리 강도를 0.2N/20mm 이상으로 함으로써, 당해 다이싱 링의 접착 고정을 확실하게 하고, 다이싱을 양호하게 행할 수 있다. 한편, 상기 박리 강도를 11N/20mm 이하로 함으로써, 사용 후의 다이싱 링을 제1 점착제층(12)으로부터 박리할 때에 다이싱 링에 풀 잔여가 발생하는 것을 억제할 수 있다.
[세퍼레이터]
상기 세퍼레이터(15)는 실용에 제공할 때까지 접착제층(14)을 보호하는 보호재로서의 기능을 갖고 있다. 단, 도 2에 도시한 바와 같이, 제2 점착제층(13) 및 접착제층(14)이 다이싱 링의 부착 부분(18)의 내측에 형성되는 경우에는, 세퍼레이터(15)는 제1 점착제층(12)도 보호한다. 또한, 세퍼레이터(15)는 제2 점착제층(13)에 접착제층(14)을 전사할 때의 기재로서 사용할 수 있다. 세퍼레이터(15)는 접착제층(14) 상에 반도체 웨이퍼를 부착할 때에 벗겨진다. 세퍼레이터(15)로서는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
(반도체 장치 제조용 필름의 제조 방법)
이어서, 본 발명의 반도체 장치 제조용 필름의 제조 방법에 대하여, 반도체 장치 제조용 필름(1)을 예로 들어 설명한다. 우선, 기재층(11)은, 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 제1 점착제층(12)을 기재층(11) 상에 형성한다. 즉, 기재층(11) 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건하에서 건조시켜(필요에 따라서 가열 가교시켜), 제1 점착제층(12)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는 도포막의 두께나 재료 등에 따라서 여러가지로 설정된다. 구체적으로는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행하여진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 제1 점착제층(12)을 형성하여도 된다. 그 후, 기재층(11) 상에 제1 점착제층(12)을 전사한다.
이어서, 제1 점착제층(12) 상에 제2 점착제층(13)을 형성한다. 즉, 세퍼레이터 상에 방사선 경화형의 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건하에서 건조시켜(필요에 따라서 가열 가교시켜), 제2 점착제층 전구체를 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는 도포막의 두께나 재료 등에 따라서 여러가지로 설정된다. 구체적으로는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행하여진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 제2 점착제층 전구체를 형성하여도 된다.
이와 같이 하여 형성된 제2 점착제층 전구체는 방사선 조사되며, 이에 의해 제2 점착제층(13)이 형성된다. 방사선으로서 자외선을 사용하는 경우, 그 조사 조건으로서는, 그 적산 광량이 50mJ/cm2 내지 1000mJ/cm2가 되는 범위 내인 것이 바람직하고, 100mJ/cm2 내지 800mJ/cm2가 되는 범위 내인 것이 보다 바람직하다. 자외선의 조사가 50mJ/cm2 미만이면, 제2 점착제층(13)의 경화가 불충분해지는 경우가 있다. 그 결과, 접착제층(14)과의 밀착성이 증대하여, 픽업성의 저하를 초래한다. 또한 픽업 후, 접착제층(14)에 풀 잔여가 발생한다. 한편, 자외선의 조사가 1000mJ/cm2를 초과하면, 제2 점착제층(13)의 경화가 과도하게 진행하여 인장 탄성률이 지나치게 커져 익스팬드성이 저하한다. 또한, 점착력이 과도하게 저하하고, 이에 의해 반도체 웨이퍼의 다이싱시에 칩 비산이 발생하는 경우가 있다.
그 후, 방사선 조사에 의해 경화된 제2 점착제층(13)은, 제1 점착제층(12) 상에 전사된다. 또한, 본 실시 형태에 있어서는, 제1 점착제층(12) 상에 제2 점착제층 전구체를 전사한 후에, 당해 제1 점착제층 전구체에 방사선 조사를 행하여 제2 점착제층(13)을 형성하여도 된다. 이 경우의 조사 조건으로서는, 방사선으로서 자외선을 사용하는 경우, 그 적산 광량은 50mJ/cm2 내지 1000mJ/cm2가 되는 범위 내인 것이 바람직하고, 100mJ/cm2 내지 800mJ/cm2가 되는 범위 내인 것이 보다 바람직하다. 자외선의 조사가 50mJ/cm2 미만이면, 제2 점착제층(13)의 경화가 불충분해지는 경우가 있다. 그 결과, 접착제층(14)과의 밀착성이 증대하여, 픽업성의 저하를 초래한다. 또한 픽업 후, 접착제층(14)에 풀 잔여가 발생한다. 한편, 자외선의 조사가 1000mJ/cm2를 초과하면, 제2 점착제층(13)의 경화가 과도하게 진행하여 인장 탄성률이 지나치게 커져 익스팬드성이 저하한다. 또한, 점착력이 과도하게 저하하고, 이에 의해 반도체 웨이퍼의 다이싱시에 칩 비산이 발생하는 경우가 있다.
계속해서, 제2 점착제층(13) 상에 접착제층(14)을 형성한다. 즉, 접착제층(14)을 형성하기 위한 접착제 조성물을 박리지 상에 소정 두께가 되도록 도포하고, 또한 소정 조건하에서 건조하여 접착제층(14)을 형성한다. 이 접착제층(14)을 제2 점착제층(13) 상에 전사함으로써, 본 실시 형태에 관한 반도체 장치 제조용 필름(1)을 형성할 수 있다. 또한, 접착제층(14)의 전사는, 제2 점착제층 전구체에 대하여 행하여도 된다. 이 경우, 접착제층(14)의 전사 후에 제2 점착제층 전구체에 방사선을 조사하여, 제2 점착제층(13)을 형성한다. 이 경우의 방사선의 조사 조건은, 제1 점착제층(12) 상에 제2 점착제층 전구체를 전사한 경우에 준할 수 있다.
(반도체 장치의 제조 방법)
상기 반도체 장치 제조용 필름(1)을 사용한 반도체 장치의 제조 방법을, 도 3을 참조하면서 이하에 설명한다. 도 3은 상기 반도체 장치 제조용 필름의 접착제층 상에 접착된 반도체 웨이퍼를 다이싱하는 모습을 도시하는 단면 모식도이다.
우선, 도 3의 (a)에 도시한 바와 같이, 반도체 장치 제조용 필름(1)에서의 접착제층(14) 상에 반도체 웨이퍼(21)를 압착하고, 이것을 접착 보유 지지시켜 고정한다(마운트 공정). 본 공정은 압착 롤 등의 가압 수단에 의해 가압하면서 행한다. 접합 조건으로서는 특별히 한정되지 않지만, 통상은 부착 온도 25℃ 내지 80℃, 부착 속도 1mm/sec 내지 100mm/sec, 부착 압력 0.05MPa 내지 1MPa로 행할 수 있다.
이어서, 도 3의 (b)에 도시한 바와 같이, 반도체 웨이퍼(21)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(21)를 소정의 크기로 절단하여 개별 조각화하고, 반도체 칩(22)을 형성한다. 다이싱은, 예를 들어 반도체 웨이퍼(21)의 회로면측으로부터 통상의 방법에 따라서 행하여진다. 제1 점착제층(12) 상의 다이싱 링의 부착 부분(18)에는 다이싱 링(23)이 설치되어 있다. 또한, 본 공정에서는 다이싱 블레이드(24)에 의한 절입을 제2 점착제층(13)의 일부까지 행하여, 제1 점착제층(12)에까지 도달하지 않도록 한다. 제2 점착제층(13)은 미리 방사선 경화되어 있으므로, 다이싱에 의해 절단되어도, 그 절단면에 있어서 점착제의 풀 비어나옴(버)이 발생하는 것을 저감할 수 있다. 그 결과, 절단면끼리 재부착(블로킹)하는 것을 방지하여, 후술하는 픽업을 한층 더 양호하게 행할 수 있다. 또한, 기재층(11)이나 제1 점착제층(12)은 절단되지 않으므로, 기재층(11)의 절단에 기인하여 발생하는 실 형상의 절삭 칩이 버나 수염으로서 반도체 칩(21)의 측면 등에 부착되는 것을 방지하여, 저오염성이 도모된다. 또한, 제1 점착제층(12)의 절단에 기인하여 발생하는 버 등도 방지할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 사용할 수 있다. 또한, 반도체 웨이퍼(21)는 접착제층(14)에 의해 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼(21)의 파손도 억제할 수 있다.
이어서, 반도체 장치 제조용 필름(1)의 익스팬드를 행한다. 익스팬드는, 종래 공지된 익스팬드 장치를 사용하여 행한다. 익스팬드 장치는 다이싱 링을 통하여 반도체 장치 제조용 필름(1)을 하방으로 밀어 내리는 것이 가능한 도넛 형상의 외측 링과, 상기 외측 링보다도 직경이 작고 반도체 장치 제조용 필름(1)을 지지하는 내측 링을 갖고 있다.
계속해서, 도 3의 (c)에 도시한 바와 같이, 반도체 장치 제조용 필름(1)에 접착 고정된 반도체 칩(22)을 박리하기 위하여, 반도체 칩(22)의 픽업을 행한다. 픽업은, 제2 점착제층(13)이 미리 방사선 조사에 의해 경화되어 있으므로, 방사선을 조사하지 않고 행하여진다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(22)을 반도체 장치 제조용 필름(1)측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(22)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 본 발명의 반도체 장치 제조용 필름(1)에서는, 제2 점착제층(13)과 접착제층(14)의 박리성이 양호하므로, 예를 들어 니들수를 저감하거나, 밀어올림량을 작게 하여도 수율을 향상시켜 픽업을 행할 수 있다.
픽업한 반도체 칩(22)은, 접착제층(14)을 개재하여 피착체에 접착 고정된다(다이 본드). 피착체는 히트 블록(9) 상에 적재되어 있다. 피착체로서는 리드 프레임, TAB 필름, 기판 또는 별도 제작한 반도체 칩 등을 들 수 있다. 피착체는, 예를 들어 용이하게 변형되는 변형형 피착체이어도 되고, 변형하는 것이 곤란한 비변형형 피착체(반도체 웨이퍼 등)이어도 된다.
상기 기판으로서는 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는 Cu 리드 프레임, 42 알로이(Alloy) 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등으로 이루어지는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 이것에 한정되는 것이 아니며, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
접착제층(14)이 열경화형인 경우에는, 가열 경화에 의해 반도체 칩(22)을 피착체에 접착 고정하고, 내열 강도를 향상시킨다. 또한, 접착제층(14)을 개재하여 반도체 칩(22)이 기판 등에 접착 고정된 것은 리플로우 공정에 제공할 수 있다. 그 후, 기판의 단자부(이너 리드)의 선단과 반도체 칩(22) 상의 전극 패드를 본딩와이어에 의해 전기적으로 접속하는 와이어 본딩을 행하고, 또한 반도체 칩을 밀봉 수지로 밀봉하고, 당해 밀봉 수지를 후경화한다. 이에 의해, 본 실시 형태에 관한 반도체 장치가 제작된다.
<실시예>
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 그것들로만 한정하는 취지의 것이 아니다.
(실시예 1)
<제2 점착제층의 제작>
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산 2-에틸헥실(2EHA) 80중량부, 아크릴산-2-히드록시에틸(HEA) 20중량부 및 톨루엔 65중량부를 넣고, 질소 기류 중에서 61℃로 6시간의 중합 처리를 행하여 아크릴계 중합체 X를 얻었다.
이 아크릴계 중합체 X 100중량부에, 2-메타크릴로일옥시에틸이소시아네이트(MOI) 24.1중량부(HEA에 대하여 90mol％)를 첨가하고, 공기 기류 중에서 50℃로 48시간 부가 반응 처리를 행하여 아크릴계 중합체 Y를 얻었다.
이어서, 아크릴계 중합체 Y 100중량부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L 」, 닛본 폴리우레탄 고교 가부시끼가이샤제) 3중량부 및 광 중합 개시제(상품명 「이르가큐어 651」, 시바 스페셜티 케미컬즈(주)제) 5중량부를 첨가하여 점착제 용액을 제조하였다.
상기에서 제조한 점착제 용액을 두께 50㎛의 PET 필름의 실리콘 처리를 실시한 면 위에 도포하고, 80℃에서 3분간 가열 가교하여, 두께 30㎛의 방사선 경화형의 제2 점착제층 전구체를 형성하고, 그 후, 자외선(UV) 조사 장치(상품명 「UM-810」(닛또 세끼 가부시끼가이샤제))를 사용하여, 자외선 조사 적산 광량 300mJ/cm2로 자외선 조사하여, 제2 점착제층을 제작하였다.
<접착제층의 제작>
에폭시 수지(닛본 가야꾸(주)제, 상품명; EPPN501HY) 50중량부, 페놀 수지(메이와 가세이(주)제, 상품명; MEH7800) 50중량부, 아크릴 공중합체(노가와 케미컬(주)제, 상품명; 레비탈 AR31, 중량 평균 분자량 70만, 유리 전이점 -15℃) 100 중량부 및 필러로서의 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R, 평균 입경 0.5㎛) 70중량부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 25㎛의 접착제층을 제작하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 S-400X를 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층을 상온에서 접합하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층을 완전하게 덮도록 40℃에서 접합하여, 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 2)
본 실시예에 있어서는, 기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 CB-700을 사용한 것 이외는, 실시예 1과 마찬가지로 하여 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 3)
본 실시예에 있어서는, 기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 M-4001을 사용한 것 이외는, 실시예 1과 마찬가지로 하여 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 4)
본 실시예에 있어서는, 기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 HR-4011을 사용한 것 이외는, 실시예 1과 마찬가지로 하여 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 5)
본 실시예에 있어서는, 기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 V8-S를 사용한 것 이외는, 실시예 1과 마찬가지로 하여 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 6)
본 실시예에 있어서는, 기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 UE-1088J를 사용한 것 이외는, 실시예 1과 마찬가지로 하여 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 7)
본 실시예에 있어서는, 기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 UB-2130E를 사용한 것 이외는, 실시예 1과 마찬가지로 하여 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 8)
<제2 점착제층의 제작>
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산 2-에틸헥실(2EHA) 80중량부, 아크릴산-2-히드록시에틸(HEA) 20중량부 및 톨루엔 65중량부를 넣고, 질소 기류 중에서 61℃로 6시간의 중합 처리를 행하여 아크릴계 중합체 X를 얻었다.
이 아크릴계 중합체 X 100중량부에, 2-메타크릴로일옥시에틸이소시아네이트(MOI) 24.1중량부(HEA에 대하여 90mol％)를 첨가하고, 공기 기류 중에서 50℃로 48시간 부가 반응 처리를 행하여 아크릴계 중합체 Y를 얻었다.
이어서, 아크릴계 중합체 Y 100중량부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L 」, 닛본 폴리우레탄 고교 가부시끼가이샤제) 8중량부 및 광 중합 개시제(상품명 「이르가큐어 651」, 시바 스페셜티 케미컬즈(주)제) 5중량부를 첨가하여 점착제 용액을 제조하였다.
상기에서 제조한 점착제 용액을 두께 50㎛의 PET 필름의 실리콘 처리를 실시한 면 위에 도포하고, 80℃에서 3분간 가열 가교하여, 두께 30㎛의 방사선 경화형의 제2 점착제층 전구체를 형성하고, 그 후, 자외선(UV) 조사 장치(상품명 「UM-810」(닛또 세끼 가부시끼가이샤제))를 사용하여, 자외선 조사 적산 광량 300mJ/cm2로 자외선 조사하여, 제2 점착제층을 제작하였다.
<접착제층의 제작>
본 실시예에 관한 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 실시예 1과 마찬가지의 것을 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층을 상온에서 접합하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층을 완전하게 덮도록 40℃에서 접합하여, 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 9)
<제2 점착제층 전구체의 제작>
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산 2-에틸헥실(2EHA) 80중량부, 아크릴산-2-히드록시에틸(HEA) 20중량부 및 톨루엔 65중량부를 넣고, 질소 기류 중에서 61℃로 6시간의 중합 처리를 행하여 아크릴계 중합체 X를 얻었다.
이 아크릴계 중합체 X 100중량부에, 2-메타크릴로일옥시에틸이소시아네이트(MOI) 24.1중량부(HEA에 대하여 90mol％)를 첨가하고, 공기 기류 중에서 50℃로 48시간 부가 반응 처리를 행하여 아크릴계 중합체 Y를 얻었다.
이어서, 아크릴계 중합체 Y 100중량부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L 」, 닛본 폴리우레탄 고교 가부시끼가이샤제) 5중량부 및 광 중합 개시제(상품명 「이르가큐어 651」, 시바 스페셜티 케미컬즈(주)제) 5중량부를 첨가하여 점착제 용액을 제조하였다.
상기에서 제조한 점착제 용액을 두께 50㎛의 PET 필름의 실리콘 처리를 실시한 면 위에 도포하고, 80℃에서 3분간 가열 가교하여, 두께 30㎛의 방사선 경화형의 제2 점착제층 전구체를 형성하였다.
<접착제층의 제작>
본 실시예에 관한 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 실시예 1과 마찬가지의 것을 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층 전구체를 상온에서 접합하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층 전구체를 완전하게 덮도록 40℃에서 접합하였다. 그 후, 자외선(UV) 조사 장치(상품명 「UM-810」(닛또 세끼 가부시끼가이샤제))를 사용하여, 기재층측으로부터 제2 점착제층 전구체에 자외선 조사 적산 광량 300mJ/cm2로 자외선 조사하여, 제2 점착제층을 형성하였다. 이에 의해, 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 10)
<제2 점착제층의 제작>
본 실시예에 관한 제2 점착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
<접착제층의 제작>
에폭시 수지(닛본 가야꾸(주)제, 상품명; EPPN501HY) 200중량부, 페놀 수지(메이와 가세이(주)제, 상품명; MEH7800) 200중량부, 아크릴 공중합체(노가와 케미컬(주)제, 상품명; 레비탈 AR31, 중량 평균 분자량 70만, 유리 전이점 -15℃) 100중량부 및 필러로서의 구 형상 실리카(애드마텍스(주)제, 상품명; SO-25R, 평균 입경 0.5㎛) 200중량부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 접착제층을 제작하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 실시예 1과 마찬가지의 것을 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층을 상온에서 접합하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층을 완전하게 덮도록 40℃에서 접합하여, 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 11)
<제2 점착제층의 제작>
본 실시예에 관한 제2 점착제층에 대해서는, 실시예 8과 마찬가지의 것을 사용하였다.
<접착제층의 제작>
본 실시예에 관한 접착제층에 대해서는, 실시예 10과 마찬가지의 것을 사용하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 실시예 1과 마찬가지의 것을 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층을 상온에서 접합하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층을 완전하게 덮도록 40℃에서 접합하여, 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 12)
<제2 점착제층 전구체의 제작>
본 실시예에 관한 제2 점착제층 전구체에 대해서는, 실시예 8과 마찬가지의 것을 사용하였다.
<접착제층의 제작>
본 실시예에 관한 접착제층에 대해서는, 실시예 10과 마찬가지의 것을 사용하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 실시예 1과 마찬가지의 것을 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층 전구체를 상온에서 접합하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층 전구체를 완전하게 덮도록 40℃에서 접합하였다. 그 후, 자외선(UV) 조사 장치(상품명 「UM-810」(닛또 세끼 가부시끼가이샤제))를 사용하여, 기재층측으로부터 제2 점착제층 전구체에 자외선 조사 적산 광량 300mJ/cm2로 자외선 조사하여, 제2 점착제층을 형성하였다. 이에 의해, 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 13)
<제2 점착제층 전구체의 제작>
본 실시예에 관한 제2 점착제층 전구체에 대해서는, 실시예 9와 마찬가지의 것을 사용하였다.
<접착제층의 제작>
본 실시예에 관한 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 실시예 1과 마찬가지의 것을 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층 전구체를 상온에서 접합하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층 전구체를 완전하게 덮도록 40℃에서 접합하였다. 그 후, 자외선(UV) 조사 장치(상품명 「UM-810」(닛또 세끼 가부시끼가이샤제))를 사용하여, 기재층측으로부터 제2 점착제층 전구체에 자외선 조사 적산 광량 300mJ/cm2로 자외선 조사하여, 제2 점착제층을 형성하였다. 이에 의해, 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(실시예 14)
<제2 점착제층 전구체의 제작>
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산 2-에틸헥실(2EHA) 80중량부, 아크릴산-2-히드록시에틸(HEA) 20중량부 및 톨루엔 65중량부를 넣고, 질소 기류 중에서 61℃로 6시간의 중합 처리를 행하여 아크릴계 중합체 X를 얻었다.
이 아크릴계 중합체 X 100중량부에, 2-메타크릴로일옥시에틸이소시아네이트(MOI) 24.1중량부(HEA에 대하여 90mol％)를 첨가하고, 공기 기류 중에서 50℃로 48시간 부가 반응 처리를 행하여 아크릴계 중합체 Y를 얻었다.
이어서, 아크릴계 중합체 Y 100중량부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L」, 닛본 폴리우레탄 고교 가부시끼가이샤제) 8중량부 및 광 중합 개시제(상품명 「이르가큐어 651」, 시바 스페셜티 케미컬즈(주)제) 5중량부를 첨가하여 점착제 용액을 제조하였다.
상기에서 제조한 점착제 용액을 두께 50㎛의 PET 필름의 실리콘 처리를 실시한 면 위에 도포하고, 80℃에서 3분간 가열 가교하여, 두께 30㎛의 방사선 경화형의 제2 점착제층 전구체를 형성하였다.
<접착제층의 제작>
본 실시예에 관한 접착제층에 대해서는, 실시예 1과 마찬가지의 것을 사용하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 S-400X를 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층 전구체를 상온에서 접합하였다. 이어서, 자외선(UV) 조사 장치(상품명 「UM-810」(닛또 세끼 가부시끼가이샤제))를 사용하여, 기재층측으로부터 제2 점착제층 전구체에 자외선 조사 적산 광량 300mJ/cm2로 자외선 조사하여, 제2 점착제층을 형성하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층을 완전하게 덮도록 40℃에서 접합하여, 본 실시예에 관한 반도체 장치 제조용 필름을 제작하였다.
(비교예 1)
본 비교예에 있어서는, 제2 점착제층 대신에 OPP 필름(2축 연신한 폴리프로필렌 필름, 후따무라 가가꾸(주)제, 상품명; FBS-6)을 사용한 것 이외는, 실시예 1과 마찬가지로 하여 본 비교예에 관한 반도체 장치 제조용 필름을 제작하였다.
(비교예 2)
본 비교예에 있어서는, 제2 점착제층 대신에 표면이 실리콘 처리된 PE 필름(폴리에틸렌 필름, 오지 도꾸슈 가미(주)제, 상품명; 40RL-02)을 사용한 것 이외는, 실시예 1과 마찬가지로 하여 본 비교예에 관한 반도체 장치 제조용 필름을 제작하였다. 또한, 상기 PE 필름에서의 접착제층과의 접합면은 실리콘 처리된 면으로 하였다.
(비교예 3)
본 비교예에 있어서는, 상기 실시예 1의 반도체 장치 제조용 필름에 있어서, 제2 점착제층을 구비하지 않는 구조로 한 것 이외는, 동 실시예와 마찬가지로 하여 본 비교예에 관한 반도체 장치 제조용 필름을 제작하였다. 즉, 캐리어 테이프의 제1 점착제층 상에 제2 점착제층을 접합하지 않고, 330mmφ로 잘라낸 접착제층만을 40℃에서 접합하여 반도체 장치 제조용 필름을 제작하였다.
(비교예 4)
<제2 점착제층의 제작>
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산 2-에틸헥실(2EHA) 80중량부, 아크릴산-2-히드록시에틸(HEA) 20중량부 및 톨루엔 65중량부를 넣고, 질소 기류 중에서 61℃로 6시간의 중합 처리를 행하여 아크릴계 중합체 X를 얻었다.
이 아크릴계 중합체 X 100중량부에, 2-메타크릴로일옥시에틸이소시아네이트(MOI) 24.1중량부(HEA에 대하여 90mol％)를 첨가하고, 공기 기류 중에서 50℃로 48시간 부가 반응 처리를 행하여 아크릴계 중합체 Y를 얻었다.
이어서, 아크릴계 중합체 Y 100중량부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L」, 닛본 폴리우레탄 고교 가부시끼가이샤제) 5중량부 및 광 중합 개시제(상품명 「이르가큐어 651」, 시바 스페셜티 케미컬즈(주)제) 5중량부를 첨가하여 점착제 용액을 제조하였다.
상기에서 제조한 점착제 용액을 두께 50㎛의 PET 필름의 실리콘 처리를 실시한 면 위에 도포하고, 80℃에서 3분간 가열 가교하여, 두께 30㎛의 방사선 경화형의 제2 점착제층을 형성하였다.
<접착제층의 제작>
본 비교예에 관한 접착제층에 대해서는, 실시예 9와 마찬가지의 것을 사용하였다.
<반도체 장치 제조용 필름의 제작>
기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 실시예 1과 마찬가지의 것을 사용하였다. 이 캐리어 테이프의 제1 점착제층 상에 315mmφ로 잘라낸 제2 점착제층 전구체를 상온에서 접합하였다. 그 후, 330mmφ로 잘라낸 접착제층이 제2 점착제층을 완전하게 덮도록 40℃에서 접합하였다. 이에 의해, 본 비교예에 관한 반도체 장치 제조용 필름을 제작하였다.
(비교예 5)
본 비교예에 있어서는, 기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 GE-300을 사용한 것 이외는, 비교예 4와 마찬가지로 하여 본 비교예에 관한 반도체 장치 제조용 필름을 제작하였다.
(비교예 6)
본 비교예에 있어서는, 기재층 상에 제1 점착제층이 적층된 캐리어 테이프로서, 닛토덴코(주)제의 상품명 BT-315S를 사용한 것 이외는, 비교예 4와 마찬가지로 하여 본 비교예에 관한 반도체 장치 제조용 필름을 제작하였다.
(제2 점착제층과 접착제층의 사이의 박리 강도)
각 실시예 및 비교예에서 제작한 반도체 장치 제조용 필름으로부터, 길이 100mm×폭 20mm의 시료를 잘라내었다. 이어서, 접착제층의 표면에 테이프(닛토덴코(주)제, 상품명; BT-315)를 상온에서 접합하여, 접착제층을 보강하였다. 또한, 제2 점착제층과 접착제층을 척킹하고, 인장 시험기((주)시마즈 세이사꾸쇼제, 상품명; AGS-J)를 사용하여 양자간의 박리 강도를 측정하였다. 박리 조건은, 박리 속도 300mm/min, 온도 25℃, 상대 습도 50％Rh에서 행하였다.
(제1 점착제층과 제2 점착제층의 사이의 박리력)
각 실시예 및 비교예에서 제작한 반도체 장치 제조용 필름으로부터 접착제층을 박리하였다. 계속해서, 접착제층을 박리한 후의 각 반도체 장치 제조용 필름으로부터 길이 100mm×폭 20mm의 시료를 잘라내었다. 이어서, 제2 점착제층의 표면에 테이프(닛토덴코(주)제, 상품명; BT-315)를 상온에서 접합하여, 제2 점착제층을 보강하였다. 또한, 제2 점착제층과 제1 점착제층을 척킹하고, 인장 시험기((주)시마즈 세이사꾸쇼제, 상품명; AGS-J)를 사용하여 양자간의 박리 강도를 측정하였다. 박리 조건은, 박리 속도 300mm/min, 온도 25℃, 상대 습도 50％Rh에서 행하였다.
(제1 점착제층과 SUS의 사이의 박리력)
각 실시예 및 비교예에서 제작한 반도체 장치 제조용 필름으로부터 접착제층 및 제2 점착제층을 박리하였다. 계속해서, 접착제층 및 제2 점착제층을 박리한 후의 각 반도체 장치 제조용 필름으로부터 길이 100mm×폭 20mm의 시료를 잘라내었다. 이어서, 제1 점착제층의 표면에 SUS-304BA판에 2kg 롤러를 사용하여 접합하였다. 그 후, 제1 점착제층과 SUS304-BA판을 척킹하고, 인장 시험기((주)시마즈 세이사꾸쇼제, 상품명; AGS-J)를 사용하여 양자간의 박리 강도를 측정하였다. 박리 조건은, 박리 속도 300mm/min, 온도 25℃, 상대 습도 50％Rh에서 행하였다.
(링 접합성)
각 실시예 및 비교예의 각각 반도체 장치 제조용 필름을 사용하여, 이하의 요령으로 다이싱 링 접합성을 평가하였다.
반도체 장치 제조용 필름으로부터 세퍼레이터를 박리한 후, 그 제1 점착제층 상에 다이싱 링을 25℃에서 롤 압착하여 접합하였다. 이때, 주름없이 접합이 가능하였던 경우를 ○, 주름이 발생한 경우를 ×로 하여 링 접합성을 평가하였다. 결과를 표 1 내지 3에 나타낸다.
(리워크성)
각 실시예 및 비교예의 각각 반도체 장치 제조용 필름을 사용하여, 이하의 요령으로 리워크성을 평가하였다.
반도체 장치 제조용 필름으로부터 세퍼레이터를 박리한 후, 그 제1 점착제층 상에 다이싱 링을 25℃에서 롤 압착하여 접합하였다. 반도체 장치 제조용 필름이 접합된 링으로부터 반도체 장치 제조 필름을 박리하고, 링에 제1 점착제층의 잔사(풀 잔여)가 확인되지 않는 경우를 ○, 확인되는 경우를 ×로 하여 리워크성을 평가하였다. 결과를 표 1 내지 3에 나타낸다.
(유리 전이점(Tg)의 측정)
각 실시예 및 비교예에서 사용한 아크릴 공중합체의 유리 전이점은, 점탄성 측정 장치(레오메트릭 사이언티픽사제, ARES)를 사용하여 승온 속도 10℃/분, 주파수 1MHz에서의 Tan(G"(손실 탄성률)/G'(저장 탄성률))로부터 측정하였다.
(웨이퍼 접합성, 칩 비산, 칩 오염성 및 픽업성)
각 실시예 및 비교예의 각각 반도체 장치 제조용 필름을 사용하여, 이하의 요령으로 실제로 반도체 웨이퍼의 이면 연삭 공정부터 픽업 공정까지를 행하여, 웨이퍼 접합성, 칩 비산, 칩 오염성 및 픽업성을 평가하였다.
반도체 웨이퍼(직경 12인치, 두께 0.6mm)를 이면 연마 처리하여, 두께 0.05mm의 미러 웨이퍼를 워크로서 사용하였다. 반도체 장치 제조용 필름으로부터 세퍼레이터를 박리한 후, 그 접착제층 상에 미러 웨이퍼를 40℃에서 롤 압착하여 접합하였다. 이때, 주름없이 접합이 가능하였던 경우를 ○, 주름이 발생한 경우를 ×로 하여 웨이퍼 접합성을 평가하였다. 결과를 표 1 내지 3에 나타낸다. 또한 다이싱을 행하여 20개의 반도체 칩을 형성하였다. 다이싱은 한변이 10mm인 사각형의 칩 크기가 되도록 풀커트하였다. 또한, 다이싱은 반도체 웨이퍼의 두께의 절반까지는 하기 다이싱 블레이드 Z1로 사용하였다. 또한, 제2 점착제층의 두께의 절반까지는 하기 다이싱 블레이드 Z2를 사용하였다. 또한, 다이싱 블레이드 Z1 및 Z2의 종류에 따라서, 다이싱 조건을 하기와 같이 변경하였다. 다이싱시에 반도체 칩의 칩 비산이 발생한 경우를 ○로 하고, 칩 비산이 발생하지 않은 경우를 ×로 하여 칩 비산을 평가하였다. 결과를 표 1 내지 3에 나타낸다.
<웨이퍼 연삭 조건>
연삭 장치: 디스코사제 DFG-8560
반도체 웨이퍼: 12인치 직경(두께 0.6mm로부터 0.05mm로 이면 연삭)
<웨이퍼 접합 조건>
부착 장치: 닛또 세끼제, MA-3000II
부착 속도계: 10mm/min
부착 압력: 0.15MPa
부착시의 스테이지 온도: 40℃
<다이싱 조건>
다이싱 장치: 디스코사제, DFD-6361
다이싱 링: 2-12-1(디스코사제)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1; 디스코사제의 NBC-ZH2030-SE27HCDD
다이싱 블레이드 회전수: 40,000rpm
블레이드 높이: 반도체 웨이퍼의 두께의 절반
Z2; 디스코사제의 NBC-ZH1030-SE27HCBB
다이싱 블레이드 회전수: 45,000rpm
블레이드 높이: 제2 점착제층의 두께의 절반
커트 방식: A 모드/스텝 커트
웨이퍼 칩 크기: 한변이 10.0mm인 사각형
이어서, 반도체 장치 제조용 필름을 잡아당겨, 각 칩간을 소정의 간격으로 하는 익스팬드 공정을 행하였다. 또한, 각 반도체 장치 제조용 필름의 기재층측으로부터 니들에 의한 밀어올리기 방식으로 반도체 칩을 픽업하여 픽업성의 평가를 행하였다. 구체적으로는 20개의 반도체 칩을 연속해서 픽업하고, 각 반도체 칩을 현미경으로 관찰하였다. 픽업 조건은 하기와 같다. 관찰 결과, 반도체 칩의 측면에 부착된 버나 수염의 수가 0개인 경우를 ○로 하고, 1 내지 10개인 경우를 △로 하고, 11개 이상인 경우를 ×로 하여 칩 오염성을 평가하였다. 또한, 픽업 높이가 0㎛ 내지 600㎛의 범위 내에서 반도체 칩의 픽업을 행하여, 모두 픽업된 경우를 ○로 하고, 1개라도 픽업 불가능하였던 경우를 ×로 하여 픽업성을 평가하였다. 결과를 표 1 내지 3에 나타낸다.
<픽업 조건>
픽업 장치: SPA-300(신까와(주)제)
니들수: 5개
니들의 종류: 직경 0.7mm, 예각도 15°, 길이 10mm, 선단 R350㎛
픽업 시간: 1000msec
픽업 속도: 5mm/초
픽업 높이: 상기한 바와 같음
(굽힘 강성의 측정)
기재층, 제1 점착제층, 제2 점착제층을 순차적으로 접합한 필름(다이싱 필름)의 두께를 계측하였다. 그 후, 10mm 폭으로 잘라내고, 인장 저장 탄성률을 동적 점탄성 측정 장치(RSA-III, 레오메트릭 사이언티픽사제)를 사용하여 승온 5℃/min으로 측정하고, 25℃일 때의 인장 저장 탄성률의 값(E[단위 Pa])을 기록하였다. 그리고, E×I에 의해 산출되는 굽힘 강성 S를 구하였다. 여기에서, I는 b×T3/12로 나타내어지는 단면 2차 모멘트이고, b는 다이싱 필름의 시험편의 폭인 10(mm)이고, T는 다이싱 필름의 두께(mm)이고, E는 다이싱 필름의 25℃에서의 인장 저장 탄성률(Pa)이다. 결과를 표 1 내지 3에 나타낸다.
(종합 판정)
링 접합성, 웨이퍼 접합성, 칩 오염성, 칩 비산, 픽업성, 리워크성의 평가 결과 중, 하나라도 ×가 존재하는 경우에는 ×, 모든 평가 결과에서 ○이었던 경우를 ○로 평가하였다. 결과를 표 1 내지 3에 나타낸다.
Figure 112011002782117-pat00003
Figure 112011002782117-pat00004
Figure 112011002782117-pat00005
(결과)
상기 표 1 및 2로부터 알 수 있는 바와 같이, 실시예 1 내지 14에 관한 반도체 장치 제조용 필름이면, 기재층 상에 제1 점착제층 및 제2 점착제층을 순차적으로 형성한 구조로 한 것에 의해, 다이싱시에 박형이고 대면적의 반도체 칩의 칩 비산을 방지할 수 있었다. 또한, 반도체 칩의 측면 등에 버나 수염이 부착하지 않아, 반도체 칩의 오염도 방지할 수 있었다. 또한, 반도체 칩의 픽업시에는, 모든 반도체 칩을 양호하게 픽업할 수 있고, 박리성도 우수한 것을 확인할 수 있었다.
한편, 비교예 1에 관한 반도체 장치 제조용 필름과 같이, 제2 점착제층 대신에 OPP 필름을 사용한 경우에는, 다이싱시에 다이싱 블레이드를 OPP 필름의 일부까지 절단하였기 때문에, OPP 필름에 기인하는 절삭 칩이 반도체 칩의 측면 등에 버나 수염으로서 부착되어 있는 것이 확인되었다. 또한, 접착제층과의 박리성이 떨어졌기 때문에, 반도체 칩의 픽업 불량도 발생하였다. 또한, 비교예 2에 관한 반도체 장치 제조용 필름과 같이, 제2 점착제층 대신에 실리콘 처리를 한 PE 필름을 사용한 경우에는, 다이싱시에 다이싱 블레이드를 PE 필름의 일부까지 절단하였기 때문에, PE 필름에 기인하는 절삭 칩이 반도체 칩의 측면 등에 버나 수염으로서 부착되어 있는 것이 확인되었다. 또한, 비교예 4에 관한 반도체 장치 제조용 필름과 같이, 제2 점착제층에 자외선을 조사하지 않은 경우에는, 제2 점착제층이 경화하지 않고, 접착제층과의 박리성이 현저하게 감소하여 반도체 칩의 픽업 불량이 발생하였다. 또한, 비교예 5에 관한 반도체 장치 제조용 필름과 같이, 굽힘 강성이 작은 경우에는, 웨이퍼의 접합시에 주름이 들어가 불량하였다. 또한, 비교예 6에 관한 반도체 장치 제조용 필름과 같이, 굽힘 강성이 큰 경우에는, 픽업시에 필름이 구부러지지 않고, 접착제층과 제2 점착제층의 박리의 계기가 발생하지 않아 불량하였다.
1: 반도체 장치 제조용 필름
11: 기재층
12: 제1 점착제층
13: 제2 점착제층
14: 접착제층
14a: 주연부
15: 세퍼레이터
18: 다이싱 링의 부착 부분
21: 반도체 웨이퍼
22: 반도체 칩
23: 다이싱 링
24: 다이싱 블레이드

Claims (16)

  1. 반도체 장치의 제조시에 사용하는 반도체 장치 제조용 필름이며,
    기재층과,
    상기 기재층 상에 형성된 제1 점착제층과,
    상기 제1 점착제층 상에 형성되어 있고, 또한 방사선의 조사에 의해 미리 경화된 방사선 경화형의 제2 점착제층과,
    상기 제2 점착제층 상에 적어도 그 일부가 형성되는 접착제층을 갖고,
    상기 제2 점착제층 및 접착제층은, 적어도 상기 제1 점착제층에서의 다이싱 링의 부착 부분의 내측에 들어가도록 형성되어 있고,
    상기 접착제층의 평면 형상은 상기 제2 점착제층보다도 크고, 또한 상기 접착제층이 제2 점착제층의 전체면을 덮도록 형성되어 있고,
    또한, 상기 접착제층에 있어서 상기 제2 점착제층 상에 위치하지 않는 주연부는, 상기 제1 점착제층 상에 형성되어 있고,
    상기 기재층, 상기 제1 점착제층 및 상기 제2 점착제층을 겹친 구조물은 E×I[단, I는 b×T3/12로 나타내어지는 단면 2차 모멘트이고, b는 상기 구조물의 시험편의 폭인 10(mm)이고, T는 상기 구조물의 두께(mm)이고, E는 상기 구조물의 25℃에서의 인장 저장 탄성률(Pa)임]에 의해 산출되는 굽힘 강성 S가 5.0×104 내지 7.0×105의 범위 내인 반도체 장치 제조용 필름.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 제2 점착제층과 접착제층의 사이의 박리 강도 X는 0.01N/20mm 내지 0.2N/20mm의 범위 내인 반도체 장치 제조용 필름.
  5. 제1항에 있어서, 상기 제1 점착제층과 제2 점착제층의 사이의 박리 강도 Y는 0.2N/20mm 내지 10N/20mm의 범위 내인 반도체 장치 제조용 필름.
  6. 제1항에 있어서, 상기 제2 점착제층과 접착제층의 사이의 박리 강도 X와, 제1 점착제층과 제2 점착제층의 사이의 박리 강도 Y의 비(Y/X)는 3 내지 500의 범위 내인 반도체 장치 제조용 필름.
  7. 제1항에 있어서, 상기 제2 점착제층의 두께는 10㎛ 내지 100㎛의 범위 내인 반도체 장치 제조용 필름.
  8. 제1항에 있어서, 상기 제1 점착제층과 SUS304-BA판의 사이의 박리 강도는 0.2N/20mm 내지 11N/20mm의 범위 내인 반도체 장치 제조용 필름.
  9. 제1항에 있어서, 상기 제2 점착제층은, 상기 제2 점착제층의 전구체가 방사선의 조사에 의해 경화된 후에, 상기 제1 점착제층 상에 형성된 것인 반도체 장치 제조용 필름.
  10. 제1항에 있어서, 상기 제2 점착제층은, 상기 제2 점착제층의 전구체가 상기 제1 점착제층 상에 형성된 후에, 방사선의 조사에 의해 경화되어 형성된 것인 반도체 장치 제조용 필름.
  11. 제1항에 있어서, 상기 접착제층은 방사선의 조사에 의해 미리 경화된 제2 점착제층 상에 형성된 것인 반도체 장치 제조용 필름.
  12. 제1항에 있어서, 상기 접착제층은 방사선의 조사에 의해 경화되기 전의 제2 점착제층의 전구체 상에 형성된 것인 반도체 장치 제조용 필름.
  13. 제1항에 있어서, 상기 접착제층은 적어도 에폭시 수지, 페놀 수지 및 아크릴 수지에 의해 형성된 것인 반도체 장치 제조용 필름.
  14. 제13항에 있어서, 상기 아크릴 수지의 유리 전이 온도가 -30℃ 내지 10℃의 범위 내인 반도체 장치 제조용 필름.
  15. 제1항에 있어서, 상기 제2 점착제층은 적어도 아크릴계 중합체에 의해 형성된 것인 반도체 장치 제조용 필름.
  16. 제1항에 기재된 반도체 장치 제조용 필름을 사용한 반도체 장치의 제조 방법이며,
    상기 반도체 장치 제조용 필름의 상기 접착제층 상에 반도체 웨이퍼를 압착하는 공정과,
    상기 반도체 웨이퍼를 상기 접착제층과 함께 다이싱함으로써 반도체 칩을 형성하는 공정과,
    상기 반도체 칩을 상기 접착제층과 함께, 상기 제2 점착제층으로부터 박리하는 공정을 적어도 포함하고,
    상기 반도체 칩을 형성하는 공정은, 다이싱의 절입 깊이를 상기 제2 점착제층에서 멈춰서, 반도체 칩을 형성하는 공정이며,
    상기 반도체 웨이퍼의 압착 공정부터 반도체 칩의 박리 공정까지는, 상기 제2 점착제층에 방사선을 조사하지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020110003353A 2010-02-01 2011-01-13 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법 KR101083959B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010020580 2010-02-01
JPJP-P-2010-020580 2010-02-01

Publications (2)

Publication Number Publication Date
KR20110089815A KR20110089815A (ko) 2011-08-09
KR101083959B1 true KR101083959B1 (ko) 2011-11-16

Family

ID=44599873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110003353A KR101083959B1 (ko) 2010-02-01 2011-01-13 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
KR (1) KR101083959B1 (ko)
CN (1) CN102190973A (ko)
TW (1) TWI403568B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6170290B2 (ja) * 2012-10-11 2017-07-26 日東電工株式会社 積層体
EP3073516A4 (en) * 2013-11-22 2017-07-19 Lintec Corporation Dicing-sheet base film, dicing sheet containing said base film, and method for manufacturing said base film
EP3073515A4 (en) * 2013-11-22 2017-07-19 Lintec Corporation Dicing-sheet base film and base-film manufacturing method
CN106104759B (zh) * 2014-03-17 2019-05-17 琳得科株式会社 切割片及使用该切割片的芯片制造方法
WO2016047565A1 (ja) * 2014-09-22 2016-03-31 リンテック株式会社 樹脂層付きワーク固定シート
CN104760145B (zh) * 2015-04-22 2017-04-05 江西赛维Ldk太阳能高科技有限公司 一种晶棒的粘接方法
KR102005686B1 (ko) * 2015-07-03 2019-07-30 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 웨이퍼 표면 보호 필름 및 반도체 장치의 제조 방법
KR20180125977A (ko) * 2016-03-30 2018-11-26 린텍 가부시키가이샤 필름상 접착제, 반도체 가공용 시트 및 반도체 장치의 제조 방법
CN109005665B (zh) * 2016-03-30 2020-12-25 琳得科株式会社 半导体加工用片
JP6721398B2 (ja) * 2016-04-22 2020-07-15 日東電工株式会社 ダイシングダイボンディングフィルム、ダイシングダイボンディングテープおよび半導体装置の製造方法
KR102453451B1 (ko) * 2017-03-31 2022-10-12 린텍 가부시키가이샤 반도체 장치의 제조 방법 및 점착 시트
CN107760221A (zh) * 2017-10-25 2018-03-06 上海固柯胶带科技有限公司 一种uv胶带及其制备方法
JP7304143B2 (ja) * 2018-02-13 2023-07-06 日東電工株式会社 粘着シートおよび粘着シート積層体
CN110144175A (zh) * 2018-02-13 2019-08-20 日东电工株式会社 粘合片以及粘合片层叠体
KR102642969B1 (ko) 2018-03-27 2024-03-04 에스케이온 주식회사 배터리 셀 및 그 제조 방법
CN111048461B (zh) * 2018-10-12 2022-06-03 瀚宇彩晶股份有限公司 电子装置的离型前结构及电子装置的制造方法
JP7446773B2 (ja) * 2019-11-07 2024-03-11 日東電工株式会社 ダイシングテープ及びダイシングダイボンドフィルム
KR102172003B1 (ko) * 2019-11-28 2020-11-02 (주)매그나텍 접착제 대체 기판 제조 방법
WO2022024408A1 (ja) * 2020-07-30 2022-02-03 古河電気工業株式会社 半導体加工用テープ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816881B1 (ko) 2006-08-31 2008-03-26 한국화학연구원 다이싱 다이본드 필름
JP2009246216A (ja) 2008-03-31 2009-10-22 Sumitomo Bakelite Co Ltd 半導体加工用粘着テープ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4536367B2 (ja) * 2003-12-24 2010-09-01 東レ・ダウコーニング株式会社 ダイシングダイボンディング用シート及びその製造方法
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
JP5286084B2 (ja) * 2006-07-19 2013-09-11 積水化学工業株式会社 ダイシング・ダイボンディングテープ及び半導体チップの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816881B1 (ko) 2006-08-31 2008-03-26 한국화학연구원 다이싱 다이본드 필름
JP2009246216A (ja) 2008-03-31 2009-10-22 Sumitomo Bakelite Co Ltd 半導体加工用粘着テープ

Also Published As

Publication number Publication date
CN102190973A (zh) 2011-09-21
TWI403568B (zh) 2013-08-01
TW201134912A (en) 2011-10-16
KR20110089815A (ko) 2011-08-09

Similar Documents

Publication Publication Date Title
KR101083959B1 (ko) 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법
KR101169525B1 (ko) 다이싱ㆍ다이 본드 필름
KR101370771B1 (ko) 다이싱·다이본드 필름
KR101420993B1 (ko) 다이싱·다이본드 필름
KR101022077B1 (ko) 다이싱ㆍ다이 본드 필름
JP4801127B2 (ja) ダイシング・ダイボンドフィルムの製造方法
TWI660436B (zh) 切晶膜、切晶黏晶膜及半導體裝置之製造方法
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
KR20120030964A (ko) 다이싱ㆍ다이 본드 필름, 다이싱ㆍ다이 본드 필름의 제조 방법 및 반도체 장치의 제조 방법
KR20100015292A (ko) 다이싱ㆍ다이본드 필름
KR20100014180A (ko) 다이싱ㆍ다이본드 필름
KR20100015290A (ko) 다이싱ㆍ다이본드 필름
JP2013038408A (ja) 半導体ウェハ固定用粘着テープ、半導体チップの製造方法及び接着フィルム付き粘着テープ
KR20110097798A (ko) 반도체 장치 제조용 필름 롤
TW201806040A (zh) 切晶黏晶膜及半導體裝置之製造方法
JP5656741B2 (ja) ダイシング・ダイボンドフィルムの製造方法
JP2010166090A (ja) ダイシング・ダイボンドフィルム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee