Nothing Special   »   [go: up one dir, main page]

KR101074962B1 - Liquid crystal display and fabricating method thereof - Google Patents

Liquid crystal display and fabricating method thereof Download PDF

Info

Publication number
KR101074962B1
KR101074962B1 KR1020040097694A KR20040097694A KR101074962B1 KR 101074962 B1 KR101074962 B1 KR 101074962B1 KR 1020040097694 A KR1020040097694 A KR 1020040097694A KR 20040097694 A KR20040097694 A KR 20040097694A KR 101074962 B1 KR101074962 B1 KR 101074962B1
Authority
KR
South Korea
Prior art keywords
gate
active layer
liquid crystal
gate electrode
insulating film
Prior art date
Application number
KR1020040097694A
Other languages
Korean (ko)
Other versions
KR20060058794A (en
Inventor
이경언
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040097694A priority Critical patent/KR101074962B1/en
Publication of KR20060058794A publication Critical patent/KR20060058794A/en
Application granted granted Critical
Publication of KR101074962B1 publication Critical patent/KR101074962B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터의 열화를 감소시킴과 아울러 구동회로부의 면적을 줄일 수 있는 액정표시장치 및 그 제조방법에 관한 것이다. The present invention relates to a liquid crystal display device and a method of manufacturing the same which can reduce the deterioration of the thin film transistor and reduce the area of the driving circuit.

본 발명은 박막 트랜지스터를 가지는 액정표시장치에 있어서, 상기 박막 트랜지스터는, 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층과; 상기 액티브층을 덮는 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극과; 상기 게이트 전극을 덮는 층간 절연막과; 상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극과; 상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극을 구비한다.
A liquid crystal display device having a thin film transistor, the thin film transistor comprising: an active layer including a channel made of polysilicon; A gate insulating film covering the active layer; A gate electrode overlapping the channel with the gate insulating layer interposed therebetween; An interlayer insulating film covering the gate electrode; A source electrode connected to the active layer through a contact hole penetrating the interlayer insulating film; And a drain electrode connected to the active layer through the contact hole to form a channel with the source electrode and partially overlapping the gate electrode.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THEREOF} Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THEREOF}             

도 1은 종래의 액정표시장치의 구성을 개략적으로 나타내는 도면이다.1 is a view schematically showing a configuration of a conventional liquid crystal display device.

도 2는 종래의 액정표시장치의 구동회로부에 형성된 하나의 거대 박막 트랜지스터로 이루어진 스위칭소자를 나타내는 평면도.2 is a plan view showing a switching element composed of one large thin film transistor formed in a driving circuit portion of a conventional liquid crystal display device.

도 3은 도 2에 도시된 Ⅰ-Ⅰ' 선을 따라 절취한 단면도.3 is a cross-sectional view taken along the line II ′ of FIG. 2.

도 4는 종래의 다른 액정표시장치의 구동회로부에 형성된 다수의 박막 트랜지스터로 이루어진 구동소자를 나타내는 평면도. 4 is a plan view illustrating a driving device including a plurality of thin film transistors formed in a driving circuit of another conventional liquid crystal display.

도 5는 본 발명의 실시 예에 따른 액정표시장치의 구동회로부의 다수의 박막 트랜지스터로 이루어진 구동소자를 나타내는 평면도.5 is a plan view illustrating a driving device including a plurality of thin film transistors of a driving circuit unit of a liquid crystal display according to an exemplary embodiment of the present invention.

도 6은 도 5에 도시된 Ⅱ-Ⅱ' 선을 따라 절취한 단면도.FIG. 6 is a cross-sectional view taken along the line II-II ′ of FIG. 5.

도 7은 본 발명의 실시 예에 따른 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
7 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 간단한 설명 >BRIEF DESCRIPTION OF THE DRAWINGS FIG.

2 : 게이트라인 4 : 데이터라인 2: gate line 4: data line                 

30 : 박막 트랜지스터 92 : 게이트 구동부30 thin film transistor 92 gate driver

94 : 데이터 구동부 66, 166 : 게이트 전극94: data driver 66, 166: gate electrode

68, 168 : 소스 전극 70, 170 : 드레인 전극68, 168: source electrode 70, 170: drain electrode

74, 174 : 액티브층 84, 184 : 컨택홀74, 174: active layer 84, 184: contact hole

16, 116 : 버퍼막 42, 142 : 게이트 절연막16, 116: buffer film 42, 142: gate insulating film

48, 148 : 보호막 56, 156 : 층간 절연막
48, 148: protective film 56, 156: interlayer insulating film

본 발명은 액정표시장치에 관한 것으로 특히, 박막 트랜지스터의 열화를 감소시킴과 아울러 구동회로부의 면적을 감소시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a method of manufacturing the same, which can reduce the deterioration of a thin film transistor and reduce the area of a driving circuit portion.

통상, 액정표시장치(Liquid Crystal Display : LCD)는 액정패널에 매트릭스 형태로 배열되어진 액정셀들이 비디오 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막 트랜지스터(Thin Film Transister : 이하 "TFT"라 함)가 이용되고 있다. In general, a liquid crystal display (LCD) displays an image by adjusting light transmittance of liquid crystal cells arranged in a matrix form on a liquid crystal panel according to a video signal. In this case, as a device for switching the liquid crystal cells, a thin film transistor (hereinafter, referred to as TFT) is commonly used.

이러한 액정표시장치에 이용되는 TFT는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스 실리콘형 TFT는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있기는 하나, 아몰 퍼스 실리콘형 TFT는 전하 이동도가 낮아 응답 속도가 느리다는 단점을 가지고 있다. 이에 따라, 아몰퍼스 실리콘형 TFT는 빠른 응답 속도를 필요로 하는 고해상도 표시패널나 게이트 구동부 및 데이터 구동부의 구동소자로는 적용이 어렵다는 단점을 가지고 있다.The TFT used in such a liquid crystal display uses amorphous silicon or polysilicon as the semiconductor layer. Amorphous silicon type TFT has the advantage that the characteristics of the amorphous silicon film are relatively good and stable, but amorphous silicon type TFT has the disadvantage of slow response speed due to low charge mobility. Accordingly, the amorphous silicon TFT has a disadvantage in that it is difficult to apply to a driving device of a high resolution display panel or a gate driver and a data driver that require fast response speed.

반면, 폴리 실리콘형 TFT는 전하 이동도가 높음에 따라 빠른 응답 속도를 필요로 하는 고해상도 표시패널에 적합할 뿐만 아니라, 주변 구동 회로들을 표시패널에 내장할 수 있는 장점을 가지고 있다. 이에 따라 폴리 실리콘형 TFT를 이용한 액정표시장치가 대두되고 있다.On the other hand, polysilicon TFTs are not only suitable for high-resolution display panels requiring fast response speed due to high charge mobility, but also have advantages in that peripheral driving circuits can be incorporated in the display panel. Accordingly, liquid crystal displays using polysilicon TFTs have emerged.

도 1은 종래 폴리 실리콘형 TFT를 이용한 액정표시장치를 개략적으로 나타내는 도면이다. 1 is a view schematically showing a liquid crystal display device using a conventional polysilicon TFT.

도 1을 참조하면, 종래 폴리 실리콘형 TFT를 이용한 액정표시장치는 화소 매트릭스를 포함하는 화상표시부(96)와, 화상표시부(96)의 데이터라인들(4)을 구동하기 위한 데이터 구동부(94)와, 화상표시부(96)의 게이트라인들(2)을 구동하기 위한 게이트 구동부(92)를 구비한다. Referring to FIG. 1, a liquid crystal display device using a conventional polysilicon TFT includes an image display unit 96 including a pixel matrix, and a data driver 94 for driving data lines 4 of the image display unit 96. And a gate driver 92 for driving the gate lines 2 of the image display unit 96.

화상 표시부(96)에는 액정셀들(LC)이 매트릭스 형태로 배열되어 화상을 표시한다. 액정셀들(LC) 각각은 게이트라인(2)과 데이터라인(4)의 교차점에 접속된 스위칭소자로서 N형 혹은 P형 불순물이 주입된 N형 혹은 P형 폴리 실리콘을 이용한 TFT(30)가 사용한다. 이러한 N형 혹은 P형 TFT(30)는 게이트라인(2)으로부터의 스캔펄스에 응답하여 데이터라인(4)으로부터의 비디오 신호, 즉 화소 신호를 액정셀(LC)에 충전하다. 액정셀(LC)은 충전된 화소 신호에 따라 광투과율을 조절함으로 써 화상을 표시한다. In the image display unit 96, liquid crystal cells LC are arranged in a matrix to display an image. Each of the liquid crystal cells LC is a switching element connected to the intersection of the gate line 2 and the data line 4, and the TFT 30 using N-type or P-type polysilicon implanted with N-type or P-type impurities is provided. use. The N-type or P-type TFT 30 charges the liquid crystal cell LC with a video signal from the data line 4, that is, a pixel signal, in response to the scan pulse from the gate line 2. The liquid crystal cell LC displays an image by adjusting the light transmittance according to the charged pixel signal.

게이트 구동부(92)는 게이트 제어 신호들에 의해 프레임마다 수평기간씩 순차적으로 게이트라인(2)을 구동한다. 게이트 구동부(92)에 의해 TFT(30)들이 수평라인 단위로 순차적으로 턴-온되어 데이터라인(4)을 액정셀(LC)과 접속시키게 된다. The gate driver 92 drives the gate line 2 sequentially in horizontal periods for each frame by gate control signals. The TFTs 30 are sequentially turned on in units of horizontal lines by the gate driver 92 to connect the data line 4 to the liquid crystal cell LC.

데이터 구동부(94)는 수평기간마다 다수의 디지털 데이터 신호들을 샘플링하여 아날로그 데이터신호로 변환한다. 그리고 데이터 구동부(94)는 아날로그 데이터 신호를 데이터라인(4)에 공급한다. 이에 따라, 게이트라인(2)이 턴-온된 TFT에 접속된 액정셀(LC)은 데이터라인(4)으로부터의 데이터 신호에 응답하여 광투과율을 조절하게 된다. The data driver 94 samples a plurality of digital data signals every horizontal period and converts the digital data signals into analog data signals. The data driver 94 supplies an analog data signal to the data line 4. Accordingly, the liquid crystal cell LC connected to the TFT on which the gate line 2 is turned on adjusts the light transmittance in response to the data signal from the data line 4.

게이트 구동부(92) 및 데이터 구동부(92)는 CMOS 구조로 연결된 구동소자를 포함하게 된다. 이러한 구동소자에는 비교적 높은 전압의 스위칭을 위해 상대적으로 많은 양의 전류가 흐르게 되며 이를 위해 구동소자는 주로 큰 채널폭을 갖는 하나의 거대 폴리 실리콘형 TFT로 형성된다.The gate driver 92 and the data driver 92 may include driving devices connected in a CMOS structure. In such a driving device, a relatively large amount of current flows for switching at a relatively high voltage. For this purpose, the driving device is mainly formed of one large polysilicon TFT having a large channel width.

도 2는 종래의 구동회로부의 구동소자를 나타내는 평면도이고, 도 3은 도 2에 도시된 Ⅰ-Ⅰ' 선을 따라 절취한 단면도이다. 2 is a plan view illustrating a driving device of a conventional driving circuit unit, and FIG. 3 is a cross-sectional view taken along the line II ′ of FIG. 2.

도 2 및 도 3을 참조하면, 하나의 TFT로 이루어진 구동소자는 버퍼막(16)을 사이에 두고 하부기판(20) 상에 형성되는 n형 혹은 p형 불순물이 주입된 액티브층(74)과, 게이트 절연막(42)을 사이에 두고 액티브층(74)의 채널영역(74C)과 중첩되게 형성되는 게이트 전극(66)과, 게이트 전극(66)과 층간 절연막(56)을 사이에 두 고 절연되게 형성되는 형성되는 소스 및 드레인 전극(68, 70)과, 소스 및 드레인 전극(68, 70) 상에 형성되는 보호막(48)을 구비한다. Referring to FIGS. 2 and 3, a driving element including one TFT includes an active layer 74 implanted with n-type or p-type impurities formed on a lower substrate 20 with a buffer layer 16 interposed therebetween. And the gate electrode 66 formed to overlap the channel region 74C of the active layer 74 with the gate insulating layer 42 interposed therebetween, and the gate electrode 66 and the interlayer insulating layer 56 interposed therebetween. And a protective film 48 formed on the source and drain electrodes 68 and 70.

소스 및 드레인 전극(68, 70)은 게이트 절연막(42) 및 층간 절연막(56)을 관통하는 소스 및 드레인 컨택홀(84S, 84D)을 통해 소정의 불순물이 주입된 액티브층(74)의 소스영역(74S) 및 드레인 영역(74D)에 각각 접속된다. 보호막(48)은 소스 및 드레인 전극(68, 70) 상에 형성되어 구동소자를 보호하는 역할을 한다. The source and drain electrodes 68 and 70 are source regions of the active layer 74 in which predetermined impurities are implanted through the source and drain contact holes 84S and 84D passing through the gate insulating layer 42 and the interlayer insulating layer 56. 74S and drain region 74D, respectively. The passivation layer 48 is formed on the source and drain electrodes 68 and 70 to protect the driving element.

이와 같이 하나의 거대 TFT로 이루어진 구동회로부에 내장된 구동소자는 넓은 채널폭(Wa)를 통하여 상대적으로 많은 양의 전류를 흐를 수 있는 장점이 있다. 그러나, TFT의 채널영역(74C)에 많은 전류가 흐를 경우, TFT의 셀프 히팅(Self Heating) 현상에 의하여 더 높은 열이 발생하게 되며, 높은 열에 의하여 구동소자가 열화되는 현상이 나타나게 된다. 특히, 이러한 셀프 히팅 현상은 주로 TFT의 액티브층(74)의 드레인 영역(74D)에 집중적으로 발생하는 것으로 알려져 있다.As described above, the driving device embedded in the driving circuit unit including one giant TFT has an advantage of allowing a relatively large amount of current to flow through the wide channel width Wa. However, when a large amount of current flows in the channel region 74C of the TFT, higher heat is generated by the self heating phenomenon of the TFT, and a phenomenon in which the driving device is deteriorated by the high heat appears. In particular, such self heating phenomenon is known to occur mainly in the drain region 74D of the active layer 74 of the TFT.

이에 따라, TFT의 셀프 히팅(Self Heating) 현상을 막을 수 있는 구조로 도 4에 도시된 바와 같은 구조가 제안되었다.Accordingly, a structure as shown in FIG. 4 has been proposed as a structure capable of preventing the self heating phenomenon of the TFT.

도 4는 거대 TFT의 채널폭(Wa)을 보다 작게 나누어 작은 채널폭(Wb)의 TFT를 병렬로 다수개 연결한 구조를 가지는 액정표시장치의 구동회로부의 구동소자를 나타낸다. 4 shows a driving element of a driving circuit portion of a liquid crystal display device having a structure in which a plurality of TFTs having a smaller channel width Wb are connected in parallel by dividing the channel width Wa of the large TFT smaller.

도 4를 참조하면, 다수의 TFT로 이루어진 구동소자는 다수의 TFT 각각의 채널폭(Wb)의 총합이 도 2에 도시된 하나의 거대 TFT의 채널폭(Wa)과 동일(작은 채널폭(Wb) * 채널의 갯수(n) = 채널폭(Wb))하도록 하는 채널폭(Wb)을 갖는 다수의 TFT 가 병렬로 연결된 구조를 갖는다.Referring to Fig. 4, in the driving element composed of a plurality of TFTs, the sum of the channel widths Wb of each of the plurality of TFTs is equal to the channel width Wa of the one large TFT shown in Fig. 2 (small channel width Wb). The number of channels n = channel width Wb) has a structure in which a plurality of TFTs having a channel width Wb are connected in parallel.

그러나, 다수의 TFT로 이루어진 구동소자는 각각의 TFT의 작은 채널폭(Wb)들 사이에 D 만큼의 채널 간의 간격을 가지게 되며 간격(D)에 의해 구동소자의 레이아웃(Layout) 면적은 늘어나게 된다. 이에 따라 다수의 TFT로 이루어진 구동소자를 액정표시장치의 구동회로부에 사용할 경우 액정표시장치는 표시패널 이외에 구동회로부가 차지하는 면적이 늘어나게 된다는 단점이 있다.
However, a driving element composed of a plurality of TFTs has a gap between channels as small as D between the small channel widths Wb of each TFT, and the layout area of the driving element is increased by the interval D. Accordingly, in the case of using the driving elements made up of a plurality of TFTs in the driving circuit portion of the liquid crystal display device, the liquid crystal display device has a disadvantage in that the area occupied by the driving circuit portion in addition to the display panel increases.

따라서, 본 발명의 목적은 박막 트랜지스터의 열화를 감소시킴과 아울러 구동회로부의 면적을 줄일 수 있는 액정표시장치 및 그 제조방법을 제공함에 있다.
Accordingly, an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can reduce the degradation of the thin film transistor and reduce the area of the driving circuit.

상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 박막 트랜지스터를 가지는 액정표시장치에 있어서, 상기 박막 트랜지스터는, 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층과; 상기 액티브층을 덮는 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극과; 상기 게이트 전극을 덮는 층간 절연막과; 상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극과; 상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극을 구비한다. In order to achieve the above object, a liquid crystal display device according to an embodiment of the present invention, the liquid crystal display device having a thin film transistor, the thin film transistor, the active layer including a channel made of polysilicon; A gate insulating film covering the active layer; A gate electrode overlapping the channel with the gate insulating layer interposed therebetween; An interlayer insulating film covering the gate electrode; A source electrode connected to the active layer through a contact hole penetrating the interlayer insulating film; And a drain electrode connected to the active layer through the contact hole to form a channel with the source electrode and partially overlapping the gate electrode.                     

상기 층간 절연막은 0.5㎛ ~ 1.0㎛의 두께로 형성된다.The interlayer insulating film is formed to a thickness of 0.5 μm to 1.0 μm.

상기 드레인 전극이 상기 게이트 전극과 중첩되는 영역의 폭은 상기 층간 절연막의 두께보다 넓다.The width of the region where the drain electrode overlaps the gate electrode is wider than the thickness of the interlayer insulating film.

상기 액정표시장치는, 다수의 데이터 전극과, 상기 데이터 전극과 교차하는 다수의 게이트 전극과, 상기 데이터 전극과 상기 게이트 전극에 의해 정의된 화소영역에 형성되는 액정셀들과; 상기 데이터 전극에 데이터 신호를 공급하기 위한 데이터 구동회로부와; 상기 게이트 전극에 스캔 신호를 공급하기 위한 게이트 구동회로부를 구비하고; 상기 데이터 구동회로와 상기 게이트 구동회로 중 적어도 어느 하나는 다수의 상기 박막 트랜지스터가 병렬 조합된 CMOS 회로를 구비한다.The liquid crystal display device includes: a plurality of data electrodes, a plurality of gate electrodes crossing the data electrodes, liquid crystal cells formed in a pixel region defined by the data electrodes and the gate electrodes; A data driving circuit unit for supplying a data signal to the data electrode; A gate driving circuit unit for supplying a scan signal to the gate electrode; At least one of the data driving circuit and the gate driving circuit includes a CMOS circuit in which a plurality of the thin film transistors are combined in parallel.

본 발명의 실시 예에 따른 액정표시장치의 제조방법은 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층을 형성하는 단계와; 상기 액티브층을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계와; 상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극을 형성하는 단계와; 상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극 형성하는 단계를 포함한다. A method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention includes forming an active layer including a channel made of polysilicon; Forming a gate insulating film covering the active layer; Forming a gate electrode overlapping the channel with the gate insulating layer interposed therebetween; Forming an interlayer insulating film covering the gate electrode; Forming a source electrode connected to the active layer through a contact hole penetrating the interlayer insulating film; Forming a drain electrode connected to the active layer through the contact hole and forming a channel together with the source electrode and partially overlapping the gate electrode.

이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 5 to 7.

도 5는 본 발명의 실시 예에 따른 액정표시장치의 구동회로부의 구동소자를 나타내는 평면도이고, 도 6은 도 5에 도시된 Ⅱ-Ⅱ'선을 따라 절취한 단면도이다.5 is a plan view illustrating a driving element of a driving circuit unit of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 6 is a cross-sectional view taken along the line II-II 'of FIG. 5.

도 5 및 도 6을 참조하면, 다수의 TFT로 이루어진 구동소자는 버퍼막(116)을 사이에 두고 하부기판(120) 상에 형성되는 n형 혹은 p형 불순물이 주입된 액티브층(174)과, 게이트 절연막(142)을 사이에 두고 액티브층(174)의 채널영역(174C)과 중첩되게 형성되는 게이트 전극(166)과, 게이트 전극(166)과 층간 절연막(156)을 사이에 두고 절연되게 형성되는 소스 및 드레인 전극(168, 170)과, 소스 및 드레인 전극(168, 170) 상에 형성되는 보호막(148)을 구비한다.5 and 6, a driving device including a plurality of TFTs includes an active layer 174 implanted with n-type or p-type impurities formed on a lower substrate 120 with a buffer layer 116 interposed therebetween. The gate electrode 166 is formed to overlap the channel region 174C of the active layer 174 with the gate insulating layer 142 interposed therebetween, and is insulated with the gate electrode 166 and the interlayer insulating layer 156 therebetween. Source and drain electrodes 168 and 170 to be formed, and a protective film 148 formed on the source and drain electrodes 168 and 170.

소스 및 드레인 전극(168, 170)은 게이트 절연막(142) 및 층간 절연막(156)을 관통하는 소스 및 드레인 컨택홀(184S, 184D)을 통해 소정의 불순물이 주입된 액티브층(174)의 소스영역(174S) 및 드레인 영역(174D)에 각각 접속된다. 보호막(148)은 소스 및 드레인 전극(168, 170) 상에 형성되어 구동소자를 보호하는 역할을 한다. The source and drain electrodes 168 and 170 are source regions of the active layer 174 in which predetermined impurities are injected through the source and drain contact holes 184S and 184D passing through the gate insulating layer 142 and the interlayer insulating layer 156. 174S and drain region 174D, respectively. The passivation layer 148 is formed on the source and drain electrodes 168 and 170 to protect the driving element.

여기서, 드레인 전극(170)은 액티브층(174)의 드레인 영역(174D)에서 집중적으로 발생하는 셀프 히팅 현상에 의하여 발생하는 열을 분산시키기 위하여 게이트 전극(166) 상부까지 연장 형성되어 게이트 전극(166)과 중첩되도록 형성된다. Here, the drain electrode 170 extends to the upper portion of the gate electrode 166 to dissipate heat generated by the self-heating phenomenon that occurs intensively in the drain region 174D of the active layer 174, thereby forming the gate electrode 166. It is formed to overlap with.

이로 인하여, 액티브층(174)의 드레인 영역(174D)에서 발생되는 열은 빠르게 게이트 전극(166) 상부에 연장 형성된 드레인 전극(170)을 통하여 분산시키게 된다. As a result, heat generated in the drain region 174D of the active layer 174 is rapidly dispersed through the drain electrode 170 formed on the gate electrode 166.

이 때, 층간 절연막(156)은 0.5㎛ ~ 1.0㎛의 두께로 형성되도록 한다. 이는, 드레인 영역(174D)으로부터 발생되는 열은 빠르게 드레인 전극(170)으로 분산시키기 위하여 층간 절연막(156)은 최소의 두께를 가지고 형성되어야 하나 절연막의 역할을 위하여 어느 정도의 두께는 공정상의 마진은 보상되어야 하기 때문이다.At this time, the interlayer insulating film 156 is formed to have a thickness of 0.5 μm to 1.0 μm. In order to quickly dissipate heat generated from the drain region 174D to the drain electrode 170, the interlayer insulating film 156 should be formed to have a minimum thickness, but the thickness of the process to some extent is required for the role of the insulating film. Because it must be compensated.

또한, 드레인 전극(170)이 게이트 전극(166)과 중첩되는 영역의 폭은 공정상의 마진을 보상하기 위하여 층간 절연막(156)의 두께보다 넓게 형성되도록 한다. 특히, 드레인 전극(170)은 게이트 전극(166) 상에 보다 넓게 형성될수록 드레인 영역(174D)으로부터 발생되는 열을 더 잘 분산시킬 수 있으므로 드레인 전극(170)은 게이트 전극(166)과 모두 중첩되도록 형성될 수도 있다.In addition, the width of the region where the drain electrode 170 overlaps with the gate electrode 166 is formed to be wider than the thickness of the interlayer insulating layer 156 to compensate for a process margin. In particular, as the drain electrode 170 is formed wider on the gate electrode 166, the heat generated from the drain region 174D may be better dispersed, so that the drain electrode 170 overlaps the gate electrode 166. It may be formed.

본 발명의 실시 예에 따른 구동회로부의 구동소자는 거대 TFT의 채널폭(Wa)보다는 작으며 병렬로 연결된 다수의 TFT의 채널폭(Wb)보다는 큰 채널폭(Wc)를 가지는 다수의 TFT로 이루어진다. The driving element of the driving circuit unit according to the embodiment of the present invention is composed of a plurality of TFTs having a channel width Wc smaller than the channel width Wa of the large TFT and larger than the channel width Wb of the plurality of TFTs connected in parallel. .

이와 같은 구조의 구동소자로 인하여 거대 TFT의 채널폭(Wa)보다는 채널폭(Wc)을 좁게 형성함으로써 셀프 히팅에 의한 구동소자의 열화를 줄일 수 있다.Due to the driving device having such a structure, the channel width Wc is narrower than the channel width Wa of the large TFT, thereby reducing the deterioration of the driving device due to self heating.

또한, 병렬로 연결된 다수의 TFT의 채널폭(Wb)보다는 채널폭(Wc)을 넓게 형성할 수 있으므로 인하여 병렬로 연결되는 다수의 TFT의 수를 줄일 수 있어 구동소자의 채널과 채널 사이에 형성되는 채널 간의 간격(D)을 줄임으로써 구동회로부의 면적을 줄일 수 있다.In addition, since the channel width Wc can be made wider than the channel width Wb of the plurality of TFTs connected in parallel, the number of the plurality of TFTs connected in parallel can be reduced, thereby being formed between the channel of the driving element and the channel. The area of the driving circuit can be reduced by reducing the distance D between the channels.

본 발명의 실시 예에 따른 박막 트랜지스터는 구동회로부에 적용되는 경우뿐만 아니라, 표시패널의 스위칭소자에도 적용가능하다.The thin film transistor according to an exemplary embodiment of the present invention may be applied to a switching element of a display panel as well as the case where it is applied to a driving circuit unit.

도 7a 내지 도 7d는 본 발명의 실시 예에 따른 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다. 7A to 7D are cross-sectional views illustrating a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention.                     

도 7a를 참조하면, 먼저, 하부기판(120) 상에 SiO2 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(116)이 형성된다. 버퍼막(116)이 형성된 하부기판(120) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 채널폭(Wc)과 채널 간의 간격(D)을 구비하는 액티브층(174)이 형성된다. Referring to FIG. 7A, first, a buffer layer 116 is formed by depositing and patterning an entire surface of the lower substrate 120 with an insulating material such as SiO 2 . After the amorphous silicon film is deposited on the lower substrate 120 on which the buffer film 116 is formed, the amorphous silicon film is crystallized by a laser to form a polysilicon film, and the polysilicon film is patterned by a photolithography process and an etching process using a mask. do. Accordingly, an active layer 174 having a channel width Wc and a gap D between the channels is formed.

액티브층(174)이 형성된 하부기판(120) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트 절연막(142)이 형성된다. 게이트 절연막(142)이 형성된 하부기판(120) 상에 게이트 금속층이 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트 금속층이 패터닝됨으로써 도 7b와 같이 게이트 전극(166)이 형성된다. 여기서, 게이트 금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다. 이 게이트 전극(166)을 마스크로 이용하여 액티브층(174)에 n-이온 불순물이 주입됨으로써 게이트 전극(166)과 중첩되는 액티브층(174)은 채널영역(174C), 게이트전극(166)과 중첩되지 않는 액티브층(174)은 LDD영역(74L)으로 형성된다.The gate insulating layer 142 is formed by depositing an insulating material of SiO 2 on the lower substrate 120 on which the active layer 174 is formed. After the gate metal layer is entirely deposited on the lower substrate 120 on which the gate insulating layer 142 is formed, the gate metal layer is patterned by a photolithography process and an etching process using a mask to form the gate electrode 166 as shown in FIG. 7B. . Here, an aluminum-based metal including aluminum (Al), aluminum / nedium (Al / Nd), or the like is used as the gate metal layer. Using the gate electrode 166 as a mask, n-ion impurities are implanted into the active layer 174 to overlap the gate electrode 166 with the channel region 174C and the gate electrode 166. The non-overlapping active layer 174 is formed of the LDD region 74L.

그런 다음, 하부기판(120) 상에 포토레지스트가 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정에 의해 포토레지스트가 패터닝됨으로써 포토레지스트패턴이 형성된다. 이 포토레지스트패턴은 액티브층(174)의 소스 영역(174S) 및 드레인 영역(174D)이 노출되도록 형성된다. 이 포토레지스트패턴을 마스크로 이용하여 액 티브층(174)에 n+이온 또는 p+이온이 주입됨으로써 액티브층(174)의 소스영역(174S)과 드레인영역(174D)이 형성된다. Then, after the photoresist is entirely deposited on the lower substrate 120, the photoresist is patterned by a photolithography process using a mask to form a photoresist pattern. The photoresist pattern is formed so that the source region 174S and the drain region 174D of the active layer 174 are exposed. Using the photoresist pattern as a mask, n + ions or p + ions are implanted into the active layer 174 to form the source region 174S and the drain region 174D of the active layer 174.

n+ 이온 또는 p+이온이 주입된 액티브층(174)이 형성된 하부기판(120) 상에 SiO2 등의 절연물질이 전면 증착됨으로써 층간절연막(156)이 형성된다. 이 후 층간절연막(156)과 게이트 절연막(142)이 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 7c와 같이 소스영역(174S)과 드레인영역(174D)을 각각 노출시키는 소스 컨택홀(184S)과 드레인 컨택홀(184D)이 형성된다.An interlayer insulating film 156 is formed by depositing an insulating material such as SiO 2 on the lower substrate 120 on which the active layer 174 implanted with n + ions or p + ions is deposited. Thereafter, the interlayer insulating film 156 and the gate insulating film 142 are patterned by a photolithography process and an etching process using a mask. Accordingly, the source contact hole 184S and the drain contact hole 184D exposing the source region 174S and the drain region 174D, respectively, are formed as shown in FIG. 7C.

소스 컨택홀(184S), 드레인 컨택홀(184D)이 형성된 하부기판(120) 상에 데이터 금속층이 전면 증착된 후 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 데이터 금속층이 패터닝된다. 이에 따라, 도 7d에 도시된 바와 같이 소스 및 드레인 전극(168, 170)형성된다. 이때, 드레인 전극(170)은 게이트 전극(166)과 중첩되도록 연장 형성되며, 소스 및 드레인 전극(168, 170)은 소스 컨택홀(184S) 및 드레인 컨택홀(184D)을 통해 액티브층(174)의 소스영역(174S) 및 드레인영역(174D)과 접촉된다.After the data metal layer is entirely deposited on the lower substrate 120 on which the source contact hole 184S and the drain contact hole 184D are formed, the data metal layer is patterned by a photolithography process and an etching process using a mask. Accordingly, source and drain electrodes 168 and 170 are formed as shown in FIG. 7D. In this case, the drain electrode 170 extends to overlap the gate electrode 166, and the source and drain electrodes 168 and 170 may be formed through the source contact hole 184S and the drain contact hole 184D. Is in contact with the source region 174S and the drain region 174D.

소스 및 드레인 전극(168,170)이 형성된 하부기판(120) 상에 SiNx 등의 절연물질이 전면 증착됨으로써 보호막(148)이 형성된다.
The protective layer 148 is formed by depositing an insulating material such as SiNx on the lower substrate 120 on which the source and drain electrodes 168 and 170 are formed.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 거대 TFT 의 채널폭보다는 채널폭을 좁게 형성함으로써 셀프 히팅에 의한 구동소자의 열화를 줄일 수 있다.As described above, the liquid crystal display device and the method of manufacturing the same according to the present invention can reduce the deterioration of the driving device due to self heating by forming the channel width narrower than the channel width of the large TFT.

또한, 병렬로 연결된 다수의 TFT의 채널폭보다는 채널폭을 넓게 형성할 수 있으므로 인하여 병렬로 연결되는 다수의 TFT의 수를 줄일 수 있어 구동소자의 채널과 채널 사이에 형성되는 채널 간의 간격을 줄임으로써 구동회로부의 면적을 줄일 수 있다.In addition, since the channel width can be made wider than the channel width of the plurality of TFTs connected in parallel, the number of TFTs connected in parallel can be reduced, thereby reducing the gap between the channel of the driving element and the channel formed between the channels. The area of the driving circuit portion can be reduced.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (7)

박막 트랜지스터를 가지는 액정표시장치에 있어서, In a liquid crystal display device having a thin film transistor, 상기 박막 트랜지스터는, The thin film transistor, 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층과;An active layer comprising a channel made of polysilicon; 상기 액티브층을 덮는 게이트 절연막과;A gate insulating film covering the active layer; 상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극과;A gate electrode overlapping the channel with the gate insulating layer interposed therebetween; 상기 게이트 전극을 덮는 층간 절연막과;An interlayer insulating film covering the gate electrode; 상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극과;A source electrode connected to the active layer through a contact hole penetrating the interlayer insulating film; 상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 상부까지 연장되어 상기 게이트 전극과 중첩되는 드레인 전극을 구비하는 것을 특징으로 액정표시장치.And a drain electrode connected to the active layer through the contact hole to form a channel together with the source electrode, and extending to an upper portion of the gate to overlap the gate electrode. 제 1 항에 있어서,The method of claim 1, 상기 층간 절연막은 0.5㎛ ~ 1.0㎛의 두께로 형성되는 것을 특징으로 하는 액정표시장치.And the interlayer insulating layer has a thickness of 0.5 μm to 1.0 μm. 제 1 항에 있어서,The method of claim 1, 상기 드레인 전극이 상기 게이트 전극과 중첩되는 영역의 폭은 상기 층간 절 연막의 두께보다 넓은 것을 특징으로 하는 액정표시장치.And a width of a region where the drain electrode overlaps the gate electrode is wider than a thickness of the interlayer insulating film. 제 1 항에 있어서,The method of claim 1, 상기 액정표시장치는,The liquid crystal display device, 다수의 데이터 전극과, A plurality of data electrodes, 상기 데이터 전극과 교차하는 다수의 게이트 전극과,A plurality of gate electrodes intersecting the data electrodes; 상기 데이터 전극과 상기 게이트 전극에 의해 정의된 화소영역에 형성되는 액정셀들과; Liquid crystal cells formed in the pixel region defined by the data electrode and the gate electrode; 상기 데이터 전극에 데이터 신호를 공급하기 위한 데이터 구동회로부와; A data driving circuit unit for supplying a data signal to the data electrode; 상기 게이트 전극에 스캔 신호를 공급하기 위한 게이트 구동회로부를 구비하고; A gate driving circuit unit for supplying a scan signal to the gate electrode; 상기 데이터 구동회로와 상기 게이트 구동회로 중 적어도 어느 하나는 다수의 상기 박막 트랜지스터가 병렬 조합된 CMOS 회로를 구비하는 것을 특징으로 하는 액정표시장치.At least one of the data driving circuit and the gate driving circuit includes a CMOS circuit in which a plurality of the thin film transistors are combined in parallel. 폴리 실리콘으로 이루어진 채널을 포함하는 액티브층을 형성하는 단계와;Forming an active layer comprising a channel made of polysilicon; 상기 액티브층을 덮는 게이트 절연막을 형성하는 단계와;Forming a gate insulating film covering the active layer; 상기 게이트 절연막을 사이에 두고 상기 채널과 중첩되는 게이트 전극을 형성하는 단계와;Forming a gate electrode overlapping the channel with the gate insulating layer interposed therebetween; 상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계와;Forming an interlayer insulating film covering the gate electrode; 상기 층간 절연막을 관통하는 컨택홀을 통해 상기 액티브층과 접속되는 소스 전극을 형성하는 단계와;Forming a source electrode connected to the active layer through a contact hole penetrating the interlayer insulating film; 상기 컨택홀을 통해 상기 액티브층과 접속되어 상기 소스 전극과 함께 채널을 형성함과 아울러 상기 게이트 전극 상부까지 연장되어 상기 게이트 전극과 부분적으로 중첩되는 드레인 전극 형성하는 단계를 포함하는 것을 특징으로 액정표시장치의 제조방법.Forming a drain electrode connected to the active layer through the contact hole and forming a channel together with the source electrode, and extending to an upper portion of the gate electrode to partially overlap the gate electrode. Method of manufacturing the device. 제 5 항에 있어서,The method of claim 5, 상기 층간 절연막은 0.5㎛ ~ 1.0㎛의 두께로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.The interlayer insulating film is a manufacturing method of the liquid crystal display device, characterized in that formed in a thickness of 0.5㎛ ~ 1.0㎛. 제 5 항에 있어서,The method of claim 5, 상기 드레인 전극이 상기 게이트 전극과 중첩되는 영역의 폭은 상기 층간 절연막의 두께보다 The width of the region where the drain electrode overlaps the gate electrode is larger than the thickness of the interlayer insulating film. 넓은 것을 특징으로 하는 액정표시장치의 제조방법.A method of manufacturing a liquid crystal display device, characterized in that it is wide.
KR1020040097694A 2004-11-25 2004-11-25 Liquid crystal display and fabricating method thereof KR101074962B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097694A KR101074962B1 (en) 2004-11-25 2004-11-25 Liquid crystal display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097694A KR101074962B1 (en) 2004-11-25 2004-11-25 Liquid crystal display and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20060058794A KR20060058794A (en) 2006-06-01
KR101074962B1 true KR101074962B1 (en) 2011-10-18

Family

ID=37156173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097694A KR101074962B1 (en) 2004-11-25 2004-11-25 Liquid crystal display and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101074962B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101996038B1 (en) * 2012-08-31 2019-07-03 엘지디스플레이 주식회사 Flat panel display device
KR102049740B1 (en) * 2012-12-13 2019-11-28 엘지디스플레이 주식회사 Liquid crystal display device and method of fabricating the same
KR20200111873A (en) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
KR20060058794A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
US20160307937A1 (en) Thin-film transistor, array substrate and display apparatus
US7550308B2 (en) Transistor and display and method of driving the same
JP2010003910A (en) Display element
JP2008020660A (en) Liquid crystal display
US7755709B2 (en) Liquid crystal display device having dummy contact holes and fabrication method thereof
KR100675626B1 (en) Tft-lcd
KR101182311B1 (en) Liquid crystal display panel and fabricating method thereof
US20110186848A1 (en) Semiconductor device and display device
KR100877479B1 (en) Liquid crystal display panel and fabricating method thereof
KR101074962B1 (en) Liquid crystal display and fabricating method thereof
KR101494205B1 (en) Display substrate, method for manufacturing the display substrate and display apparatus having the display substrate
JP2008311545A (en) Display device
US6274886B1 (en) Thin-film-transistor-array substrate and liquid-crystal display device
US9035299B2 (en) Semiconductor device and method for producing same
KR101136296B1 (en) Thin Film Transistor Of Poly Silicon Type, Thin Film Transistor Substrate Having Thereof, And Method of Fabricating The Same
KR100580553B1 (en) Liquid crystal display device and method of fabricating the same
KR100640051B1 (en) Liquid crystal display device and method of fabricating the same
KR20060128271A (en) A substrate for lcd and method of fabrication thereof
KR20050050240A (en) Liquid crystal display device and method of fabricating the same
KR100959989B1 (en) Liquid crystal display panel and fabricating method thereof
KR101001430B1 (en) Thin film transistor and fabricating method thereof
KR100929666B1 (en) Liquid Crystal Display and Manufacturing Method Thereof
KR101147266B1 (en) Thin Film Transistor of Poly-type And Method of Fabricating The Same
KR101066485B1 (en) Circuit Element for Liquid Crystal Display Device
KR20060121480A (en) Liquid crystal display and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 9