KR101068466B1 - Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method - Google Patents
Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method Download PDFInfo
- Publication number
- KR101068466B1 KR101068466B1 KR1020090068528A KR20090068528A KR101068466B1 KR 101068466 B1 KR101068466 B1 KR 101068466B1 KR 1020090068528 A KR1020090068528 A KR 1020090068528A KR 20090068528 A KR20090068528 A KR 20090068528A KR 101068466 B1 KR101068466 B1 KR 101068466B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- metal plate
- metal
- unit
- adhesive
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
이 발명의 적층용 단위 기판은, 금속판의 상면에 다수의 홈을 가공하는 단계와, 다수의 홈이 형성된 표면에 절연성을 갖는 감광성 물질을 도포하되 다수의 홈 내에 채워 절연부를 형성하고 금속판의 표면을 코팅해 감광층을 형성하는 단계와, 감광층에 다수의 구멍을 가공한 후, 다수의 구멍에 금속판과 접촉하는 다수의 금속 범프를 형성하는 단계와, 다수의 금속 범프의 높이를 평탄화하는 단계, 및 감광층의 일부 또는 전체를 제거해 다수의 금속 범프를 금속판의 상면으로 돌출시키는 단계를 통해 제조한다. 또한, 이 발명의 다층 기판은, 기재의 상면에 적층용 단위 기판을 순차적으로 적층하되, 적층과정에서 금속판의 일부분을 제거하여 회로선을 노출시키면서 적층하거나 적층 전에 회로선을 노출시킨 상태에서 적층하여 제조하므로, 생산성을 향상시키고 적층된 기판의 평편도를 높여 정밀도와 집적도를 향상시키는 장점이 있다.In the stacking unit substrate of the present invention, a plurality of grooves are processed on an upper surface of the metal plate, and an insulating photosensitive material is coated on a surface where the plurality of grooves are formed, and the insulating unit is filled in the plurality of grooves to form an insulating portion, and the surface of the metal plate is formed. Coating to form a photosensitive layer, processing a plurality of holes in the photosensitive layer, forming a plurality of metal bumps in contact with the metal plate in the plurality of holes, and flattening the heights of the plurality of metal bumps, And removing some or all of the photosensitive layer to protrude a plurality of metal bumps to the upper surface of the metal plate. In addition, in the multilayer substrate of the present invention, the lamination unit substrates are sequentially stacked on the upper surface of the substrate, and a part of the metal plate is removed in the lamination process, and the laminated circuit board is exposed while the circuit lines are exposed, or the circuit boards are exposed while the circuit lines are exposed. Since manufacturing, there is an advantage of improving the productivity and the degree of flatness of the laminated substrate to improve the accuracy and integration.
단위 기판, 다층 기판, 비아, 금속 범프, 회로선 Unit Board, Multilayer Board, Via, Metal Bump, Circuit Line
Description
이 발명은 전자 기기에 사용되는 다층 기판을 구성하는 적층용 단위 기판 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 전도성 금속판의 상면에 다수의 홈을 형성하고 그 내부에 절연물질을 채워 절연부를 구성하고 금속판의 표면에 비아(via)의 역할을 하는 다수의 금속 범프(bump)를 가공해 구성하는 적층용 단위 기판 및 그 제조방법에 관한 것이다. 또한, 이 발명은 기재의 상면에 상기의 적층용 단위 기판을 순차적으로 적층하되 금속 범프를 통해 비아(via)를 형성하도록 구성하는 다층 기판 및 그 제조방법에 관한 것이기도 하다.The present invention relates to a laminated unit substrate constituting a multilayer substrate used in electronic devices and a method of manufacturing the same, and more particularly, to form a plurality of grooves in the upper surface of the conductive metal plate and to fill the insulating material therein to constitute an insulating portion The present invention relates to a lamination unit substrate and a method of manufacturing the same, which are formed by processing a plurality of metal bumps serving as vias on a surface of a metal plate. In addition, the present invention also relates to a multi-layered substrate and a method of manufacturing the same, which are configured to sequentially stack the above-mentioned unit substrates for stacking on a top surface of a substrate, and to form vias through metal bumps.
다층 기판은 전자부품을 실장하고 부품 사이를 전기적으로 연결시키는 역할을 하는 것으로서, 전자제품의 소형화와 고기능화 추세에 따라 다층 기판을 구성하는 기판의 층수가 증가하고 있다. 다층 기판의 비아는 적층된 다수의 기판을 전기 적으로 연결하기 위해 기판을 관통하는 구멍에 전도성 물질을 채운 구조로서, 다층 기판의 집적 밀도를 높이기 위해 직경 100㎛ 이하인 마이크로 비아(micro-via)가 사용되고 있다.The multilayer board serves to mount electronic components and electrically connect between the components, and the number of layers constituting the multilayer board is increasing according to the trend of miniaturization and high functionality of electronic products. The via of the multilayer board is a structure filled with a conductive material in a hole penetrating through the board to electrically connect a plurality of stacked substrates.A micro-via having a diameter of 100 μm or less is used to increase the integration density of the multilayer board. It is used.
다층 기판의 중요한 요소인 비아를 가공하기 위한 공정은 연구논문(Lau 등, "An Overview of Microvia Technology", Circuit World, 2000, pp.22-32)에 상세하게 기술되어 있다. 다층 기판의 비아를 가공하기 위해 일반적으로 사용되는 방법은, 회로선이 가공된 기판을 적층하고, 레이저나 기계적인 드릴을 이용하여 관통 구멍을 가공하고, 관통 구멍의 내부에 전도성 물질을 채우는 방법을 많이 사용하고 있다. 그러나 기존의 방법은 기판을 적층한 후에 비아를 가공하기 때문에 가공 정밀도와 생산성이 감소하는 단점이 있다.The process for processing vias, an important component of a multilayer substrate, is described in detail in a research paper (Lau et al., "An Overview of Microvia Technology", Circuit World, 2000, pp. 22-32). Commonly used methods for processing vias of multilayer substrates include laminating substrates processed with circuit lines, processing through holes using a laser or a mechanical drill, and filling conductive materials inside the through holes. I use it a lot. However, the conventional method has a disadvantage in that processing precision and productivity are reduced because the via is processed after the substrate is laminated.
또한, 종래에는 비아를 효율적으로 가공하기 위해 B2it(Buried Bump Interconnection Technology) 방법이나 NMBI(Neo-Manhattan Bump Interconnection) 방법이 사용되고 있다. B2it 방법은 연구논문(Goto 등, "High-Density Printed Circuit Board Using B2it Technology", IEEE Trans. on Advanced Packaging, 2000, pp.447-451)에 기술되어 있다. In addition, in order to efficiently process vias, a B 2 it (Buried Bump Interconnection Technology) method or a NMBI (Neo-Manhattan Bump Interconnection) method is used. The B 2 it method is described in a research paper (Goto et al., "High-Density Printed Circuit Board Using B 2 it Technology", IEEE Trans.on Advanced Packaging, 2000, pp. 447-451).
B2it 방법은 원추형의 전도성 페이스트를 금속 기판에 형성하여 비아로 사용한다. 즉, 원추형 비아가 형성된 금속 기판의 표면에 접착제를 도포하여 적층하고, 외부에 노출된 금속 기판의 하면에 리소그래피와 에칭공정을 이용해 회로선을 가공함으로써 다층 기판을 제조한다.The B 2 it method forms a conical conductive paste on a metal substrate and uses it as a via. That is, a multilayer substrate is manufactured by applying an adhesive to the surface of a metal substrate on which conical vias are formed and laminating the same, and processing a circuit line on the lower surface of the exposed metal substrate using lithography and etching processes.
NMBI 방법은 Lau의 연구논문에 기술되어 있다. NMBI 방법은 구리판에 리소그래피와 에칭공정 또는 도금공정을 이용해 구리 범프를 형성하고, 접착제를 이용해 기판을 적층하여 비아를 형성하며, 외부에 노출된 금속 기판의 후면에 리소그래피와 에칭공정을 이용해 회로선을 가공하도록 구성되어 있다.The NMBI method is described in Lau's paper. The NMBI method uses copper lithography and etching processes or plating processes to form copper bumps, stacks substrates using adhesives to form vias, and uses lithography and etching processes on the back of the exposed metal substrates. It is configured to process.
그러나 상기의 B2it 방법과 NMBI 방법은 비아에 해당하는 범프를 미리 가공하기 때문에, 기존의 적층 후에 비아를 가공하는 방법에 비해 비아 가공시간을 단축할 수 있지만, 기판을 적층한 후에 회로선을 가공해야 하므로 생산성이 감소하는 단점이 있다.However, since the B 2 it method and the NMBI method process the bumps corresponding to the vias in advance, the via processing time can be shortened compared to the method of processing vias after the conventional lamination. There is a disadvantage in that productivity is reduced because it must be processed.
또한, 국내 특허출원 제2004-0086721호(발명의 명칭 : 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법)에는 금형을 이용하여 기판에 비아에 해당하는 구멍을 임프린트(implant)법을 이용해 가공하는 기판 제조방법에 대해 개시되어 있다. 그런데, 상기의 기술에 사용하는 임프린트 공정은 대면적 기판의 제조에 적용하기 어렵다는 단점이 있다.In addition, Korean Patent Application No. 2004-0086721 (name of the invention: a method of manufacturing a high-resolution printed circuit board using the imprint method) has a substrate for processing a hole corresponding to a via in a substrate using a mold using an imprint method. A manufacturing method is disclosed. However, the imprint process used in the above technique has a disadvantage in that it is difficult to apply to the manufacture of a large area substrate.
따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 전도성 금속판의 상면에 다수의 홈을 형성하고 그 내부에 절연물질을 채워 절연부를 구성하고 금속판의 표면에 비아(via)의 역할을 하는 다수의 금속 범프(bump)를 가공함에 있어서, 리소그래피 및 에칭공정과 도금공정으로 간단하게 형성할 수 있으므로 생산성을 향상시킬 수 있는 적층용 단위 기판 및 그 제조방법을 제공하는 데 그 목적이 있다.Therefore, the present invention has been made to solve the problems of the prior art as described above, forming a plurality of grooves on the upper surface of the conductive metal plate and filling the insulating material therein to form an insulating portion and vias on the surface of the metal plate. In the processing of a large number of metal bumps (), which can be easily formed by lithography and etching processes and plating processes, there is provided a lamination unit substrate and a method of manufacturing the same which can improve productivity. There is a purpose.
또한, 이 발명은 기재의 상면에 상기의 적층용 단위 기판을 순차적으로 적층하되, 적층과정에서 금속판의 일부분을 제거하여 회로선을 노출시키면서 적층하거나 적층 전에 회로선을 노출시킨 상태에서 적층하여 제조함으로써, 생산성을 향상시키고 적층된 기판의 평편도를 높여 정밀도와 집적도를 향상시키는 다층 기판 및 그 제조방법을 제공하는 데 다른 목적이 있다.In addition, the present invention by sequentially laminating the above-mentioned laminated unit substrate on the upper surface of the substrate, by removing a portion of the metal plate in the lamination process by laminating while exposing the circuit line or by laminating in a state in which the circuit line is exposed before lamination Another object of the present invention is to provide a multilayer substrate and a method of manufacturing the same, which improve productivity and improve flatness of the laminated substrate to improve precision and integration.
이 발명의 적층용 단위 기판의 제조방법은, 금속판의 상면에 다수의 홈을 가공하는 단계와, 다수의 홈이 형성된 표면에 절연성을 갖는 감광성 물질을 도포하되 다수의 홈 내에 채워 절연부를 형성하고 금속판의 표면을 코팅해 감광층을 형성하는 단계와, 감광층에 다수의 구멍을 가공한 후, 다수의 구멍에 금속판과 접촉하는 다수의 금속 범프를 형성하는 단계와, 다수의 금속 범프의 높이를 평탄화하는 단계, 및 감광층의 일부 또는 전체를 제거해 다수의 금속 범프를 금속판의 상면으로 돌출시키는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a unit substrate for lamination according to the present invention, a plurality of grooves are processed on an upper surface of a metal plate, and an insulating photosensitive material is coated on a surface on which a plurality of grooves are formed, and filled in a plurality of grooves to form an insulating portion. Forming a photosensitive layer by coating a surface of the substrate, processing a plurality of holes in the photosensitive layer, and then forming a plurality of metal bumps in contact with the metal plate in the plurality of holes, and planarizing the heights of the plurality of metal bumps. And removing some or all of the photosensitive layer to protrude a plurality of metal bumps to the top surface of the metal plate.
이 발명의 적층용 단위 기판은, 상기와 같은 제조방법에 의해 제조된 것을 특징으로 한다. The unit substrate for lamination of this invention is manufactured by the above manufacturing method. It is characterized by the above-mentioned.
이 발명의 다층 기판의 제조방법은, 기재의 상면 또는 청구항 1에 기재된 제조방법에 의해 제조된 단위 기판 중에서 다수의 금속 범프가 위치하는 표면에 제1 접착제를 도포한 후, 기재의 상면에 단위 기판을 정렬한 상태에서 압력을 가하고 열을 가해 제1 접착제를 경화시켜, 기재의 상면에 단위 기판을 접합하는 제1 단계와, 단위 기판의 금속판의 절단선을 따라 절단해 절연부와 절연부 사이의 회로선을 단위 기판의 상면으로 각각 노출시키는 제2 단계와, 단위 기판의 절연부 및 회로선의 상부 또는 다른 단위 기판 중에서 다수의 금속 범프가 위치하는 표면에 제2 접착제를 도포한 후, 다른 단위 기판의 금속 범프가 하부에 위치하는 회로선에 접촉하도록 정렬한 상태에서 압력을 가하고 열을 가해 제2 접착제를 경화시켜, 단위 기판의 상면에 다른 단위 기판을 접합하는 제3 단계를 포함하는 것을 특징으로 한다. In the method for producing a multilayer substrate of the present invention, the first substrate is applied to the upper surface of the substrate or the surface of the unit substrate manufactured by the manufacturing method according to claim 1 on which the plurality of metal bumps are located, and then the upper surface of the substrate. , The first step of bonding the unit substrate to the upper surface of the substrate by applying pressure and applying heat to cure the first adhesive, and cutting along the cutting line of the metal plate of the unit substrate, A second step of exposing the circuit lines to the upper surface of the unit substrate, and applying a second adhesive to the surface of the insulating portion of the unit substrate and the upper part of the circuit line or to a plurality of metal bumps among other unit substrates, and then the other unit substrate. The second bump is cured by applying pressure and applying heat in a state where the metal bumps of the metal bumps are in contact with the circuit line located at the lower portion thereof. In that it comprises a third step of bonding the plate is characterized.
또한, 이 발명의 다층 기판의 제조방법은, 기재의 상면 또는 청구항 2에 기재된 제조방법에 의해 제조된 단위 기판의 표면에 접착제를 각각 도포한 후, 제일 하단에 기재를 위치시키고 그 상단에 원하는 층수의 단위 기판을 순차적으로 적층한 상태에서 압력을 가하고 열을 가해 접착제를 경화시켜 한번에 제조하는 것을 특징으로 한다. Moreover, in the manufacturing method of the multilayer board | substrate of this invention, after apply | coating an adhesive agent to the upper surface of a base material or the surface of the unit board | substrate manufactured by the manufacturing method of Claim 2, respectively, a base material is located in the bottom and the desired number of layers on the top. It is characterized in that the adhesive is cured by applying pressure and heat in a state in which the unit substrates are sequentially laminated to manufacture at once.
이 발명의 다층 기판은, 상기와 같은 제조방법에 의해 제조된 것을 특징으로 한다. The multilayer substrate of this invention was manufactured by the above manufacturing method, It is characterized by the above-mentioned.
이 발명은 전도성 금속판의 상면에 다수의 홈을 형성하고 그 내부에 절연물 질을 채워 절연부를 구성하고 금속판의 표면에 비아의 역할을 하는 다수의 금속 범프를 가공함에 있어서, 리소그래피 및 에칭공정과 도금공정으로 간단하게 형성할 수 있으므로 생산성을 향상시킬 수 있는 장점이 있다. In the present invention, a plurality of grooves are formed on the top surface of a conductive metal plate, and an insulating material is filled in the inside of the conductive metal plate to form an insulation portion, and a lithography and etching process and a plating process are performed in processing a plurality of metal bumps serving as vias on the surface of the metal plate. Since it can be simply formed, there is an advantage to improve the productivity.
또한, 이 발명은 기재의 상면에 적층용 단위 기판을 순차적으로 적층하되, 적층과정에서 금속판의 일부분을 제거하여 회로선을 노출시키면서 적층하거나 적층 전에 회로선을 노출시킨 상태에서 적층하여 제조하므로, 생산성을 향상시키고 적층된 기판의 평편도를 높여 정밀도와 집적도를 향상시키는 장점이 있다. 특히, 회로선을 노출시킨 상태의 적층용 단위 기판을 이용할 경우에는, 원하는 층수의 적층용 단위 기판을 한번에 적층한 상태에서 다층 기판을 제조할 수 있으므로 생산성을 더욱 향상시킬 수가 있다. In addition, the present invention is sequentially laminated on the upper surface of the substrate, but the stacking while removing the part of the metal plate in the lamination process while the circuit line is exposed or manufactured by laminating in a state in which the circuit line is exposed before lamination, productivity This improves the accuracy and the degree of integration by increasing the flatness of the laminated substrate. In particular, in the case of using the lamination unit substrate in a state where the circuit line is exposed, the multilayer substrate can be produced in a state where the lamination unit substrates having the desired number of layers are laminated at a time, so that the productivity can be further improved.
또한, 이 발명은 금속판에 다수의 홈을 가공함에 있어서, 금속판을 관통하지 않도록 다수의 홈을 가공해 금속판이 연속적으로 연결된 형태를 가지므로, 가공 및 적층과정에서 발생할 수 있는 변형을 최소화할 수 있어 대형 기판에도 적용이 가능하다. In addition, in the present invention, in processing a plurality of grooves in the metal plate, by processing a plurality of grooves so as not to penetrate the metal plate has a form that the metal plate is continuously connected, it is possible to minimize the deformation that can occur during the machining and lamination process It can also be applied to large substrates.
아래에서, 이 발명에 따른 적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법의 양호한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of a unit substrate for lamination and a method for manufacturing the same according to the present invention, a multilayer substrate using the unit substrate and a method for manufacturing the same will be described in detail.
도 1은 이 발명의 한 실시예에 따른 적층용 단위 기판의 제조과정을 나타낸 흐름도이다. 도 1에 나타낸 바와 같이, 적층용 단위 기판을 제조하기 위한, 첫번째 단계는 전도성 금속판(100)에 일정 깊이의 다수의 홈(110)을 가공하는 단계이다. 여기서, 홈(110)의 깊이는 금속판(100)의 두께보다 작은 것이 바람직하다. 따라서, 다수의 홈(110) 사이에는 금속판(100)과 일체로 형성되어 후속공정에 의해 회로선(120)의 역할을 담당할 부분이 형성된다. 상기의 홈(110)은 레이저 또는 리소그래피와 에칭공정을 이용해 가공할 수 있다.1 is a flowchart illustrating a manufacturing process of a unit substrate for stacking according to an exemplary embodiment of the present invention. As shown in FIG. 1, the first step for manufacturing a unit substrate for stacking is processing a plurality of
두번째 단계는 다층 기판으로 구성할 경우에 비아의 역할을 하는 다수의 금속 범프(130)를 금속판(100)에 가공하는 단계이다. 먼저, 금속판(100) 중에서 홈(110)이 형성된 표면에 절연성을 갖는 감광성 물질(140)을 코팅한다. 그러면, 절연성을 갖는 감광성 물질(140)은 홈(110)에 채워질 뿐만 아니라 금속판(100)의 표면에 균일한 두께로 코팅된다. 이때, 홈(110)에 채워진 물질(140)은 회로선(120)의 가공시 회로선(120) 사이를 전기적으로 절연시키고 회로선(120)의 변형을 방지하는 절연부의 역할을 한다. 그리고, 금속판(100) 표면에 코팅된 물질(140)은 후속공정을 위한 감광층의 역할을 한다. The second step is to process a plurality of
그런 다음, 리소그래피와 에칭공정으로 감광층에 다수의 구멍을 가공한 후, 도금공정으로 다수의 구멍에 금속 범프(130)를 각각 형성한다. 이때, 회로선(120)의 상부에 구멍을 각각 형성함으로써, 회로선(120)의 상면에 금속 범프(130)가 각각 형성된다. Then, after processing a plurality of holes in the photosensitive layer by lithography and etching,
세번째 단계는 금속판(100)의 상부에 형성된 다수의 금속 범프(130)의 높이를 평탄화시키는 단계이다. 이 단계에서는 그라인딩이나 폴리싱 공정을 포함한 기 계적인 가공공정을 이용해 다수의 금속 범프(130)의 높이가 균일하도록 가공한다. 균일한 높이의 금속 범프(130)는 다층 기판을 구성하기 위해 금속판(100)을 상하로 적층할 때에 균일하게 밀착된 비아를 형성하는 장점이 있다.The third step is to planarize the heights of the plurality of
네번째 단계는 다수의 금속 범프(130)를 감광층의 상면으로 돌출시키는 단계로서, 에칭공정을 이용해 금속판(100)의 표면에 위치하는 감광층의 일부 또는 전체를 제거함으로써, 다수의 금속 범프(130)를 금속판(100)의 상면으로 돌출시킨다. 이때, 홈(110)에 채워진 절연부는 제거하지 않는다. 이렇게 함으로써, 이 실시예에 따른 1차적인 단위 기판(100A)이 형성된다.The fourth step is a step of protruding the plurality of
따라서, 이 실시예에 따른 1차적인 단위 기판(100A)은, 표면으로 돌출되는 다수의 회로선(120)을 갖는 금속판(100)과, 다수의 회로선(120) 사이에 형성된 홈에 절연물질이 각각 채워져 형성된 다수의 절연부(160), 및 다수의 회로선(120)의 상면에 각각 돌출되어 형성된 다수의 금속 범프(130)로 구성된다.Accordingly, the
다섯번째 단계는 금속판(100)의 하면으로부터 일정 두께까지 제거하는 단계이다. 이때, 금속판(100)의 절단선(150)을 따라 절단함으로써, 감광층(140)이 금속판(100)의 하면으로 노출될 정도의 두께까지 제거한다. 이렇게 함으로써, 감광층(140)의 사이에 회로선(120)을 각각 갖는 이 실시예에 따른 최종적인 단위 기판(100B)이 형성된다.The fifth step is to remove to the predetermined thickness from the lower surface of the metal plate (100). At this time, by cutting along the
따라서, 이 실시예에 따른 최종적인 단위 기판(100B)은, 다수의 회로선(120)과, 다수의 회로선(120) 사이에 절연물질이 각각 채워져 다수의 회로선(120)과 일체화 된 다수의 절연부(160), 및 다수의 회로선(120)의 상면에 각각 돌출되어 형성 된 다수의 금속 범프(130)로 구성된다.Therefore, the
도 2는 도 1에 도시된 1차적인 적층용 단위 기판을 이용하여 다층 기판을 제조하는 과정을 나타낸 흐름도이다.FIG. 2 is a flowchart illustrating a process of manufacturing a multilayer substrate using the first stacked unit substrate illustrated in FIG. 1.
도 1 및 도 2에 도시된 바와 같이, 1차적인 적층용 단위 기판을 이용하여 다층 기판(200)을 제조하기 위한, 첫번째 단계에서는, 기재(210)의 상면 및/또는 단위 기판(100A) 중에서 다수의 금속 범프(130)가 위치하는 표면에 제1 접착제(220)를 도포한 후, 기재(210)의 상면에 단위 기판(100A)을 정렬한 상태에서 압력을 가하고 열을 가해 제1 접착제(220)를 경화시킴으로써, 기재(210)의 상면에 단위 기판(100A)을 접합한다. 이때, 초음파를 더 인가해 제1 접착제(220)의 경화를 촉진시킬 수도 있다. 1 and 2, in the first step for manufacturing the
두번째 단계에서는, 단위 기판(100A)의 금속판(100)의 절단선(150)을 따라 절단함으로써, 절연부(160) 및 회로선(120)을 단위 기판(100A)의 상면으로 각각 노출시켜, 절연부(160)의 사이에 회로선(120)을 각각 갖도록 한다. 이때, 금속판(100)은 그라인딩이나 폴리싱과 같은 기계적인 가공 방법을 사용해 절단선(150)을 따라 절단되어 그 두께가 얇아지게 된다.In the second step, by cutting along the
세번째 단계에서는, 단위 기판(100A)의 절연부(160) 및 회로선(120)의 상부 및/또는 다른 단위 기판(100A') 중에서 다수의 금속 범프(130)가 위치하는 표면에 제2 접착제(230)를 도포한 후, 다른 단위 기판(100A')의 금속 범프(130)가 하부에 위치하는 회로선(120)에 접촉하도록 정렬한 상태에서 압력을 가하고 열을 가해 제2 접착제(230)를 경화시킴으로써, 단위 기판(100A)의 상면에 다른 단위 기판(100A')을 접합한다. 이때, 초음파를 더 인가해 제2 접착제(230)의 경화를 촉진시킬 수도 있다. 따라서, 상하 간의 회로선(120)은 금속 범프(130)를 매개체로 전기적으로 접속되어 기재(210)와 연결되고, 그 이외의 부분은 절연된다.In the third step, the second adhesive (on the surface where the plurality of
금속 범프(130)를 하부에 위치하는 회로선(120)에 접합함에 있어서는, 금속 범프(130)의 재질에 따라 접합형식이 달라진다. 예를 들어, 금속 범프(130)의 재질이 주석이나 솔더 등의 저융점 금속인 경우에는 금속 범프가 용융되어 회로선(120)과 금속 결합형식으로 접합되고, 금속 범프(130)의 재질이 구리 또는 구리 합금 등과 같이 고융점 금속인 경우에는 고상 접합부의 방식으로 접합된다. 또한, 금속 범프(130)를 구성함에 있어서는 고융점 금속재질인 구리 또는 구리 합금 등으로 금속 범프를 구성하되 그 끝부분에 저융점 금속인 주석이나 솔더 등으로 코팅하여 저온에서 접합부를 형성하도록 구성할 수도 있다.In joining the metal bumps 130 to the
네 번째 단계에서는, 다른 단위 기판(100A')의 금속판(100)의 절단선(150)을 따라 절단함으로써, 절연부(160) 및 회로선(120)을 다른 단위 기판(100A')의 상면으로 각각 노출시켜, 절연부(160)의 사이에 회로선(120)을 각각 갖도록 한다.In the fourth step, the
상기와 같은 세 번째 및 네 번째 단계를 반복하여 원하는 층수의 다층 기판(200)을 제작할 수 있다.By repeating the third and fourth steps as described above, the
도 2의 제조과정을 통해 다층 기판(200)을 제조할 경우에는 금속판(100)을 두께 방향으로 제거함으로써 회로선(120)을 가공하기 때문에 공정이 단순해 생산성을 향상시킬 수 있고, 또한 적층된 단위 기판(100A, 100A')의 평편도가 보장되기 때문에 정밀한 적층이 가능하다는 장점이 있다.When manufacturing the
도 3은 도 1에 도시된 최종적인 적층용 단위 기판을 이용하여 다층 기판을 제조하는 과정을 나타낸 흐름도이다. FIG. 3 is a flowchart illustrating a process of manufacturing a multilayer substrate using the final unit substrate for lamination shown in FIG. 1.
도 1 및 도 3에 도시된 바와 같이, 최종적인 적층용 단위 기판을 이용하여 다층 기판(300)을 제조함에 있어서는, 기재(310)의 상면 및/또는 단위 기판(100B)의 상하면에 접착제(320)를 각각 도포한 후, 제일 하단에 기재(310)를 위치시키고 그 상단에 원하는 층수의 단위 기판(100B)을 순차적으로 적층한 상태에서 압력을 가하고 열을 가해 접착제(320)를 경화시킴으로써, 원하는 층수의 다층 기판(300)을 한번에 제작할 수 있다. 도 3의 제조방법을 이용할 경우에는 원하는 층수의 다층 기판(300)을 한번에 제작할 수 있으므로 생산성을 향상시킬 수 있는 장점이 있다.As shown in FIGS. 1 and 3, in manufacturing the
이상에서 이 발명의 적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법에 대한 기술사항을 첨부도면과 함께 서술하였지만, 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다. In the above description of the laminated unit substrate of the present invention and its manufacturing method, and the technical details of the multi-layered substrate using the unit substrate and the method of manufacturing the same with the accompanying drawings, this is illustratively described the best embodiment of the present invention It does not limit this invention.
또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다. In addition, it is obvious that any person skilled in the art can make various modifications and imitations within the scope of the appended claims without departing from the scope of the technical idea of the present invention.
도 1은 이 발명의 한 실시예에 따른 적층용 단위 기판의 제조과정을 나타낸 흐름도이고, 1 is a flowchart illustrating a manufacturing process of a unit substrate for stacking according to an embodiment of the present invention.
도 2는 도 1에 도시된 1차적인 적층용 단위 기판을 이용하여 다층 기판을 제조하는 과정을 나타낸 흐름도이며, FIG. 2 is a flowchart illustrating a process of manufacturing a multi-layer substrate using the first stacked unit substrate illustrated in FIG. 1.
도 3은 도 1에 도시된 최종적인 적층용 단위 기판을 이용하여 다층 기판을 제조하는 과정을 나타낸 흐름도이다.FIG. 3 is a flowchart illustrating a process of manufacturing a multilayer substrate using the final unit substrate for lamination shown in FIG. 1.
♠ 도면의 주요부분에 대한 부호의 설명 ♠ ♠ Explanation of symbols on the main parts of the drawing ♠
100 : 금속판 110 : 홈100: metal plate 110: groove
120 : 회로선 130 : 금속 범프120: circuit line 130: metal bump
140 : 감광성 물질 150 : 절단선140: photosensitive material 150: cutting line
160 : 절연부160: insulation
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090068528A KR101068466B1 (en) | 2009-07-27 | 2009-07-27 | Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090068528A KR101068466B1 (en) | 2009-07-27 | 2009-07-27 | Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110011067A KR20110011067A (en) | 2011-02-08 |
KR101068466B1 true KR101068466B1 (en) | 2011-09-28 |
Family
ID=43771332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090068528A KR101068466B1 (en) | 2009-07-27 | 2009-07-27 | Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101068466B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101048253B1 (en) * | 2011-02-24 | 2011-07-08 | 안복만 | Manufacturing method of metal pcb with plating line and metal pcb manufactured by the method |
KR20120124319A (en) * | 2011-05-03 | 2012-11-13 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
KR101356984B1 (en) * | 2012-02-23 | 2014-02-03 | 주식회사 이피지 | Method for manufacturing metal line of fpcb |
KR102487677B1 (en) * | 2022-07-26 | 2023-01-13 | 주식회사 은혜기업 | Insulation composite composed of metal and resin |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005328101A (en) | 2001-03-28 | 2005-11-24 | North:Kk | Method for producing multilayer wiring board, and metal sheet for forming wiring board |
KR100728754B1 (en) | 2006-04-11 | 2007-06-19 | 삼성전기주식회사 | Printed circuit board using bump and method for manufacturing thereof |
KR100734244B1 (en) | 2006-05-29 | 2007-07-02 | 전자부품연구원 | Multilayer printed circuit board and fabricating method thereof |
KR100734234B1 (en) * | 2006-05-29 | 2007-07-02 | 전자부품연구원 | Multilayer printed circuit board and fabricating method thereof |
-
2009
- 2009-07-27 KR KR1020090068528A patent/KR101068466B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005328101A (en) | 2001-03-28 | 2005-11-24 | North:Kk | Method for producing multilayer wiring board, and metal sheet for forming wiring board |
KR100728754B1 (en) | 2006-04-11 | 2007-06-19 | 삼성전기주식회사 | Printed circuit board using bump and method for manufacturing thereof |
KR100734244B1 (en) | 2006-05-29 | 2007-07-02 | 전자부품연구원 | Multilayer printed circuit board and fabricating method thereof |
KR100734234B1 (en) * | 2006-05-29 | 2007-07-02 | 전자부품연구원 | Multilayer printed circuit board and fabricating method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20110011067A (en) | 2011-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5826532B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI387409B (en) | Printed wiring board having a built-in semiconductor device and production process thereof | |
JP4434315B2 (en) | Manufacturing method of multilayer wiring board | |
KR101116712B1 (en) | Laminated wiring board and method for manufacturing the same | |
KR102032171B1 (en) | Electronic component built-in substrate and method of manufacturing the same | |
TWI555451B (en) | Circuit board, production method of circuit board, and electronic equipment | |
JP2004247706A (en) | Electronic component packaging structure and manufacturing method therefor | |
JP5289832B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US7839650B2 (en) | Circuit board structure having embedded capacitor and fabrication method thereof | |
US8042724B2 (en) | Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate | |
TW201424501A (en) | Package structure and method for manufacturing same | |
KR101068466B1 (en) | Fabrication method of laminating unit board and multi-layer board using the same and its fabrication method | |
JP2008263188A (en) | Circuit substrate manufacturing method | |
JP2015076599A (en) | Electronic component built-in printed circuit board and manufacturing method of the same | |
JP2014022715A (en) | Coreless substrate and method of manufacturing the same | |
US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
US20160338193A1 (en) | Multilayer board and method of manufacturing multilayer board | |
KR101205464B1 (en) | Method for manufacturing a printed circuit board | |
JP3891766B2 (en) | Multilayer flexible wiring board manufacturing method and multilayer flexible wiring board manufactured thereby | |
KR20060070930A (en) | Method for manufacturing package substrate | |
TW201412218A (en) | Method for manufacturing substrate with built-in component and substrate with built-in component using same | |
JP7535463B2 (en) | Substrate with embedded components and method for manufacturing the same | |
JPH0360097A (en) | Manufacture of multilayer printed circuit board | |
JP2010056126A (en) | Method for manufacturing wiring substrate | |
JP2010283268A (en) | Method for manufacturing substrate incorporating component, and substrate incorporating component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140827 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150826 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190826 Year of fee payment: 9 |