Nothing Special   »   [go: up one dir, main page]

KR101057192B1 - 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법 - Google Patents

노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법 Download PDF

Info

Publication number
KR101057192B1
KR101057192B1 KR1020090038126A KR20090038126A KR101057192B1 KR 101057192 B1 KR101057192 B1 KR 101057192B1 KR 1020090038126 A KR1020090038126 A KR 1020090038126A KR 20090038126 A KR20090038126 A KR 20090038126A KR 101057192 B1 KR101057192 B1 KR 101057192B1
Authority
KR
South Korea
Prior art keywords
wafer
exposure
fence
forming
photoresist layer
Prior art date
Application number
KR1020090038126A
Other languages
English (en)
Other versions
KR20100119163A (ko
Inventor
양현조
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090038126A priority Critical patent/KR101057192B1/ko
Priority to US12/582,530 priority patent/US8444867B2/en
Priority to TW098135700A priority patent/TWI452628B/zh
Priority to CN200910252946.6A priority patent/CN101877306B/zh
Publication of KR20100119163A publication Critical patent/KR20100119163A/ko
Application granted granted Critical
Publication of KR101057192B1 publication Critical patent/KR101057192B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

웨이퍼의 가장자리부에 상기 웨이퍼의 내측 방향으로 향하는 경사면을 가지는 펜스(fence)를 형성하고, 웨이퍼 상에 펜스를 덮게 연장되는 제1포토레지스트층을 형성한 후, 제1포토레지스트층을 제1노광 및 현상하여 제1포토레지스트 패턴들을 형성하며, 제1포토레지스트 패턴들 및 펜스를 식각 마스크 이용하는 식각 과정을 수행하는 기둥 형태의 스토리지 노드(storage node)를 형성하는 웨이퍼 상에 패턴을 형성하는 방법을 제시한다. 펜스는 네거티브 레지스트(negative resist)를 차광 블레이드를 이용하여 선택적으로 노광하여 형성되고, 이때, 제1포토레지스트층은 포지티브 레지스트(positive resist)를 포함하여 형성된다.
스토리지 노드 마스크, 네거티브 레지스트, 디포커스, 블레이드, 포토마스크

Description

노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법{Method for fabricating patterns on wafer by exposure process}
본 발명은 반도체 소자에 관한 것으로, 특히, 노광 과정으로 웨이퍼(wafer) 상에 패턴을 형성하는 방법에 관한 것이다.
반도체 소자를 웨이퍼(wafer) 상에 집적하기 위해서 포토리소그래피(photolithography) 과정이 수행되고 있다. 포토마스크(photomask) 상에 형성된 회로 패턴의 레이아웃(layout)을 노광 과정을 통해 웨이퍼 상의 포토레지스트(photoresist)층에 전사하여 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각 마스크(etch mask)로 이용한 식각 과정을 포함하는 패터닝 과정으로 설계된 회로 패턴의 레이아웃을 따르는 웨이퍼 패턴을 형성하고 있다.
도 1은 포토리소그래피 과정에 사용되는 포토마스크를 보여주고 있다. 도 1을 참조하면, 포토마스크(10)는 장방형이나 사각형의 형태로 제작되고 있으며, 실질적으로 노광되는 영역으로 마스크 필드 영역(mask field region: 11)이 구비되고, 마스크 필드 영역 내에 설계된 회로 패턴들의 레이아웃(layout)을 따른 마스크 패턴들이 배치된 다이(die) 영역(13)들이 배치된다. 필드 영역(11)의 외곽에는 프 레임 영역(frame region: 15)이 차광 영역으로 배치된다. 다이 영역(13)들이 배치된 마스크 필드 영역(11)이 사각형 또는 장방형이므로, 도 2에 제시된 바와 같이, 한 번의 노광 샷(shot) 시 웨이퍼(21) 상의 포토레지스트층(23)에 노광되는 노광 필드 영역(30)은 마스크 필드 영역(11)의 형상대로 사각형 또는 장방형이게 된다.
웨이퍼(21)는 원형을 이루고 있으므로, 웨이퍼(21)의 가운데에 위치하는 전체 필드 영역(full field region: 31) 내에서 노광 필드 영역(30)은 노광 샷에 의해 마스크 필드 영역(11) 전체가 완전하게 전사되지만, 외곽의 가장자리 부분에서의 부분 필드 영역(partial field region: 33)에서는 노광 샷에 의해 마스크 필드 영역(11) 전체가 완전하게 전사되지 못하고 부분적으로 전사되게 된다. 이러한 부분 필드 영역(33)에서 마스크 필드 영역(11)이 전체적으로 패턴 전사되지 못하므로, 이러한 부분 필드 영역(33)에 대한 노광 샷을 진행하지 않고 있어, 웨이퍼(21)에서의 소자 집적은 가운데 부분인 전체 필드 영역(11)에 제한되고 있다. 이러한 부분 필드 영역(33)에서의 노광 패턴 전사가 정상적으로 이루어질 경우 웨이퍼(21) 당 소자 생산성의 증대가 기대될 수 있으므로, 이러한 부분 필드 영역(33)에 대한 노광에 의한 패턴 전사를 구현하기 위한 방법이 연구되고 있다.
그런데, 이러한 부분 필드 영역(33)에 노광 샷을 진행하여 패턴 전사를 수행할 경우, 부분 필드 영역(33) 내에서 웨이퍼 패턴 불량이 다수 발생하고 있으며, 또한, 이러한 패턴 불량에 의한 불량 패턴들이 후속 과정에서 파티클(particle)로 작용하여 웨이퍼(21) 전체에 다른 불량들을 유발하는 요인으로 작용할 수 있다. 이러한 패턴 불량은 부분 필드 영역(33)에 대한 노광 시 유발되는 노광 불량에 기인 하는 것으로 관측된다. 예컨대, 디램(DRAM) 메모리 소자와 같은 반도체 소자의 커패시터(capacitor)의 스토리지 노드(storage node)를 형성하는 과정에서, 이러한 부분 필드 영역(33)에 노광을 진행할 경우, 도 3에 제시된 바와 같이 스토리지 노드(61)들에 불량 및 결함이 유발되는 것을 확인할 수 있다.
도 3을 참조하면, 웨이퍼(21) 상의 부분 필드 영역(33)에 스토리지 노드(61)를 형성하기 위한 포토마스크를 노광 전사할 경우, 스토리지 노드(61)가 소실되는 불량(63), 크기가 작아진 불량(65) 및 이웃하는 스토리지 노드(61)가 연결되는 불량(67) 등이 유발되는 것을 실험적으로 확인할 수 있다. 또한, 스토리지 노드(61)가 형성되는 셀(cell region: 41)의 외곽 주변 영역(43)에는 절연층(51)이 유지되지 못하고 소실되는 불량(53)이 확인되고 있다. 스토리지 노드(61)는 디램 소자의 커패시터의 정전용량을 제한된 좁은 면적에서 보다 크게 확보하기 위해서, 트랜지스터 소자에 전기적으로 연결되는 원형 기둥이나 실린더(cylinder) 기둥과 같은 기둥 형태로 형성하고 있다. 스토리지 노드(61)는, 유전층의 유효 면적의 증대를 위해서, 바닥 면적에 비해 매우 높은 높이를 가지는 기둥 형상으로 형성되는 데, 이에 따라, 노광 과정에서 패턴 불량이 미세하게 발생하여도 스토리지 노드(61)의 형상에는 매우 심각한 불량이 유발될 수 있다.
이와 같이 부분 필드 영역(33)에 대한 노광에 의한 패턴 전사는 스토리지 노드 불량(63, 65, 67)과 같은 많은 불량 요인들을 수반하고 있어, 이러한 부분 필드 영역(33)에 패턴 불량의 유발을 억제하며 패턴을 전사하여, 부분 필드 영역(33)에서 반도체 소자를 집적할 수 있는 방법의 개발이 요구되고 있다.
본 발명은 웨이퍼 가장자리 영역의 부분 필드 영역에 패턴 불량을 억제하며 스토리지 노드와 같은 웨이퍼 패턴을 형성할 수 있는 패턴 형성 방법을 제시하고자 한다.
본 발명의 일 관점은, 웨이퍼의 가장자리부에 상기 웨이퍼의 내측 방향으로 향하는 경사면을 가지는 펜스(fence)를 형성하는 단계; 상기 웨이퍼 상에 상기 펜스를 덮게 연장되는 제1포토레지스트층을 형성하는 단계; 상기 제1포토레지스트층을 제1노광 및 현상하여 제1포토레지스트 패턴들을 형성하는 단계; 및 상기 제1포토레지스트 패턴들 및 상기 펜스를 식각 마스크 이용하는 식각 과정을 수행하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법을 제시한다.
본 발명의 다른 일 관점은, 웨이퍼 상에 제1포토레지스트층을 형성하는 단계; 상기 웨이퍼를 노광 장비의 렌즈부 아래측에 도입하는 단계; 상기 렌즈부 상측에 상기 웨이퍼의 가장자리부를 열어주는 차광 블레이드(blade)를 도입하는 단계; 상기 차광 블레이드를 통해 노광 광을 제공하여 상기 제1포토레지스트층에 디포커스(defocus)를 유발하는 제1노광을 수행하여 상기 웨이퍼의 가장자리부에 상기 웨이퍼의 내측 방향으로 향하는 경사면을 가지는 펜스(fence)를 형성하는 단계; 상기 펜스가 형성된 웨이퍼 상에 제2포토레지스트층을 형성하는 단계; 상기 제2포토레지스트층을 제2노광 및 현상하여 제2포토레지스트 패턴들을 형성하는 단계; 및 상기 제2포토레지스트 패턴들 및 상기 펜스를 식각 마스크 이용하는 식각 과정을 수행하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법을 제시한다.
본 발명의 다른 일 관점은, 웨이퍼 상에 스토리지 노드(storage node)에 기둥 형상을 부여하기 위한 희생층을 형성하는 단계; 상기 희생층 상에 제1포토레지스트층을 형성하는 단계; 상기 웨이퍼를 노광 장비의 렌즈부 아래측에 도입하는 단계; 상기 렌즈부 상측에 상기 웨이퍼의 가장자리부를 열어주는 차광 블레이드(blade)를 도입하는 단계; 상기 차광 블레이드를 통해 노광 광을 제공하여 상기 제1포토레지스트층에 디포커스(defocus)를 유발하는 제1노광을 수행하여 상기 웨이퍼의 가장자리부에 상기 웨이퍼의 내측 방향으로 향하는 경사면을 가지는 펜스(fence)를 형성하는 단계; 상기 펜스가 형성된 웨이퍼 상에 제2포토레지스트층을 형성하는 단계; 상기 제2포토레지스트층을 제2노광 및 현상하여 제2포토레지스트 패턴들을 형성하는 단계; 상기 제2포토레지스트 패턴들 및 상기 펜스를 식각 마스크 이용하는 식각 과정을 수행하여 상기 희생층을 관통하는 오프닝홀(opening hole)들을 형성하는 단계; 및 상기 오프닝홀의 프로파일(profile)을 따르는 스토리지 노드(storage node)들을 형성하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법을 제시한다.
상기 펜스는 상기 제1포토레지스트층의 현상에 대해 저항하여 현상되지 않는 다른 제2포토레지스트를 포함하여 형성될 수 있다.
상기 제2포토레지스트는 네거티브 레지스트(negative resist)를 포함하고, 상기 제1포토레지스트층은 포지티브 레지스트(positive resist)를 포함하여 형성될 수 있다.
상기 디포커스는 상기 제2포토레지스트층의 두께 보다 큰 수치로 유도되게 수행될 수 있다.
상기 디포커스는 수 mm 범위로 유도되게 수행될 수 있다.
상기 차광 블레이드는 상기 펜스가 형성될 부분의 폭을 열린 영역으로 조절하는 두 블레이드 부분들을 포함하여 도입될 수 있다.
상기 차광 블레이드와 상기 렌즈부 사이에 포토마스크의 도입을 배제하며 상기 제2노광을 수행하고, 상기 차광 블레이드의 도입 위치와 상기 포토마스크가 도입될 위치 사이의 이격 간격만큼 상기 디포커스가 증대될 수 있다.
상기 펜스를 형성하는 단계는 상기 웨이퍼 상에 제2포토레지스트층을 형성하는 단계; 상기 제1노광에 의해 상기 제1포토레지스트층에 패턴 전사될 마스크 필드 영역(mask field region)을 포함하는 포토마스크를 마련하는 단계; 상기 제1노광 시 상기 마스크 필드 영역에 대한 노광 샷(shot)이 진행될 노광 필드(field) 영역들의 맵(map)을 상기 웨이퍼 기준으로 설정하는 단계; 상기 노광 필드 영역들 중 상기 마스크 필드 영역 전체가 완전하게 전사될 전체 필드(full field) 영역들과 일부가 전사될 상기 웨이퍼의 가장자리부분의 부분 필드(partial field) 영역들로 분별하는 단계; 및 상기 부분 필드 영역의 상기 웨이퍼의 가장자리 끝단측에 인근하는 부분에 상기 펜스를 배치되게 상기 제2포토레지스트층을 제2노광할 수 있다.
상기 제1노광은 상기 부분 필드 영역에 상기 마스크 필드 영역 전체가 하나의 노광 샷으로 전사되게 수행될 수 있다.
상기 스토리지 노드(storage node)는 상기 오프닝홀의 프로파일(profile)을 따르는 실린더(cylinder) 기둥 형상을 가지거나 상기 오프닝홀을 채우는 원형 기둥 형상을 가지게 형성될 수 있다.
본 발명의 실시예는 본 발명은 웨이퍼 가장자리 영역의 부분 필드 영역에 패턴 불량을 억제하며 스토리지 노드와 같은 웨이퍼 패턴을 형성할 수 있는 패턴 형성 방법을 제시할 수 있다.
본 발명의 실시예에서는, 포토마스크의 노광 필드 영역에 대응되는 웨이퍼 영역이 부분적으로만 확보되는 웨이퍼 가장자리 영역의 부분 필드 영역에, 포토마스크를 이용한 노광 샷을 수행하여 패턴 전사를 수행한다. 이때, 패턴 전사 시 노광 불량이 유발되는 것을 억제하기 위해서, 부분 필드 영역의 웨이퍼 가장자리 측 부분에 노광 시 패턴 전사 불량을 억제하게 패턴 전사가 금지되는 펜스(fence)를 도입한다. 이러한 펜스는 별도의 제1포토레지스트층 도포 및 제1노광 과정에 의해서 형성될 수 있으며, 제2노광에 의해 웨이퍼 상에 구현하고자하는 웨이퍼 패턴을 위한 패턴이 노광될 제2포토레지스트층이 펜스를 덮게 도포된다.
펜스의 도입에 의해 유발되는 단차에 의해 도포되는 제2레지스트층의 두께가 펜스 인근에서 급격하게 증가되는 것을 억제하기 위해서 펜스는 완만한 경사의 경사면을 웨이퍼 가운데 내측 방향으로 가지게 형성된다. 펜스의 경사면은 제2포토레지스트층의 두께 변동 폭이 노광 과정에서 허용되는 디포커스(defocus) 범위 내로 유지되는 두께로 유지되도록 유도하는 경사도를 가진다. 예컨대, 펜스의 경사면은 대략 45°이하의 경사도를 가지게 완만하게 형성된다.
펜스를 도입함으로써 펜스가 위치하는 웨이퍼 가장자리 영역에 노광에 의한 웨이퍼 패턴의 형성을 방지함으로써, 웨이퍼 가장자리에서의 패턴 전사 불량이 유발되는 것을 억제할 수 있다. 또한, 펜스가 웨이퍼 내측 방향으로 경사면을 가짐으로 인해서, 펜스에 인근하는 영역에 제2포토레지스트층의 두께 변동을 억제할 수 있고, 이에 따라, 두께 변동에 따른 노광 불량 및 패턴 불량을 억제할 수 있다. 이러한 본 발명의 실시예는 실린더 기둥 형상이나 원형 기둥과 같은 기둥 형상의 스토리지 노드를 웨이퍼 가장자리의 부분 필드 영역에 형성하는 데 유효하게 적용될 수 있다.
본 발명의 실시예를 디램 반도체 소자의 커패시터의 스토리지 노드를 형성하는 과정에 적용하여 설명하지만, 본 발명은 웨이퍼의 가장자리 부분 필드 영역에 노광 과정으로 패턴을 전사하는 과정을 포함하는 경우 스토리지 노드 이외의 다른 형상의 웨이퍼 패턴을 형성하는 과정으로 변형될 수도 있다.
도 4를 참조하면, DRAM과 같은 반도체 소자의 메모리 셀(memory cell)은 실리콘 웨이퍼(100) 상에 집적된 셀 트랜지스터(cell transistor: 도시되지 않음)와 셀 커패시터(도시되지 않음)로 구성된다. 셀 커패시터의 정전용량의 개선을 위해서, 스토리지 노드(150)는 실린더 기둥 형상이나 원형 기둥 형상과 같은 기둥 형상을 가지는 3차원 형상으로 형성하는 과정이 도입된다. 스토리지 노드(150)는 셀 트랜지스터와 전기적으로 연결되게 층간절연층(110)을 관통하는 스토리지 노드 콘 택(storage node contact: 120)에 정렬 연결되게 형성된다. 스토리지 노드(150)가 기둥 형상을 가지게 유도하기 위한 희생층(130)이 도입되고, 희생층(130)을 관통하는 오프닝홀(opening hole: 131)이 스토리지 노드(150)가 형성될 위치에 형성된다. 오프닝홀(131)을 채우게 스토리지 노드(150)가 형성되고, 스토리지 노드(150)에 접하는 희생층(130) 부분을 선택적으로 제거하여 스토리지 노드(150)의 외측벽을 노출하고 있다. 이때, 주변 영역 상에 위치하는 희생층(130) 부분은 셀 영역과 주변 영역의 단차를 완화하고 또한 희생층(130) 제거 과정에서 스토리지 노드(150)들이 쓰러지거나 이동되는 것을 억제하기 위해서 잔류 절연층(133)으로 잔류하게 된다. 이와 같은 스토리지 노드(150) 형성 과정을 예로 들어 본 발명의 실시예를 설명한다.
도 5를 참조하면, 웨이퍼(100) 상에 셀 영역에 디램 소자의 메모리 셀을 구성하는 셀 트랜지스터(도시되지 않음)를 형성하고, 셀 트랜지스터를 덮는 층간절연층(110)을 실리콘 산화물(SiO2)과 같은 절연 물질로 형성한다. 층간절연층(110)을 관통하여 셀 트랜지스터에 전기적으로 연결되는 스토리지 노드 콘택(storage node contact: 120)을 도전성 폴리실리콘(polysilicon)과 같은 도전 물질로 형성하고, 스토리지 노드에 기둥 형상을 부여할 몰드(mold)를 위한 희생층(130)을 실리콘 산화물과 같은 절연 물질로 형성한다. 이와 같은 희생층(130) 상에 오프닝홀(131)을 선택적으로 식각하기 위한 식각 마스크(140)를 형성하는 과정을 포토리소그래피 과정으로 수행한다.
식각 마스크(140)를 형성하기 위해서 포토레지스트층에 패턴 전사할 마스크 레이아웃은, 도 6에 제시된 바와 같이, 오프닝홀(131)들에 대응되는 홀(hole) 패턴(231)들이 배치되게 얻는다. 이때, 홀 패턴(231)들의 외곽 부분(233)은 잔류 절연층(133)에 대응되는 부분으로, 홀 패턴(231)의 배치가 배제된다. 홀 패턴(231)의 레이아웃을 따른 마스크 패턴들이 구비된 포토마스크를 제작한다. 이때, 포토마스크는 도 1에 제시된 바와 같이 마스크 필드 영역(11) 및 다이 영역(13)이 마스크 전체 영역에 배치되어 마스크 전체 영역이 노광 과정에 사용되도록 제작된다. 이러한 포토마스크를 이용하여 홀 패턴(231)의 레이아웃을 웨이퍼(100) 상에 패턴 전사할 경우, 도 2를 참조하여 설명한 바와 같이, 부분 필드 영역(33)에의 노광 샷은 마스크 필드 영역(11) 및 다이 영역(13) 전체를 패턴 전사하지 못하게 된다. 이에 따라, 도 3을 참조하여 설명한 바와 같이 스토리지 노드 불량들(63, 65, 67) 및 절연층이 소실되는 부분(53)이 유발되게 된다. 본 발명의 실시예에서는 이러한 부분 필드 영역(33)에서의 패턴 불량을 억제하기 위해서 홀 패턴(231)들을 노광 전사하기 이전에 웨이퍼(100) 상에 펜스를 형성하는 과정을 도입한다.
도 3을 참조하여 설명한 바와 같이 스토리지 노드 불량들(63, 65, 67)의 발생은 절연층이 소실되는 부분(53)에 의해서 웨이퍼(도 3의 21)의 가장자리 부분이 열리는 현상과 관련이 있다. 도 1에 제시된 바와 같이 마스크 필드 영역(11) 및 다이 영역(13)을 포함하는 마스크 전체 영역이 노광 전사될 경우, 부분 필드 영역(33)은 면적 부족에 의해서 다이 영역(13)의 일부만이 패턴 전사되게 되며, 이에 따라, 도 3에 제시된 바와 같이, 절연층(51)이 스토리지 노드(61)들의 외곽에 유지 되지 못한다. 본 발명의 실시예에서는 이러한 부분 필드 영역(33)의 외곽 가장자리에 절연층(51)이 잔류되도록 펜스를 노광 과정 전에 도입하여, 이러한 펜스 부분에 패턴 전사가 실질적으로 금지 또는 배제되도록 유도한다. 이에 따라, 후속 과정에서 희생층(도 4 및 도 5의 130)이 잔류 절연층으로 잔류되도록 유도한다.
도 7을 참조하면, 웨이퍼(100) 상에 노광 샷을 진행할 노광 필드 영역(300)들의 맵(map)을 설정하고, 마스크 필드 영역(도 1의 11) 전체가 완전하게 전사될 전체 필드 영역(301)을 설정하고, 이에 따른 외곽의 가장자리 부분에서의 부분 필드 영역(303)을 설정한다. 웨이퍼(100)의 가장자리부분에 부분 필드 영역(303)의 가장자리 부분에 중첩되게 연장되게 펜스 영역(401)을 설정한다. 펜스 영역(401)은 노광에 의한 패턴 전사가 금지 또는 배제되는 영역으로 설정된다.
도 8을 참조하면, 웨이퍼(100) 상에 펜스 영역(401)에 해당되는 웨이퍼(100) 영역에 펜스(410)를 형성한다. 도 8의 A-A' 절단선을 따르는 단면을 보여주는 도 9에 제시된 바와 같이, 희생층(도 5의 130) 상에 식각 마스크(140)로 이용될 제1포토레지스트층(420)을 도포하기 이전에, 펜스(410)는 웨이퍼(100) 상의 가장자리 부분에 경사면(411)을 가지게 형성된다. 이때, 경사면(411)은 웨이퍼(100)의 중심을 향하게 형성되며, 경사각 B는 제1포토레지스트층(420)의 두께 변동 폭이 노광 과정에서 허용되는 디포커스(defocus) 범위 내로 유지되는 두께로 유지되도록 유도하는 경사도를 가진다. 예컨대, 펜스(410)의 경사면(411)은 대략 45°이하의 경사도를 가지게 완만하게 형성된다.
펜스(410)의 경사면(411)은 펜스(410)를 덮게 형성되는 제1포토레지스트 층(420)을 식각 마스크(140)를 형성하기 위해서 희생층(도 5의 130)이 형성된 웨이퍼(100) 상에 도포할 때, 제1포토레지스트층(420)의 두께 t1은 펜스(410)의 높이에 의한 영향으로 펜스(410) 인근에서 두께 t2로 증가되게 된다. 그런데, 제1포토레지스트층(420)이 ArF 광원용 포지티브 레지스트일 경우, 제1포토레지스트층(420)은 대략 100nm 이내의 두께 t1로 형성되고 있다. ArF 노광에서 유효한 디포커스 범위가 150nm 에 불과하므로, 두께 t2는 150nm 이내로 제한되어야 노광 과정에서 노광 불량이 유도되는 것이 방지될 수 있다. 펜스(410)의 경사면(411)은 제1포토레지스트층(420)이 펜스(410) 인근에서 급격이 두께 t2가 증가되는 것을 억제하여, 제1포토레지스트층(420)의 두께 t2가 150nm 이내로 유지되도록 유도하는 역할을 한다.
도 10에 제시된 바와 같이, 경사면이 작아 실질적으로 급격하게 떨어지는 수직 측벽을 가지는 펜스(415)를 고려하면, 펜스(415)의 두께가 대략 300nm 정도로 고려될 때 펜스(415)인근의 제1포토레지스트층(421)의 두께 t3은 t1이 100nm 임에도 불구하고 무려 400nm 까지 증가될 수 있다. ArF 노광 과정에서 장비 구성 상 허용되는 최대 디포커스 범위가 150nm에 불과한 것을 고려하면, 두께 t3 영역에서의 제1포토레지스트층(421)의 정상적인 노광은 실질적으로 불가능하다.
제1포토레지스트층(421)에 스토리지 노드를 위한 오프닝홀을 제공하기 위한 패턴(428)을 노광할 때, 정상적인 두께 t1 부분에서는 요구되는 선폭(CD) 크기로 패턴(428)이 노광될 수 있지만, 펜스(415)에 인근하는 두꺼운 두께 t3부분에서는 요구되는 선폭(CD) 크기에 미치지 못하는 작은 크기로 불량 패턴(429)이 형성될 수 있다. 또는, 이러한 부분에서 패터닝이 실질적으로 완수되지 못하게 된다. 이와 같 이 노광 불량에 의해 불량 패턴(429)이 유발될 경우, 이러한 불량 패턴(429)을 식각 마스크로 이용하는 식각 과정에서 의해 형성될 오프닝홀 또한 요구되는 선폭(CD) 크기보다 작게 형성되거나 또는 바닥의 선폭이 확보되지 못하거나 또는 바닥이 노출되지 않은 불량이 유발될 수 있다.
이러한 경우, 도 11에 제시된 바와 같이, 오프닝홀을 채우게 형성되는 스토리지 노드(151)는 하부의 스토리지 노드 콘택과의 접촉 면적이 요구되는 정도로 확보하지 못해, 쓰러지거나 소실되는 불량(152)이 유발될 수 있다. 즉, 이러한 펜스(415) 인근에서 노광 불량에 의한 스토리지 노드 불량(152)은 도 3을 참조하여 설명한 바와 같은 여러 불량(63, 65, 67)들의 형태로 나타나게 된다. 포토레지스트층의 흐름성을 고려할 때, 제1포토레지스트층(421)의 경사 한계는 대략 15° 정도이므로, 노광 불량이 유발될 정도로 두께가 증가되는 부분은 대략 1000nm 영역에까지 이르게 된다. 스토리지 노드(151)와 펜스(415) 사이의 거리를 대략 500nm 정도로 고려하고, 스토리지 노드(151)와 노드(151) 간의 간격을 대략 100nm 정도로 고려하면, 적어도 5줄 이상의 스토리지 노드(151)들에 불량(152)이 유발될 수 있다. 이러한 펜스(415) 도입에 의한 불량을 억제하기 위해서, 도 9에 제시된 바와 같이 경사면(411)을 구비하게 펜스(410)를 형성한다.
도 12를 참조하면, 펜스(410)는 제2포토레지스트층(413)을 희생층(도 5의 130)이 형성된 웨이퍼(100) 상에 도포하고, 웨이퍼 가장자리 노광(WEE: Wafer Edge Exposure)을 수행하여 웨이퍼(100) 테두리 부분의 제2포토레지스트층(413) 부분을 제거한다. 연후에, 제2포토레지스트층(413)에 펜스 영역(도 7의 401)을 노광하는 제1노광 과정을 수행한다. 식각 마스크(도 5의 140)를 실질적으로 형성하는 제1포토레지스트 패턴이 주로 포지티브 레지스트(positive resist)로 형성되므로, 이러한 포지티브 레지스트를 현상하는 과정에서 현상되지 않고 유지될 수 있게, 네거티브 레지스트(negative resist)로 제2포토레지스트층(413)을 형성한다.
제1포토레지스트 패턴이 현상될 때 현상되지 않고 저항할 수 있는 레지스트라면 네거티브 레지스트 이외의 다른 레지스트 물질로 제2포토레지스트층(413)을 형성하는 것은 가능하다. 그럼에도 불구하고, 펜스 영역(401)은 웨이퍼(100) 가장자리 부분에 국한되고 있으므로, 제1노광 과정에 소요되는 시간을 감소시키기 위해서 네거티브 레지스트로 제2포토레지스트층(413)을 형성하는 것이 유리하다. 제2포토레지스트층(413)은 ArF 노광 장비가 상당히 고가이므로, ArF 노광 장비에 비해 노광 해상력이 낮은 노광 장비, 예컨대, I 라인 노광 장비에 의해 노광될 수 있는 I 라인 네거티브 레지스트로 형성된다. 이때, I 라인 네거티브 레지스트는 대략 300nm의 두께로 형성된다.
제2포토레지스트층(413)을 펜스(410)가 형성되도록 제1노광할 때, 펜스(410)가 경사면(411)을 가지게 유도하기 위해서 매우 큰 폭으로 디포커스(defocus)를 유도한다. 그런데, 노광 과정에 수행되는 노광 장비에서 제공되는 디포커스 범위는 펜스(410)에 경사면(411)을 확보하기에 다소 부족하다. 노광 장비는 웨이퍼(100) 상에 렌즈(lens)부(510)가 배치되고, 렌즈(510)에 제1노광 광(501)이 입사되는 경로에 포토마스크(520)가 도입되게 구성되고 있다. 포토마스크(520)는 투명한 기판(521) 상에 마스크 패턴(525)이 배치되게 구성되어, 제1노광 광(501)에 의해 마 스크 패턴(525)의 형상이 웨이퍼(100) 상에 전사되게 구성된다. 일반적인 노광 장비에서 제공되는 디포커스는 웨이퍼(100)와 포토마스크(520) 및 렌즈부(510)의 상대적인 위치 변동에 의해 이루어질 수 있는 데, 대략 수 ㎛ 정도에 불과하며 이러한 디포커스에 의해서 형성할 수 있는 경사면의 폭은 실질적으로 수십 nm에 불과하게 된다.
본 발명의 실시예에 따른 펜스(410)의 경사면(411)의 폭(d)은 수백 nm 정도, 예컨대, 대략 500nm 내지 1000nm 정도이게 유도되어야 한다. 이는 펜스(410)를 덮게 형성될 제1포토레지스트층(410)의 두께 변동을 억제하기 위해서, 경사면(411)이 완만하게 유지되어야 하는 데 기인한다. 그런데, 노광 장비에서 포토마스크(520)를 이용하여 노광할 때 허용되는 디포커스 범위로는 이러한 정도의 경면(411)을 펜스(410)에 확보하기가 어렵다. 디포커스 정도를 보다 더 크게 확보하기 위해서, 포토마스크(520)를 이탈 제거하고, 포토마스크(520)가 도입되는 위치 상단측에 차광 블레이드(blade: 530)를 별도로 도입한다. 차광 블레이드(530)는 포토마스크(520)가 도입되는 위치에 비해 웨이퍼(100)에 대해 멀리 떨어진 위치에 도입될 수 있으므로, 디포커스 범위를 수 mm 수준으로 증가시킬 수 있다. 디포커스의 증가에 의해서, 제2포토레지스트층(413)에 유발되는 디포커스는 수백 nm 에 이르게 증가되며, 이에 따라, 펜스(410)의 측벽은 완만한 경사를 가지는 경사면(411)으로 노광된다.
제2포토레지스트층(413)이 I 라인 네거티브 레지스트로 형성되므로, 노광 광(501)은 I 라인 광으로 도입된다. I 라인 광에 의해서 펜스(410)를 형성하는 제1노광 과정이 수행되므로, I 라인 노광 장비의 활용에 의한 비용 감소를 구현할 수 있다.
도 13 및 도 14를 참조하면, 차광 블레이드(530)는 투광 영역(537)을 웨이퍼(100) 상에 제공하게 제1 및 제2블레이드(531, 535)가 교차되게 도입되며, 제2 및 제2블레이드(531, 535)의 상호 이동에 의해서, 투과 영역(537)의 크기 및 모양을 변화시킬 수 있다. 도 13에 제시된 바와 같이 부분 필드 영역(303) 내의 제1포토레지스트층(410) 부분을 설정된 펜스 영역(401)에 부합되게, 제1 및 제2블레이드(531, 533)는 조합되어, 제1노광 제1샷(541), 제2샷(543) 및 제3샷(545)을 순차적으로 제공하여, 펜스 영역(401)에 부합되게 노광을 수행할 수 있다. 이후에, 현상 과정을 수행하여, 도 9에 제시된 바와 같이 펜스(410)를 형성하고, 펜스(410)를 덮게 제1포토레지스트층(420)을 ArF 광원용 포지티브 레지스트를 대략 100nm 정도 도포하여 형성한다.
도 15를 참조하면, 제1포토레지스트층(420)을 도포한 웨이퍼(100)를 ArF 노광 장비의 ArF 광원용 렌즈부(610) 아래에 장착하고, ArF 광의 제2노광 광(601)을 이용하여 제2노광을 수행한다. 이때, 렌즈부(610) 상에 웨이퍼(100) 상으로 전사하고자하는 홀 패턴(도 6의 231)을 기판(631)의 투광 영역으로 제공하는 마스크 패턴(635) 구비된 포토마스크(630)를 제2노광 광(601)의 입사 경로에 도입한다. 포토마스크(630)는 도 1에 제시된 바와 같이 마스크의 전체 영역에 대한 노광이 이루어지게 구성된다.
이러한 제2노광 과정은 도 7에 제시된 바와 같은 웨이퍼 맵의 노광 필드 영역(300)들 모두에 대해 순차적으로 수행된다. 즉, 웨이퍼(100) 가운데 부분의 전체 필드 영역(301)뿐만 아니라 부분 필드 영역(303)에도 마스크 필드 영역(도 1의 11) 전체가 노광되도록 제2노광 과정이 수행된다. 부분 필드 영역(303)을 제2노광하기 위해서 부분 필드 영역(303)의 수 이상의 노광 샷 수의 증가는 요구되지 않는다. 따라서, 부분 필드 영역(303)을 별도로 분할하여 노광할 필요가 없으며, 분할 노광을 위해서 요구되는 별도로 제작된 포토마스크가 요구되지 않는다. 부분 필드 영역(303)을 웨이퍼(100)에 중첩되는 분할 영역으로 분할하여 별도로 노광하는 방법을 고려할 수 있지만, 이러한 분할 노광은 분할 노광을 위해 전체 마스크 필드 영역(도 1의 11)의 분할이 요구되고, 또한, 분할된 영역에 의해 하나의 부분 필드 영역(303)을 노광하기 위해서도 서너 번 내지 대여섯 번 이상 다수 번의 분할 노광이 요구될 수 있다. 본 발명의 실시예에서는 이러한 분할 노광의 과정이 요구되지 않고, 전체 마스크 필드 영역(11)에 대한 노광을 부분 필드 영역(303)에 수행하는 것이 가능하여, 노광 공정 과정의 시간이 과다하게 증가되는 것을 억제할 수 있다.
도 16을 참조하면, 제2노광된 제1포토레지스트층(420)을 현상하여, 제1포토레지스트 패턴(421)을 희생층(130) 상에 형성한다. 제1포토레지스트 패턴(421)은 스토리지 노드(도 4의 150)에 기둥 형상을 부여하기 위한 오프닝홀(131)을 선택적 식각하기 위한 식각 마스크(도 5의 140)로 형성된다. 이때, 웨이퍼(100)의 전체 필드 영역(301) 뿐만 아니라 부분 필드 영역(303) 상의 제1포토레지스트 패턴(421)이 불량없이 정상적으로 제2노광에 의해 패터닝될 수 있다. 부분 필드 영역(303)의 가장자리 부분에 형성된 펜스(410)는 제2노광 시 노광되지 않아 후속 현상 과정에서 제거되지 않고 잔존하게 되며, 펜스(410) 상에 노광 현상된 제1포토레지스트 패 턴(423)들은 더미 패턴(dummy pattern: 423)으로 펜스(410)에 의해 하부의 희생층(130)과 분리된 상태가 된다. 펜스(410)의 경사면(411)에 의해서 펜스(410) 인근에서의 제1포토레지스트층(420)의 두께 변동이 억제되므로, 펜스(410) 인근 부분(C)에 위치하는 제1포토레지스트 패턴(421)에 노광 불량이나 이로 인한 패턴 불량이 유발되는 것이 억제된다.
도 17을 참조하면, 제1포토레지스트 패턴(421)을 식각 마스크(도 5의 140)으로 이용하여 희생층(130)에 대한 선택적 식각을 수행한다. 이에 따라, 희생층(130)을 관통하는 오프닝홀(131)들이 형성된다. 부분 필드 영역(303)에서의 제1포토레지스트 패턴(421)에의 불량이 억제되므로, 부분 필드 영역(303) 상의 오프닝홀(131)이 정상적으로 오픈(open)되지 않는 불량 또한 억제된다. 따라서, 부분 필드 영역(303) 상의 오프닝홀(131)의 바닥(132)의 선폭은 정상적으로 확보될 수 있다. 한편, 더미 패턴(423)들은 펜스(410)에 의해 희생층(130)과 분리된 상태이고, 식각 과정에서 펜스(410)가 아래의 희생층 부분(133)을 보호하고 있으므로, 더미 패턴(423)의 형상을 따르는 불량 오프닝홀의 생성을 유효하게 억제된다.
도 18을 참조하면, 제1포토레지스트 패턴(421) 및 펜스(410)를 선택적으로 제거한 후, 오프닝홀(131)의 프로파일(profile)을 따르는 티타늄질화물(TiN)층과 같은 도전층을 증착하고, 화학기계적연마(CMP)로 평탄화하여 노드 분리하여 실린더 기둥 형상의 스토리지 노드(150)를 형성한다. 이때, 오프닝홀(131)을 완전히 채우게 도전층을 증착하고 노드 분리할 경우 원형 기둥 형상의 스토리지 노드가 형성될 수도 있다.
도 19를 참조하면, 스토리지 노드(150)가 형성된 부분을 선택적으로 노출하는 제3포토레지스트 패턴(460)을 형성하고, 제3포토레지스트 패턴(460)에 노출된 희생층(130) 부분을 선택적으로 제거하여 스토리지 노드(150)의 외측 측면을 노출시킨다. 주변 영역의 희생층 부분(131)은 제1잔류 절연층(131)으로 잔류하고, 펜스(410)가 형성된 부분에는 제2잔류 절연층(135)이 잔류할 수 있다.
도 19와 함께 도 20을 참조하면, 펜스(도 17의 410)의 도입에 의해서 펜스(410)에 인근하는 부분에서 오프닝홀(131)의 패턴 불량이 억제되므로, 오프닝홀(131)에 형성되는 스토리지 노드(150) 또한 불량 발생이 억제되게 된다. 이에 따라, 부분 필드 영역(303)에도 정상적인 스토리지 노드(150)의 형성이 가능하므로, 부분 필드 영역(303)에 커패시터의 집적이 가능하다. 따라서, 부분 필드 영역(303)에 메모리 반도체 소자의 집적하여 생산하는 것이 가능하여, 웨이퍼(100) 장당 메모리 소자 칩(chip)의 생산 수율을 증대시킬 수 있다.
도 1은 포토리소그래피(photolithography) 과정에 사용되는 포토마스크(photomask)를 보여주는 도면이다.
도 2는 노광 과정에서 노광 샷(shot)이 수행되는 필드(field)를 보여주는 웨이퍼 맵(wafer map)이다.
도 3은 웨이퍼(wafer) 가장자리부에서 유발되는 스토리지 노드(storage node) 불량을 보여주는 도면이다.
도 4는 본 발명의 실시예에 따른 스토리지 노드(storage node)의 형상을 보여주는 도면이다.
도 5 및 도 6은 본 발명의 실시예에 따른 스토리지 노드 마스크(mask)를 보여주는 도면들이다.
도 7 내지 도 9는 본 발명의 실시예에 따른 패턴 금지 펜스(fence)를 설명하기 위해서 제시한 도면들이다.
도 10 및 도 11은 본 발명의 실시예에 따른 패턴 금지 펜스에 의한 패턴 불량 억제 효과를 설명하기 위해서 제시한 도면들이다.
도 12 내지 도 14는 본 발명의 실시예에 따른 패턴 금지 펜스에 경사면을 유도하기 위한 과정을 설명하기 위해서 제시한 도면들이다.
도 15는 본 발명의 실시예에 따른 포토레지스트층 노광 과정을 설명하기 위해서 제시한 도면이다.
도 16 내지 도 20은 본 발명의 실시예에 따른 스토리지 노드 형성 과정을 설 명하기 위해서 제시한 도면들이다.

Claims (20)

  1. 웨이퍼의 가장자리부에 상기 웨이퍼의 내측 방향으로 향하는 경사면을 가지는 펜스(fence)를 형성하는 단계;
    상기 웨이퍼 상에 상기 펜스를 덮게 연장되는 제1포토레지스트층을 형성하는 단계;
    상기 제1포토레지스트층을 제1노광 및 현상하여 제1포토레지스트 패턴들을 형성하는 단계; 및
    상기 제1포토레지스트 패턴들 및 상기 펜스를 식각 마스크 이용하는 식각 과정을 수행하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  2. 제1항에 있어서,
    상기 펜스를 형성하기 이전에 상기 웨이퍼 상에 스토리지 노드(storage node)에 기둥 형상을 부여하기 위한 희생층을 형성하는 단계를 더 포함하고,
    상기 식각 과정으로 상기 희생층을 관통하는 오프닝홀(opening hole)들을 형성하는 단계; 및
    상기 오프닝홀의 프로파일(profile)을 따르는 실린더(cylinder) 기둥 형상을 가지거나 상기 오프닝홀을 채우는 원형 기둥 형상을 가지게 상기 스토리지 노드를 형성하는 단계를 더 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  3. 제1항에 있어서,
    상기 펜스는 상기 제1포토레지스트층의 현상에 대해 저항하여 현상되지 않는 다른 제2포토레지스트를 포함하여 형성되는 웨이퍼 상에 패턴을 형성하는 방법.
  4. 제3항에 있어서,
    상기 제2포토레지스트는 네거티브 레지스트(negative resist)를 포함하고,
    상기 제1포토레지스트층은 포지티브 레지스트(positive resist)를 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  5. 제1항에 있어서,
    상기 펜스를 형성하는 단계는
    상기 웨이퍼 상에 제2포토레지스트층을 형성하는 단계; 및
    상기 제2포토레지스트층에 디포커스(defocus)를 의도적으로 유도하는 제2노광을 수행하여 상기 디포커스에 의해 상기 경사면이 유도된 상기 펜스를 형성하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  6. 제5항에 있어서,
    상기 디포커스는 상기 제2포토레지스트층의 두께 보다 큰 수치로 유도되는 웨이퍼 상에 패턴을 형성하는 방법.
  7. 제5항에 있어서,
    상기 디포커스는 수 mm 범위로 유도되는 웨이퍼 상에 패턴을 형성하는 방법.
  8. 제5항에 있어서,
    상기 제2노광은
    상기 웨이퍼를 노광 장비의 렌즈부 아래측에 도입하는 단계;
    상기 렌즈부 상측에 상기 펜스가 형성될 부분을 열어주는 차광 블레이드(blade)를 도입하는 단계; 및
    상기 차광 블레이드를 통해 노광 광을 제공하여 상기 제2포토레지스트층에 디포커스를 유발하는 상기 제2노광을 수행하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  9. 제8항에 있어서,
    상기 차광 블레이드는 상기 펜스가 형성될 부분의 폭을 열린 영역으로 조절하는 두 블레이드 부분들을 포함하여 도입되는 웨이퍼 상에 패턴을 형성하는 방법.
  10. 제8항에 있어서,
    상기 차광 블레이드와 상기 렌즈부 사이에 포토마스크의 도입을 배제하며 상기 제2노광을 수행하고,
    상기 차광 블레이드의 도입 위치와 상기 포토마스크가 도입될 위치 사이의 이격 간격만큼 상기 디포커스가 증대되는 웨이퍼 상에 패턴을 형성하는 방법.
  11. 삭제
  12. 삭제
  13. 웨이퍼 상에 제1포토레지스트층을 형성하는 단계;
    상기 웨이퍼를 노광 장비의 렌즈부 아래측에 도입하는 단계;
    상기 렌즈부 상측에 상기 웨이퍼의 가장자리부를 열어주는 차광 블레이드(blade)를 도입하는 단계;
    상기 차광 블레이드를 통해 노광 광을 제공하여 상기 제1포토레지스트층에 디포커스(defocus)를 유발하는 제1노광을 수행하여 상기 웨이퍼의 가장자리부에 상기 웨이퍼의 내측 방향으로 향하는 경사면을 가지는 펜스(fence)를 형성하는 단계;
    상기 펜스가 형성된 웨이퍼 상에 제2포토레지스트층을 형성하는 단계;
    상기 제2포토레지스트층을 제2노광 및 현상하여 제2포토레지스트 패턴들을 형성하는 단계; 및
    상기 제2포토레지스트 패턴들 및 상기 펜스를 식각 마스크 이용하는 식각 과정을 수행하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  14. 제13항에 있어서,
    상기 펜스를 형성하기 이전에 상기 웨이퍼 상에 스토리지 노드(storage node)에 기둥 형상을 부여하기 위한 희생층을 형성하는 단계를 더 포함하고,
    상기 식각 과정으로 상기 희생층을 관통하는 오프닝홀(opening hole)들을 형성하는 단계; 및
    상기 오프닝홀의 프로파일(profile)을 따르는 실린더(cylinder) 기둥 형상을 가지거나 상기 오프닝홀을 채우는 원형 기둥 형상을 가지게 상기 스토리지 노드를 형성하는 단계를 더 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  15. 제13항에 있어서,
    상기 차광 블레이드와 상기 렌즈부 사이에 포토마스크의 도입을 배제하며 상기 제1노광을 수행하고,
    상기 차광 블레이드의 도입 위치와 상기 포토마스크가 도입될 위치 사이의 이격 간격만큼 상기 디포커스가 증대되는 웨이퍼 상에 패턴을 형성하는 방법.
  16. 제13항에 있어서,
    상기 펜스를 형성하는 단계는
    상기 제2노광에 의해 상기 제2포토레지스트층에 패턴 전사될 마스크 필드 영역(mask field region)을 포함하는 포토마스크를 마련하는 단계;
    상기 제2노광 시 상기 마스크 필드 영역에 대한 노광 샷(shot)이 진행될 노광 필드(field) 영역들의 맵(map)을 상기 웨이퍼 기준으로 설정하는 단계;
    상기 노광 필드 영역들 중 상기 마스크 필드 영역 전체가 완전하게 전사될 전체 필드(full field) 영역들과 일부만이 전사될 상기 웨이퍼의 가장자리부분의 부분 필드(partial field) 영역들로 분별하는 단계; 및
    상기 부분 필드 영역의 상기 웨이퍼의 가장자리 끝단측에 상기 펜스가 형성되게 상기 차광 블레이드를 배치시켜 상기 제1노광을 수행하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  17. 웨이퍼 상에 스토리지 노드(storage node)에 기둥 형상을 부여하기 위한 희생층을 형성하는 단계;
    상기 희생층 상에 제1포토레지스트층을 형성하는 단계;
    상기 웨이퍼를 노광 장비의 렌즈부 아래측에 도입하는 단계;
    상기 렌즈부 상측에 상기 웨이퍼의 가장자리부를 열어주는 차광 블레이드(blade)를 도입하는 단계;
    상기 차광 블레이드를 통해 노광 광을 제공하여 상기 제1포토레지스트층에 디포커스(defocus)를 유발하는 제1노광을 수행하여 상기 웨이퍼의 가장자리부에 상기 웨이퍼의 내측 방향으로 향하는 경사면을 가지는 펜스(fence)를 형성하는 단계;
    상기 펜스가 형성된 웨이퍼 상에 제2포토레지스트층을 형성하는 단계;
    상기 제2포토레지스트층을 제2노광 및 현상하여 제2포토레지스트 패턴들을 형성하는 단계;
    상기 제2포토레지스트 패턴들 및 상기 펜스를 식각 마스크 이용하는 식각 과정을 수행하여 상기 희생층을 관통하는 오프닝홀(opening hole)들을 형성하는 단계; 및
    상기 오프닝홀의 프로파일(profile)을 따르는 스토리지 노드(storage node)들을 형성하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
  18. 제17항에 있어서,
    상기 스토리지 노드(storage node)는 상기 오프닝홀의 프로파일(profile)을 따르는 실린더(cylinder) 기둥 형상을 가지거나 상기 오프닝홀을 채우는 원형 기둥 형상을 가지는 웨이퍼 상에 패턴을 형성하는 방법.
  19. 제17항에 있어서,
    상기 차광 블레이드와 상기 렌즈부 사이에 포토마스크의 도입을 배제하며 상기 제1노광을 수행하고,
    상기 차광 블레이드의 도입 위치와 상기 포토마스크가 도입될 위치 사이의 이격 간격만큼 상기 디포커스가 증대되는 웨이퍼 상에 패턴을 형성하는 방법.
  20. 제17항에 있어서,
    상기 펜스를 형성하는 단계는
    상기 제2노광에 의해 상기 제2포토레지스트층에 패턴 전사될 마스크 필드 영역(mask field region)을 포함하는 포토마스크를 마련하는 단계;
    상기 제2노광 시 상기 마스크 필드 영역에 대한 노광 샷(shot)이 진행될 노광 필드(field) 영역들의 맵(map)을 상기 웨이퍼 기준으로 설정하는 단계;
    상기 노광 필드 영역들 중 상기 마스크 필드 영역 전체가 완전하게 전사될 전체 필드(full field) 영역들과 일부만이 전사될 상기 웨이퍼의 가장자리부분의 부분 필드(partial field) 영역들로 분별하는 단계; 및
    상기 부분 필드 영역의 상기 웨이퍼의 가장자리 끝단측에 상기 펜스가 형성 되게 상기 차광 블레이드를 배치시켜 상기 제1노광을 수행하는 단계를 포함하는 웨이퍼 상에 패턴을 형성하는 방법.
KR1020090038126A 2009-04-30 2009-04-30 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법 KR101057192B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090038126A KR101057192B1 (ko) 2009-04-30 2009-04-30 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법
US12/582,530 US8444867B2 (en) 2009-04-30 2009-10-20 Method for fabricating patterns on a wafer through an exposure process
TW098135700A TWI452628B (zh) 2009-04-30 2009-10-22 以曝光製程在晶圓上製造圖案之方法
CN200910252946.6A CN101877306B (zh) 2009-04-30 2009-12-04 通过曝光工艺在晶片上制造图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090038126A KR101057192B1 (ko) 2009-04-30 2009-04-30 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20100119163A KR20100119163A (ko) 2010-11-09
KR101057192B1 true KR101057192B1 (ko) 2011-08-16

Family

ID=43019829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090038126A KR101057192B1 (ko) 2009-04-30 2009-04-30 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법

Country Status (4)

Country Link
US (1) US8444867B2 (ko)
KR (1) KR101057192B1 (ko)
CN (1) CN101877306B (ko)
TW (1) TWI452628B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12033855B2 (en) 2020-09-23 2024-07-09 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices from multi-device semiconductor wafers

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102466978B (zh) * 2010-11-11 2014-11-05 无锡华润上华半导体有限公司 光刻曝光机及光刻曝光方法
US9372406B2 (en) * 2012-04-13 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Film portion at wafer edge
KR102599668B1 (ko) 2016-05-09 2023-11-07 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
US10639679B2 (en) * 2017-04-03 2020-05-05 International Business Machines Corporation Removing a residual photo-mask fence in photolithography
CN110707044B (zh) * 2018-09-27 2022-03-29 联华电子股份有限公司 形成半导体装置布局的方法
TW202027189A (zh) * 2019-01-07 2020-07-16 力晶積成電子製造股份有限公司 晶粒的標記方法、晶圓及晶粒
KR20210021227A (ko) 2019-08-16 2021-02-25 삼성전자주식회사 반도체 장치의 제조 방법
CN112034679B (zh) * 2020-10-20 2024-03-19 上海华力微电子有限公司 一种用于检测曝光机台透镜眩光程度的光掩膜版及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955670B1 (ko) 2006-09-29 2010-05-06 주식회사 하이닉스반도체 반도체 소자의 포토레지스트 패턴 형성방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69109547T2 (de) * 1990-07-06 1996-01-18 Seiko Epson Corp Verfahren zur Herstellung eines Substrates für eine Flüssigkristall-Anzeigevorrichtung.
JPH04315432A (ja) 1991-04-15 1992-11-06 Eastman Kodak Japan Kk 電子デバイス製造方法
JPH05217885A (ja) * 1992-01-31 1993-08-27 Canon Inc 周辺露光装置
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
KR20010093006A (ko) * 2000-03-28 2001-10-27 윤종용 웨이퍼 에지 처리 방법
JP3647436B2 (ja) * 2001-12-25 2005-05-11 キヤノン株式会社 電子放出素子、電子源、画像表示装置、及び電子放出素子の製造方法
US6872513B2 (en) * 2002-11-26 2005-03-29 Intel Corporation Photoresist edge correction
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US7374866B2 (en) * 2004-10-08 2008-05-20 Texas Instruments Incorporated System and method for exposure of partial edge die
US20070048668A1 (en) * 2005-08-25 2007-03-01 International Business Machines Corporation Wafer edge patterning in semiconductor structure fabrication
US8273523B2 (en) * 2006-12-28 2012-09-25 Texas Instruments Incorporated By-die-exposure for patterning of holes in edge die
TWI339444B (en) * 2007-05-30 2011-03-21 Au Optronics Corp Conductor structure, pixel structure, and methods of forming the same
JP2009088549A (ja) * 2008-12-01 2009-04-23 Kawasaki Microelectronics Kk 露光方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955670B1 (ko) 2006-09-29 2010-05-06 주식회사 하이닉스반도체 반도체 소자의 포토레지스트 패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12033855B2 (en) 2020-09-23 2024-07-09 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices from multi-device semiconductor wafers

Also Published As

Publication number Publication date
KR20100119163A (ko) 2010-11-09
US20100279505A1 (en) 2010-11-04
TW201039388A (en) 2010-11-01
CN101877306A (zh) 2010-11-03
CN101877306B (zh) 2014-12-17
US8444867B2 (en) 2013-05-21
TWI452628B (zh) 2014-09-11

Similar Documents

Publication Publication Date Title
KR101057192B1 (ko) 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법
KR101031465B1 (ko) 반도체 소자의 미세 콘택홀 형성 방법
US9123729B2 (en) Alignment mark design for semiconductor device
US9064085B2 (en) Method for adjusting target layout based on intensity of background light in etch mask layer
KR20140016664A (ko) 더미 패턴들이 잔류하지 않는 미세 패턴 형성 방법 및 포토 마스크 시스템
KR101052929B1 (ko) 노광 과정으로 웨이퍼 상에 패턴을 형성하는 방법
US8018078B2 (en) Photo key and method of fabricating semiconductor device using the photo key
KR20110101407A (ko) 반도체 소자의 제조 방법
JP2011119536A (ja) 半導体装置の製造方法
TW201822301A (zh) 半導體裝置及其製造方法
US8153522B2 (en) Patterning mask and method of formation of mask using step double patterning
US8685630B2 (en) Methods of forming a pattern in a material and methods of forming openings in a material to be patterned
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
US10818504B2 (en) Method for producing a pattern of features by lithography and etching
TWI538015B (zh) 半導體元件的製作方法
US20160211209A1 (en) Semiconductor structure and method for fabricating the same
US20040115442A1 (en) Photomask, in particular alternating phase shift mask, with compensation structure
US8057987B2 (en) Patterning method of semiconductor device
US20070045877A1 (en) Method for forming alignment mark
KR100959724B1 (ko) 반도체 소자의 미세 컨택홀 패턴 형성 방법
US20240152064A1 (en) Photolithography method and method of manufacturing a semiconductor device using the same
US7687324B2 (en) Semiconductor device and method of fabricating the same
JP2004319637A (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
KR20130022677A (ko) 반도체 소자의 미세 패턴들의 배열을 형성하는 방법
KR20080090849A (ko) 반도체 소자의 오버레이 버니어 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 9