Nothing Special   »   [go: up one dir, main page]

KR101040544B1 - 전력 검출기 - Google Patents

전력 검출기 Download PDF

Info

Publication number
KR101040544B1
KR101040544B1 KR1020090118997A KR20090118997A KR101040544B1 KR 101040544 B1 KR101040544 B1 KR 101040544B1 KR 1020090118997 A KR1020090118997 A KR 1020090118997A KR 20090118997 A KR20090118997 A KR 20090118997A KR 101040544 B1 KR101040544 B1 KR 101040544B1
Authority
KR
South Korea
Prior art keywords
output
full
mos transistor
signal
terminal
Prior art date
Application number
KR1020090118997A
Other languages
English (en)
Other versions
KR20110062310A (ko
Inventor
최정기
고진호
Original Assignee
주식회사 파이칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파이칩스 filed Critical 주식회사 파이칩스
Priority to KR1020090118997A priority Critical patent/KR101040544B1/ko
Publication of KR20110062310A publication Critical patent/KR20110062310A/ko
Application granted granted Critical
Publication of KR101040544B1 publication Critical patent/KR101040544B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
    • G01R22/06—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods
    • G01R22/10—Arrangements for measuring time integral of electric power or current, e.g. electricity meters by electronic methods using digital techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/06—Arrangements for measuring electric power or power factor by measuring current and voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C17/00—Arrangements for transmitting signals characterised by the use of a wireless electrical link
    • G08C17/02—Arrangements for transmitting signals characterised by the use of a wireless electrical link using a radio link
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00—Electric signal transmission systems
    • G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 전력 검출기에 관한 것이다.
본 발명에 따른 전력 검출기는 입력단을 통해 송신신호로서 교류신호를 입력 받고, 교류신호를 전파 정류하는 전파 정류부, 및 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부를 포함한다.
본 발명에 따르면, 외부 변수에 영향을 받지 않고 검출신호를 출력할 수 있어 공정 편차를 줄일 수 있다. 또한, 전파 정류된 신호를 이용하여 원하는 DC 값을 얻을 수 있고, DC 커런트 패스가 없으므로 전력소모를 줄일 수 있다.
전력 검출기, RF, MOSFET, 전파 정류

Description

전력 검출기{POWER DETECTOR}
본 발명은 전력 검출기에 관한 것이다.
CMOS 공정을 통해 구현된 RF 전력 검출기의 구성요소로서 주로 MOSFET이 사용된다. RF 대역에서의 전력 검출기는 검출신호의 주파수가 높을 경우 충분히 넓은 대역폭(bandwidth)을 확보해야 하기 때문에 수신신호강도측정기(Received Signal Strength Indication, RSSI)와 같은 복잡한 구조를 적용하기 어려우며, 가능하더라도 전력소모가 증가하는 문제점이 있다.
도 1a 및 도 1b는 종래의 전력 검출기에서 사용되는 MOSFET의 속성을 설명하기 위해 나타낸 도면이다. 보다 구체적으로, 도 1a는 NMOS의 엑티브(active) 영역의 전압-전류 특성을 이용하는 종래의 NMOS RF 전력 검출기(10a)를 나타낸 도면이며, 도 1b는 NMOS의 선형(linear) 영역의 전압-전류 특성을 이용하는 종래의 NMOS RF 전력 검출기(10b)를 나타낸 도면이다(참고문헌: [1] Yijun Zhou et al., “A Low-Power Ultra-Wideband CMOS True RMS Power Detector,” in IEEE Tranactions on Microwave Theory and Techniques, Vol. 56, No. 5, May. 2008, pp.1052-1058, [2] Kenneth A. Townsend, et al., “A Wideband Power Detection System Optimized for the UWB Spectrum,” in IEEE JSSC,, Vol. 44, No. 2, Feb. 2009, pp.371-381).
도 1a 및 도 1b에 도시된 전력 검출기(10a, 10b)의 출력전류(iout)는 모두 하기의 수식과 같이 표현할 수 있다.
Figure 112009074713724-pat00001
도 1a 및 도 1b에서 도시된 R||C 부하는, RL, CL이 병렬 연결되어 있으므로,
Figure 112009074713724-pat00002
으로 나타낼 수 있다. 여기서, w는 각주파수이다. 전력 검출기의 출력전압(Vout)은 ioutZL이므로,
Figure 112009074713724-pat00003
와 같이 표현될 수 있다. 여기서, 1/(1+jwRLCL)은 cut-off 주파수가 1/RLCL인 저역통과 필터이며, 1/RLCL가 Vin의 주파수 보다 충분히 낮을 경우, 일종의 적분기의 역할을 할 수 있다. 여기서, rms값은
Figure 112009074713724-pat00004
으로 정의될 수 있다. 이에 따라, 전력 검출기 출력은 R||C 부하에 의해서 rms값을 나타내게 된다.
k는 MOSFET의 공정상수로서 공정특성 및 온도의 함수특성을 가지고 있으므로 편차가 큰 단점이 있다. 따라서, 종래의 전력 검출기는 MOSFET의 공정 및 온도 변화가 커서 정확한 전력 검출이 필요한 응용 제품에 적용하기 어려운 단점이 있다.
이러한 문제점을 해결하기 위한 본 발명은, 공정 및 온도 편차가 적고, 전력소모를 최소화하며, 전력 검출에 있어서 정확도를 높일 수 있는 저전력 고주파 전력 검출기를 제공함에 그 목적이 있다.
본 발명에 따른 전력 검출기는 입력단을 통해 교류신호를 입력 받고, 교류신호를 전파 정류하는 전파 정류부, 및 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부를 포함한다.
전파 정류부는,
드레인이 입력단 중 제1 입력단과 연결되고, 게이트가 입력단 중 제2 입력단과 연결된 제1 MOS 트랜지스터, 및 드레인이 입력단 중 제2 입력단과 연결되고, 드레인이 입력단 중 제1 입력단과 연결된 제2 MOS 트랜지스터를 포함하고,
제1 MOS 트랜지스터와 제2 MOS 트랜지스터의 소오스는 서로 연결되고,
제1 MOS 트랜지스터와 제2 MOS 트랜지스터는 교류신호의 극성에 따라 상보적으로 온/오프하는 것이 바람직하다.
전파 정류부의 동작 주파수는 무선 송신 시스템의 동작 주파수보다 높은 것이 바람직하다.
출력부는,
전파 정류부로부터 전파 정류된 신호가 출력되는 출력노드와 출력단 사이에 연결된 출력 저항, 출력노드와 접지 사이에 연결된 제1 출력 커패시터, 및 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는 것이 바람직하다.
본 발명에 따른 전력 검출기는 입력단을 통해 교류신호를 입력 받고, 입력단의 임피던스 변화를 보상하기 위해 교류신호를 승압하여 출력하는 승압부, 승압부의 출력신호를 입력 받아 전파 정류하는 전파 정류부, 및 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부를 포함한다.
승압부는,
일단이 입력단 중 제1 입력단과 연결된 제1 입력 커패시터, 일단이 입력단 중 제2 입력단과 연결된 제2 입력 커패시터, 및 제1 입력 커패시터의 타단과 제2 입력 커패시터의 타단 사이에 연결된 인덕터를 포함하고,
인덕터의 양단은 각각 제1 출력노드와 제2 출력노드를 이루는 것이 바람직하다.
전파 정류부는,
드레인이 제1 출력노드와 연결되고, 게이트가 제2 출력노드와 연결된 제1 MOS 트랜지스터, 및 드레인이 제2 출력노드과 연결되고, 게이트가 제1 출력노드와 연결된 제2 MOS 트랜지스터를 포함하고,
제1 MOS 트랜지스터와 제2 MOS 트랜지스터의 소오스는 서로 연결되고,
제1 MOS 트랜지스터와 제2 MOS 트랜지스터는 교류신호의 극성에 따라 상보적 으로 온/오프하는 것이 바람직하다.
전파 정류부의 동작 주파수는 무선 송신 시스템의 동작 주파수보다 높은 것이 바람직하다.
출력부는,
전파 정류부로부터 전파 정류된 신호가 출력되는 제3 출력노드와 출력단 사이에 연결된 출력 저항, 제3 출력 노드와 접지 사이에 연결된 제1 출력 커패시터, 및 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는 것이 바람직하다.
본 발명에 따른 전력 검출기는 입력단을 통해 교류신호를 입력 받고, 교류신호를 전파 정류하는 전파 정류부, 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부, 및 출력단의 출력신호에 따라 전파 정류부의 동작을 위한 바이어스 전압을 제공하는 바이어스부를 포함한다.
전파 정류부는,
드레인이 입력단 중 제1 입력단과 연결되고, 게이트가 입력단 중 제2 입력단과 연결된 제1 MOS 트랜지스터, 및 드레인이 입력단 중 제2 입력단과 연결되고, 게이트가 입력단 중 제1 입력단과 연결된 제2 MOS 트랜지스터를 포함하고,
제1 MOS 트랜지스터와 제2 MOS 트랜지스터의 소오스는 서로 연결되고,
제1 MOS 트랜지스터와 제2 MOS 트랜지스터는 교류신호의 극성에 따라 상보적으로 온/오프하는 것이 바람직하다.
바이어스부는,
비반전 단자가 출력단과 연결된 연산 증폭기, 드레인이 공급전원과 연결되고, 소오스가 연산 증폭기의 반전 단자와 연결되고, 게이트가 연산 증폭기의 출력단자, 제1 MOS 트랜지스터의 게이트, 및 제2 MOS 트랜지스터의 게이트와 연결된 제3 MOS 트랜지스터, 및 연산 증폭기의 반전 단자와 제3 MOS 트랜지스터의 소오스를 연결하는 연결노드 및 접지 사이에 연결된 정전류원을 포함하는 것이 바람직하다.
전파 정류부는,
제1 입력단 및 제2 입력단으로부터 입력되는 신호의 DC 성분을 제거하기 위한 제1 커플링 커패시터 및 제2 커플링 커패시터를 더 포함하고,
제1 커플링 커패시터는,
제2 입력단과 제1 MOS 트랜지스터의 게이트 사이에 연결되고,
제2 커플링 커패시터는,
제1 입력단과 제2 MOS 트랜지스터의 게이트 사이에 연결되고,
바이어스부로부터 입력되는 신호 중 DC 바이어스 전압만을 공급하기 위한 제1 바이어스 저항 및 제2 바이어스 저항을 더 포함하고,
제1 바이어스 저항은 제1 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단자 사이에 연결되고,
제2 바이어스 저항은 제2 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단자 사이에 연결된 것이 바람직하다.
전파 정류부의 동작 주파수는 무선 송신 시스템의 동작 주파수보다 높은 것이 바람직하다.
출력부는,
전파 정류부로부터 전파 정류된 신호가 출력되는 출력노드와 출력단 사이에 연결된 출력 저항, 출력노드와 접지 사이에 연결된 제1 출력 커패시터, 및 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는 것이 바람직하다.
본 발명에 따른 전력 검출기는 입력단을 통해 교류신호를 입력 받고, 입력단의 임피던스 변화를 보상하기 위해 교류신호를 승압하여 출력하는 승압부, 승압부의 출력신호를 입력 받아 전파 정류하는 전파 정류부, 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부, 및 출력단의 출력신호에 따라 전파 정류부의 동작을 위한 바이어스 전압을 제공하는 바이어스부를 포함한다.
승압부는,
일단이 입력단 중 제1 입력단과 연결된 제1 입력 커패시터, 일단이 입력단 중 제2 입력단과 연결된 제2 입력 커패시터, 및 제1 입력 커패시터의 타단과 제2 입력 커패시터의 타단 사이에 연결된 인덕터를 포함하고,
인덕터의 양단은 각각 제1 출력노드와 제2 출력노드를 이루는 것이 바람직하다.
전파 정류부는,
드레인이 제1 출력노드와 연결되고, 게이트가 제2 출력노드와 연결된 제1 MOS 트랜지스터, 및 드레인이 제2 출력노드과 연결되고, 게이트가 제1 출력노드와 연결된 제2 MOS 트랜지스터를 포함하고,
제1 MOS 트랜지스터와 제2 MOS 트랜지스터의 소오스는 서로 연결되고,
제1 MOS 트랜지스터와 제2 MOS 트랜지스터는 교류신호의 극성에 따라 상보적으로 온/오프하는 것이 바람직하다.
바이어스부는,
비반전 단자가 출력단과 연결된 연산 증폭기, 드레인이 공급전원과 연결되고, 소오스가 연산 증폭기의 반전 단자와 연결되고, 게이트가 연산 증폭기의 출력단자, 제1 MOS 트랜지스터의 게이트, 및 제2 MOS 트랜지스터의 게이트와 연결된 제3 MOS 트랜지스터, 및 연산 증폭기의 반전 단자와 제3 MOS 트랜지스터의 소오스를 연결하는 연결노드 및 접지 사이에 연결된 정전류원을 포함하는 것이 바람직하다.
전파 정류부는,
제1 입력단 및 제2 입력단으로부터 입력되는 신호의 DC 성분을 제거하기 위한 제1 커플링 커패시터 및 제2 커플링 커패시터를 더 포함하고,
제1 커플링 커패시터는,
제2 입력단과 제1 MOS 트랜지스터의 게이트 사이에 연결되고,
제2 커플링 커패시터는,
제1 입력단과 제2 MOS 트랜지스터의 게이트 사이에 연결되고,
바이어스부로부터 입력되는 신호 중 DC 바이어스 전압만을 공급하기 위한 제1 바이어스 저항 및 제2 바이어스 저항을 더 포함하고,
제1 바이어스 저항은 제1 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단 자 사이에 연결되고,
제2 바이어스 저항은 제2 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단자 사이에 연결된 것이 바람직하다.
출력부는,
전파 정류부로부터 전파 정류된 신호가 출력되는 출력노드와 출력단 사이에 연결된 출력 저항, 출력노드와 접지 사이에 연결된 제1 출력 커패시터, 및 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는 것이 바람직하다.
본 발명에 따르면, 외부 변수에 영향을 받지 않고 검출신호를 출력할 수 있어 공정 편차 및 온도 편차를 줄일 수 있다.
또한, 전파 정류된 신호를 이용하여 원하는 DC 값을 얻을 수 있고, DC 커런트 패스가 없으므로 전력소모를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전력 검출기에 대하여 상세히 설명한다.
[제1 실시예]
도 2a는 본 발명의 제1 실시예에 따른 전력 검출기(100)의 구성을 나타낸 도면이다.
도 2a를 참조하면, 본 발명의 제1 실시예에 따른 전력 검출기(100)는 전파 정류부(110) 및 출력부(120)를 포함한다.
<전파 정류부(110)>
전파 정류부(110)는 입력단(Vin+, Vin-)을 통해 교류신호(Vin=VPsinθ(t))를 입력 받고, 입력된 교류신호(Vin=VPsinθ(t))를 전파 정류하는 역할을 한다.
이러한 전파 정류부(110)는 도 2a에 도시된 바와 같이, 제1 MOS 트랜지스터(M1) 및 제2 MOS 트랜지스터(M2)로 구성될 수 있다.
제1 MOS 트랜지스터(M1)의 드레인 (drain) 은 제1 입력단(Vin+)과 연결되고, 게이트는 제2 입력단(Vin-)과 연결될 수 있다.
제2 MOS 트랜지스터(M2)의 드레인은 제2 입력단(Vin-)과 연결되고, 드레인은 제1 입력단(Vin+)과 연결될 수 있다.
제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 소오스는 서로 연결되며, 소오스 사이를 연결하는 연결노드(VSS)를 통해 전파 정류된 신호가 출력될 수 있다.
<출력부(120)>
출력부(120)는 전파 정류부(110)의 출력노드(VSS)를 통해 출력된 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단(Vout)을 통해 출력할 수 있다.
이러한 출력부(120)는 도 2a에 도시된 바와 같이, 출력 저항(R), 제1 출력 커패시터(C1), 및 제2 출력 커패시터(C2)로 구성될 수 있다.
출력 저항(R)은 전파 정류부(110)의 출력노드(VSS)와 출력단(Vout) 사이에 연결될 수 있다.
제1 출력 커패시터(C1)는 전파 정류부(110)의 출력노드(VSS)와 접지 사이에 연결될 수 있다. 여기서, 전파 정류부(110)의 출력노드(VSS)는 출력 저항(R)의 양단 중 출력단(Vout)과 연결되지 않은 일단과 연결되어 있으므로, 제1 출력 커패시터(C1)는 출력 저항(R)의 일단과 접지 사이에 연결된 것일 수 있다.
제2 출력 커패시터(C2)는 출력단(Vout)과 접지 사이에 연결될 수 있다. 여기서, 출력단(Vout)은 출력 저항(R)의 양단 중 전파 정류부(110)의 출력노드(VSS)와 연결되지 않은 타단과 연결되어 있으므로, 제2 출력 커패시터(C2)는 출력 저항(R)의 타단과 접지 사이에 연결된 것일 수 있다.
도 2b는 본 발명의 실시예에 따른 전파 정류부(110)에 구성된 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 동작 타이밍도를 나타낸 도면이다.
도 2b에 도시된 바와 같이, 입력신호(Vin=VPsinθ(t))가 인가되면 제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 온/오프 스위치로 동작하게 되어 전파 전류 회로의 역할을 하게 된다. 여기서, 입력신호(Vin=VPsinθ(t))는 크기가 │VP│이고 소정의 주기를 갖는 교류신호일 수 있으며, 무선 송신 시스템의 경우 전력 증폭기(power amplifier)의 출력과 같이 상대적으로 큰 신호를 의미할 수 있다.
제1 트랜지스터(M1)와 제2 트랜지스터(M2)의 게이트와 드레인은 상보적으로 연결되어 있어, 한 쪽이 온되면 다른 한 쪽은 오프되는 동작이 이루어지게 된다. 예를 들면, 입력신호(Vin=VPsinθ(t))가 양의 크기를 가질 경우 제1 입력단(Vin+)의 전압에 의해 제2 MOS 트랜지스터(M2)가 온되며, 이때, 제2 MOS 트랜지스터(M2)는 오프된다. 반대로 입력신호(Vin=VPsinθ(t))가 음의 크기를 가질 경우 제2 입력단(Vin-)의 전압에 의해 제2 MOS 트랜지스터(M2)가 온되며, 이때 제1 MOS 트랜지스터(M1)는 오프된다. 이에 따라, 전파 정류부(110)의 출력노드(VSS)에서는 음의 신호만 전달되어 도 2b에 도시된 바와 같이 전파 정류된 신호가 나타나게 된다.
전파 정류부(110)를 통해 전파 정류된 신호는, 출력부(120)의 출력 저항(R)과 제2 출력 커패시터(C2)에 의해 고조파 성분이 상쇄되어 출력단(Vout)을 통해 하기의 수식과 같이 표현되는 rms값을 출력하게 된다.
Figure 112009074713724-pat00005
여기서, 출력전압(Vout)의 시정수는 출력 저항(R)과 제2 출력 커패시터(C2)에 의해 결정된다.
도 2c는 본 발명의 실시예에 따른 전파 정류부(110)의 등가회로를 나타낸 도면이다.
전파 정류부(110)는 스위칭 동작이 일어나는 경우 도 2c에 도시된 바와 같이, 스위치 저항(RON)과 스위치 커패시턴스(CS)를 통해 등가적으로 나타낼 수 있으며, 이러한 등가회로를 통해 RF 동작 주파수와 전압전달특성을 알 수 있다. 이때, 도 2c에 도시된 등가회로의 출력전압(VSS)은 하기의 수식과 같이 표현할 수 있다.
Figure 112009074713724-pat00006
수학식 3에서와 같이, 1>>sCSRON일 경우, 출력전압(VSS)은 입력신호(Vin)와 같아지게 된다. 즉, 전파 정류부(110)의 스위치 동작에 대한 동작 주파수가 충분히 높으면, 1>>sCSRON의 조건을 만족하게 되어 입력신호(Vin)가 왜곡 없이 전달될 수 있다. 이러한 경우, 스위치 저항(RON)이 전달특성에 영향을 거의 주지 않게 되므로, MOS 트랜지스터의 온도 및 공정에 따른 변화량이 거의 없게 된다. 전파 정류부(110)의 동작 주파수(BW)는 하기의 수식과 같이 표현할 수 있다.
Figure 112009074713724-pat00007
따라서, 전파 정류부(110)의 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 사이즈와 스위치 커패시턴스(CS)의 크기를 적절히 설정하여, 동작 주파 수(BW)를 적용하고자 하는 응용제품의 동작 주파수보다 충분히 높게 설명하면 된다. 본 발명의 전력 검출기를 무선 송신 시스템에 적용할 경우, 전파 정류부(110)의 동작 주파수(BW)를 무선 송신 시스템의 동작 주파수보다 높은 것이 바람직하다.
본 발명에 따르면, 전력 검출기의 MOS 트랜지스터를 게인-팩터(gain-factor)로서 이용하는 것이 아니라, 온/오프 스위치로 이용함으로써, 외부 변수에 영향을 받지 않고 검출신호를 출력할 수 있으므로 공정 편차를 줄일 수 있다.
또한, 전파 정류된 신호를 이용하여 원하는 DC 값을 얻을 수 있고, DC 커런트 패스가 없어(즉, DC 전류가 형성되지 않음), 전력소모를 줄일 수 있다.
또한, 무선 송신 시스템에 적용할 경우, 전력 증폭기(power amplifier)의 출력과 같이 큰 출력신호를 검출하는데 적합하다.
[제2 실시예]
도 3a는 본 발명의 제2 실시예에 따른 전력 검출기(200)를 나타낸 도면이다.
도 3a를 참조하면, 본 발명의 제2 실시예에 따른 전력 검출기(200)는, 승압부(210), 전파 정류부(220), 및 출력부(230)를 포함한다.
<승압부(210)>
승압부(210)는 입력단(Vin+, Vin-)을 통해 교류신호(Vin=VPsinθ(t))를 입력 받고, 입력된 신호의 전압이 낮을 경우, 입력단(Vin+, Vin-)의 임피던스 변화를 보 상하기 위해 입력신호를 승압하여 출력할 수 있다.
이러한 승압부(210)는 제1 입력 커패시터(Cin1), 제2 입력 커패시터(Cin2), 및 인덕터(L)로 구성될 수 있다.
제1 입력 커패시터(Cin1)의 일단은 제1 입력단(Vin+)과 연결되며, 타단은 인덕터(L)의 일단과 연결될 수 있다.
제2 입력 커패시터(Cin2)의 일단은 제1 입력단(Vin-)과 연결되며, 타단은 인덕터(L)의 타단과 연결될 수 있다.
인덕터(L)는 제1 입력 커패시터(Cin1)의 타단과, 제2 입력 커패시터(Cin2)의 타단 사이에 연결될 수 있다. 이러한 인덕터(L)의 양단은 제1 출력노드(Vin+')와 제2 출력노드(Vin-')를 이루며, 이는 전파 정류부(220)의 두 입력단(Vin+', Vin-')을 의미한다.
승압부(210)는 입력단의 임피던스 변화를 보상하기 위한 하나의 일례이며, 이에 한정되는 것이 아니라 'Capacitive coupling'을 이용할 수도 있다. 'Capacitive coupling'을 이용할 경우, 전력 검출기의 DC 전압은 전파 정류부(220)의 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 드레인 전압에 의해 결정되므로, 조절 가능한 전압을 이용하여 전력 검출기의 DC 인터페이스를 원하는 방향으로 선택할 수 있다.
<전파 정류부(220)>
전파 정류부(220)는, 입력단(Vin+', Vin-')을 통해 입력된 교류신 호(Vin=VPsinθ(t))를 전파 정류하는 역할을 한다.
이러한 전파 정류부(220)는 도 3a에 도시된 바와 같이, 제1 MOS 트랜지스터(M1) 및 제2 MOS 트랜지스터(M2)로 구성될 수 있다.
제1 MOS 트랜지스터(M1)의 드레인은 제1 입력단(Vin+')과 연결되고, 게이트는 제2 입력단(Vin-')과 연결될 수 있다.
제2 MOS 트랜지스터(M2)의 드레인은 제2 입력단(Vin-')과 연결되고, 드레인은 제1 입력단(Vin+')과 연결될 수 있다.
제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 소오스는 서로 연결되며, 그 연결노드(VSS)를 통해 전파 정류된 신호가 출력될 수 있다.
<출력부(230)>
출력부(230)는, 전파 정류부(220)의 출력노드(VSS)를 통해 출력된 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단(Vout)을 통해 출력할 수 있다.
이러한 출력부(230)는 도 3a에 도시된 바와 같이, 출력 저항(R), 제1 출력 커패시터(C1), 및 제2 출력 커패시터(C2)로 구성될 수 있다.
출력 저항(R)은 전파 정류부(220)의 출력노드(VSS)와 출력단(Vout) 사이에 연결될 수 있다.
제1 출력 커패시터(C1)는 전파 정류부(220)의 출력노드(VSS)와 접지 사이에 연결될 수 있다. 여기서, 전파 정류부(220)의 출력노드(VSS)는 출력 저항(R)의 양단 중 출력단(Vout)과 연결되지 않은 일단과 연결되어 있으므로, 제1 출력 커패시터(C1)는 출력 저항(R)의 일단과 접지 사이에 연결된 것일 수 있다.
제2 출력 커패시터(C2)는 출력단(Vout)과 접지 사이에 연결될 수 있다. 여기서, 출력단(Vout)은 출력 저항(R)의 양단 중 전파 정류부(220)의 출력노드(VSS)와 연결되지 않은 타단과 연결되어 있으므로, 제2 출력 커패시터(C2)는 출력 저항(R)의 타단과 접지 사이에 연결된 것일 수 있다.
본 발명의 제2 실시예에 따른 전력 검출기(200)는 제1 실시예의 전력 검출기(100)와 비교하여 승압부(210)의 추가 구성을 가지며, 전파 정류부(220)와 출력부(230)의 구성은 동일하다. 따라서, 제2 실시예에 따른 전력 검출기(200)는 입력신호의 전압이 낮을 경우 입력단의 임피던스 변화를 보상하는데 더 나은 효과가 있으며, 그 밖의 다른 동작은 제1 실시예의 전력 검출기와 동일하다.
도 3b는 본 발명의 제2 실시예에 따른 전력 검출기(200)의 시뮬레이션 결과를 나타낸 그래프이다. 보다 상세하게는, 입력신호 Vin을 dBm 단위로 증가시키면서 전력 검출기의 출력전압의 변화 특성을 확인한 결과이다.
도 3b의 가로축은 dBm 단위로 입력 신호 Vin을 4dBm에서 20dBm까지 변화시킨 것이며, 이때 전력 검출기(200)의 출력 전압(세로축)은 0V에서 약 1.6V의 값을 가 짐을 확인 할 수 있다. 온도 및 공정상수 변화에 대한 특성을 확인하기 위하여 공정변화는 반도체 공정에서 제공하는 산포 데이터인 TT(Typical), FF(Fast), SS(Slow)와 -45~+85도의 온도 구간에서 5개의 경우[(TT, +27도), (FF, +85도), (FF, -40도), (SS, +85도), (SS, -40도)]를 시뮬레이션 한 결과이다. 이로부터, 제2 실시예에 따른 전력 검출기(200)의 동작범위는 +4~20dBm 정도이며, 이때의 공정 및 온도 편차는 약 +/-0.5dB 정도로, 정확한 검출 특성을 갖는다는 것을 알 수 있다.
상술한 바와 같이, 본 발명의 전력 검출기는 검출하고자 하는 신호의 크기가 비교적 큰 신호인 경우에 보다 효과적이며, 특히 무선 송신 시스템에 적용할 경우 전력 증폭기의 출력신호 크기를 제어하기 위한 전력 검출용으로서 효과적이다.
[제3 실시예]
도 3b에서 나타난 정확도 편차는 MOS 트랜지스터의 공정상수인 문턱전압의 영향에 의해 발생할 수 있으며, 제어신호로서 이용되는 입력신호의 크기가 MOS 트랜지스터의 문턱전압보다 상대적으로 클 경우 그 편차를 줄일 수 있다.
이러한 점을 착안하여, 제3 실시예에서는, 전파 정류부의 각 MOS 트랜지스터에 바이어스 전압을 어뎁티브(adaptive)하게 공급해 줌으로써, 각 MOS 트랜지스터가 항상 문턱전압 근처에서 동작하는 전력 검출기에 대하여 상세히 설명한다.
도 4는 본 발명의 제3 실시예에 따른 전력 검출기(300)를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 제3 실시예에 따른 전력 검출기(300)는, 전파 정류부(310), 출력부(320), 및 바이어스부(330)를 포함한다.
<전파 정류부(310)>
전파 정류부(310)는, 입력단(Vin+, Vin-)을 통해 교류신호(Vin=VPsinθ(t))를 입력 받고, 입력된 교류신호(Vin=VPsinθ(t))를 전파 정류하는 역할을 한다.
이러한 전파 정류부(310)는 도 4에 도시된 바와 같이, 제1 MOS 트랜지스터(M1), 제2 MOS 트랜지스터(M2), 제1 커플링 커패시터(C3), 제2 커플링 커패시터(C4), 제1 바이어스 저항(Rbias1) 및 제2 바이어스 저항(Rbias2)으로 구성될 수 있다.
제1 MOS 트랜지스터(M1)의 드레인은 제1 입력단(Vin+)과 연결되고, 게이트는 제2 입력단(Vin-)과 연결될 수 있다.
제2 MOS 트랜지스터(M2)의 드레인은 제2 입력단(Vin-)과 연결되고, 드레인은 제1 입력단(Vin+)과 연결될 수 있다.
제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 소오스는 서로 연결되며, 그 연결노드(VSS)를 통해 전파 정류된 신호가 출력될 수 있다.
제1 커플링 커패시터(C3)는 제2 입력단(Vin-)과 제1 MOS 트랜지스터(M1)의 게이트 사이에 연결될 수 있다.
제2 커플링 커패시터(C4)는 제1 입력단(Vin+)과 제2 MOS 트랜지스터(M2)의 게이트 사이에 연결될 수 있다.
이러한, 제1 커플링 커패시터(C3)와 제2 커플링 커패시터(C4)는 제1 입력단(Vin+)과 제2 입력단(Vin-)으로부터 입력되는 신호의 DC 성분을 제거하는 역할을 한다.
제1 바이어스 저항(Rbias1)는 제1 MOS 트랜지스터(M1)의 게이트와 연산 증폭기(A1)의 출력단자 사이에 연결될 수 있다.
제2 바이어스 저항(Rbias2)는 제2 MOS 트랜지스터(M2)의 게이트와 연산 증폭기(A1)의 출력단자 사이에 연결될 수 있다.
이러한 제1 바이어스 저항(Rbias1)와 제2 바이어스 저항(Rbias2)는 바이어스부(330)로부터 제1 MOS 트랜지스터(M1)의 게이트와 제2 MOS 트랜지스터(M2)의 게이트에 DC 바이어스 전압만 공급하고 제1 입력단(Vin+)과 제2 입력단(Vin-)으로부터 입력되는 신호가 바이어스부(330)로 전달되는 것을 방지하는 역할을 한다.
<출력부(320)>
출력부(320)는, 전파 정류부(310)의 출력노드(VSS)를 통해 출력된 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단(Vout)을 통해 출력할 수 있다.
이러한 출력부(320)는 도 4에 도시된 바와 같이, 출력 저항(R), 제1 출력 커패시터(C1), 및 제2 출력 커패시터(C2)로 구성될 수 있다.
출력 저항(R)은 전파 정류부(310)의 출력노드(VSS)와 출력단(Vout) 사이에 연결될 수 있다.
제1 출력 커패시터(C1)는 전파 정류부(310)의 출력노드(VSS)와 접지 사이에 연결될 수 있다. 여기서, 전파 정류부(310)의 출력노드(VSS)는 출력 저항(R)의 양단 중 출력단(Vout)과 연결되지 않은 일단과 연결되어 있으므로, 제1 출력 커패시터(C1)는 출력 저항(R)의 일단과 접지 사이에 연결된 것일 수 있다.
제2 출력 커패시터(C2)는 출력단(Vout)과 접지 사이에 연결될 수 있다. 여기서, 출력단(Vout)은 출력 저항(R)의 양단 중 전파 정류부(310)의 출력노드(VSS)와 연결되지 않은 타단과 연결되어 있으므로, 제2 출력 커패시터(C2)는 출력 저항(R)의 타단과 접지 사이에 연결된 것일 수 있다.
<바이어스부(330)>
바이어스부(330)는 출력단(Vout)의 출력신호에 따라 전파 정류부(310)의 동작을 위한 바이어스 전압을 제공할 수 있다. 즉, 전파 정류부(310)에 구성된 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)가 문턱전압 근처에서 동작할 수 있도록 약간의 전력을 더 제공하여, 각 MOS 트랜지스터의 편차를 줄여 줌으로써 정확도를 높여 줄 수 있다.
이러한 바이어스부(330)는 도 4에 도시된 바와 같이, 연산 증폭기(A1), 제3 MOS 트랜지스터(M3), 및 정전류원(Ibias)으로 구성될 수 있다.
연산 증폭기(A1)의 비반전 단자(+)는 출력부(320)의 출력단(Vout)과 연결되 고, 반전 단자(-)는 정전류원(Ibias)과 연결될 수 있다. 또한, 연산 증폭기(A1)의 출력단자는 제1 바이어스 저항(Rbias1)과 제2 바이어스 저항(Rbias2)의 일단과 연결될 수 있다.
제3 MOS 트랜지스터(M3)의 드레인은 공급전원(VCC)과 연결되고, 소오스는 연산 증폭기(A1)의 반전 단자(-)와 연결되고, 게이트는 연산 증폭기(A1)의 출력단자, 제1 MOS 트랜지스터(M1)의 게이트, 및 제2 MOS 트랜지스터(M3)의 게이트와 연결될 수 있다.
정전류원(Ibias)는 제3 MOS 트랜지스터(M3)와 연산 증폭기(A1)의 반전 단자(-)를 연결하는 연결노드 및 접지 사이에 연결될 수 있다.
본 발명의 제3 실시예에 따른 전력 검출기(300)는 제1 실시예에 따른 전력 검출기(100)와 비교하여 바이어스부(340)의 추가 구성을 가지며, 전파 정류부(310)와 출력부(320)의 구성은 동일하다. 또한, 제2 실시예의 전력 검출기(200)와 비교하여 승압부(210)의 구성이 생략되었으며, 그 밖에 전파 정류부(310)와 출력부(320)의 구성은 동일하다. 따라서, 제3 실시예에 따른 전력 검출기(300)는 전파 정류부의 각 MOS 트랜지스터에 바이어스 전압을 어뎁티브하게 공급해 줌으로써, 각 MOS 트랜지스터가 항상 문턱전압 근처에서 동작할 수 있도록 하고, 이에 따라 문턱전압의 영향을 최소화시킬 수 있는 더 나은 효과가 있으며, 그 밖의 다른 동작은 제1 실시예 및 제2 실시예의 전력 검출기와 동일하다.
[제4 실시예]
도 5a는 본 발명의 제4 실시예에 따른 전력 검출기(400)를 나타낸 도면이다.
도 5a를 참조하면, 본 발명의 제4 실시예에 따른 전력 검출기(400)는, 승압부(410), 전파 정류부(420), 출력부(430), 및 바이어스부(440)를 포함한다.
<승압부(410)>
승압부(410)는 입력단(Vin+, Vin-)을 통해 교류신호(Vin=VPsinθ(t))를 입력 받고, 입력된 신호의 전압이 낮을 경우, 입력단(Vin+, Vin-)의 임피던스 변화를 보상하기 위해 입력신호를 승압하여 출력할 수 있다.
이러한 승압부(210)는 제1 입력 커패시터(Cin1), 제2 입력 커패시터(Cin2), 및 인덕터(L)로 구성될 수 있다.
제1 입력 커패시터(Cin1)의 일단은 제1 입력단(Vin+)과 연결되며, 타단은 인덕터(L)의 일단과 연결될 수 있다.
제2 입력 커패시터(Cin2)의 일단은 제1 입력단(Vin-)과 연결되며, 타단은 인덕터(L)의 타단과 연결될 수 있다.
인덕터(L)는 제1 입력 커패시터(Cin1)의 타단과, 제2 입력 커패시터(Cin2)의 타단 사이에 연결될 수 있다. 이러한 인덕터(L)의 양단은 제1 출력노드(Vin+')와 제2 출력노드(Vin-')를 이루며, 이는 전파 정류부(420)의 두 입력단(Vin+', Vin-') 을 의미한다.
승압부(410)는 입력단의 임피던스 변화를 보상하기 위한 하나의 일례이며, 이에 한정되는 것이 아니라, 'Capacitive coupling'을 이용할 수도 있다. 'Capacitive coupling'을 이용할 경우, 전력 검출기의 DC 전압은 전파 정류부(420)의 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 드레인 전압에 의해 결정되므로, 조절 가능한 전압을 이용하여 전력 검출기의 DC 인터페이스를 원하는 방향으로 선택할 수 있다.
<전파 정류부(420)>
전파 정류부(420)는, 입력단(Vin+', Vin-')을 통해 입력된 교류신호(Vin=VPsinθ(t))를 전파 정류하는 역할을 한다.
이러한 전파 정류부(420)는 도 5a에 도시된 바와 같이, 제1 MOS 트랜지스터(M1), 제2 MOS 트랜지스터(M2), 제1 커플링 커패시터(C3), 제2 커플링 커패시터(C4), 제1 바이어스 저항(Rbias1) 및 제2 바이어스 저항(Rbias2)으로 구성될 수 있다.
제1 MOS 트랜지스터(M1)의 드레인은 제1 입력단(Vin+')과 연결되고, 게이트는 제2 입력단(Vin-')과 연결될 수 있다.
제2 MOS 트랜지스터(M2)의 드레인은 제2 입력단(Vin-')과 연결되고, 드레인은 제1 입력단(Vin+')과 연결될 수 있다.
제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)의 소오스는 서로 연결되며, 그 연결노드(VSS)를 통해 전파 정류된 신호가 출력될 수 있다.
제1 커플링 커패시터(C3)는 제2 입력단(Vin-')과 제1 MOS 트랜지스터(M1)의 게이트 사이에 연결될 수 있다.
제2 커플링 커패시터(C4)는 제1 입력단(Vin+')과 제2 MOS 트랜지스터(M2)의 게이트 사이에 연결될 수 있다.
이러한, 제1 커플링 커패시터(C3)와 제2 커플링 커패시터(C4)는 제1 입력단(Vin+')과 제2 입력단(Vin-')으로부터 입력되는 신호의 DC 성분을 제거하는 역할을 한다.
제1 바이어스 저항(Rbias1)는 제1 MOS 트랜지스터(M1)의 게이트와 연산 증폭기(A1)의 출력단자 사이에 연결될 수 있다.
제2 바이어스 저항(Rbias2)는 제2 MOS 트랜지스터(M2)의 게이트와 연산 증폭기(A1)의 출력단자 사이에 연결될 수 있다.
이러한 제1 바이어스 저항(Rbias1)와 제2 바이어스 저항(Rbias2)는 바이어스부(440)로부터 제1 MOS 트랜지스터(M1)의 게이트와 제2 MOS 트랜지스터(M2)의 게이트에 DC 바이어스 전압만 공급하고 제1 입력단(Vin+')과 제2 입력단(Vin-')으로부터 입력되는 신호가 바이어스부(440)로 전달되는 것을 방지하는 역할을 한다.
<출력부(430)>
출력부(430)는, 전파 정류부(420)의 출력노드(VSS)를 통해 출력된 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단(Vout)을 통해 출력할 수 있다.
이러한 출력부(430)는 도 5a에 도시된 바와 같이, 출력 저항(R), 제1 출력 커패시터(C1), 및 제2 출력 커패시터(C2)로 구성될 수 있다.
출력 저항(R)은 전파 정류부(420)의 출력노드(VSS)와 출력단(Vout) 사이에 연결될 수 있다.
제1 출력 커패시터(C1)는 전파 정류부(420)의 출력노드(VSS)와 접지 사이에 연결될 수 있다. 여기서, 전파 정류부(420)의 출력노드(VSS)는 출력 저항(R)의 양단 중 출력단(Vout)과 연결되지 않은 일단과 연결되어 있으므로, 제1 출력 커패시터(C1)는 출력 저항(R)의 일단과 접지 사이에 연결된 것일 수 있다.
제2 출력 커패시터(C2)는 출력단(Vout)과 접지 사이에 연결될 수 있다. 여기서, 출력단(Vout)은 출력 저항(R)의 양단 중 전파 정류부(420)의 출력노드(VSS)와 연결되지 않은 타단과 연결되어 있으므로, 제2 출력 커패시터(C2)는 출력 저항(R)의 타단과 접지 사이에 연결된 것일 수 있다.
<바이어스부(440)>
바이어스부(440)는 출력단(Vout)의 출력신호에 따라 전파 정류부(420)의 동작을 위한 바이어스 전압을 제공할 수 있다. 즉, 전파 정류부(420)에 구성된 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)가 문턱전압 근처에서 동작할 수 있도록 약간의 전력을 더 제공하여, 각 MOS 트랜지스터의 편차를 줄여 줌으로써 정확도를 높여 줄 수 있다.
이러한 바이어스부(440)는 도 5에 도시된 바와 같이, 연산 증폭기(A1), 제3 MOS 트랜지스터(M3), 및 정전류원(Ibias)으로 구성될 수 있다.
연산 증폭기(A1)의 비반전 단자(+)는 출력부(430)의 출력단(Vout)과 연결되고, 반전 단자(-)는 정전류원(Ibias)과 연결될 수 있다.
제3 MOS 트랜지스터(M3)의 드레인은 공급전원(VCC)과 연결되고, 소오스는 연산 증폭기(A1)의 반전 단자(-)와 연결되고, 게이트는 연산 증폭기(A1)의 출력단자, 제1 MOS 트랜지스터(M1)의 게이트, 및 제2 MOS 트랜지스터(M3)의 게이트와 연결될 수 있다.
정전류원(Ibias)는 제3 MOS 트랜지스터(M3)와 연산 증폭기(A1)의 반전 단자(-)를 연결하는 연결노드 및 접지 사이에 연결될 수 있다.
본 발명의 제4 실시예에 따른 전력 검출기(400)는 제1 실시예에 따른 전력 검출기(100)의 구성을 기반으로, 제2 실시예에 따른 승압부(210)와 제3 실시예에 따른 바이어스부(330)를 추가 구성한 것이다. 따라서, 본 발명의 제4 실시예에 따른 전력 검출기(400)의 동작은 상술한 제1 내지 제3 실시예를 참조하면, 쉽게 이해할 수 있을 것이다.
제4 실시예에 따른 전력 검출기(400)의 바이어스부(440)에서 제3 MOS 트랜지스터(M3)의 게이트 바이어스 전압(VG_M3)은 하기의 수식과 같이 표현할 수 있다.
Figure 112009074713724-pat00008
전파 정류부(420)의 제1 MOS 트랜지스터(M1)와 제2 MOS 트랜지스터(M2)는 바이어스 전류(Ibias)를 충분히 작게 설정할 경우, 출력부(430)의 출력전압(Vout)보다 항상 문턱전압(Vth)만큼 큰 전압이 인가되어, 보다 작은 입력신호에서도 잘 동작할 수 있게 된다. 또한, MOS 트랜지스터의 공정상수 및 온도 변화도 바이어스부(440)에 반영되므로 문턱전압(Vth)에 의한 영향을 줄일 수 있게 된다. 이러한 효과는 바이어스부를 포함하는 제3 실시예의 전력 검출기(300)에서도 나타날 수 있다.
도 5b는 제4 실시예에 따른 전력 검출기(400) 특성과 종래의 전력 검출기(10)의 특성과 비교한 그래프이다.
입력신호 Vin을 0에서 20dBm까지 변경했을 경우, 종래의 전력 검출기(10)는 약 4dBm이하에서 공정 및 온도변화에 영향을 많이 받으므로, 산포가 증가함을 알 수 있다. 그러나, 제4 실시예의 전력 검출기(400)와 같이, 어뎁티브 바이어스부를 추가할 경우 사용 가능한 입력신호의 범위가 0dBm 수준까지 확장됨을 알 수 있으 며, 전력검출기(400)의 출력전압에 대한 산포 역시 온도 및 공정변화에 대해서 훨씬 줄어들었음을 확인할 수 있다. 이와 같이, 바이어스부(440)를 추가한 경우(Add bias), 전력 검출기(400)의 동작범위는 낮은 신호 영역으로 확장되었으며, 그 산포도 개선되었음을 알 수 있다.
도 6은 본 발명의 실시예에 따른 전력 검출기(PD)를 RF 송신기에 적용한 예를 나타낸 도면이다.
RF 송신기의 출력신호가 전력 검출기(PD)로 커플링(coupling)되고, 출력신호의 전력을 검출하기 위해 DC 전압으로 변환될 수 있다. 검출된 DC 전압은 베이스 밴드 프로세서(Baseband Processor)로 전달되고, 전달된 DC 전압을 바탕으로 RF 송신기의 출력신호의 크기가 적절한 크기로 조절되도록 트랜스미터(transmitter)의 각 블록(RF, PA)을 조절하게 된다. 이에 따라 RF 송신기의 출력신호를 일정하게 유지하거나, 출력신호의 성능을 최적화할 수 있게 된다. 이러한 시스템에서의 성능을 결정하는 중요한 요소 중 하나가 전력 검출기(PD)의 정확도라고 할 수 있으며, 본 발명의 실시예에 따른 전력 검출기를 RF 송신기와 같은 시스템에 적용할 경우 저전력, 고성능의 시스템을 구성할 수 있다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1a는 NMOS의 엑티브(active) 영역의 전압-전류 특성을 이용하는 종래의 NMOS RF 전력 검출기(10a)를 나타낸 도면.
도 1b는 NMOS의 선형(linear) 영역의 전압-전류 특성을 이용하는 종래의 NMOS RF 전력 검출기(10b)를 나타낸 도면.
도 2a는 본 발명의 제1 실시예에 따른 전력 검출기(100)의 구성을 나타낸 도면.
도 2b는 본 발명의 실시예에 따른 전파 정류부(110, 220, 310, 420)에 구성된 제1 MOS 트랜지스터(M1) 및 제2 MOS 트랜지스터의 동작 타이밍도.
도 2c는 본 발명의 실시예에 따른 전파 정류부(110, 220, 310, 420)의 등가회로를 나타낸 도면.
도 3a는 본 발명의 제2 실시예에 따른 전력 검출기(200)를 나타낸 도면.
도 3b는 본 발명의 제2 실시예에 따른 전력 검출기(200)의 시뮬레이션 결과를 나타낸 그래프.
도 4는 본 발명의 제3 실시예에 따른 전력 검출기(300)를 나타낸 도면.
도 5a는 본 발명의 제4 실시예에 따른 전력 검출기(400)를 나타낸 도면.
도 5b는 본 발명의 제4 실시예에 따른 전력 검출기(400)의 시뮬레이션 결과를 나타낸 그래프.
도 6은 본 발명의 실시예에 따른 전력 검출기(PD)를 RF 송신기에 적용한 예를 나타낸 도면.
**********도면의 주요 부분에 대한 부호의 설명**********
110, 220, 310, 420: 전파 정류부
120, 230, 320, 430: 출력부
210, 410: 승압부
330, 440: 바이어스부

Claims (18)

  1. 무선 송신 시스템에서 송신신호의 전력을 측정하기 위한 전력 검출기로서,
    입력단을 통해 상기 송신신호로서 교류신호를 입력 받고, 상기 교류신호를 전파 정류하는 전파 정류부; 및
    상기 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부
    를 포함하는 전력 검출기.
  2. 제1항에 있어서,
    상기 전파 정류부는,
    드레인이 상기 입력단 중 제1 입력단과 연결되고, 게이트가 상기 입력단 중 제2 입력단과 연결된 제1 MOS 트랜지스터; 및
    드레인이 상기 입력단 중 제2 입력단과 연결되고, 게이트가 상기 입력단 중 제1 입력단과 연결된 제2 MOS 트랜지스터를 포함하고,
    상기 제1 MOS 트랜지스터와 상기 제2 MOS 트랜지스터의 소오스는 서로 연결되고,
    상기 제1 MOS 트랜지스터와 상기 제2 MOS 트랜지스터는 상기 교류신호의 극성에 따라 상보적으로 온/오프하는, 전력 검출기.
  3. 제1항에 있어서,
    상기 출력부는,
    상기 전파 정류부로부터 상기 전파 정류된 신호가 출력되는 출력노드와 상기 출력단 사이에 연결된 출력 저항;
    상기 출력노드와 접지 사이에 연결된 제1 출력 커패시터; 및
    상기 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는, 전력 검출기.
  4. 무선 송신 시스템에서 송신신호의 전력을 측정하기 위한 전력 검출기로서,
    입력단을 통해 상기 송신신호로서 교류신호를 입력 받고, 상기 입력단의 임피던스 변화를 보상하기 위해 상기 교류신호를 승압하여 출력하는 승압부;
    상기 승압부의 출력신호를 입력 받아 전파 정류하는 전파 정류부; 및
    상기 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부
    를 포함하는 전력 검출기.
  5. 제4항에 있어서,
    상기 승압부는,
    일단이 상기 입력단 중 제1 입력단과 연결된 제1 입력 커패시터;
    일단이 상기 입력단 중 제2 입력단과 연결된 제2 입력 커패시터; 및
    상기 제1 입력 커패시터의 타단과 상기 제2 입력 커패시터의 타단 사이에 연결된 인덕터를 포함하고,
    상기 인덕터의 양단은 각각 제1 출력노드와 제2 출력노드를 이루는, 전력 검출기.
  6. 제5항에 있어서,
    상기 전파 정류부는,
    드레인이 상기 제1 출력노드와 연결되고, 게이트가 상기 제2 출력노드와 연결된 제1 MOS 트랜지스터; 및
    드레인이 상기 제2 출력노드과 연결되고, 게이트가 상기 제1 출력노드와 연결된 제2 MOS 트랜지스터를 포함하고,
    상기 제1 MOS 트랜지스터와 상기 제2 MOS 트랜지스터의 소오스는 서로 연결되고,
    상기 제1 MOS 트랜지스터와 상기 제2 MOS 트랜지스터는 상기 교류신호의 극성에 따라 상보적으로 온/오프하는, 전력 검출기.
  7. 제4항에 있어서,
    상기 출력부는,
    상기 전파 정류부로부터 상기 전파 정류된 신호가 출력되는 제3 출력노드와 상기 출력단 사이에 연결된 출력 저항;
    상기 제3 출력 노드와 접지 사이에 연결된 제1 출력 커패시터; 및
    상기 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는, 전력 검출기.
  8. 무선 송신 시스템에서 송신신호의 전력을 측정하기 위한 전력 검출기로서,
    입력단을 통해 상기 송신신호로서 교류신호를 입력 받고, 상기 교류신호를 전파 정류하는 전파 정류부;
    상기 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부; 및
    상기 출력단의 출력신호에 따라 상기 전파 정류부의 동작을 위한 바이어스 전압을 제공하는 바이어스부
    를 포함하는 전력 검출기.
  9. 제8항에 있어서,
    상기 전파 정류부는,
    드레인이 상기 입력단 중 제1 입력단과 연결되고, 게이트가 상기 입력단 중 제2 입력단과 연결된 제1 MOS 트랜지스터; 및
    드레인이 상기 입력단 중 제2 입력단과 연결되고, 게이트가 상기 입력단 중 제1 입력단과 연결된 제2 MOS 트랜지스터를 포함하고,
    상기 제1 MOS 트랜지스터와 상기 제2 MOS 트랜지스터의 소오스는 서로 연결 되고,
    상기 제1 MOS 트랜지스터와 상기 제2 MOS 트랜지스터는 상기 교류신호의 극성에 따라 상보적으로 온/오프하는, 전력 검출기.
  10. 제9항에 있어서,
    상기 바이어스부는,
    비반전 단자가 상기 출력단과 연결된 연산 증폭기;
    드레인이 공급전원과 연결되고, 소오스가 상기 연산 증폭기의 반전 단자와 연결되고, 게이트가 상기 연산 증폭기의 출력단자, 상기 제1 MOS 트랜지스터의 게이트, 및 상기 제2 MOS 트랜지스터의 게이트와 연결된 제3 MOS 트랜지스터; 및
    상기 연산 증폭기의 반전 단자와 상기 제3 MOS 트랜지스터의 소오스를 연결하는 연결노드 및 접지 사이에 연결된 정전류원을 포함하는, 전력 검출기.
  11. 제8항에 있어서,
    상기 출력부는,
    상기 전파 정류부로부터 상기 전파 정류된 신호가 출력되는 출력노드와 상기 출력단 사이에 연결된 출력 저항;
    상기 출력노드와 접지 사이에 연결된 제1 출력 커패시터; 및
    상기 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는, 전력 검출기.
  12. 무선 송신 시스템에서 송신신호의 전력을 측정하기 위한 전력 검출기로서,
    입력단을 통해 상기 송신신호로서 교류신호를 입력 받고, 상기 입력단의 임피던스 변화를 보상하기 위해 상기 교류신호를 승압하여 출력하는 승압부;
    상기 승압부의 출력신호를 입력 받아 전파 정류하는 전파 정류부;
    상기 전파 정류부를 통해 전파 정류된 신호의 고조파 성분을 상쇄하여 출력단을 통해 출력하는 출력부; 및
    상기 출력단의 출력신호에 따라 상기 전파 정류부의 동작을 위한 바이어스 전압을 제공하는 바이어스부
    를 포함하는 전력 검출기.
  13. 제12항에 있어서,
    상기 승압부는,
    일단이 상기 입력단 중 제1 입력단과 연결된 제1 입력 커패시터;
    일단이 상기 입력단 중 제2 입력단과 연결된 제2 입력 커패시터; 및
    상기 제1 입력 커패시터의 타단과 상기 제2 입력 커패시터의 타단 사이에 연결된 인덕터를 포함하고,
    상기 인덕터의 양단은 각각 제1 출력노드와 제2 출력노드를 이루는, 전력 검출기.
  14. 제13항에 있어서,
    상기 전파 정류부는,
    드레인이 상기 제1 출력노드와 연결되고, 게이트가 상기 제2 출력노드와 연결된 제1 MOS 트랜지스터; 및
    드레인이 상기 제2 출력노드과 연결되고, 게이트가 상기 제1 출력노드와 연결된 제2 MOS 트랜지스터를 포함하고,
    상기 제1 MOS 트랜지스터와 상기 제2 MOS 트랜지스터의 소오스는 서로 연결되고,
    상기 제1 MOS 트랜지스터와 상기 제2 MOS 트랜지스터는 상기 교류신호의 극성에 따라 상보적으로 온/오프하는, 전력 검출기.
  15. 제14항에 있어서,
    상기 바이어스부는,
    비반전 단자가 상기 출력단과 연결된 연산 증폭기;
    드레인이 공급전원과 연결되고, 소오스가 상기 연산 증폭기의 반전 단자와 연결되고, 게이트가 상기 연산 증폭기의 출력단자, 상기 제1 MOS 트랜지스터의 게이트, 및 상기 제2 MOS 트랜지스터의 게이트와 연결된 제3 MOS 트랜지스터; 및
    상기 연산 증폭기의 반전 단자와 상기 제3 MOS 트랜지스터의 소오스를 연결하는 연결노드 및 접지 사이에 연결된 정전류원을 포함하는, 전력 검출기.
  16. 제12항에 있어서,
    상기 출력부는,
    상기 전파 정류부로부터 상기 전파 정류된 신호가 출력되는 출력노드와 상기 출력단 사이에 연결된 출력 저항;
    상기 출력노드와 접지 사이에 연결된 제1 출력 커패시터; 및
    상기 출력단과 접지 사이에 연결된 제2 출력 커패시터를 포함하는, 전력 검출기.
  17. 제10항 또는 제15항에 있어서,
    상기 전파 정류부는,
    상기 제1 입력단 및 상기 제2 입력단으로부터 입력되는 신호의 DC 성분을 제거하기 위한 제1 커플링 커패시터 및 제2 커플링 커패시터를 더 포함하고,
    상기 제1 커플링 커패시터는,
    상기 제2 입력단과 상기 제1 MOS 트랜지스터의 게이트 사이에 연결되고,
    상기 제2 커플링 커패시터는,
    상기 제1 입력단과 상기 제2 MOS 트랜지스터의 게이트 사이에 연결되고,
    상기 바이어스부로부터 입력되는 신호 중 DC 바이어스 전압만을 공급하기 위한 제1 바이어스 저항 및 제2 바이어스 저항을 더 포함하고,
    상기 제1 바이어스 저항은 제1 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단자 사이에 연결되고,
    상기 제2 바이어스 저항은 제2 MOS 트랜지스터의 게이트와 연산 증폭기의 출력단자 사이에 연결된, 전력 검출기.
  18. 제1항, 제4항, 제8항 또는 제12항에 있어서,
    상기 전파 정류부의 동작 주파수는 상기 무선 송신 시스템의 동작 주파수보다 높은, 전력 검출기.
KR1020090118997A 2009-12-03 2009-12-03 전력 검출기 KR101040544B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090118997A KR101040544B1 (ko) 2009-12-03 2009-12-03 전력 검출기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090118997A KR101040544B1 (ko) 2009-12-03 2009-12-03 전력 검출기

Publications (2)

Publication Number Publication Date
KR20110062310A KR20110062310A (ko) 2011-06-10
KR101040544B1 true KR101040544B1 (ko) 2011-06-16

Family

ID=44396515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090118997A KR101040544B1 (ko) 2009-12-03 2009-12-03 전력 검출기

Country Status (1)

Country Link
KR (1) KR101040544B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8897727B2 (en) * 2012-06-01 2014-11-25 Qualcomm Incorporated Power detector with temperature compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040098819A (ko) * 2003-05-16 2004-11-26 이규영 무선 전원 공급장치 및 무선 전원 수신장치
KR20080038683A (ko) * 2006-10-30 2008-05-07 엘지전자 주식회사 무선 전원 공급 장치 및 그 방법
JP2009513098A (ja) 2005-10-21 2009-03-26 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド 無線デバイスにおいて電力を受信および管理するためのシステムおよび方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040098819A (ko) * 2003-05-16 2004-11-26 이규영 무선 전원 공급장치 및 무선 전원 수신장치
JP2009513098A (ja) 2005-10-21 2009-03-26 ザ リージェンツ オブ ザ ユニバーシティ オブ コロラド 無線デバイスにおいて電力を受信および管理するためのシステムおよび方法
KR20080038683A (ko) * 2006-10-30 2008-05-07 엘지전자 주식회사 무선 전원 공급 장치 및 그 방법

Also Published As

Publication number Publication date
KR20110062310A (ko) 2011-06-10

Similar Documents

Publication Publication Date Title
US8688060B2 (en) Detection circuit for overdrive conditions in a wireless device
CN101271344B (zh) 一种高电源噪声抑制的低压差电压调节器
US9973146B2 (en) Amplifying circuit
US8648656B2 (en) Low-noise amplifier with through-mode
US8305145B2 (en) Receiving circuit
WO2015002294A1 (ja) 電力増幅モジュール
JP2005223877A (ja) 高周波電力増幅回路
WO2011137635A1 (zh) 一种功率放大器和基于功率放大器的信号放大方法
US6496067B1 (en) Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers
US9261543B2 (en) Power detection device and method of driving the same
US8912785B2 (en) Low-power RF peak detector
US8917082B2 (en) Power detector
US7271663B2 (en) Operational amplifier output stage and method
JP6196299B2 (ja) 狭域通信用の超低電力無線機
KR101040544B1 (ko) 전력 검출기
US11936340B2 (en) Dynamically biased power amplification
US7382175B2 (en) Frequency mixer preventing degradation in linearity on amplitude of input signal
JP2020053961A (ja) Ｒｆｉｄデバイス用の改善された検出回路
US8289080B2 (en) Current-mode amplifier
EP3905533B1 (en) High-frequency power amplifier
US9297840B2 (en) Power detection circuit
CN117155299A (zh) 一种自偏置低功耗低噪声放大器
JPH08288758A (ja) 増幅回路、及び半導体集積回路
CN112290892A (zh) 一种双模低噪声跨导放大器电路、用于放大射频信号的方法及ble接收器
US20200412309A1 (en) Circuit for increasing output direct-current level of transimpedance amplification stage in tia

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 9