Nothing Special   »   [go: up one dir, main page]

KR101030002B1 - 화소 회로 및 이를 이용한 유기전계발광 표시 장치 - Google Patents

화소 회로 및 이를 이용한 유기전계발광 표시 장치 Download PDF

Info

Publication number
KR101030002B1
KR101030002B1 KR1020090095665A KR20090095665A KR101030002B1 KR 101030002 B1 KR101030002 B1 KR 101030002B1 KR 1020090095665 A KR1020090095665 A KR 1020090095665A KR 20090095665 A KR20090095665 A KR 20090095665A KR 101030002 B1 KR101030002 B1 KR 101030002B1
Authority
KR
South Korea
Prior art keywords
node
electrode connected
nmos transistor
scan
signal
Prior art date
Application number
KR1020090095665A
Other languages
English (en)
Other versions
KR20110038393A (ko
Inventor
정보용
김금남
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090095665A priority Critical patent/KR101030002B1/ko
Priority to US12/832,952 priority patent/US8736523B2/en
Publication of KR20110038393A publication Critical patent/KR20110038393A/ko
Application granted granted Critical
Publication of KR101030002B1 publication Critical patent/KR101030002B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 화소 회로 및 이를 이용한 유기전계발광 표시장치에 관한 것으로, 유기 발광 다이오드, 게이트 전극이 제3 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터, 제1 노드와 제2 노드 사이에 연결된 제1 커패시터, 제1 노드와 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터, 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 제1 노드에 접속된 제4 NMOS 트랜지스터, 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 제2 노드에 접속된 제6 NMOS 트랜지스터, 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터, 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 제3 노드에 접속된 제3 NMOS 트랜지스터 및 게이트 전극이 제2 노드에 접속되고 제1 전극이 제3 노드에 접속되고 제2 전극은 유기 발광 다이오드의 애노드 전극에 접속되어 유기 발광 다이오드에 구동 전류를 공급하는 제1 NMOS 트랜지스터를 포함하여 구성된다.
유기 발광 다이오드, 구동, 화소 회로, 문턱 전압

Description

화소 회로 및 이를 이용한 유기전계발광 표시 장치{Pixel and organic light emitting display using thereof}
본 발명은 화소 회로 및 이를 이용한 유기전계발광 표시장치에 관한 것이다.
음극선관 표시장치(CRT)의 단점을 극복한 LCD(liquid crystal display), PDP(Plasma display panel), FED(field emission display) 등 평판 표시장치가 개발되었다. 이와 같은 표시장치들 중에서도 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기전계발광 표시장치(Organic light emitting display)가 차세대 디스플레이로 주목받고 있다.
이러한 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode : OLED)를 이용하여 화상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
본 발명의 일 실시 예는 화소 회로 및 이를 이용한 유기전계발광 표시장치에 관한 것으로, 초기화 시간을 분리하여 유기전계발광 표시장치의 대형화에 따라 발생하는 문제점을 해결하는 화소 회로 및 유기전계발광 표시장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한, 본 발명의 일 실시 예에 따른 화소 회로는 유기 발광 다이오드; 게이트 전극이 제3 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터; 상기 제1 노드와 제2 노드 사이에 연결된 제1 커패시터; 상기 제1 노드와 상기 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터; 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 상기 제1 노드에 접속된 제4 NMOS 트랜지스터; 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 상기 제2 노드에 접속된 제6 NMOS 트랜지스터; 게이트 전극이 상기 제2 주사 선에 접속되고 제1 전극이 상기 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터; 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 상기 제1 전원에 연결되고 제2 전극이 상기 제3 노드에 접속된 제3 NMOS 트랜지스터; 및 게이트 전극이 상기 제2 노드에 접속되고 제1 전극이 상기 제3 노드에 접속되고 제2 전극은 상기 유기 발광 다이오드의 애노드 전극에 접속되어 상기 유기 발광 다이오드에 구동 전 류를 공급하는 제1 NMOS 트랜지스터를 포함하여 구성된다.
본 발명의 다른 실시 예에 따른 화소 회로는 게이트 전극이 상기 제1 주사 선에 접속되고 제1 전극이 상기 제1 노드에 접속된 제7 NMOS 트랜지스터를 더 포함하여 구성할 수 있다.
바람직하게, 상기 제6 NMOS 트랜지스터는 상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 제1 전원의 전압 신호를 상기 제2 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 제4 NMOS 트랜지스터는 상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 제5 NMOS 트랜지스터는 상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제1 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호는 순차적으로 출력되는 신호인 것을 특징으로 한다.
바람직하게, 상기 제7 NMOS 트랜지스터는 상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제 1 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 제1 NMOS 트랜지스터의 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극인 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따른 화소 회로는 유기 발광 다이오드; 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터; 상기 제1 노드와 제2 노드 사이에 연결된 제1 커패시터; 상기 제1 노드와 상기 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터; 게이트 전극이 제3 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 상기 제1 노드에 접속된 제4 NMOS 트랜지스터; 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 상기 제2 노드에 접속된 제6 NMOS 트랜지스터; 게이트 전극이 상기 제2 주사 선에 접속되고 제1 전극이 상기 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터; 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 상기 제1 전원에 연결되고 제2 전극이 상기 제3 노드에 접속된 제3 NMOS 트랜지스터; 및 게이트 전극이 상기 제2 노드에 접속되고 제1 전극이 상기 제3 노드에 접속되고 제2 전극은 상기 유기 발광 다이오드의 애노드 전극에 접속되어 상기 유기 발광 다이오드에 구동 전류를 공급하는 제1 NMOS 트랜지스터를 포함하여 구성된다.
본 발명의 또 다른 실시 예에 따른 화소 회로는 게이트 전극이 상기 제1 주사 선에 접속되고 제1 전극이 기준 전원에 접속되고 제2 전극이 상기 제1 노드에 접속된 제7 NMOS 트랜지스터를 더 포함하여 구성할 수 있다.
바람직하게, 상기 제6 NMOS 트랜지스터는 상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 제1 전원의 전압 신호를 상기 제2 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 제4 NMOS 트랜지스터는 상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 제5 NMOS 트랜지스터는 상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제1 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호는 순차적으로 출력되는 신호인 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한, 본 발명의 다른 실시 예에 따른 유기전계발광 표시장치는 주사 선들로 주사 신호를 공급하고, 발광 제어 선들로 발광 신호를 공급하는 주사 구동부; 데이터 선들로 데이터 신호를 공급하는 데이터 구동부; 및 상기 주사 선들, 발광 제어 선들 및 데이터 선들이 교차하는 위치에 배치된 화소 회로들을 포함하며, 상기 각각의 화소 회로는,
유기 발광 다이오드; 게이트 전극이 제3 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터; 상기 제1 노드와 제2 노드 사이에 연결된 제1 커패시터; 상기 제1 노드와 상기 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터; 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 상기 제1 노드에 접속된 제4 NMOS 트랜지스터; 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 상기 제2 노드에 접속된 제6 NMOS 트랜지스터; 게이트 전극이 상기 제2 주사 선에 접속되고 제 1 전극이 상기 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터; 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 상기 제1 전원에 연결되고 제2 전극이 상기 제3 노드에 접속된 제3 NMOS 트랜지스터; 및 게이트 전극이 상기 제2 노드에 접속되고 제1 전극이 상기 제3 노드에 접속되고 제2 전극은 상기 유기 발광 다이오드의 애노드 전극에 접속되어 상기 유기 발광 다이오드에 구동 전류를 공급하는 제1 NMOS 트랜지스터를 포함하여 구성된다.
바람직하게, 상기 화소 회로는 게이트 전극이 상기 제1 주사 선에 접속되고 제1 전극이 상기 제1 노드에 접속된 제7 NMOS 트랜지스터를 더 포함하는 것을 특징으로 한다.
바람직하게, 상기 제6 NMOS 트랜지스터는 상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 제1 전원의 전압 신호를 상기 제2 노드에 전달하고, 상기 제4 NMOS 트랜지스터는 상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 전달하고, 상기 제2 NMOS 트랜지스터는 상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 제1 NMOS 트랜지스터를 다이오드 연결시키고, 상기 제5 NMOS 트랜지스터는 상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제1 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 주사 구동부는 상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호를 순차적으로 상기 화소 회로에 공급하는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따른 유기전계발광 표시 장치는, 주사 선들로 주사 신호를 공급하고, 발광 제어 선들로 발광 신호를 공급하는 주사 구동부; 데이터 선들로 데이터 신호를 공급하는 데이터 구동부; 및 상기 주사 선들, 발광 제어 선들 및 데이터 선들이 교차하는 위치에 배치된 화소 회로들을 포함하며, 상기 각각의 화소 회로는,
유기 발광 다이오드; 게이트 전극이 제2 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터; 상기 제1 노드와 제2 노드 사이에 연결된 제1 커패시터; 상기 제1 노드와 상기 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터; 게이트 전극이 제3 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 상기 제1 노드에 접속된 제4 NMOS 트랜지스터; 게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 상기 제2 노드에 접속된 제6 NMOS 트랜지스터; 게이트 전극이 상기 제2 주사 선에 접속되고 제1 전극이 상기 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터; 게이트 전극이 발광 제어 선에 접속되고 제1 전극이 상기 제1 전원에 연결되고 제2 전극이 상기 제3 노드에 접속된 제3 NMOS 트랜지스터; 및 게이트 전극이 상기 제2 노드에 접속되고 제1 전극이 상기 제3 노드에 접속되고 제2 전극은 상기 유기 발광 다이오드의 애노드 전극에 접속되어 상기 유기 발광 다이오드에 구동 전류를 공급하는 제1 NMOS 트랜지스터를 포함하여 구성된다.
바람직하게, 상기 화소 회로는 게이트 전극이 상기 제1 주사 선에 접속되고 제1 전극이 기준 전원에 접속되고 제2 전극이 상기 제1 노드에 접속된 제7 NMOS 트 랜지스터를 더 포함하는 것을 특징으로 한다.
바람직하게, 상기 제6 NMOS 트랜지스터는 상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 제1 전원의 전압 신호를 상기 제2 노드에 전달하고, 상기 제4 NMOS 트랜지스터는 상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 전달하고, 상기 제2 NMOS 트랜지스터는 상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 제1 NMOS 트랜지스터를 다이오드 연결시키고, 상기 제5 NMOS 트랜지스터는 상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제1 노드에 전달하는 것을 특징으로 한다.
바람직하게, 상기 주사 구동부는 상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호를 순차적으로 상기 화소 회로에 공급하는 것을 특징으로 한다.
본 발명의 일 실시 예에 따르면 화소 회로의 초기화 구간을 분리함으로써 유기전계발광 표시장치의 대면적화에 따른 문제를 해결하고, 명암비(C/R, Contrast ratio)을 개선하며 크로스 토크를 개선할 수 있고, 구동 트랜지스터의 문턱 전압이 보상되어 균일한 휘도의 영상을 표시할 수 있다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도 면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
일반적으로 유기전계발광 표시장치는 형광성 유기화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, 행렬 형태로 배열된 복수개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀들은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로 불린다.
도 1은 유기 발광 다이오드의 개념도이다.
도면을 참조하면, 유기 발광 다이오드는 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가진다. 유기 박막은 전자와 정곡의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한다. 이외에도 유기 박막은 정공 주입층(Hole Injecting Layer, HIL) 또는 전자 주입층(Electron Injecting Layer, EIL)을 더 포함할 수 있다.
이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix)방식과 박막 트랜지스터(thin film transistor, TFT) 또는 MOSFET를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indum tin oxide) 화소 전극에 연결하고 박막트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 이러한 능동 구동 방식 중에는 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호가 전압의 형태인 전압 구동 방식이 있다.
도 2는 전압 구동 방식의 한 측면을 나타낸 화소 회로의 회로도이다.
도 2를 참조하면, 선택 주사 선(Sn)의 선택신호에 의해 스위칭 트랜지스터(M2)가 턴 온되고, 상기 턴 온에 의해 데이터 선(Dm)으로부터의 데이터 전압이 구동 트랜지스터(M1)의 게이트 단에 전달되며, 데이터 전압과 전압원(VDD)의 전위차가 구동 트랜지스터(M1)의 게이트와 소스 사이에 연결된 커패시터(C1)에 저장된다. 상기 전위차에 의해 구동전류(IOLED)가 유기 발광 다이오드(OLED)에 흘러, 유기 발광 다이오드(OLED)가 발광하게 된다. 이때 인가되는 데이터 전압의 전압 레벨에 따라 소정의 명암 계조 표시가 가능하게 된다.
그러나 이와 같이 복수 개의 화소 회로들의 구동 트랜지스터(M1)들은 문턱 전압이 서로 다르게 형성될 수 있다. 구동 트랜지스터(M1)의 문턱 전압이 다르면, 각 화소 회로들의 구동 트랜지스터(M1)들로부터 출력되는 전류량이 달라져 균일한 화상을 구현할 수 없는 문제가 있다. 이와 같은 구동 트랜지스터(M1)의 문턱 전압 편차는 유기전계발광 표시장치가 대면적화될수록 더욱 심각해 질 수 있으며, 이는 유기전계발광 표시장치의 화질 저하를 야기할 수 있다. 따라서 유기전계발광 표시장치의 화소 회로는 균일한 화질을 갖기 위해서는 화소 회로 내 구동 트랜지스터의 문턱 전압을 보상해 주어야 한다.
이와 같이 화소 회로 내 트랜지스터의 문턱 전압을 보상하기 위한 다양한 응용 회로가 있는데, 대부분 일정한 기간 동안 초기화와 트랜지스터 문턱 전압의 보상을 동시에 하게 된다. 이런 경우 초기화를 하는 동안 원치 않는 발광이 발생하여 명암비(C/R, Contrast ratio)가 나빠질 수 있다. 또한, 유기전계발광 표시장치 가 대면적화될수록 초기화 시간에 대한 로드가 커지기 때문에 초기화와 트랜지스터 문턱 전압 보상을 동시에 실시하는 경우 실질적으로 초기화에 필요한 시간이 상대적으로 짧아질 수 있다. 이를 해결하기 위하여 초기화 시간을 분리하여 구동하는 화소 회로가 요구된다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명에 따른 유기전계발광 표시장치(300)의 일례를 나타낸 평면 개념도이다.
도 3을 참조하여 설명하면, 본 발명에 따른 유기전계발광 표시장치(300)는 화소부(310), 제1주사 구동부(302), 제2주사 구동부(304), 데이터 구동부(306) 및 전원 구동부(308)를 포함한다.
화소부는 유기 발광 다이오드(미도시)를 각각 구비하는 n×m 개의 화소 회로(P)와, 행방향으로 형성되어 주사 신호를 전달하는 n 개의 주사 선(S1,S2,...,Sn), 열 방향으로 형성되어 데이터 신호를 전달하는 m 개의 데이터 선(D1, D2,..., Dm), 행방향으로 형성되어 발광 제어 신호를 전달하는 n개의 발광 제어 선(E2, E3,....,En+1) 및 전원을 전달하는 m개의 제 1 전원선(미도시)과 제2 전원선(미도시)을 포함한다.
화소부(310)는 주사 신호, 데이터 신호, 발광 제어 신호 및 제1 전원(ELVDD)과 제2 전원(ELVSS)에 의해 유기 발광 다이오드(미도시)를 발광시켜 화상을 표시한 다.
제1주사 구동부(302)는 발광 제어 선(E2, E3, ...,En+1)과 접속되어 화소부(310)에 발광 신호를 인가한다.
제2주사 구동부(304)는 주사 선(S1, S2, ...,Sn)과 접속되어 화소부(310)에 주사 신호를 인가한다.
데이터 구동부(306)는 데이터 선(D1, D2,..., Dm)과 접속되어 화소부(310)에 데이터 신호를 인가한다. 이때, 데이터 구동부(306)는 프로그래밍(programming) 기간 동안 복수의 화소 회로(P)에 데이터 전류를 공급한다.
전원 공급부(308)는 각 화소 회로에 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 인가한다.
도 4는 도 3에 도시된 화소 회로의 일 실시 예를 나타낸 회로도이다. 도 4에서는 설명의 편의상 제N-1 주사 선(S[N-1]), 제N 주사 선(S[N]), 제N+1 주사 선(S[N+1]), 제N 발광 제어 선(EM[N]), 제M 데이터 선(D[M])과 접속된 화소 회로를 도시한다.
도 4를 참조하면, 유기 발광 다이오드(OLED)의 애노드 전극은 제2 커패시터(C2), 제1 NMOS 트랜지스터(M1)의 소스 전극과 공통 접속되고, 캐소드 전극은 제2 전원(ELVSS)에 접속된다. 이와 같이, 유기 발광 다이오드(OLED)는 제1 NMOS 트랜지스터(M1), 즉 구동 트랜지스터를 통해 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
제5 NMOS 트랜지스터(M5)는 게이트 전극이 제3 주사 선(S[N+1])에 접속되고 드레인 전극이 기준 전원(Vref)에 접속되고 소스 전극이 제1 노드(N1)에 접속된다. 제5 NMOS 트랜지스터(M5)는 제3 주사 선으로부터 제3 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어 기준 전원의 전압 신호를 제1 노드(N1)에 전달한다.
제1 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결된다. 제2 커패시터(C2)는 제1 노드(N1)와 유기 발광 다이오드(OLED)의 애노드 전극 사이에 연결된다.
제4 NMOS 트랜지스터(M4)의 게이트 전극은 제2 주사 선(S[N])에 접속되고 드레인 전극이 데이터 선에 접속되고 소스 전극이 제1 노드(N)에 접속된다. 제4 NMOS 트랜지스터(M4)는 제2 주사 선(S[N])으로부터 제2 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어 데이터 신호를 제1 노드에 전달한다.
제6 NMOS 트랜지스터의 게이트 전극은 제1 주사 선(S[N-1])에 접속되고 드레인 전극이 제1 전원(ELVDD)에 연결되고 소스 전극이 제2 노드(N2)에 접속된다. 제6 NMOS 트랜지스터(M6)는 제1 주사 선(S[N-1])으로부터 제1 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어 제1 전원(ELVDD)의 전압 신호로 제2 노드를 초기화한다.
제2 NMOS 트랜지스터(M2)의 게이트 전극은 제2 주사 선(S[N])에 접속되고 드레인 전극이 제1 NMOS 트랜지스터(M1)의 게이트 전극과 제2 노드(N2)에 공통 접속되고 소스 전극은 제1 NMOS 트랜지스터(M1)의 드레인 전극과 제3 노드(N3)에 공통 접속된다. 제2 NMOS 트랜지스터(M2)는 제2 주사 선(S[N])으로부터 제2 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어 제1 NMOS 트랜지스터의 게이트 전극과 드레인 전극을 단락시켜 구동 트랜지스터인 제1 NMOS 트랜지스터를 다이오드 연결시킨다.
제3 NMOS 트랜지스터(M3)의 게이트 전극은 발광 제어 선(EM[N])에 접속되고 드레인 전극이 제1 전원(ELVDD)에 연결되고 소스 전극이 제3 노드(N3)에 접속된다. 제3 NMOS 트랜지스터(M3)는 발광 제어 선(EM[N])으로부터 발광 신호, 즉 하이 레벨의 전압 신호에 응답하여 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)의 드레인 전극에 제1 전원(ELVDD)의 전압 신호를 전달한다.
제1 NMOS 트랜지스터(M3)의 게이트 전극은 제2 노드(N2)에 접속되고 드레인 전극은 제3 노드(N3)에 접속되고 소스 전극은 유기 발광 다이오드(OLED)의 애노드 전극과 제4 노드(N4)에 공통 접속되어 유기 발광 다이오드(OLED)에 구동 전류(IOLED)를 공급한다. 여기서, 구동 전류(IOLED)는 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)의 게이트 전극과 소스 전극의 전압차(Vgs)에 따라 결정된다.
본 발명의 일 실시 예에서 스위칭 트랜지스터들(M3 내지 M6), 문턱 전압 보상 트랜지스터(M2) 및 구동 트랜지스터(M1)은 모두 NMOS 트랜지스터로 구현된다. NMOS 트랜지스터는 N타입 금속 산화물 반도체(Metal Oxide Semiconductor)를 의미하며, 제어신호의 레벨 상태가 로우 레벨이면 턴 오프되고 하이 레벨이면 턴 온된다. NMOS 트랜지스터는 PMOS 트랜지스터에 비하여 동작 속도가 빠른 장점이 있어 대면적 화면의 디스플레이를 제조하는데 유리하다.
도 5는 도 3에 도시된 화소 회로의 다른 실시 예를 나타낸 회로도이다.
도 4에 도시된 화소 회로와의 차이점은 제5 NMOS 트랜지스터(M5)와 병렬로 제7 NMOS 트랜지스터(M7)가 추가되었다는 것이다.
제7 NMOS 트랜지스터(M7)의 게이트 전극은 제1 주사 신호 선(S[N-1])에 접속되고 드레인 전극은 기준 전원(Vref)에 접속되고 소스 전극은 제1 노드(N1)에 접속된다. 제7 NMOS 트랜지스터(M7)는 제1 주사 신호 선(S[N-1])으로부터 제1 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어, 기준 전원의 전압 신호(Vref)를 제1 노드(N1)에 전달함으로써, 제1 노드를 기준 전원의 전압(Vref)으로 초기화한다.
초기화 구간에서, 도 5에 도시된 실시 예에서는 제6 NMOS 트랜지스터(M6)를 이용하여 제2 노드(N2)를 제1 전원(ELVDD)의 전압으로 초기화하지만, 도 6에 도시된 실시 예에서는 제2 노드(N2)를 제1 전원(ELVDD)의 전압으로 초기화하고, 제7 NMOS 트랜지스터(M7)를 이용하여 제1 노드(N1)를 기준 전원(Vref)의 전압으로 초기화한다.
도 4 및 5에서 설명한 화소 회로의 구동과정을 도 6의 타이밍 도를 참조하여 상세히 설명한다.
도 6을 참조하면, 제1 구간은 초기화 구간으로 제1 주사 신호(S[N-1])가 하이 레벨(high level)이 되며, 제2 구간은 데이터 기입 및 유기 발광 다이오드(OLED)의 문턱전압(Vto)와 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)의 문턱 전압(Vth) 보상구간으로 데이터가 제1 커패시터(C1)에 기입되며, 유기 발광 다이오 드와 구동 트랜지스터의 문턱 전압을 보상하기 위해 제2 주사 신호(S[N])가 하이 레벨이 된다. 제3 구간은 데이터 프로그래밍 구간으로 제3 주사 신호(S[N+1])가 하이 레벨이 된다. 제4 구간은 발광 구간으로 발광 신호(E[N])가 하이 레벨이 된다.
도 4 내지 6을 함께 참조하여 각각의 구간에서의 트랜지스터의 스위칭 동작과 구동 동작을 상세히 설명한다.
제1 구간에서, 제1 주사 신호(S[N-1])가 하이 레벨로 인가되면, 제6 NMOS 트랜지스터(M6)가 턴온되어 제1 전원의 전압 신호(ELVDD)가 제2 노드(N2)에 인가되어 제1 커패시터(C1)와 제1 NMOS 트랜지스터(M1)의 게이트 전극을 초기화한다. 또한, 도 5에 도시된 화소 회로에서는 제1 주사 신호(S[N-1])가 하이 레벨로 인가되면, 제6 NMOS 트랜지스터(M6)와 함께 제7 NMOS 트랜지스터(M7)가 턴온되어 기준 전원의 전압 신호(Vref)가 제1 노드(N1)에 인가되어, 제2 커패시터(C2)를 초기화한다.
제2 구간에서, 제2 주사 신호(S[N])가 하이 레벨로 인가되면, 제4 NMOS 트랜지스터(M4)가 턴온되어 데이터 선(D[M])으로부터 데이터 신호(Vdata)가 제1 노드에 전달된다. 그리고 제2 NMOS 트랜지스터(M2)가 턴온되어 제2 노드(N2)와 제3 노드(N3)가 단락되고 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)가 다이오드 연결된다. 따라서, 제2 노드(N1)의 인가되는 전압은 유기 발광 다이오드(OLED)의 문턱 전압(Vto)과 제1 NMOS 트랜지스터(M1)의 문턱 전압(Vth)을 더한 전압 Vto+Vth 가 된다.
제3 구간에서, 제3 주사 신호(S[N+1])가 하이 레벨로 인가되면, 제5 NMOS 트 랜지스터(M5)가 턴온되어 제1 노드(N1)에 기준 전원의 전압 신호(Vref)가 전달된다. 따라서, 제1 노드(N1)의 전압 변화량은 Vref-Vdata 이다. 그리고 제4 노드(N4)의 전압 변화량은 Voled-Vto 이다. 여기서, Voled는 유기 발광 다이오드의 양단에 걸리는 전압이다. 따라서, 제2 노드(N2)의 전압은 Vto+Vth+Vref-Vdata+Voled-Vto, 정리하면, Vth+Vref-Vdata+Voled 이다. 여기서, 제2 전원(ELVSS)은 그라운드라고 가정하고 계산한다.
제4 구간에서, 발광 신호(EM[N])가 하이 레벨로 인가되면, 제3 NMOS 트랜지스터(M3)가 턴온되어 제1 전원의 전압 신호(ELVDD)가 제1 NMOS 트랜지스터(M1)에 인가된다. 그리고 유기 발광 다이오드(OLED)로 흐르는 전류(IOLED)는 다음 수학식에 따라 결정된다.
Figure 112009061709534-pat00001
여기서, K는 구동 트랜지스터의 이동도와 기생용량에 의해 결정되는 상수값이고, Vgs는 구동 트랜지스터의 게이트와 소스 전극 사이의 전압 차, Vth는 구동 트랜지스터의 문턱 전압이다. 여기서, Vgs는 제2 노드(N2)와 제2 노드(N4)간의 전압 차, 즉 제1 NMOS 트랜지스터의 게이트 전극과 소스 전극 간의 전압차이다.
상기 수학식 1에 Vgs값을 대입하면 수학식 2와 같다.
Figure 112009061709534-pat00002
Figure 112009061709534-pat00003
상기 수학식 2를 통해 유기 발광 다이오드(OLED)에 흐르는 전류(Ioled)는 기준 전압(Vref)과 데이터 전압(Vdata)에 의해 결정되는 것을 알 수 있다. 즉, 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)의 문턱 전압(Vth), 유기발광 다이오드의 문턱 전압이나 제2 전원(ELVSS)에 무관하게 전류가 흐르는 것을 알 수 있다.
따라서 본 발명의 일 실시 예에 따른 화소 회로는 구동 트랜지스터의 문턱 전압을 보상하고, 제1전원 및 제2전원의 산포에 민감하지 않으므로 균일한 휘도를 표현할 수 있는 장점이 있다.
또한, 본 발명의 일 실시 예에 따른 화소 회로는 제1 구간에서 초기화와 구동 트랜지스터의 문턱 전압을 보상했던 종래의 화소 회로와 달리, 제1 구간에서 초기화를 행하고, 제2 구간에서 데이터 기입과 유기 발광 다이오드의 문턱 전압 및 구동 트랜지스터의 문턱 전압을 보상하는 과정을 분리함으로써 대면적 패널과 고속 구동시 큰 로드로 인하여 일부 화소 회로에서 초기화가 완전하게 실시되지 않았던 문제를 해결할 수 있다. 또한, 종래에는 초기화 기간 동안에 유기 발광 소자에 전류가 흐르는 문제가 있었으나, 본 발명에서는 트랜지스터를 추가하여 초기화를 실시함으로써 초기화 기간 동안 유기 발광 소자에 전류가 흐르지 않아 유기 발광 소자가 발광하지 않으므로 명암비가 개선되는 효과가 있다. 또한, 발광 제어 신호를 송출하는 발광 제어 드라이버가 존재하므로 듀티 조절이 가능하고 이로부터 모션 블러를 제거할 수 있고, 크로스 토크가 개선되는 효과도 있다.
도 7은 도 3에 도시된 화소 회로의 또 다른 실시 예를 나타내는 회로도이다.
도 7을 참조하면, 유기 발광 다이오드(OLED)의 애노드 전극은 제2 커패시터(C2), 제1 NMOS 트랜지스터(M1)의 소스 전극과 공통 접속되고, 캐소드 전극은 제2 전원(ELVSS)에 접속된다. 이와 같이, 유기 발광 다이오드(OLED)는 제1 NMOS 트랜지스터(M1), 즉 구동 트랜지스터를 통해 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성한다.
제5 NMOS 트랜지스터(M5)는 게이트 전극이 제2 주사 선(S[N-1])에 접속되고 드레인 전극이 기준 전원(Vref)에 접속되고 소스 전극이 제1 노드(N1)에 접속된다. 제5 NMOS 트랜지스터(M5)는 제2 주사 선으로부터 제2 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어 기준 전원의 전압 신호를 제1 노드(N1)에 전달한다.
제1 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결된다. 제2 커패시터(C2)는 제1 노드(N1)와 유기 발광 다이오드(OLED)의 애노드 전극 사이에 연결된다.
제4 NMOS 트랜지스터(M4)의 게이트 전극은 제3 주사 선(S[N])에 접속되고 드레인 전극이 데이터 선에 접속되고 소스 전극이 제1 노드(N)에 접속된다. 제4 NMOS 트랜지스터(M4)는 제3 주사 선(S[N])으로부터 제3 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어 데이터 신호를 제1 노드에 전달한다.
제6 NMOS 트랜지스터의 게이트 전극은 제1 주사 선(S[N-2])에 접속되고 드레인 전극이 제1 전원(ELVDD)에 연결되고 소스 전극이 제2 노드(N2)에 접속된다. 제6 NMOS 트랜지스터(M6)는 제1 주사 선(S[N-2])으로부터 제1 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어 제1 전원(ELVDD)의 전압 신호로 제2 노드를 초기화한다.
제2 NMOS 트랜지스터(M2)의 게이트 전극은 제2 주사 선(S[N-1])에 접속되고 드레인 전극이 제1 NMOS 트랜지스터(M1)의 게이트 전극과 제2 노드(N2)에 공통 접속되고 소스 전극은 제1 NMOS 트랜지스터(M1)의 드레인 전극과 제3 노드(N3)에 공통 접속된다. 제2 NMOS 트랜지스터(M2)는 제2 주사 선(S[N-1])으로부터 제2 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어 제1 NMOS 트랜지스터의 게이트 전극과 드레인 전극을 단락시켜 구동 트랜지스터인 제1 NMOS 트랜지스터를 다이오드 연결시킨다.
제3 NMOS 트랜지스터(M3)의 게이트 전극은 발광 제어 선(EM[N])에 접속되고 드레인 전극이 제1 전원(ELVDD)에 연결되고 소스 전극이 제3 노드(N3)에 접속된다. 제3 NMOS 트랜지스터(M3)는 발광 제어 선(EM[N])으로부터 발광 신호, 즉 하이 레벨의 전압 신호에 응답하여 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)의 드레인 전극에 제1 전원(ELVDD)의 전압 신호를 전달한다.
제1 NMOS 트랜지스터(M3)의 게이트 전극은 제2 노드(N2)에 접속되고 드레인 전극은 제3 노드(N3)에 접속되고 소스 전극은 유기 발광 다이오드(OLED)의 애노드 전극과 제4 노드(N4)에 공통 접속되어 유기 발광 다이오드(OLED)에 구동 전류(IOLED)를 공급한다. 여기서, 구동 전류(IOLED)는 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)의 게이트 전극과 소스 전극의 전압차(Vgs)에 따라 결정된다.
도 4에 도시된 화소 회로와의 차이점은 제2 NMOS 트랜지스터(M2)가 제2 주사 선(S[N-1])에 접속되고, 제4 NMOS 트랜지스터(M4)가 제3 주사 선(S[N])에 접속된다는 것이다. 따라서, 제2 NMOS 트랜지스터(M2)가 제2 주사 선(S[N-1])의 제2 주사 신호가 하이 레벨로 인가될 때, 턴온되어 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)를 다이오드 연결시킴으로써, 제2 노드(N2)에 유기 발광 다이오드(OLED)의 문턱 전압(Vto) 및 구동 트랜지스터(M1)의 문턱 전압(Vth)을 반영함으로써 보상을 수행한다. 그리고 다음 주사 신호인 제3 주사 선(S[N])으로부터 제3 주사 신호를 하이 레벨로 인가하여 제1 노드(N1)에 데이터 신호(Vdata)를 인가함으로써 데이터 기입 동작을 수행한다.
도 8은 도 7에 도시된 화소 회로의 다른 실시 예를 나타낸 회로도이다.
도 7에 도시된 화소 회로와의 차이점은 제5 NMOS 트랜지스터(M5)와 병렬로 제7 NMOS 트랜지스터(M7)가 추가되었다는 것이다.
제7 NMOS 트랜지스터(M7)의 게이트 전극은 제1 주사 신호 선(S[N-2])에 접속되고 드레인 전극은 기준 전원(Vref)에 접속되고 소스 전극은 제1 노드(N1)에 접속된다. 제7 NMOS 트랜지스터(M7)는 제1 주사 신호 선(S[N-2])으로부터 제1 주사 신호, 즉 하이 레벨의 전압 신호가 인가될 때 턴온되어, 기준 전원의 전압 신 호(Vref)를 제1 노드(N1)에 전달함으로써, 제1 노드를 기준 전원의 전압(Vref)으로 초기화한다.
초기화 구간에서, 도 7에 도시된 실시 예에서는 제6 NMOS 트랜지스터(M6)를 이용하여 제2 노드(N2)를 제1 전원(ELVDD)의 전압으로 초기화하지만, 도 6에 도시된 실시 예에서는 제2 노드(N2)를 제1 전원(ELVDD)의 전압으로 초기화하고, 제7 NMOS 트랜지스터(M7)를 이용하여 제1 노드(N1)를 기준 전원(Vref)의 전압으로 초기화한다.
도 7 및 8에서 설명한 화소 회로의 구동과정을 도 9의 타이밍 도를 참조하여 상세히 설명한다.
도 9을 참조하면, 제1 구간은 초기화 구간으로 제1 주사 신호(S[N-2])가 하이 레벨(high level)이 되며, 제2 구간은 유기 발광 다이오드(OLED)의 문턱전압(Vto)와 구동 트랜지스터인 제1 NMOS 트랜지스터(M1)의 문턱 전압(Vth) 보상구간으로 유기 발광 다이오드와 구동 트랜지스터의 문턱 전압을 보상하기 위해 제2 주사 신호(S[N-1])가 하이 레벨이 된다. 제3 구간은 데이터 기입 구간으로 제3 주사 신호(S[N])가 하이 레벨이 된다. 제4 구간은 발광 구간으로 발광 신호(E[N])가 하이 레벨이 된다. 즉, 도 6에 도시된 타이밍 도와의 차이점은 데이터 기입과 동시에 유기 발광 다이오드의 문턱 전압과 구동 트랜지스터의 문턱 전압 보상을 하지 않고, 문턱 전압 보상을 한 다음에, 데이터 기입을 한다는 것이다.
도 7 및 8에 도시된 화소 회로의 동작은 전술한 차이점을 제외하고 도 4 및 5에 도시된 화소 회로와 동일하고, 유기 발광 다이오드 전류 계산은 전술한 수학식 1 및 2와 동일한 방식으로 계산할 수 있다. 즉, 유기 발광 다이오드(OLED)에 흐르는 전류(Ioled)는 기준 전압(Vref)과 데이터 전압(Vdata)에 의해 결정된다.
이제까지 본 발명에 대하여 바람직한 실시 예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 한다.
도 1은 유기 발광 다이오드의 개념도이다.
도 2는 전압 구동 방식의 한 측면을 나타낸 화소 회로의 회로도이다.
도 3은 본 발명의 일 실시 예에 따른 유기전계발광 표시장치의 일례를 나타낸 평면 개념도이다.
도 4는 도 3에 도시된 화소 회로의 일 실시 예를 나타낸 회로도이다.
도 5는 도 3에 도시된 화소 회로의 다른 실시 예를 나타낸 회로도이다.
도 6은 도 4 및 5에 도시된 화소 회로의 타이밍 도이다.
도 7은 도 3에 도시된 화소 회로의 또 다른 실시 예를 나타내는 회로도이다.
도 8은 도 3에 도시된 화소 회로의 또 다른 실시 예를 나타내는 회로도이다.
도 9는 도 7 및 8에 도시된 화소 회로의 타이밍 도이다.
<도면의 주요 부분에 대한 부호의 설명>
300 : 유기 발광 표시장치
310 : 화소부
302 : 제1주사 구동부
304 : 제2주사 구동부
306 : 데이터 구동부
308 : 전원 구동부

Claims (22)

  1. 유기 발광 다이오드;
    게이트 전극이 제3 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    상기 제1 노드와 상기 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터;
    게이트 전극이 제2 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 상기 제1 노드에 접속된 제4 NMOS 트랜지스터;
    게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 상기 제2 노드에 접속된 제6 NMOS 트랜지스터;
    게이트 전극이 상기 제2 주사 선에 접속되고 제1 전극이 상기 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터;
    게이트 전극이 발광 제어 선에 접속되고 제1 전극이 상기 제1 전원에 연결되고 제2 전극이 상기 제3 노드에 접속된 제3 NMOS 트랜지스터; 및
    게이트 전극이 상기 제2 노드에 접속되고 제1 전극이 상기 제3 노드에 접속되고 제2 전극은 상기 유기 발광 다이오드의 애노드 전극에 접속되어 상기 유기 발광 다이오드에 구동 전류를 공급하는 제1 NMOS 트랜지스터를 포함하는 화소 회로.
  2. 제 1 항에 있어서,
    게이트 전극이 상기 제1 주사 선에 접속되고 제1 전극이 상기 제1 노드에 접속된 제7 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제6 NMOS 트랜지스터는,
    상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 제1 전원의 전압 신호를 상기 제2 노드에 전달하는 것을 특징으로 하는 화소 회로.
  4. 제 3 항에 있어서,
    상기 제4 NMOS 트랜지스터는,
    상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 전달하는 것을 특징으로 하는 화소 회로.
  5. 제 4 항에 있어서,
    상기 제5 NMOS 트랜지스터는,
    상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제1 노드에 전달하는 것을 특징으로 하는 화소 회로.
  6. 제 5 항에 있어서,
    상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호는 순차적으로 출력되는 신호인 것을 특징으로 하는 화소 회로.
  7. 제 2 항에 있어서,
    상기 제7 NMOS 트랜지스터는,
    상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제 1 노드에 전달하는 것을 특징으로 하는 화소 회로.
  8. 제 1 항에 있어서,
    상기 제1 NMOS 트랜지스터의 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극인 것을 특징으로 하는 화소 회로.
  9. 유기 발광 다이오드;
    게이트 전극이 제2 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    상기 제1 노드와 상기 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터;
    게이트 전극이 제3 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 상기 제1 노드에 접속된 제4 NMOS 트랜지스터;
    게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 상기 제2 노드에 접속된 제6 NMOS 트랜지스터;
    게이트 전극이 상기 제2 주사 선에 접속되고 제1 전극이 상기 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터;
    게이트 전극이 발광 제어 선에 접속되고 제1 전극이 상기 제1 전원에 연결되고 제2 전극이 상기 제3 노드에 접속된 제3 NMOS 트랜지스터; 및
    게이트 전극이 상기 제2 노드에 접속되고 제1 전극이 상기 제3 노드에 접속되고 제2 전극은 상기 유기 발광 다이오드의 애노드 전극에 접속되어 상기 유기 발광 다이오드에 구동 전류를 공급하는 제1 NMOS 트랜지스터를 포함하는 화소 회로.
  10. 제 9 항에 있어서,
    게이트 전극이 상기 제1 주사 선에 접속되고 제1 전극이 기준 전원에 접속되고 제2 전극이 상기 제1 노드에 접속된 제7 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 화소 회로.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 제6 NMOS 트랜지스터는,
    상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 제1 전원의 전압 신호를 상기 제2 노드에 전달하는 것을 특징으로 하는 화소 회로.
  12. 제 11항에 있어서,
    상기 제4 NMOS 트랜지스터는,
    상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 전달하는 것을 특징으로 하는 화소 회로.
  13. 제 12 항에 있어서,
    상기 제5 NMOS 트랜지스터는,
    상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제1 노드에 전달하는 것을 특징으로 하는 화소 회로.
  14. 제 13 항에 있어서,
    상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호는 순차적으로 출력되는 신호인 것을 특징으로 하는 화소 회로.
  15. 주사 선들로 주사 신호를 공급하고, 발광 제어 선들로 발광 신호를 공급하는 주사 구동부;
    데이터 선들로 데이터 신호를 공급하는 데이터 구동부; 및
    상기 주사 선들, 발광 제어 선들 및 데이터 선들이 교차하는 위치에 배치된 화소 회로들을 포함하며,
    상기 각각의 화소 회로는,
    유기 발광 다이오드;
    게이트 전극이 제3 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    상기 제1 노드와 상기 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터;
    게이트 전극이 제2 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 상기 제1 노드에 접속된 제4 NMOS 트랜지스터;
    게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 상기 제2 노드에 접속된 제6 NMOS 트랜지스터;
    게이트 전극이 상기 제2 주사 선에 접속되고 제1 전극이 상기 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터;
    게이트 전극이 발광 제어 선에 접속되고 제1 전극이 상기 제1 전원에 연결되고 제2 전극이 상기 제3 노드에 접속된 제3 NMOS 트랜지스터; 및
    게이트 전극이 상기 제2 노드에 접속되고 제1 전극이 상기 제3 노드에 접속되고 제2 전극은 상기 유기 발광 다이오드의 애노드 전극에 접속되어 상기 유기 발광 다이오드에 구동 전류를 공급하는 제1 NMOS 트랜지스터를 포함하는 유기전계발광 표시장치.
  16. 제 15 항에 있어서,
    상기 화소 회로는,
    게이트 전극이 상기 제1 주사 선에 접속되고 제1 전극이 상기 제1 노드에 접속된 제7 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 제6 NMOS 트랜지스터는,
    상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 제1 전원의 전압 신호를 상기 제2 노드에 전달하고,
    상기 제4 NMOS 트랜지스터는,
    상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 전달하고,
    상기 제2 NMOS 트랜지스터는,
    상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 제1 NMOS 트랜지스터를 다이오드 연결시키고,
    상기 제5 NMOS 트랜지스터는,
    상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제1 노드에 전달하는 것을 특징으로 하는 유기전계발광 표시장치.
  18. 제 17 항에 있어서,
    상기 주사 구동부는,
    상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호를 순차적으로 상기 화소 회로에 공급하는 것을 특징으로 하는 유기전계발광 표시장치.
  19. 주사 선들로 주사 신호를 공급하고, 발광 제어 선들로 발광 신호를 공급하는 주사 구동부;
    데이터 선들로 데이터 신호를 공급하는 데이터 구동부; 및
    상기 주사 선들, 발광 제어 선들 및 데이터 선들이 교차하는 위치에 배치된 화소 회로들을 포함하며,
    상기 각각의 화소 회로는,
    유기 발광 다이오드;
    게이트 전극이 제2 주사 선에 접속되고 제1 전극이 제1 노드에 접속된 제5 NMOS 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 커패시터;
    상기 제1 노드와 상기 유기 발광 다이오드의 애노드 전극 사이에 연결된 제2 커패시터;
    게이트 전극이 제3 주사 선에 접속되고 제1 전극이 데이터 선에 접속되고 제2 전극이 상기 제1 노드에 접속된 제4 NMOS 트랜지스터;
    게이트 전극이 제1 주사 선에 접속되고 제1 전극이 제1 전원에 연결되고 제2 전극이 상기 제2 노드에 접속된 제6 NMOS 트랜지스터;
    게이트 전극이 상기 제2 주사 선에 접속되고 제1 전극이 상기 제2 노드에 접속되고 제2 전극이 제3 노드에 접속된 제2 NMOS 트랜지스터;
    게이트 전극이 발광 제어 선에 접속되고 제1 전극이 상기 제1 전원에 연결되고 제2 전극이 상기 제3 노드에 접속된 제3 NMOS 트랜지스터; 및
    게이트 전극이 상기 제2 노드에 접속되고 제1 전극이 상기 제3 노드에 접속되고 제2 전극은 상기 유기 발광 다이오드의 애노드 전극에 접속되어 상기 유기 발광 다이오드에 구동 전류를 공급하는 제1 NMOS 트랜지스터를 포함하는 유기전계발광 표시장치.
  20. 제 19 항에 있어서,
    상기 각각의 화소 회로는,
    게이트 전극이 상기 제1 주사 선에 접속되고 제1 전극이 기준 전원에 접속되고 제2 전극이 상기 제1 노드에 접속된 제7 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 제6 NMOS 트랜지스터는,
    상기 제1 주사 선으로부터 제1 주사 신호에 응답하여 상기 제1 전원의 전압 신호를 상기 제2 노드에 전달하고,
    상기 제4 NMOS 트랜지스터는,
    상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 데이터 선으로부터 데이터 신호를 상기 제1 노드에 전달하고,
    상기 제2 NMOS 트랜지스터는,
    상기 제2 주사 선으로부터 제2 주사 신호에 응답하여 상기 제1 NMOS 트랜지스터를 다이오드 연결시키고,
    상기 제5 NMOS 트랜지스터는,
    상기 제3 주사 선으로부터 제3 주사 신호에 응답하여 기준 전원의 전압 신호를 상기 제1 노드에 전달하는 것을 특징으로 하는 유기전계발광 표시장치.
  22. 제 21 항에 있어서,
    상기 주사 구동부는,
    상기 제1 주사 신호, 상기 제2 주사 신호 및 상기 제3 주사 신호를 순차적으로 상기 화소 회로에 공급하는 것을 특징으로 하는 유기전계발광 표시장치.
KR1020090095665A 2009-10-08 2009-10-08 화소 회로 및 이를 이용한 유기전계발광 표시 장치 KR101030002B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090095665A KR101030002B1 (ko) 2009-10-08 2009-10-08 화소 회로 및 이를 이용한 유기전계발광 표시 장치
US12/832,952 US8736523B2 (en) 2009-10-08 2010-07-08 Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090095665A KR101030002B1 (ko) 2009-10-08 2009-10-08 화소 회로 및 이를 이용한 유기전계발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20110038393A KR20110038393A (ko) 2011-04-14
KR101030002B1 true KR101030002B1 (ko) 2011-04-20

Family

ID=43854477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090095665A KR101030002B1 (ko) 2009-10-08 2009-10-08 화소 회로 및 이를 이용한 유기전계발광 표시 장치

Country Status (2)

Country Link
US (1) US8736523B2 (ko)
KR (1) KR101030002B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651195A (zh) * 2011-09-14 2012-08-29 京东方科技集团股份有限公司 用于补偿发光不均匀的oled像素结构及驱动方法
KR20140076903A (ko) * 2012-12-13 2014-06-23 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN110782842A (zh) * 2019-11-25 2020-02-11 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
CN110890056A (zh) * 2019-11-25 2020-03-17 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
KR20220112223A (ko) * 2021-02-10 2022-08-10 삼성디스플레이 주식회사 유기발광 표시장치

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300490B2 (ja) 2007-02-21 2009-07-22 ソニー株式会社 表示装置及びその駆動方法と電子機器
KR101058107B1 (ko) * 2009-09-14 2011-08-24 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기 발광 표시장치
KR101030002B1 (ko) 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
CN103460276B (zh) * 2011-08-09 2016-08-17 株式会社日本有机雷特显示器 图像显示装置
CN103035197B (zh) * 2011-10-07 2015-07-29 元太科技工业股份有限公司 主动式有机发光二极管像素电路及其操作方法
KR101881853B1 (ko) * 2012-02-29 2018-07-26 삼성디스플레이 주식회사 에미션 구동 유닛, 에미션 구동부 및 이를 포함하는 유기 발광 표시 장치
CN102610191B (zh) * 2012-04-05 2014-01-22 电子科技大学 一种像素驱动电路
TWI459352B (zh) * 2012-06-13 2014-11-01 Innocom Tech Shenzhen Co Ltd 顯示器
TWI471844B (zh) * 2012-07-19 2015-02-01 Innocom Tech Shenzhen Co Ltd 顯示面板、畫素驅動電路、驅動畫素方法與電子裝置
KR102018739B1 (ko) * 2012-11-20 2019-09-06 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR102023598B1 (ko) * 2012-11-20 2019-09-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR101984955B1 (ko) * 2013-01-16 2019-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 회로 및 유기 발광 표시 장치
TWI485683B (zh) * 2013-03-28 2015-05-21 Innolux Corp 畫素電路及其驅動方法與顯示面板
KR102006382B1 (ko) * 2013-04-17 2019-08-02 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
TWI462081B (zh) * 2013-05-10 2014-11-21 Au Optronics Corp 畫素電路
KR20140142002A (ko) * 2013-06-03 2014-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2015045831A (ja) * 2013-08-29 2015-03-12 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 電気光学装置
KR102059806B1 (ko) * 2013-11-18 2020-02-12 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동방법
CN104157240A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 像素驱动电路、驱动方法、阵列基板及显示装置
CN105448235B (zh) * 2014-09-28 2018-01-26 昆山工研院新型平板显示技术中心有限公司 Amoled像素单元及其驱动方法、amoled显示装置
KR102363339B1 (ko) * 2014-11-26 2022-02-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102389343B1 (ko) * 2015-08-27 2022-04-25 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
CN105096837B (zh) * 2015-09-17 2017-09-15 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN105045438B (zh) * 2015-09-22 2018-02-13 京东方科技集团股份有限公司 一种触控显示电路及其驱动方法、显示装置
CN105609053B (zh) * 2015-12-31 2019-01-22 京东方科技集团股份有限公司 驱动装置、驱动方法和显示装置
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
CN105702214B (zh) * 2016-04-12 2018-03-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
US10403204B2 (en) * 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
CN108231001B (zh) * 2016-12-12 2023-04-14 三星显示有限公司 像素
CN107025883B (zh) * 2017-04-28 2019-05-03 深圳市华星光电半导体显示技术有限公司 显示面板、像素驱动电路及其驱动方法
CN107369412B (zh) * 2017-09-05 2023-05-23 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102358573B1 (ko) * 2017-09-15 2022-02-04 삼성디스플레이 주식회사 표시장치
KR102498274B1 (ko) * 2017-12-06 2023-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10475385B2 (en) * 2018-02-28 2019-11-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. AMOLED pixel driving circuit and driving method capable of ensuring uniform brightness of the organic light emitting diode and improving the display effect of the pictures
KR102631739B1 (ko) * 2018-11-29 2024-01-30 엘지디스플레이 주식회사 서브화소 구동 회로 및 이를 포함한 전계발광 표시장치
CN115223499A (zh) * 2022-07-29 2022-10-21 合肥京东方卓印科技有限公司 像素电路、显示面板、显示装置以及驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060012930A (ko) * 2004-08-05 2006-02-09 삼성에스디아이 주식회사 화소 회로와 그 구동 방법 및 이를 채용한 유기 발광 표시장치
KR100658618B1 (ko) 2004-05-19 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
KR20070049907A (ko) * 2005-11-09 2007-05-14 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
KR20080113998A (ko) * 2007-06-26 2008-12-31 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 표시 장치 및 그의 구동 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4131227B2 (ja) * 2003-11-10 2008-08-13 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
TW200540774A (en) * 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
JP5121124B2 (ja) 2005-03-28 2013-01-16 三洋電機株式会社 有機el画素回路
KR101103868B1 (ko) * 2004-07-29 2012-01-12 엘지디스플레이 주식회사 유기 발광표시장치의 구동회로
KR100846954B1 (ko) * 2004-08-30 2008-07-17 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR100698697B1 (ko) * 2004-12-09 2007-03-23 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법
JP4752315B2 (ja) * 2005-04-19 2011-08-17 セイコーエプソン株式会社 電子回路、その駆動方法、電気光学装置および電子機器
JP2008003544A (ja) * 2006-05-23 2008-01-10 Sony Corp 画像表示装置
KR100739334B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR101384026B1 (ko) 2007-08-10 2014-04-09 엘지디스플레이 주식회사 전계 발광 화소와 이를 구비한 표시 패널 및 표시장치
KR100897172B1 (ko) * 2007-10-25 2009-05-14 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR100889675B1 (ko) * 2007-10-25 2009-03-19 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR101361981B1 (ko) 2008-02-19 2014-02-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR101282996B1 (ko) * 2008-11-15 2013-07-04 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
KR101030002B1 (ko) 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658618B1 (ko) 2004-05-19 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동 방법
KR20060012930A (ko) * 2004-08-05 2006-02-09 삼성에스디아이 주식회사 화소 회로와 그 구동 방법 및 이를 채용한 유기 발광 표시장치
KR20070049907A (ko) * 2005-11-09 2007-05-14 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
KR20080113998A (ko) * 2007-06-26 2008-12-31 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 표시 장치 및 그의 구동 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651195A (zh) * 2011-09-14 2012-08-29 京东方科技集团股份有限公司 用于补偿发光不均匀的oled像素结构及驱动方法
CN102651195B (zh) * 2011-09-14 2014-08-27 京东方科技集团股份有限公司 用于补偿发光不均匀的oled像素结构及驱动方法
US9041634B2 (en) 2011-09-14 2015-05-26 Boe Technology Group Co., Ltd. Pixel structure of organic light emitting diode and driving method thereof
KR20140076903A (ko) * 2012-12-13 2014-06-23 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101992405B1 (ko) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN110782842A (zh) * 2019-11-25 2020-02-11 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
CN110890056A (zh) * 2019-11-25 2020-03-17 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
KR20220112223A (ko) * 2021-02-10 2022-08-10 삼성디스플레이 주식회사 유기발광 표시장치
KR102629893B1 (ko) 2021-02-10 2024-01-31 삼성디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
US20110084947A1 (en) 2011-04-14
US8736523B2 (en) 2014-05-27
KR20110038393A (ko) 2011-04-14

Similar Documents

Publication Publication Date Title
KR101030002B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101030004B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101074811B1 (ko) 화소 회로, 유기전계발광 표시 장치 및 이의 구동 방법
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
KR101058108B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
US8552943B2 (en) Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
KR101197768B1 (ko) 유기전계발광표시장치의 화소 회로
KR100590068B1 (ko) 발광 표시 장치와, 그 표시 패널 및 화소 회로
KR100578813B1 (ko) 발광 표시 장치 및 그 구동 방법
KR100515299B1 (ko) 화상 표시 장치와 그 표시 패널 및 구동 방법
JP4401971B2 (ja) 発光表示装置
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
KR101117729B1 (ko) 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법
KR101058107B1 (ko) 화소 회로 및 이를 이용한 유기 발광 표시장치
US20050052366A1 (en) Circuit and method for driving pixel of organic electroluminescent display
KR20070111638A (ko) 유기전계발광표시장치의 화소 회로
JP2005258407A (ja) 発光表示装置および発光表示装置の表示パネル,発光表示装置の駆動方法
KR100529077B1 (ko) 화상 표시 장치, 그 표시 패널 및 그 구동 방법
KR100570782B1 (ko) 발광 표시 장치
KR100515307B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100741979B1 (ko) 유기 전계발광 표시장치의 화소회로
KR100599606B1 (ko) 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9