Nothing Special   »   [go: up one dir, main page]

KR101027711B1 - 다층 배선 기판의 제조 방법 - Google Patents

다층 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR101027711B1
KR101027711B1 KR1020080003381A KR20080003381A KR101027711B1 KR 101027711 B1 KR101027711 B1 KR 101027711B1 KR 1020080003381 A KR1020080003381 A KR 1020080003381A KR 20080003381 A KR20080003381 A KR 20080003381A KR 101027711 B1 KR101027711 B1 KR 101027711B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
wiring
substrates
multilayer
Prior art date
Application number
KR1020080003381A
Other languages
English (en)
Other versions
KR20080066607A (ko
Inventor
데츠야 고야마
츠요시 고바야시
히로유키 가토
요시히로 마치다
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080066607A publication Critical patent/KR20080066607A/ko
Application granted granted Critical
Publication of KR101027711B1 publication Critical patent/KR101027711B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916Simultaneous circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 제조 기간을 단축하여, 제조 수율의 향상을 도모하는 동시에, 휨의 발생을 방지할 수 있는 다층 배선 기판의 제조 방법을 제공하는 것을 과제로 한다.
우선, 절연성 기재의 양면에 소요(所要) 형상으로 형성된 배선층을 가지며, 한쪽 면의 배선층 위에 금속 범프가 형성된 양면 배선 단층 기판을 제작한다. 그리고, 이 단층 기판을 소요 매수(10a∼10e) 준비하여 적층한다. 그 때, 최상층에 배치되는 기판에 대해서는 금속 범프를 형성하지 않는 상태로 준비하고, 인접하는 기판의 한쪽 기판의 금속 범프와 다른 쪽 기판의 대응하는 배선층이 접속되도록 위치 맞춤하여 각 기판을 적층한다. 다음에, 적층된 각 기판(10a∼10e) 사이에 수지(12)를 충전한다. 그리고, 이상의 공정에 의해 얻어진 다층 기판의 양면에, 각각 당해 배선층의 소정 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성한다.
프리프레그, Au 범프, Cu 포스트, 솔더 레지스트층

Description

다층 배선 기판의 제조 방법{METHOD OF MANUFACTURING A MULTILAYER WIRING BOARD}
본 발명은 반도체 소자 등의 칩 부품을 탑재하는데 이용되는 배선 기판을 제조하는 기술에 관한 것으로, 특히, 고밀도화 및 고기능화에 적응된 다층 구조를 갖는 다층 배선 기판(「반도체 패키지」라고도 함.)의 제조 방법에 관한 것이다.
다층 배선 기판을 제조하는 기술로서, 종래로부터, 빌드업(build-up) 공법이 널리 이용되고 있다. 이 빌드업 공법을 이용한 다층 배선 기판은 층간 절연층의 재료(대표적으로는, 수지)와 비어 홀 형성 프로세스의 조합에 의해 다종류의 것이 제작 가능하고, 그 전형적인 제조 프로세스는 베이스 기재로서의 코어 기판을 중심으로 하여 그 양측(상하)에, 각각 수지층(절연층)의 형성, 수지층에서의 비어 홀의 형성, 비어 홀의 내부를 포함한 도체 패턴(배선층)의 형성을 순차 반복하여 쌓아 올려가는 것이다.
이러한 다층 배선 기판의 형성에 관련되는 기술로서는, 예를 들면, 특허문헌 1에 기재된 바와 같이, 에폭시 수지 등의 시트 형상 열 경화성 수지로 이루어지는 미경화의 절연 재료 기판(프리프레그 ; prepreg)에, 금속 가루 등의 도전성 재료를 수지 중에 분산시킨 것을 대략 원추형으로 성형한 도체 범프를 배열 설치한 도체층을 가압하여, 상기 프리프레그에 도체 범프를 관통시키고, 이에 따라 절연 재료 기판의 두께 방향에서의 전기적 도통을 확보하도록 한 것이 있다.
[특허문헌 1] 일본국 특허공개 2001-15922호 공보
상기한 바와 같이 종래의 빌드업 공법을 이용한 전형적인 배선 형성 기술에서는, 내측(코어 기판측)으로부터 차례로 수지층(비어 홀의 형성을 포함) 및 도체층을 교대로 적층해가는 수법을 취하고 있기 때문에, 상당한 시간을 요한다는 결함이 있었다. 특히, 쌓아 올리는 층수가 많아지면 질수록, 그것에 따라 공수(工數)도 늘어나기 때문에, 제조에 요하는 기간이 장기화된다는 문제가 있었다.
또한, 각 층을 순서대로 형성하여 다층 배선 구조로 하고 있기 때문에, 그 제조 수율도 전체 공정을 통한 제조 수율이 되고, 예를 들면, 그 전체 공정 중의 1개의 공정에서 결함이 생긴 경우, 또는 모든 공정에서 결함이 생긴 경우의 어느 경우에도, 최종적으로 얻어지는 다층 배선 기판은 출하할 수 없는 「불량품」이 된다. 즉, 빌드업 공법과 같이 각 층을 순차적으로 1층씩 쌓아 올리는 방법에서는, 제품(다층 배선 기판)으로서의 제조 수율의 저하를 초래한다는 문제가 있었다.
또한, 도체층을 구성하는 구리(Cu) 등의 재료와 수지층을 구성하는 에폭시 수지 등의 재료에서는 열팽창 계수가 크게 다르기 때문에, 도체층과 수지층을 교대로 시간을 두고 적층해가는 수법을 취하면, 그 적층해가는 과정에서 도체층과 수지층의 계면(界面)에는 열팽창 계수의 차이에 따른 열 응력이 각 층의 두께 방향으로 발생하고, 그 결과, 「휨」이 발생할 우려가 있다는 과제도 있었다.
본 발명은 이러한 종래 기술에서의 과제를 감안하여 창작된 것으로, 제조 기간을 단축하여, 제조 수율의 향상을 도모하는 동시에, 휨의 발생을 방지할 수 있는 다층 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기 종래 기술의 과제를 해결하기 위해서, 본 발명의 제 1 형태에 의하면, 절연성 기재의 양면에 각각 소요(所要) 형상으로 패터닝 형성된 배선층을 가지며, 한쪽 면의 배선층 위에 금속 범프가 형성된 양면 배선 단층 기판을 제작하는 공정과, 상기 양면 배선 단층 기판을 소요 매수 준비하여 적층하는 공정으로서, 최상층에 배치되는 기판에 대해서는 상기 금속 범프를 형성하지 않는 상태로 준비하고, 인접하는 기판의 한쪽 기판의 금속 범프와 다른 쪽 기판의 대응하는 배선층이 접속되도록 위치 맞춤하여 각 기판을 적층하는 공정과, 적층된 각 기판 사이에 수지를 충전하는 공정과, 이상의 공정에 의해 얻어진 다층 기판의 양면에, 각각 당해 배선층의 소정 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법이 제공된다.
또한, 이 제 1 형태의 변형예에 의하면, 절연성 기재의 양면에 각각 소요 형상으로 패터닝 형성된 배선층을 가지며, 한쪽 면의 배선층 위에 금속 범프가 형성된 양면 배선 단층 기판을 제작하는 공정과, 상기 양면 배선 단층 기판을 소요 매수 준비하여 적층하는 공정으로서, 최상층에 배치되는 기판에 대해서는 상기 금속 범프를 형성하지 않는 상태로 준비하고, 인접하는 기판의 한쪽 기판의 금속 범프와 다른 쪽 기판의 대응하는 배선층이 접속되도록 위치 맞춤하여 각 기판을 적층하는 공정과, 적층된 각 기판 사이에 수지를 충전하는 공정과, 이상의 공정에 의해 얻어진 다층 기판을 소요 매수 준비하여 적층하는 공정으로서, 내측에 배치되는 다층 기판에 대해서는 한쪽 면의 배선층 위에 금속 범프를 형성한 상태로 준비하고, 인접하는 다층 기판의 한쪽 다층 기판의 금속 범프와 다른 쪽 다층 기판의 대응하는 배선층이 접속되도록 위치 맞춤하여 각 다층 기판을 적층하는 공정과, 적층된 각 다층 기판 사이에 수지를 충전하는 공정과, 이상의 공정에 의해 얻어진 구조체의 양면에, 각각 당해 배선층의 소정 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법이 제공된다.
본 발명의 제 1 형태(또는 변형 형태)에 따른 다층 배선 기판의 제조 방법에 의하면, 양면 배선 단층 기판(또는 단층 기판을 소요 매수 겹쳐서 적층된 다층 기판)을 따로따로 제작하고, 소요 매수의 단층 기판(또는 다층 기판)을 적절히 겹쳐서 다층 배선 구조로 하고 있으므로, 종래의 빌드업 공법을 이용한 경우와 비교하여, 제조 기간을 단축화할 수 있다.
또한, 종래의 빌드업 공법을 이용한 제조 방법에서는, 전체 공정 중의 1개의 공정에서 결함이 발생한 경우라도 최종적으로 얻어지는 다층 배선 기판은 출하할 수 없는 「불량품」이 되기 때문에, 제품(다층 배선 기판)으로서의 제조 수율의 저하를 초래한다는 문제가 있었지만, 본 발명에 따른 제조 방법에서는, 어느 1개의 공정에서 결함이 발생한 경우에는, 그 결함이 발생하고 있는 양면 배선 단층 기판(또는 다층 기판)만을 폐기하면 되므로, 종래의 경우와 비교하여, 제조 수율의 향상을 도모할 수 있다.
또한, 양면 배선 단층 기판(또는 다층 기판)을 소요 매수 겹쳐서 적층한 후 에 각 기판 사이에 수지를 충전하도록 하고 있으므로, 강도를 가진 휨이 없는 다층 배선 구조를 실현할 수 있다.
또한, 본 발명의 제 2 형태에 의하면, 절연성 기재의 양면에 각각 소요 형상으로 패터닝 형성된 배선층을 가지며, 적어도 한쪽 면의 배선층 위에 금속 포스트가 형성되고, 또한, 그 금속 포스트의 정상부(頂上部)에 도전성 재료가 형성된 양면 배선 단층 기판을 제작하는 공정과, 상기 양면 배선 단층 기판을 소요 매수 준비하여 적층하는 공정으로서, 적어도 최상층 및 최하층에 배치되는 기판에 대해서는 상기 금속 포스트 및 도전성 재료를 형성하지 않는 상태로 준비하고, 내측에 배치되는 기판에 설치된 금속 포스트 및 도전성 재료를 통하여 각 기판의 배선층이 서로 접속되도록 위치 맞춤하여 각 기판을 적층하는 공정과, 적층된 각 기판 사이에 수지를 충전하는 공정과, 이상의 공정에 의해 얻어진 다층 기판의 양면에, 각각 당해 배선층의 소정 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법이 제공된다.
또한, 이 제 2 형태의 변형예에 의하면, 절연성 기재의 양면에 각각 소요 형상으로 패터닝 형성된 배선층을 가지며, 적어도 한쪽 면의 배선층 위에 금속 포스트가 형성되고, 또한, 그 금속 포스트의 정상부에 도전성 재료가 형성된 양면 배선 단층 기판을 제작하는 공정과, 상기 양면 배선 단층 기판을 소요 매수 준비하여 적층하는 공정으로서, 적어도 최상층 및 최하층에 배치되는 기판에 대해서는 상기 금속 포스트 및 도전성 재료를 형성하지 않는 상태로 준비하고, 내측에 배치되는 기 판에 설치된 금속 포스트 및 도전성 재료를 통하여 각 기판의 배선층이 서로 접속되도록 위치 맞춤하여 각 기판을 적층하는 공정과, 적층된 각 기판 사이에 수지를 충전하는 공정과, 이상의 공정에 의해 얻어진 다층 기판을 소요 매수 준비하여 적층하는 공정으로서, 내측에 배치되는 다층 기판에 대해서는 적어도 한쪽 면의 배선층 위에 금속 포스트를 형성하고, 또한, 그 금속 포스트의 정상부에 도전성 재료를 형성한 상태로 준비하고, 내측에 배치되는 다층 기판에 설치된 금속 포스트 및 도전성 재료를 통하여 각 다층 기판의 배선층이 서로 접속되도록 위치 맞춤하여 각 다층 기판을 적층하는 공정과, 적층된 각 다층 기판 사이에 수지를 충전하는 공정과, 이상의 공정에 의해 얻어진 구조체의 양면에, 각각 당해 배선층의 소정 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법이 제공된다.
본 발명의 제 2 형태(또는 변형예)에 따른 다층 배선 기판의 제조 방법에 있어서도, 상기의 제 1 형태(또는 변형예)에 따른 다층 배선 기판의 제조 방법의 경우와 마찬가지로, 각 기판 사이를 접속하는 수단으로서 금속 범프를 사용할지, 금속 포스트 및 도전성 재료를 사용할지의 차이는 있다고 하더라도, 기본적으로는 상기의 제 1 형태(또는 변형예)에 따른 제조 방법과 동일한 수법을 사용하고 있으므로, 동일한 작용 효과(제조 기간의 단축, 제조 수율의 향상, 휨의 발생 방지)를 이룰 수 있다.
본 발명에 따른 다층 배선 기판의 제조 방법의 다른 프로세스상의 특징 및 그것에 의거하는 유리한 이점 등에 대해서는, 후술하는 발명의 실시예를 참조하면 서 상세하게 설명한다.
이하, 본 발명의 적합한 실시예에 대해서, 첨부 도면을 참조하면서 설명한다.
(제 1 실시예…도 1∼도 6 참조)
도 1은 본 발명의 제 1 실시예에 따른 다층 배선 기판의 제조 방법을 이용하여 제조된 다층 배선 기판의 일 구성예를 단면도의 형태로 나타낸 것이다.
본 실시예에 따른 다층 배선 기판(20)은, 도시한 바와 같이, 본 기판(20)을 구성하는 기본 구조체인 5매의 기판(10a, 10b, 10c, 10d, 10e)과, 각 기판 사이를 충전하도록 형성된 수지층(12)과, 본 기판(20)의 최표층(상하)에 형성된 보호막으로서 기능하는 절연층(14)을 구비하고 있다. 각 기판(10a∼10e) 중 최상층 및 최하층의 각 기판(10a, 10e)을 제외한 다른 각 기판(10b, 10c, 10d)은 절연성 기재(2)(예를 들면, 프리프레그)의 양면에 각각 소요 형상으로 패터닝 형성된 배선층(5a, 5b)을 갖고 있으며, 한쪽 면(상측)의 배선층(5a)의 소정 개소에는 기판간 접속 단자로서 기능하는 금속 범프(본 실시예에서는, 금(Au) 범프(6))가 형성되고, 다른 쪽 면(하측)의 배선층(5b)의 소정 개소에는 도전성 재료(본 실시예에서는, 땜납(7))가 피착(被着)되어 있다.
최상층의 기판(10a)에 대해서는, 그 하측의 배선층(5b) 위에 땜납(7)이 피착되어 있을 뿐이며, 최하층의 기판(10e)에 대해서는, 그 상측의 배선층(5a) 위에 Au 범프(6)가 형성되어 있을 뿐이다. 각 기판(10a∼10e)은 도시한 바와 같이 Au 범 프(6) 및 땜납(7)을 통해서 서로 전기적으로 접속되어 있다. 각 기판(10a∼10e)은 각각 양면에 배선층을 가진 단일 기판이라는 점에서, 이하의 기술에서는 편의상, 「양면 배선 단층 기판」이라고도 한다.
또한, 보호막으로서 기능하는 절연층(14)은 최상층 및 최하층의 각 기판(10a, 10e)의 배선층(5a, 5b)의 소정 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 형성되어 있다. 상측의 절연층(14)으로부터 노출되는 패드 부분에는, 본 기판(20)에 탑재되는 반도체 소자 등의 칩 부품의 전극 단자가 땜납 범프 등을 통하여 접속되고, 하측의 절연층(14)으로부터 노출되는 패드 부분에는, 본 기판(20)을 마더보드 등에 실장할 때에 사용되는 외부 접속 단자로서 기능하는 금속 범프(볼)나 금속 핀 등이 땜납 등을 통하여 접합되도록 되어 있다.
도 2는 본 발명의 제 1 실시예에 따른 다층 배선 기판의 제조 방법을 이용하여 제조된 다층 배선 기판의 다른 구성예를 단면도의 형태로 나타낸 것이다.
이 실시예에 따른 다층 배선 기판(30)은, 도시한 바와 같이 3개의 구조체(20a, 20b, 20c)를 적층하여 구성되어 있고, 각 구조체(20a∼20c)는 도 1에 나타낸 다층 배선 기판(20)과 기본적으로는 동일한 구성을 갖고 있다. 단, 각 구조체(20a∼20c)는 서로 인접하는 2개의 구조체(도시한 예에서는, 구조체 20a와 20b, 20b와 20c)의 한쪽 구조체에 형성된 Au 범프(6)와 다른 쪽 구조체에 형성된 땜납(7)을 통하여 서로 전기적으로 접속되어 있다. 또한, 각 구조체(20a∼20c) 사이(2개소의 간격)를 충전하도록 각각 수지층(22)이 형성되고, 본 기판(30)의 최표층(상하)에는 각각 보호막으로서 기능하는 절연층(24)이 형성되어 있다. 마찬가지 로, 각 절연층(24)은 최상층의 배선층의 패드 부분과 최하층의 배선층의 패드 부분을 제외하고, 각각 전체면을 덮도록 형성되어 있다. 이하의 기술에서는, 특별히 정의하지 않는 한, 각 구조체(20a∼20c)를 「다층 기판」이라고도 한다.
제 1 실시예에 따른 다층 배선 기판(20)(도 1) 및 다층 배선 기판(30)(도 2)을 각각 구성하는 각 구성 부재의 재료나 크기 등에 대해서는, 이하에 기술하는 프로세스에 관련시켜서 구체적으로 설명한다.
이하, 각 다층 배선 기판(20, 30)(도 1, 도 2)을 제조하는 방법에 대해서, 그 제조 공정을 차례로 나타낸 도 3∼도 6을 참조하면서 설명한다.
우선, 본 실시예에 따른 다층 배선 기판(20, 30)을 구성하는 기본 구조체(양면 배선 단층 기판)를 제작하는 방법에 관하여 설명한다.
도 3을 참조하면, 우선 최초의 공정에서는(도 3의 (a) 참조), 양면 구리 피복 적층판(1)을 준비한다. 이것은, 빌드업 공법에 의한 다층 배선 기판에서 일반적으로 사용되고 있는 코어 기판을 이용할 수 있고, 프리프레그(보강재의 유리천에 에폭시 수지, 폴리이미드 수지, BT 수지 등의 열 경화성 수지를 함침(含浸)시켜서, 반경화 B 스테이지 상태로 한 접착 시트)를 소요 매수 겹쳐서(예를 들면, 60㎛의 두께), 그 프리프레그(2)의 양면에 구리박(3)을 얹어, 가열·가압함으로써 형성될 수 있다.
다음 공정에서는(도 3의 (b) 참조), 양면 구리 피복 적층판(1)의 소요 개소(도시한 예에서는, 3개소)에, 관통 구멍(TH)을 형성한다. 이 관통 구멍(TH)은, 예 를 들면, CO2 레이저, YAG 레이저, 엑시머레이저 등에 의한 구멍 형성 가공, 기계 드릴에 의한 구멍 형성 가공 등에 의해 형성할 수 있다.
다음 공정에서는(도 3의 (c) 참조), 무전해 구리 도금 및 전해 구리 도금에 의해, 양면 구리 피복 적층판(1)에 형성된 관통 구멍(TH)을 매립하도록 하여 그 양면에 도체층(4)을 형성한다.
다음 공정에서는(도 3의 (d) 참조), 양면 구리 피복 적층판(1)의 프리프레그(2)의 양면에 각각 소요 형상의 배선층(5a, 5b)을 형성한다. 구체적으로는, 우선, 양면에 형성된 각 도체층(4) 위에, 각각 패터닝 재료를 사용하여 에칭용 레지스트를 형성하고, 각 레지스트의 소정 부분을 개구한다. 이 개구되는 부분은, 형성할 소요 배선 패턴의 형상에 따라서 패터닝 형성된다. 패터닝 재료로서는, 감광성의 드라이 필름 또는 액상의 포토레지스트를 사용할 수 있다.
예를 들면, 드라이 필름을 사용하는 경우에는, 우선 도체층(4)의 표면을 세정한 후, 각 도체층(4) 위에 드라이 필름(두께 25㎛ 정도)을 열 압착에 의해 부착하고, 각 드라이 필름에 대해서, 소요 배선 패턴의 형상으로 패터닝된 마스크(도시 생략)를 이용하여 자외선(UV) 조사에 의한 노광을 실시하여 경화시키고, 게다가 소정의 현상액(네거티브형 레지스트의 경우에는 유기 용제를 포함하는 현상액, 포지티브형 레지스트의 경우에는 알칼리계의 현상액)을 이용하여 당해 부분을 에칭 제거하여, 소요 배선 패턴의 형상에 따른 레지스트층(R1)을 형성한다. 액상의 포토레지스트를 사용한 경우도 마찬가지로, 표면 세정→표면에 레지스트 도포→건조→ 노광→현상의 공정을 거쳐서, 소요 형상으로 패터닝된 레지스트층(R1)을 형성할 수 있다.
다음에, 이 패터닝된 레지스트층(R1)을 마스크로 하여, 구리(Cu)에 대해서만 가용성의 약액(藥液)을 사용한 습식 에칭에 의해, 노출되어 있는 부분의 도체층(Cu)(4)을 제거한다(도 3의 (d) 상태). 이 후, 각 레지스트층(R1)을, 예를 들면, 수산화나트륨이나 모노에탄올 아민계 등의 알칼리성 약액을 이용하여 제거한다. 이것에 의해, 소요 형상의 배선층(5a, 5b)이 노출된다.
또한, 배선층(5a, 5b)의 표면을 청정하게 한 후, 다음 공정(범프 형성)의 전처리로서, 다음 공정에서 부착되는 금속(이 경우, Au) 중에 당해 배선층의 Cu가 확산되는 것을 방지하기 위해서, 당해 배선층 위의 범프 형성 영역에, 예를 들면, 니켈(Ni) 도금을 실시해 둔다.
다음 공정에서는(도 3의 (e) 참조), 한쪽 면(도시한 예에서는, 상측)의 배선층(5a) 위의 소정 개소(범프 형성 영역)에, 돌기 형상의 Au 범프(6)를 형성한다. Au 범프(6)는 포토 프로세스를 이용한 전해 도금법이나, 범프 형성용의 임시 기판에 일단 Au 범프를 형성하고, 그것을 테이프 캐리어의 인너 리드(inner lead)에 열압착 접합하는 전사 범프 방식, 와이어 본딩 기술을 응용한 볼 범프 등에 의해 형성할 수 있으며, 예를 들면, 40∼60㎛ 정도의 높이로 형성한다.
또한, Au 범프(6)가 형성되어 있는 측(상측)의 배선층(5a) 위에, 다음 공정에서 사용되는 땜납 가루가 이 배선층(5a) 위에 부착되는 것을 방지하기 위한 전 처리로서, 보호 필름(도시 생략)을 부착한다.
다음 공정에서는(도 3의 (f) 참조), 노출되어 있는 배선층, 즉, Au 범프(6)가 형성되어 있는 측과 반대측(하측)의 배선층(5b) 위에 땜납(7)을 피착시킨다. 예를 들면, 피착 대상물(이 경우, 하측의 배선층(5b))의 표면에 점착층을 형성하여 땜납 가루(Sn-Ag계, Sn-Zn계 등의 Pb 프리(free) 조성의 땜납 합금으로 이루어짐)를 배선층(5b) 위에 부착시키고, 리플로(reflow)에 의해 그 땜납 가루를 용융시킴으로써, 배선층(5b)의 표면에 땜납(7)을 피착시킬 수 있다.
이 방법 이외에도, 예를 들면, 스크린 인쇄법 등에 의해 땜납 페이스트를 피착 대상물(배선층(5b)) 위에 공급하고, 이 땜납 페이스트를 열에 의해 용융하여, 자연 냉각시켜서 땜납(7)을 피착시키는 것도 가능하다. 또는, 전해 땜납 도금에 의해 땜납(7)을 피착시켜도 좋다. 이와 같이 하여 땜납(7)을 피착시킨 후, 상측의 배선층(5a) 위에 부착된 보호 필름(도시 생략)을 박리하여 제거한다.
이상의 공정에 의해, 프리프레그(2)의 양면에 각각 소요 형상으로 패터닝 형성된 배선층(5a, 5b)을 가지며, 한쪽 면의 배선층(5a) 위에 Au 범프(6), 다른 쪽 면의 배선층(5b) 위에 땜납(7)이 각각 형성된 구조체(양면 배선 단층 기판(10))가 제작되게 된다.
다음 공정에서는(도 4 참조), 상기의 공정을 거쳐서 제작된 양면 배선 단층 기판(10)을, 소요 매수 겹쳐서 적층한다. 우선, 양면 배선 단층 기판(10)을 5매(10a∼10e) 준비한다. 단, 5매의 기판 중, 최상층에 배치되는 기판(10a)에 대해서는 Au 범프(6)를 형성하지 않는 상태(도 3에서 (e)의 처리를 생략한 상태)로 준비하고, 최하층에 배치되는 기판(10e)에 대해서는 땜납(7)을 형성하지 않는 상태 (도 3에서 (f)의 처리를 생략한 상태)로 준비한다.
다음에, 각 기판(10a, 10b, 10c, 10d, 10e)을, 인접하는 기판의 한쪽 기판의 Au 범프(6)와 다른 쪽 기판의 땜납(7)이 접속되도록 위치 맞춤하여, 적층한다. 이 적층시에는 「핀 라미네이션」을 이용한다. 이것은, 각 기판의 주변 부분의 소요 개소에 미리 설치된 위치 맞춤용의 기준 구멍에 가이드 핀을 통과시켜서 각 기판 사이의 상대 위치 관계를 고정화하는 방법이다. 이에 따라, 5매의 양면 배선 단층 기판(10a∼10e)이 각각 대응하는 Au 범프(6) 및 땜납(7)을 통하여 서로 전기적으로 접속되게 된다.
또한, 필요에 따라, 리플로 노(爐) 및 베이킹을 병용하여 땜납(7)을 용융하고, Au 범프(6)와의 접속을 강고하게 한다. 또한, 리플로 처리 등은 반드시 행할 필요는 없고, Au 범프(6)와 땜납(7)의 접속시에, 형(型)의 프레스 압력만으로 압착해도 충분한 전기적 접속을 확보하는 것은 가능하다.
다음 공정에서는(도 5 참조), 전(前) 공정에서 적층된 각 양면 배선 단층 기판(10a∼10e) 사이(4개소의 간격)에 수지(12)를 충전한다. 수지(12)의 충전은 다층 구조의 기판에 강도를 부여하여 휨을 방지하기 위해 행한다.
충전하는 수지(12)의 재료로서는, 몰드 수지로서 일반적으로 사용되고 있는 열 가소성 에폭시 수지나, 언더필 수지로서 일반적으로 사용되고 있는 액상 에폭시 수지 등이 사용된다. 열 가소성 에폭시 수지의 경우에는, 탄성률이 15∼30GPa, 열팽창 계수(CTE)가 5∼15ppm/℃이며, 또한, 수지의 탄성률이나 CTE 등을 조정하기 위해서 필러(실리카, 알루미나, 규산 칼슘 등의 무기물 미립자)가 70∼90% 정도 첨 가되어 있다. 액상 에폭시 수지의 경우에는, 탄성률이 5∼15GPa, CTE가 20∼40ppm/℃이며, 필러가 60∼80% 정도 첨가되어 있다. 또한, 수지(12)를 충전하는 방법으로서는, 적합하게는 트랜스퍼 몰드를 사용할 수 있다. 트랜스퍼 몰드 이외에, 인젝션 몰드, 언더필 플로 등의 방법을 이용해도 좋다.
수지(12)를 충전하는 데 있어서는, 모든 간격(각 기판(10a∼10e) 사이)에 한번에 수지를 충전하면, 수지 주입시의 압력에도 의존하지만 각 기판 사이의 간격에 반드시 압력이 균등하게 가해져서 수지가 균일하게 흐른다고는 할 수 없기 때문에, 이 경우에는, 수지 충전을 원활하게 행할 수 없다는 결함이 일어날 수 있다. 그래서, 본 실시예에서는, 이러한 결함을 회피하기 위해서, 우선 내측의 2개의 간격(기판 10b와 10c 사이, 기판 10c와 10d 사이)에 수지(12)의 충전을 행하고(도 5의 (a) 참조), 다음에 시간을 두고 외측 2개의 간격(기판 10a와 10b 사이, 기판 10d와 10e 사이)에 수지(12)의 충전을 행하도록 하고 있다(도 5의 (b) 참조). 이 때, 수지 충전측과 반대측(도시한 예에서는, 좌측)에서는, 수지 주입의 순서에 맞춰서 각각 대응하는 간격의 수지를 진공 흡인하는 순서를 바꾸고 있다. 이와 같이 「시간차」를 두고 각 기판(10a∼10e) 사이에 시계열적으로 수지(12)를 충전함으로써, 수지 충전을 원활하게 행하는 것이 가능해진다.
또한, 본 공정(도 5)에서는, 수지를 진공 흡인하는 순서를 변경함으로써 「시간차」를 두고 있지만, 이 「시간차」를 두기 위한 실시예는 이것에 한정되지 않는 것은 물론이다. 예를 들면, 수지 충전에 사용하는 금형(金型)의 구조를 변경함(이 경우, 내측 2개의 간격에 수지를 주입하기 위한 경로는 상대적으로 짧고, 외 측 2개의 간격에 수지를 주입하기 위한 경로는 상대적으로 길어지도록 변경함)으로써, 「시간차」를 두도록 해도 좋다. 또한, 본 공정에서는, 우선 내측 2개의 간격에 수지 충전을 행하고, 이어서 외측 2개의 간격에 수지 충전을 행하고 있지만, 이 순서를 반대로 해도 좋은 것은 물론이다. 또한, 한번에 수지 충전을 행하는 간격의 수에 관해서도, 본 공정과 같이 2개에 한정되지 않고, 적절히 선정해도 좋은 것은 물론이다.
이상의 공정에 의해, 5매의 양면 배선 단층 기판(10a∼10e)이 적층되고, 이 적층된 각 기판 사이를 충전하도록 수지층(12)이 형성된 구조체(다층 기판(20a))가 제작되게 된다.
이 단계에서, 이 구조체(다층 기판(20a))의 최표층(상하)에 각각 보호막으로서 기능하는 솔더 레지스트층(절연층(14))을 형성하면, 도 1에 나타낸 다층 배선 기판(20)이 제조될 수 있다. 이 솔더 레지스트층(14)은 도 3의 (d)의 공정에서 행한 처리와 마찬가지로 하여 형성할 수 있다. 즉, 감광성의 드라이 필름을 라미네이트하고, 또는 액상의 포토레지스트를 도포하고, 당해 레지스트를 소요 형상으로 패터닝함으로써 솔더 레지스트층(14)을 형성할 수 있다.
한편, 도 2에 나타낸 다층 배선 기판(30)을 제조하기 위해서는, 이 단계에서 보호막(솔더 레지스트층(14))을 형성하지 않고, 다음 공정으로 이행한다.
즉, 다음 공정에서는(도 6 참조), 상기 공정을 거쳐서 제작된 다층 기판을, 소요 매수 겹쳐서 적층한다. 우선, 다층 기판을 3매 준비한다. 단, 3매의 다층 기판 중, 1매의 다층 기판은 상기 공정을 거쳐서 제작된 다층 기판(20a)(도 5의 (b) 참조)이고, 나머지 2매의 다층 기판(20b, 20c)은 다층 기판(20a)과 비교하여, 각각 배선층(5a, 5b)의 패턴 형상, Au 범프(6)의 배치, 땜납(7)의 배치 등에서 상이하다. 또한, 내측에 배치되는 다층 기판(20b)에 대해서는, 한쪽 면(상측)에 Au 범프(6)를, 다른 쪽 면(하측)에 땜납(7)을 인쇄법에 의해 형성하고, 상측에 배치되는 다층 기판(20a)에 대해서는 편면(하측)에만 땜납(7)을 형성하고, 하측에 배치되는 다층 기판(20c)에 대해서는 편면(상측)에만 Au 범프(6)를 형성해 둔다.
다음에, 각 다층 기판(20a, 20b, 20c)을, 인접하는 다층 기판의 한쪽 다층 기판의 Au 범프(6)와 다른 쪽 다층 기판의 땜납(7)이 접속되도록 위치 맞춤하여, 적층한다. 이 때, 도 4의 공정에서 행한 처리와 동일하게 하여, 핀 라미네이션에 의해 각 다층 기판간의 상대 위치 관계를 고정화한다. 이에 따라, 3매의 다층 기판(20a∼20c)이 Au 범프(6) 및 땜납(7)을 통하여 서로 전기적으로 접속되게 된다.
또한, 적층된 각 다층 기판(20a∼20c) 사이(2개소의 간격)에, 트랜스퍼 몰드 등에 의해, 수지(22)(도 2 참조)를 충전한다. 이에 따라, 3매의 다층 기판(20a∼20c)이 적층되고, 이 적층된 각 다층 기판 사이를 충전하도록 수지층(22)이 형성된 구조체가 제작되게 된다.
이 후, 이 구조체의 최표층(상하)에 각각 보호막으로서 기능하는 솔더 레지스트층(절연층(24))을 형성하면, 도 2에 나타낸 다층 배선 기판(30)이 제조될 수 있다. 이 솔더 레지스트층(24)은 상술한 솔더 레지스트층(14)(도 1)의 형성의 경우와 동일하게 하여 형성할 수 있다.
이상 설명한 바와 같이, 제 1 실시예에 따른 다층 배선 기판의 제조 방법에 의하면(도 3∼도 6 참조), 다층 배선 기판을 구성하는 기본 구조체로서의 양면 배선 단층 기판(10a∼10e)을 따로 제작하여, 소요 매수의 단층 기판을 적절히 겹쳐서 다층 배선 구조(도 1의 다층 배선 기판(20))로 하고 있고, 또한, 단층 기판을 소요 매수 겹쳐서 적층된 1유닛으로서의 다층 기판(20a∼20c)을 따로 제작하여, 소요 매수의 다층 기판을 적절히 겹쳐서 다층 배선 구조(도 2의 다층 배선 기판(30))로 하고 있으므로, 종래의 빌드업 공법을 이용한 다층 배선 형성 방법과 비교하여, 제조에 요하는 기간을 대폭으로 단축화할 수 있다.
또한, 종래의 빌드업 공법을 이용한 제조 방법에서는, 전체 공정 중의 1개의 공정에서 결함이 생긴 경우라도 최종적으로 얻어지는 다층 배선 기판은 출하할 수 없는 「불량품」이 되기 때문에, 제품(다층 배선 기판)으로서의 수율의 저하를 초래한다는 문제가 있었다. 이에 대해서 본 실시예에 따른 제조 방법에서는, 어느 1개의 공정에서 결함이 생긴 경우에는, 그 결함이 생기고 있는 부분(이 경우, 기본 단위인 양면 배선 단층 기판, 또는 1유닛으로서의 다층 기판)만을 폐기하고, 그것과 동일한 기능을 갖는 양품(양면 배선 단층 기판 또는 다층 기판)을 대용하면 좋으므로, 종래의 경우와 비교하여, 수율의 대폭적인 향상을 도모할 수 있다.
또한, 양면 배선 단층 기판 또는 다층 기판을 소요 매수 겹쳐서 적층한 후에, 각 기판 사이에 수지를 충전하도록 하고 있으므로, 강도를 가진 휨이 없는 다층 배선 구조를 실현할 수 있다.
상술한 제 1 실시예에서는 양면 배선 단층 기판(10a∼10e)의 적층시에 각 기판 사이에 아무것도 개재시키지 않고 다음 공정(수지 충전)으로 이행시키는 경우 (도 4, 도 5)를 예로 들어 설명했지만, 양면 배선 단층 기판(10a∼10e)을 적층하는 단계(도 4의 공정)에서 각 기판 사이의 몇 개소(예를 들면, 내측 2개소의 간격)에 미리 프리프레그를 개재시켜 두어도 좋다. 이 경우의 실시예에 따른 공정을 도 7 및 도 8에 예시한다.
본 실시예에서는, 우선, 도 7에 예시하는 바와 같이, 위로부터 2층째 및 3층째의 각 기판(10b, 10c) 사이와, 3층째 및 4층째의 각 기판(10c, 10d) 사이에 각각 프리프레그(13)를 끼워 각 기판(10a∼10e)을 일괄 적층하고, 상하 양면으로부터 가압(프레스) 또는 가열·가압(핫 프레스)한다. 이와 같이 각 단층 기판(10a∼10e)의 적층 단계에서 프리프레그(13)를 내측 2개소의 간격에 미리 개재시켜 두면, 이후의 단계에서는, 프리프레그(13)를 개재시키지 않은 외측 2개소의 간격(도 8 참조)에만 수지를 충전하는 것만으로 충분하기 때문에, 도 5에 나타낸 실시예의 경우와 비교하면, 수지 충전을 효율적으로 원활하게 행할 수 있다.
단, 적층 단계에서 모든 간격에 프리프레그를 개재시켜 버리면, 가열·가압시의 조건 등에 따라서는 모든 Au 범프(6)가 각각 대응하는 프리프레그를 반드시 관통할 수 없는 경우도 일어날 수 있다. 따라서, 적층 단계에서 각 단층 기판(10a∼10e) 사이의 몇 개의 간격에 프리프레그를 개재시킬지, 또한, 최초에 어느 간격에 프리프레그를 개재시킬지는, 프로세스의 조건에 따라 적절히 선정하는 것이 바람직하다.
마찬가지로, 도 6의 공정에서 각 다층 기판(20a∼20c) 사이에 수지를 충전하는 대신에, 도 7에 예시한 바와 같은 프리프레그의 라미네이트를 행해도 좋다. 이 경우도 마찬가지로, 각 다층 기판(20a∼20c)을 겹칠 때에, 인접하는 다층 기판 사이(도시한 예에서는, 2개소의 간격)에 프리프레그를 끼우도록 배치하여 각 다층 기판(20a∼20c)을 일괄 적층하고, 상하 양면으로부터 가압 또는 가열·가압한다.
또한, 수지 충전을 원활하게 행할 수 있도록 하기 위한 다른 실시예로서, 특별히 도시하지는 않지만, 양면 배선 단층 기판(10a∼10e)의 적층(도 4)에 앞서, 인접하는 각 기판 사이의 소요 개소에 적절히 스페이서를 설치해 두어도 좋다. 스페이서의 형태로서는, 예를 들면, Au 범프를 배치하는 것이 고려된다. 이러한 Au 범프(스페이서)는 상술한 도 3의 (e)의 공정에서 Au 범프(6)(기판간 접속 단자)를 형성할 때에 동시에 형성할 수 있다. 단, 그 형성에 있어서는, 배선 패턴(배선층(5a, 5b))과 전기적 단락을 야기하지 않도록 배치 개소에 유의할 필요가 있다. 또한, 스페이서로서 Au 범프 대신에, 수지 볼이나 감광성 접착제, 솔더 레지스트 등의 절연물을 적절히 배치해도 좋다. Au 범프를 배치하는 경우에는 그 배치 개소에 유의할 필요가 있지만, 절연물의 경우에는, 배선 패턴 위에 배치해도 지장은 없기 때문에, 배치 개소에 자유도를 가지게 할 수 있다.
또한, 상술한 제 1 실시예에서는, 각 단층 기판(10a∼10e)의 적층시에 Au 범프(6)와 땜납(7)을 사용해서 인접하는 기판간의 전기적인 접속을 실현하는 경우를 예로 들어 설명했지만, 기판간의 전기적인 접속을 확보하는 형태는 이것에 한정되지 않는 것은 물론이며, 그 외에도 여러가지 실시예가 고려된다.
예를 들면, 당해 단층 기판의 배선층(5b) 위에 땜납(7)을 형성하지 않고, 이것과 인접하는 단층 기판의 배선층(5a) 위에 형성된 Au 범프(6)를 당해 단층 기판 의 배선층(Cu)(5b)에 압착해서 전기적 접속을 확보하는 것도 가능하다. 또한, Au 범프(6) 대신에, 땜납 볼이나, 구리 코어볼(구리를 코어로 하여, 그 주위를 이종(異種)의 금속(주로, 땜납 또는 니켈/금)으로 덮은 복합 구조의 볼), 수지 코어 볼(수지를 코어로 하여, 그 주위를 금속(주로, 땜납 또는 니켈/금)으로 덮은 복합 구조의 볼) 등을 사용하는 것도 가능하다.
또한, 범프의 형성 방법으로서, 상술한 전해 도금법이나 전사 범프 방식 등이외에도, 스크린 인쇄법을 이용하여 도전성 범프를 형성하는 것도 가능하다. 예를 들면, 폴리에스테르계나 폴리이미드계 등의 수지 중에 Au, Ag, 땜납 등의 도전성 입자를 60∼95중량% 정도 함유시킨 도전성 페이스트를 스크린 인쇄에 의해 피착 대상물(도 3의 (e)의 상측의 배선층(5a)) 위에 공급하고, 리플로에 의해 용융시켜서 범프화하도록 해도 좋다.
또한, ACF(이방성(異方性) 도전 필름)나 NCF(비도전성 필름)를 이용하여 인접하는 단층 기판의 배선층(5a, 5b) 사이를 접속하고, 최종적으로 수지 충전(도 5, 도 6)을 행함으로써, 동일한 구조 및 효과를 가지게 하는 것도 가능하다.
(제 2 실시예…도 9∼도 14 참조)
도 9는 본 발명의 제 2 실시예에 따른 다층 배선 기판의 제조 방법을 이용하여 제조된 다층 배선 기판의 일 구성예를 단면도의 형태로 나타낸 것이다.
본 실시예에 따른 다층 배선 기판(50)은, 상술한 제 1 실시예(도 1)의 경우와 마찬가지로, 본 기판(50)을 구성하는 기본의 구조체인 5매의 양면 배선 단층 기판(40a, 40b, 40c, 40d, 40e)과, 각 기판 사이를 충전하도록 형성된 수지층(42)과, 본 기판(50)의 최표층(상하)에 형성된 보호막으로서의 절연층(44)을 구비하고 있다. 각 기판(40a∼40e)은 절연성 기재로서의 프리프레그(2)의 양면에 각각 소요 형상으로 패터닝 형성된 배선층(5a, 5b)을 갖고 있고, 또한, 최상층, 중앙층 및 최하층의 각 기판(40a, 40c, 40e)을 제외한 다른 각 기판(40b, 40d)은 양면에 형성된 각 배선층(5a, 5b)의 각각 소정 개소에 형성된 기판간 접속 단자로서의 금속 포스트(본 실시예에서는, 구리(Cu) 포스트(8))와, 이 Cu 포스트(8)의 정상부에 형성된 도전성 재료(9)를 갖고 있다.
각 기판(40a∼40e)은 도시한 바와 같이 Cu 포스트(8) 및 도전성 재료(9)를 통해서 서로 전기적으로 접속되어 있다. 또한, 보호막으로서 기능하는 절연층(44)은, 제 1 실시예의 경우와 마찬가지로, 최상층 및 최하층의 각 기판(40a, 40e)의 배선층(5a, 5b)의 소정 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 형성되어 있다.
도 10은 본 발명의 제 2 실시예에 따른 다층 배선 기판의 제조 방법을 이용하여 제조된 다층 배선 기판의 다른 구성예를 단면도의 형태로 나타낸 것이다.
이 실시예에 따른 다층 배선 기판(60)은 상술한 제 1 실시예(도 2)의 경우 와 마찬가지로, 각각 다층 기판을 구성하는 3개의 구조체(50a, 50b, 50c)를 적층하여 구성되어 있고, 각 구조체(50a∼50c)는 도 9에 나타낸 다층 배선 기판(50)과 기본적으로는 동일한 구성을 갖고 있다. 단, 각 구조체(50a∼50c)는 중앙의 구조체(50b)의 양면에 각각 형성된 Cu 포스트(8) 및 도전성 재료(9)를 통해서 서로 전기적으로 접속되어 있다. 또한, 각 구조체(50a∼50c) 사이(2개소의 간격)를 충전 하도록 각각 수지층(52)이 형성되고, 본 기판(60)의 최표층(상하)에는 각각 보호막으로서 기능하는 절연층(54)이 형성되어 있다. 마찬가지로, 각 절연층(54)은 최상층의 배선층의 패드 부분과 최하층의 배선층의 패드 부분을 제외하고, 각각 전체면을 덮도록 형성되어 있다.
제 2 실시예에 따른 다층 배선 기판(50)(도 9) 및 다층 배선 기판(60)(도 10)을 각각 구성하는 각 구성 부재의 재료나 크기 등에 대해서는, 이하에 기술하는 프로세스에 관련시켜서 구체적으로 설명한다.
이하, 각 다층 배선 기판(50, 60)(도 9, 도 10)을 제조하는 방법에 대해서, 그 제조 공정을 차례로 나타낸 도 11∼도 14를 참조하면서 설명한다.
우선, 본 실시예에 따른 다층 배선 기판(50, 60)을 구성하는 기본의 구조체(양면 배선 단층 기판)를 제작하는 방법에 관하여 설명한다.
도 11을 참조하면, 우선 최초의 공정에서는(도 11의 (a) 참조), 절연성 기재로서의 프리프레그(2)의 양면에 각각 배선층(5a, 5b)이 소요 형상으로 패터닝 형성된 구조체를 제작한다. 이것은, 상술한 제 1 실시예에서의 도 3의 (a)∼(d)의 공정에서 행한 처리와 동일한 처리를 거쳐서 제조할 수 있다. 단, 제 1 실시예의 경우와는 달리, 각 배선층(5a, 5b)의 표면을 청정하게 한 후, 확산 방지용의 전(前)처리(배선층 위에의 Ni 도금)를 행할 필요는 없다. 그만큼, 제 1 실시예의 경우보다도 프로세스가 간략화된다.
다음 공정에서는(도 11의 (b) 참조), 전 공정에서 얻어진 구조체의 양면에 도금용 레지스트를 형성하고, 각 도금용 레지스트의 소정 부분을 개구한다. 예를 들면, 감광성의 드라이 필름(두께 100㎛ 정도)을 양면에 열 압착에 의해 부착한 후, 각 드라이 필름에 대해서, 다음 공정에서 형성되는 구리(Cu) 포스트의 형상을 따르도록 패터닝된 마스크(도시 생략)를 이용하여 노광 및 현상(드라이 필름의 패터닝)을 행하고, 당해 부분을 에칭 제거하여(개구부(OP)의 형성) 레지스트층(R2)을 형성한다.
다음 공정에서는(도 11의 (c) 참조), 각 배선층(5a, 5b)을 급전층(給電層)으로서 그 노출되어 있는 표면에 전해 구리(Cu) 도금을 실시하고, 패터닝된 각 레지스트층(R2)을 마스크로 하여, 높이 100㎛ 정도의 Cu 포스트(8)를 형성한다.
다음 공정에서는(도 11의 (d) 참조), 우선, Cu 포스트(8)의 정상부에 도전성 재료를 전사하는데 사용하는 스테이지(70)를 준비하고, 이 스테이지(70) 위에, PET(폴리에틸렌 테레프탈레이트) 필름 등의 절연성 시트(71)를 통하여, 접착층을 가진 도전성 재료로서의 은(Ag)이나 구리(Cu) 등의 도전성 페이스트(9a)를 도포해 둔다. 그리고, 이 스테이지(70)(도전성 페이스트(9a)) 위에, 전 공정에서 얻어진 구조체(Cu 포스트(8)가 형성된 양면 배선 단층 기판)를 탑재 배치한다. 이에 따라, 도전성 페이스트(9a)에 접촉한 측의 Cu 포스트(8)의 정상부에 도전성 재료가 전사된다. 이 전사를 다른 쪽 측(도시한 예에서는, 상측)의 Cu 포스트(8)에 대해서도 동일하게 행한다.
이상의 공정에 의해, 도 11의 (e)에 나타낸 바와 같이, 프리프레그(2)의 양면에 각각 소요 형상으로 패터닝 형성된 배선층(5a, 5b)을 갖고, 각 배선층(5a, 5b)의 소정 개소에 형성된 각 Cu 포스트(8)의 정상부에 도전성 재료(9)가 전사된 구조체(양면 배선 단층 기판(40))가 제작되게 된다.
다음 공정에서는(도 12 참조), 상기 공정을 거쳐서 제작된 양면 배선 단층 기판(40)을 소요 매수 겹쳐서 적층한다. 우선, 양면 배선 단층 기판(40)을 5매(40a∼40e) 준비한다. 단, 5매의 기판 중, 최상층, 중앙층 및 최하층에 배치되는 기판(40a, 40c, 40e)에 대해서는, Cu 포스트(8) 및 도전성 재료(9)를 형성하지 않는 상태(도 11에서 (b) 이후의 처리를 생략한 상태)로 준비한다.
다음에, 각 기판(40a, 40b, 40c, 40d, 40e)을, 도시한 바와 같이 위로부터 2층째 및 4층째에 배치되는 각 기판(40b, 40d)의 각각 양면에 형성된 Cu 포스트(8) 및 도전성 재료(9)를 통하여 각 배선층이 접속되도록 위치 맞춤하여, 적층한다. 이 때, 도 4의 공정에서 행한 처리와 같은 방법으로, 핀 라미네이션에 의해 각 기판간의 상대 위치 관계를 고정화한다. 이에 따라, 5매의 양면 배선 단층 기판(40a∼40e)이 Cu 포스트(8) 및 도전성 재료(9)를 통해서 서로 전기적으로 접속되게 된다.
또한, 필요에 따라서, 리플로 노 및 베이킹을 병용하여 도전성 재료(Ag나 Cu 등)(9)를 용융하고, 각 배선층(Cu)(5a, 5b)과의 접속을 강고하게 한다. 또한, 리플로 처리 등은 반드시 행할 필요는 없고, 도전성 재료(9)와 각 배선층(5a, 5b)과의 접속시에, 형의 프레스 압력만으로 압착해도 충분한 전기적 접속을 확보하는 것은 가능하다.
다음 공정에서는(도 13 참조), 전 공정에서 적층된 각 단층 기판(40a∼40e) 사이(4개소의 간격)에 수지(42)를 충전한다. 충전하는 수지(42)의 재료 및 그 충 전 방법에 대해서는, 도 5의 공정에서 행한 처리의 경우와 동일하다. 즉, 본 실시예에서는, 우선 내측 2개의 간격(기판 40b와 40c의 사이, 기판 40c와 40d의 사이)에 수지(42)의 충전을 행하고(도 13의 (a) 참조), 다음에 시간을 두고 외측의 2개의 간격(기판 40a와 40b의 사이, 기판 40d와 40e의 사이)에 수지(42)의 충전을 행하도록 하고 있다(도 13의 (b) 참조). 이 때, 수지 충전측과 반대측에서는, 상기의 경우와 마찬가지로 수지 주입의 순서에 맞춰서 각각 대응하는 간격의 수지를 진공 흡인하는 순서를 바꾸고 있다. 이와 같이 「시간차」를 두고 각 기판(40a∼40e) 사이에 수지(42)를 충전함으로써, 수지 충전을 원활하게 행하는 것이 가능해진다. 또한, 상기의 경우와 마찬가지로, 수지 충전에 사용하는 금형의 구조를 변경함으로써 「시간차」를 두도록 해도 좋고, 수지(42)를 충전하는 순서를 도 13의 경우와는 반대로 해도 좋으며, 한번에 수지 충전을 행하는 간격의 수에 대해서도 2개에 한정되지 않는 것은 물론이다.
이상의 공정에 의해, 5매의 양면 배선 단층 기판(40a∼40e)이 적층되고, 이 적층된 각 기판 사이를 충전하도록 수지층(42)이 형성된 구조체(다층 기판(50a))가 제작되게 된다.
이 단계에서, 이 구조체(다층 기판(50a))의 최표층(상하)에 각각 보호막으로서 기능하는 솔더 레지스트층(절연층(44))을 형성하면, 도 9에 나타낸 다층 배선 기판(50)이 제조될 수 있다. 이 솔더 레지스트층(44)은 도 11의 (b)의 공정에서 행한 처리와 같은 방법으로 형성할 수 있다. 즉, 감광성의 드라이 필름을 라미네이트(또는 액상의 포토레지스트를 도포)하고, 당해 레지스트를 소요 형상으로 패터 닝함으로써 솔더 레지스트층(44)을 형성할 수 있다.
한편, 도 10에 나타낸 다층 배선 기판(60)을 제조하기 위해서는, 이 단계에서 보호막(솔더 레지스트층(44))을 형성하지 않고, 다음 공정으로 이행한다.
즉, 다음 공정에서는(도 14 참조), 상기의 공정을 거쳐서 제작된 다층 기판을 소요 매수 겹쳐서 적층한다. 우선, 다층 기판을 3매 준비한다. 단, 3매의 다층 기판 중, 1매의 다층 기판은 상기의 공정을 거쳐서 제작된 다층 기판(50a)(도 13의 (b) 참조)이며, 나머지 2매의 다층 기판(50b, 50c)은, 다층 기판(50a)과 비교하여, 각각 배선층(5a, 5b)의 패턴 형상, Cu 포스트(8) 및 도전성 재료(9)의 배치 등에서 상이하다. 또한, 내측에 배치되는 다층 기판(50b)에 대해서는, 그 상하 양면의 각 배선층의 소정 개소에 각각 Cu 포스트(8) 및 도전성 재료(9)를 형성해 둔다.
다음에, 각 다층 기판(50a, 50b, 50c)을, 내측에 배치되는 다층 기판(50b)의 양면에 형성된 Cu 포스트(8) 및 도전성 재료(9)를 통해서 각 배선층이 접속되도록 위치 맞춤하여, 적층한다. 이 때, 도 4의 공정에서 행한 처리와 같은 방법으로, 핀 라미네이션에 의해 각 다층 기판간의 상대 위치 관계를 고정화한다. 이에 따라, 각 다층 기판(50a∼50c)이 Cu 포스트(8) 및 도전성 재료(9)를 통해서 서로 전기적으로 접속되게 된다.
또한, 적층된 각 다층 기판(50a∼50c) 사이(2개소의 간격)에, 트랜스퍼 몰드 등에 의해, 수지(52)(도 10)를 충전한다. 이에 따라, 3매의 다층 기판(50a∼50c)이 적층되고, 이 적층된 각 다층 기판 사이를 충전하도록 수지층(52)이 형성된 구 조체가 제작되게 된다.
이 후, 이 구조체의 최표층(상하)에 각각 보호막으로서 기능하는 솔더 레지스트층(절연층(54))을 형성하면, 도 10에 나타낸 다층 배선 기판(60)이 제조될 수 있다. 이 솔더 레지스트층(54)은 상술한 솔더 레지스트층(44)(도 9)의 형성의 경우와 같은 방법으로 형성할 수 있다.
이상 설명한 바와 같이, 제 2 실시예에 따른 다층 배선 기판의 제조 방법에 의하면(도 11∼도 14 참조), 상술한 제 1 실시예와 같이 Au 범프(6)를 기판간 접속 단자로서 사용할지, 본 실시예와 같이 Cu 포스트(8)(및 도전성 재료(9))를 기판간 접속 단자로서 사용할지의 차이는 있다고 해도, 기본적으로는 제 1 실시예에 따른 제조 방법과 동일한 수법을 사용하고 있으므로, 동일한 작용 효과를 이룰 수 있다.
또한, 제 2 실시예에 특유의 효과로서, 기판간 접속 단자로서 Cu 포스트(8)를 사용하고 있으므로, 미소(微小) 직경 형성 및 협(狹) 피치화에 대응할 수 있다. 즉, 종래의 빌드업 공법을 이용한 다층 배선 형성 기술에서는, 비어 홀의 형성을 레이저에 의한 구멍 형성 가공에 의해 행하고, 이 비어 홀의 개구부 주변에 상응한 크기의 랜드(land) 부분을 필요로 하고 있었기 때문에, 미소 직경 형성 또는 협피치화의 저해 요인이 되고 있었지만, 본 실시예에서는, 상기와 같이 도금 공법에 의해 Cu 포스트(8)를 미소 직경의 면적으로 형성할 수 있다. 또한, 도전성 재료(9)는 Cu 포스트(8)의 높이에 차이가 있는 경우, 그 차이를 흡수하는 흡수층으로서 기능한다.
상술한 제 1 실시예의 경우와 마찬가지로 이 제 2 실시예에서도, 양면 배선 단층 기판(40a∼40e)의 적층시에 각 기판 사이에 아무것도 개재시키지 않고 다음 공정(수지 충전)으로 이행시키는 경우(도 12, 도 13)를 예로 들어 설명했지만, 단층 기판(40a∼40e)을 적층하는 단계(도 12의 공정)에서 각 기판 사이의 몇 개소에 미리 프리프레그를 개재시켜 두어도 좋다. 이 경우의 실시예에 대해서는, 상술한 제 1 실시예에 따른 도 7 및 도 8의 경우와 동일하므로, 그 상세한 설명은 생략한다.
이 경우도 마찬가지로, 적층 단계에서 모든 간격에 프리프레그를 개재시켜 버리면, 가열·가압시의 조건 등에 따라서는 모든 Cu 포스트(8)가 각각 대응하는 프리프레그를 반드시 관통할 수 없는 경우도 일어날 수 있다. 따라서, 적층 단계에서 각 단층 기판(40a∼40e) 사이의 몇 개소의 간격에 프리프레그를 개재시킬지, 또한, 최초에 어느 간격에 프리프레그를 개재시킬지는, 프로세스의 조건에 따라 적절히 선정하는 것이 바람직하다. 마찬가지로, 도 14의 공정에서 각 다층 기판(50a∼50c) 사이에 수지를 충전하는 대신에, 도 7에 예시한 바와 같은 프리프레그의 라미네이트를 행해도 좋다.
또한, 상술한 제 1 실시예의 경우와 마찬가지로, 수지 충전을 원활하게 행할 수 있도록 하기 위해서, 적층하는 각 단층 기판(40a∼40e) 사이의 소요 개소에 적절히 스페이서(Au 범프나 수지 볼 등의 절연물 등)를 배치해도 좋다.
또한, 도 11의 (a)의 공정에서 프리프레그(2)의 양면에 배선층(5a, 5b)을 소요 형상으로 패터닝 형성한 후, Cu 포스트(8)를 형성하기 전(도 11의 (b)의 공정으로 이행하기 전)에, 각 배선층(5a, 5b)을 덮도록 하여 적당한 두께(Cu 포스트(8)의 높이보다도 낮은 막두께)로 솔더 레지스트 등의 절연층(도시 생략)을 형성하도록 해도 좋다. 이러한 절연층을 형성해 둠으로써, 이후의 공정에서 Cu 포스트(8)의 정상부에 전사되는 도전성 재료(9)가 만일 유출되어도 배선층(5a, 5b)에 접촉하는(전기적으로 쇼트되는) 것을 방지할 수 있다.
또한, 상술한 제 2 실시예에서는, 도 11의 공정을 거쳐서 제작된 양면 배선 단층 기판(40)을 5매 겹쳐서 적층하는 경우(도 12)를 예로 들어 설명했지만, 적층하는 양면 배선 단층 기판(40)의 매수가 5매에 한정되지 않는 것은 물론이다. 5매 이외의 복수 매수를 적층하는 경우, 적층하는 매수에 따라서는, 내측에 배치되는 기판 중 몇 개의 기판에 대해서는, 편면의 배선층(5a)(또는 배선층(5b)) 위에만 Cu 포스트(8) 및 도전성 재료(9)를 형성한 상태로 준비한다.
또한, 상술한 제 1, 제 2 각 실시예에서는, 각 단층 기판(10a∼10e) 사이, (40a∼40e) 사이, 각 다층 기판(20a∼20c) 사이, (50a∼50c) 사이에 수지나 프리프레그 등의 절연성 재료만을 개재시킨 경우를 예로 들어 설명했지만, 필요에 따라서, 각 단층 기판 사이 등에 반도체(실리콘) 디바이스나 칩 부품 등을 매립해도 좋다.
도 1은 본 발명의 제 1 실시예에 따른 다층 배선 기판의 제조 방법을 이용하여 제조된 다층 배선 기판의 일 구성예를 나타낸 단면도.
도 2는 본 발명의 제 1 실시예에 따른 다층 배선 기판의 제조 방법을 이용하여 제조된 다층 배선 기판의 다른 구성예를 나타낸 단면도.
도 3은 제 1 실시예에 따른 다층 배선 기판의 제조 방법의 제 1 공정을 나타낸 단면도.
도 4는 도 3의 공정에 이어지는 제 2 공정도를 나타낸 단면도.
도 5는 도 4의 공정에 이어지는 제 3 공정을 나타낸 단면도.
도 6은 도 5의 공정에 이어지는 제 4 공정을 나타낸 단면도.
도 7은 도 4의 공정에서의 「양면 배선 단층 기판의 적층 처리」의 다른 실시예에 따른 공정을 나타낸 단면도.
도 8은 도 7의 공정에 이어지는 「수지 충전 처리」의 공정을 나타낸 단면도.
도 9는 본 발명의 제 2 실시예에 따른 다층 배선 기판의 제조 방법을 이용하여 제조된 다층 배선 기판의 일 구성예를 나타낸 단면도.
도 10은 본 발명의 제 2 실시예에 따른 다층 배선 기판의 제조 방법을 이용하여 제조된 다층 배선 기판의 다른 구성예를 나타낸 단면도.
도 11은 제 2 실시예에 따른 다층 배선 기판의 제조 방법의 제 1 공정을 나타낸 단면도.
도 12는 도 11의 공정에 이어지는 제 2 공정을 나타낸 단면도.
도 13은 도 12의 공정에 이어지는 제 3 공정을 나타낸 단면도.
도 14는 도 13의 공정에 이어지는 제 4 공정을 나타낸 단면도.
도면의 주요 부분에 대한 부호의 설명
2, 13 : 프리프레그(prepreg)
5a, 5b : 배선층
6 : Au 범프(기판간 접속 단자)
7 : 땜납(도전성 재료)
8 : Cu 포스트(기판간 접속 단자)
9 : 도전성 재료
9a : 도전성 페이스트
10(10a∼10e), 40(40a∼40e) : 양면 배선 단층 기판
12, 22, 42, 52 : 수지층
14, 24, 44, 54 : 솔더 레지스트층(보호막/절연층)
20, 30 : 다층 배선 기판
20a, 20b, 20c, 50a, 50b, 50c : 다층 기판
70 : 전사용의 스테이지

Claims (8)

  1. 절연성 기재의 양면에 각각 배선 패턴이 형성된 배선층을 가지며, 한쪽 면의 배선층 위에 금속 범프가 형성된 양면 배선 단층 기판을 제작하는 공정과,
    상기 양면 배선 단층 기판을 적어도 3매 이상 준비하여 적층하는 공정으로서, 최상층에 배치되는 기판에 대해서는 상기 금속 범프를 형성하지 않는 상태로 준비하고, 인접하는 기판의 한쪽 기판의 금속 범프와 다른 쪽 기판의 대응하는 배선층이 접속되도록 위치 맞춤하고, 또한 각 기판 사이의 간격 중 일부의 간격에 프리프레그를 개재시켜서 각 기판을 일괄 적층하는 공정과,
    적층된 각 기판 사이에 수지를 충전하는 공정으로서, 상기 프리프레그를 개재시키지 않은 나머지 간격에 수지를 충전하는 공정과,
    이상의 공정에 의해 얻어진 다층 기판의 양면에, 각각 당해 배선층의 외부와의 전기적 접속이 필요한 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  2. 절연성 기재의 양면에 각각 배선 패턴이 형성된 배선층을 가지며, 한쪽 면의 배선층 위에 금속 범프가 형성된 양면 배선 단층 기판을 제작하는 공정과,
    상기 양면 배선 단층 기판을 적어도 3매 이상 준비하여 적층하는 공정으로서, 최상층에 배치되는 기판에 대해서는 상기 금속 범프를 형성하지 않는 상태로 준비하고, 인접하는 기판의 한쪽 기판의 금속 범프와 다른 쪽 기판의 대응하는 배선층이 접속되도록 위치 맞춤하고, 또한 각 기판 사이의 간격 중 일부의 간격에 프리프레그를 개재시켜서 각 기판을 일괄 적층하는 공정과,
    적층된 각 기판 사이에 수지를 충전하는 공정으로서, 상기 프리프레그를 개재시키지 않은 나머지 간격에 수지를 충전하는 공정과,
    이상의 공정에 의해 얻어진 다층 기판을 적어도 3매 이상 준비하여 적층하는 공정으로서, 내측에 배치되는 다층 기판에 대해서는 한쪽 면의 배선층 위에 금속 범프를 형성한 상태로 준비하고, 인접하는 다층 기판의 한쪽 다층 기판의 금속 범프와 다른 쪽 다층 기판의 대응하는 배선층이 접속되도록 위치 맞춤하여 각 다층 기판을 적층하는 공정과,
    적층된 각 다층 기판 사이에 수지를 충전하는 공정과,
    이상의 공정에 의해 얻어진 구조체의 양면에, 각각 당해 배선층의 외부와의 전기적 접속이 필요한 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  3. 절연성 기재의 양면에 각각 배선 패턴이 형성된 배선층을 가지며, 적어도 한쪽 면의 배선층 위에 금속 포스트가 형성되고, 또한, 그 금속 포스트의 정상부(頂上部)에 도전성 재료가 형성된 양면 배선 단층 기판을 제작하는 공정과,
    상기 양면 배선 단층 기판을 적어도 3매 이상 준비하여 적층하는 공정으로서, 적어도 최상층 및 최하층에 배치되는 기판에 대해서는 상기 금속 포스트 및 도전성 재료를 형성하지 않는 상태로 준비하고, 내측에 배치되는 기판에 설치된 금속 포스트 및 도전성 재료를 통하여 각 기판의 배선층이 서로 접속되도록 위치 맞춤하고, 또한 각 기판 사이의 간격 중 일부의 간격에 프리프레그를 개재시켜서 각 기판을 일괄 적층하는 공정과,
    적층된 각 기판 사이에 수지를 충전하는 공정으로서, 상기 프리프레그를 개재시키지 않은 나머지 간격에 수지를 충전하는 공정과,
    이상의 공정에 의해 얻어진 다층 기판의 양면에, 각각 당해 배선층의 외부와의 전기적 접속이 필요한 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  4. 절연성 기재의 양면에 각각 배선 패턴이 형성된 배선층을 가지며, 적어도 한쪽 면의 배선층 위에 금속 포스트가 형성되고, 또한, 그 금속 포스트의 정상부에 도전성 재료가 형성된 양면 배선 단층 기판을 제작하는 공정과,
    상기 양면 배선 단층 기판을 적어도 3매 이상 준비하여 적층하는 공정으로서, 적어도 최상층 및 최하층에 배치되는 기판에 대해서는 상기 금속 포스트 및 도전성 재료를 형성하지 않는 상태로 준비하고, 내측에 배치되는 기판에 설치된 금속 포스트 및 도전성 재료를 통하여 각 기판의 배선층이 서로 접속되도록 위치 맞춤하고, 또한 각 기판 사이의 간격 중 일부의 간격에 프리프레그를 개재시켜서 각 기판을 일괄 적층하는 공정과,
    적층된 각 기판 사이에 수지를 충전하는 공정으로서, 상기 프리프레그를 개재시키지 않은 나머지 간격에 수지를 충전하는 공정과,
    이상의 공정에 의해 얻어진 다층 기판을 적어도 3매 이상 준비하여 적층하는 공정으로서, 내측에 배치되는 다층 기판에 대해서는 적어도 한쪽 면의 배선층 위에 금속 포스트를 형성하고, 또한, 그 금속 포스트의 정상부에 도전성 재료를 형성한 상태로 준비하고, 내측에 배치되는 다층 기판에 설치된 금속 포스트 및 도전성 재료를 통하여 각 다층 기판의 배선층이 서로 접속되도록 위치 맞춤하여 각 다층 기판을 적층하는 공정과,
    적층된 각 다층 기판 사이에 수지를 충전하는 공정과,
    이상의 공정에 의해 얻어진 구조체의 양면에, 각각 당해 배선층의 외부와의 전기적 접속이 필요한 개소에 획정된 패드 부분을 제외하고 전체면을 덮도록 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 양면 배선 단층 기판의 적층에 앞서, 각 기판 사이에 스페이서를 설치해 두는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 양면 배선 단층 기판을 제작하는 공정에서, 상기 절연성 기재의 양면에 배선층을 형성한 후, 상기 금속 포스트를 형성하기 전에, 당해 배선층을 덮도록 절연층을 형성하는 것을 특징으로 하는 다층 배선 기판의 제조 방법.
KR1020080003381A 2007-01-12 2008-01-11 다층 배선 기판의 제조 방법 KR101027711B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007004595A JP4073945B1 (ja) 2007-01-12 2007-01-12 多層配線基板の製造方法
JPJP-P-2007-00004595 2007-01-12

Publications (2)

Publication Number Publication Date
KR20080066607A KR20080066607A (ko) 2008-07-16
KR101027711B1 true KR101027711B1 (ko) 2011-04-12

Family

ID=39356502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080003381A KR101027711B1 (ko) 2007-01-12 2008-01-11 다층 배선 기판의 제조 방법

Country Status (4)

Country Link
US (2) US7882627B2 (ko)
JP (1) JP4073945B1 (ko)
KR (1) KR101027711B1 (ko)
TW (1) TWI345939B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
JP5310743B2 (ja) * 2008-12-22 2013-10-09 富士通株式会社 電子部品の製造方法
US9054436B2 (en) * 2009-09-30 2015-06-09 Advanced Neuromodulation Systems, Inc. Method of fabricating stimulation lead for applying electrical stimulation to tissue of a patient
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
MY171427A (en) * 2012-03-26 2019-10-12 Advanpack Solutions Pte Ltd Multi-layer substrate for semiconductor packaging
US20140008110A1 (en) * 2012-07-03 2014-01-09 Apple Incl Pcb manufacturing process and structure
US8956473B2 (en) * 2012-11-20 2015-02-17 National Taiwan University Of Science And Technology Method for manufacturing Ni/In/Sn/Cu multilayer structure
JP6423369B2 (ja) * 2013-02-15 2018-11-14 オーメット サーキッツ インク 多層電子基体z軸内部接続構造物
CN111263535A (zh) * 2015-07-15 2020-06-09 印刷电路板公司 制造印刷电路板的方法
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
CN212463677U (zh) * 2017-05-26 2021-02-02 株式会社村田制作所 多层布线基板以及电子设备
CN109600939B (zh) * 2018-10-30 2019-09-20 庆鼎精密电子(淮安)有限公司 薄型天线电路板的制作方法
JP7238548B2 (ja) * 2019-03-29 2023-03-14 Tdk株式会社 多層基板用絶縁シート、多層基板および多層基板の製造方法
CN112566390B (zh) * 2019-09-10 2022-04-15 宏启胜精密电子(秦皇岛)有限公司 多层柔性线路板及其制备方法
US11222870B2 (en) * 2020-02-20 2022-01-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP2002329967A (ja) 2001-05-01 2002-11-15 Mitsubishi Electric Corp 多層プリント配線板の製造方法
KR100601483B1 (ko) * 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
KR20060117250A (ko) * 2005-05-13 2006-11-16 오므론 가부시키가이샤 부품 실장 기판 구조와 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7022208B2 (en) * 2002-12-31 2006-04-04 Albany International Corp. Methods for bonding structural elements of paper machine and industrial fabrics to one another and fabrics produced thereby
JP4403005B2 (ja) * 2004-04-14 2010-01-20 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線基板とその製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
JP2002329967A (ja) 2001-05-01 2002-11-15 Mitsubishi Electric Corp 多層プリント配線板の製造方法
KR100601483B1 (ko) * 2004-12-06 2006-07-18 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
KR20060117250A (ko) * 2005-05-13 2006-11-16 오므론 가부시키가이샤 부품 실장 기판 구조와 그 제조 방법

Also Published As

Publication number Publication date
TW200836610A (en) 2008-09-01
TWI345939B (en) 2011-07-21
US7882627B2 (en) 2011-02-08
US8096049B2 (en) 2012-01-17
US20110099806A1 (en) 2011-05-05
KR20080066607A (ko) 2008-07-16
JP4073945B1 (ja) 2008-04-09
US20080168652A1 (en) 2008-07-17
JP2008172076A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
JP4592751B2 (ja) プリント配線基板の製造方法
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5018826B2 (ja) 電子デバイスおよびその製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
JP2014239186A (ja) 配線基板及び配線基板の製造方法
KR20150130519A (ko) 배선기판
US9935053B2 (en) Electronic component integrated substrate
JP2016063130A (ja) プリント配線板および半導体パッケージ
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
CN107770946B (zh) 印刷布线板及其制造方法
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
JP2009146940A (ja) 積層配線基板及びその製造方法
JP3918828B2 (ja) 半導体装置
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2007081437A (ja) 印刷配線板の製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN115348725A (zh) 电路板结构及其制作方法
JP2018037633A (ja) プリント配線板およびプリント配線板の製造方法
JP2017201674A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee