Nothing Special   »   [go: up one dir, main page]

KR101026618B1 - 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법 - Google Patents

마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법 Download PDF

Info

Publication number
KR101026618B1
KR101026618B1 KR1020080094955A KR20080094955A KR101026618B1 KR 101026618 B1 KR101026618 B1 KR 101026618B1 KR 1020080094955 A KR1020080094955 A KR 1020080094955A KR 20080094955 A KR20080094955 A KR 20080094955A KR 101026618 B1 KR101026618 B1 KR 101026618B1
Authority
KR
South Korea
Prior art keywords
thermoelectric
thermoelectric element
interconnect
interconnect feature
thermoelectric cooler
Prior art date
Application number
KR1020080094955A
Other languages
English (en)
Other versions
KR20090032019A (ko
Inventor
그레고리 엠. 크라이슬러
라비 브이 마하잔
치아핀 치우
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20090032019A publication Critical patent/KR20090032019A/ko
Application granted granted Critical
Publication of KR101026618B1 publication Critical patent/KR101026618B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/93—Thermoelectric, e.g. peltier effect cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

마이크로전자 패키지(microelectronic package)는 기판(110, 310), 기판에 의해 지지되는(supported) 다이(320), 다이와 기판을 서로 접속시키는 상호접속 피쳐(interconnect feature)(130, 230, 330), 및 상호접속 피쳐에 인접한 열전기 냉각기(thermoelectric cooler)(140, 170, 240, 340)를 포함한다.
마이크로전자 패키지, 상호접속, 열전기 냉각

Description

마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법{MICROELECTRONIC PACKAGE AND METHOD OF COOLING AN INTERCONNECT FEATURE IN SAME}
본 발명의 개시된 실시예들은 일반적으로 마이크로전자 패키징에 관한 것으로, 특히 마이크로전자 패키지 내의 피쳐(feature)들의 냉각에 관한 것이다.
다이를 패키지 기판에 접속하는 상호접속(interconnect) 구조들은 종래 제1 레벨 상호접속 구조들, 즉 간단히 FLI로 알려져 있고, 일반적으로 솔더 재료를 포함한다. 제1 레벨 상호접속 수명은 솔더를 흐르는 전류 및 커넥션(connection) 온도의 함수이다. FLI에서의 전류 밀도가 높으면 로컬(local) 온도가 높게 되고 솔더 본드들 내의 전자이동에 의해 수명이 줄어든다. 상호접속 구조들의 수명을 연장하는 방법들은 온도 감소 또는 전류 감소 중 어느 하나를 포함한다. 불행히도, 기술이 진보할수록 전류에서 적당한 감소없이 상호접속 상호접속의 크기가 감소되어, FLI에서 온도 증가 및 단축된 수명의 반영을 가져온다.
개시된 실시예는 첨부된 도면을 함께 고려하여 이하의 상세한 설명을 읽음으 로써 더 잘 이해될 것이다.
설명의 간략화 및 명확화를 위하여, 도면은 일반적인 구성 방식을 나타내고 공지된 피쳐 및 기술들의 상세는 본 발명의 기재된 실시예의 설명을 불필요하게 모호하게 하는 것을 피하기 위하여 생략할 수 있다. 부가적으로, 도면의 구성요소는 스케일대로 도시되지는 않았다. 예를 들어, 도면의 구성요소의 일부의 치수는 본 발명의 실시예의 이해를 돕기 위하여 다른 구성요소에 비해 과장될 수 있다. 상이한 도면에서 동일한 참조번호는 동일한 구성요소를 나타낸다.
본 명세서 및 특허청구범위에서 "제1", "제2", "제3", "제4" 등의 용어는, 만약 있다 해도, 유사한 구성요소들 사이를 구별하는데 사용되며 특정한 순차 또는 연대적 순서를 설명할 필요는 없다. 이렇게 사용된 용어는 본 명세서에서 기재된 본 발명의 실시예가 예를 들어 본 명세서에서 도시되거나 그렇지 않으면 기재된 것 이외의 순서로 동작할 수 있도록 적절한 환경하에서 교체가능하다는 점을 이해해야 한다. 유사하게, 방법이 일련의 단계들을 포함하는 것으로 본 명세서에서 기재된다면, 본 명세서에서 제시된 바와 같은 이러한 단계들의 순서는 이러한 단계들이 수행될 수 있는 유일한 순서일 필요는 없고 기술된 특정한 순서가 생략될 수 있고 그리고/또는 본 명세서에서 기재되지 않은 특정한 다른 단계들이 본 방법에 부가될 수 있다. 또한, "포함하는(comprising)", "구비하는(include)", "갖는(have)" 및 임의의 변형의 용어는 리스트의 구성요소가 이들 구성요소에 한정될 필요는 없는 공정, 방법, 물품 또는 장치와 같은 비배타적인 포함을 커버하도록 의도되지만, 이러한 공정, 방법, 물품 또는 장치에 명백히 열거되지 않거나 고유하지 않은 다른 구성요소를 포함할 수 있다.
본 명세서 및 특허청구범위에서 "좌", "우", "앞", "뒤", "상부", "하부", "위", "아래" 등의 용어들은, 만약 있다 해도, 설명적인 목적으로 사용되며 영구적인 상대적인 위치들을 기술하기 위하여 사용되는 것은 아니다. 이렇게 사용된 용어들은 본 명세서에서 기재된 본 발명의 실시예가 예를 들어 본 명세서에서 도시되거나 그렇지 않으면 기재된 것 이외의 방향으로 동작할 수 있도록 적절한 환경하에서 교체가능하다는 점을 이해해야 한다. 본 명세서에서 사용되는 용어 "연결된(coupled)"은 전기적 또는 비전기적 방식으로 직접적으로 또는 간접적으로 접속되는 것으로 정의된다. 서로 "인접한"것으로 본 명세서에서 기재되는 대상은, 그 구에서 사용되는 문맥에서 적절하게 서로 물리적인 접촉을 할 수 있거나, 서로 근접할 수 있거나, 또는 서로 동일한 일반 구역 또는 영역에 있을 수 있다. "일 실시예에서"라는 구의 출현은 본 명세서에서 모두 동일한 실시예를 지칭하는 것은 아니다.
본 발명의 일 실시예에서, 마이크로전자 패키지(microelectronic package)는 기판, 그 기판에 의해 지지되는 다이, 다이와 기판을 서로 접속하는 상호접속 피쳐(interconnect feature), 및 상호접속 피쳐에 인접한 열전기 냉각기(thermoelectric cooler)를 포함한다. 따라서, 본 발명의 실시예는 제1 레벨 상호접속(first level interconnect)들에 대해 열전기 냉각(thermoelectric cooling)을 제공한다. 열전기 냉각기들은 BBUL(bumpless-build-up layer) 프로세스 동안 기판에 형성되고(build-up), 다이 액티브 측(die active side) 상에 또는 기판의 상부 상에 위치되거나, 패키지 형성(build-up) 프로세스의 일부로서 패키지에 내장될 수 있다. TEC에 전력을 공급하는 것은 고전류(및 따라서 더 고온의) 영역들에서 저전류(더 저온의) 영역들로의, 다이 또는 기판 표면을 가로지르는 열 에너지의 이동을 야기한다.
본 발명의 실시예들은 국부적인 레벨에서 FLI에서의 온도를 감소시키는 수단을 제공한다. 상기 제안된 바와 같이, 고전류를 전달하는(또는 소정의 다른 이유로 고레벨의 열을 생성하는) 범프로부터 열 에너지를 취하여 소정의 거리만큼 떨어진 위치에 그 에너지를 성막하기(deposit) 위해, 특정한 실시예들은 작고 얇은 열전기 냉각기를 기판의 상부층 상의, BBUL 기판의 형성(build-up) 층들, 또는 다이의 액티브 측 상에 위치시킨다. 열 에너지의 가능한 수용자(recipient)들은 기판의 금속층(우수한 열 방출 소재(good thermal spreader))들, 또는 더 낮은 온도의 범프 또는 다이와 기판 사이의 비아(via)이다. TEC를 동작시키기 위해 필요한 소량의 전력은 기판의 전력면(power plane)들로부터 또는 전력 비아(power via) 및/또는 전력 범프(power bump)로부터 직접 제공될(drawn) 수 있다.
FLI 내의 더 고온인 지점들을 냉각시키는 것은 고정된 전류 레벨들에서 증가된 상호접속 수명들을 가능하게 하거나 또는 동일한 수명들에 대해 더 높은 전류가 가능하게 할 수 있다. 국부적인 온도 감소들을 가능하게 함으로써, 본 발명의 실시예들은 더 많은 터보 모드를 인에이블링(enabling) 하고, 코어 호핑(core hopping) 이벤트들을 늦추는 등과 같은 프로세서 성능을 부가할 기회들을 증가시킨다. 일렉트로마이그레이션 한계(electromigration limit)들이 아마도 현재의 마이 크로프로세서 아키텍처들에 대한 주요 한계자(limiter)들이기 때문에, 본 발명의 실시예들은 (그러한 더 높은 전류들 및/또는 더 긴 수명들을 가능하게 함으로써) 그러한 아키텍처들에서 이용가능한 기회들을 확장 및 향상할 수 있다.
이제 도면을 참조하면, 도 1은 본 발명의 실시예에 따른 마이크로전자 패키지(100)의 일부의 평면도이다. 도 1에 도시된 바와 같이, 마이크로전자 패키지(100)는 기판(110), 기판(110)에 의해 지지되는 다이(도 1에 도시 안됨), 다이와 기판(110)을 서로 접속하는 상호접속 피쳐(130), 및 상호접속 피쳐(130)에 인접하는 열전기 냉각기(140)를 포함한다.
도 1에 도시된 실시예에서, 상호접속 피쳐(130)는 실리콘 다이와 그 패키지 사이의 전기 접속을 형성하는데 흔히 사용되는 것과 같은 솔더 범프이다. 이렇듯, 상호접속 피쳐(130)는 상기 설명된 바와 같이, 전형적으로 제1 레벨 상호접속, 또는 FLI이라고 불리는 것의 예이다. 또한 도 1에서, 열전기 냉각기(140)는 기판 솔더 범프들 주위 및/또는 사이의 기판(110) 상에 위치한다(즉, 상호접속 피쳐(130) 및 FLI 범프들이기도 한 이웃하는 범프들). 상호접속 피쳐(130)는 냉각을 필요로 하는 상호접속이다. 예로서, 상호접속 피쳐(130)는 고전류 레벨들을 전달하거나 또는 고전류 레벨들의 영향을 받는, 또는 소정의 다른 이유로 높아진 온도를 갖는 범프일 수 있다. 그리하여 상호접속 피쳐(130)는 때때로 "핫 범프(hot bump)"로 불린다.
열전기 냉각기(140)는 제1 반도체 재료(first semiconducting material)를 포함하는 열전기 소자(141) 및 제2 반도체 재료(second semiconductor semiconducting material)를 포함하는 열전기 소자(142)를 포함한다. 도 1에서, 열전기 소자(141)는 굵은 선으로 묘사되고 열전기 소자(142)는 훨씬 더 가는 선으로 묘사된다. 그러나 이것은 단순히 두 개의 개별적인 열전기 소자의 존재를 강조하기 위해 고안된 방법이고 반드시 열전기 소자들(141 및 142)의 실제의 또는 상대적인 두께들을 나타내는 것은 아니다.
열전기 소자들(141 및 142) 중 하나는 P-형 소자이고 다른 것은 N-형 소자이다. 도시된 바와 같이, 그리고 아래에서 더 논의되는 바와 같이, 열전기 냉각기(140)의 P-형 및 N-형 열전기 소자들(141 및 142)은 함께 접속되어 상호접속 피쳐(130) 옆의 냉각 접합(cooled junction)(147)(냉각되어야 하는 범프)을 형성한다. 열전기 소자들(141 및 142)의 반대편 단부(들)는 열화 접합(146)에서, 상호접속 피쳐(130)보다 더 저온인 양(positive)의 전력면 및 음(negative)의 전력면에 열적으로 및 전기적으로 접속된다. (전력면들은 도 1에 도시 안됨)
열화 접합(146)과 전력면들 사이의 접속은 도 1에서 상호접속 피쳐들(150)을 둘러싸는 원들(151)로서 나타나 있다. 상호접속 피쳐들(150)은 마이크로전자 패키지(100)의 전력면들에 전기적으로 및 열적으로 접속된다; 상호접속 피쳐들(150) 중 하나는 양의 전력면에 접속되고 상호접속 피쳐들(150) 중 다른 하나는 음의 전력면에 접속된다. 이러한 식으로 열화 접합(146)은 상호접속 피쳐(130)를 냉각하는 방식으로 형성된다.
도시되지 않은 실시예에서, 냉각 접합(147)은 상호접속 피쳐(130)에 여전히 인접하고, 열전기 냉각기(140)의 열화 접합(146)은 상호접속 피쳐(130)의 온도보다 낮은 온도를 갖는 제2 상호접속 피쳐에 접속된다. 도시되지 않은 다른 실시예에서, 열화 접합(146)은 두 개의 전력면 대신 전력면과 접지면(ground plane)에 접속된다. 두 개의 면 사이의 전압차를 안다면, 원하는 냉각에 필요한 적절한 전류를 제공하기 위해 열전기 냉각기(140)의 두께, 길이 및/또는 다른 치수들이 조정될 수 있다.
열전기 냉각기(140)의 효율과 효과는 상호접속 피쳐(130)와 반대편 단부(들)이 접속되는 면들 사이의 온도차가 증가할수록 증가한다. 두 면들이 서로 동일한 온도일 때 효율 및 효과는 더 향상될 수 있다(그러나 이것은 열전기 냉각기(140)에 대한 요건은 아니다).
일 실시예에서, (열전기 소자(141)의) 제1 반도체 재료는 셀레늄(selenium)(N-형)으로 도핑된 비스무스 텔루라이드(bismuth telluride, BiTe)를 포함하고, (열전기 소자(142)의) 제2 반도체 재료는 안티모니(antimony)(P-형)으로 도핑된 BiTe를 포함한다. 또다른 실시예에서, 납(Pb)이 비스무스 대신 사용될 수 있다. 특히 BiTe 재료들은 열전기 냉각기들에서 널리 사용되고, 특히 실온 또는 실온에 가까운 온도에서의 동작에 적절하다. 대조적으로, PbTe 재료들은 더 높은 온도에서의 동작에 대하여 더 우수할 수 있다.
또다른 실시예에서, 열전기 소자(141)는 제1 금속 재료(first metallic material)를 포함하고, 열전기 소자(142)는 제2 금속 재료(second metallic material)를 포함한다. (열전기 소자들(141 및 142)의 금속 재료는 금속 합금들을 포함할 수 있다.) 예로서, 제1 금속 재료는 구리, 철 또는 크로멜(chromel)과 같 은 P-형 재료일 수 있고 제2 금속 재료는 콘스탄탄(constantan) 또는 알루멜(alumel)과 같은 N-형 재료일 수 있다.
타입 T 열전대(thermocouple)로서 알려진 매우 일반적인 열전대 타입은 구리 및 콘스탄탄(constantan)으로 구성된다. 타입 T 열전대들은 대략 섭씨 -250 내지 대략 350도의 유용한 응용 범위를 갖는다. 상기 제안된 바와 같이, 타입 T 열전대들은 본 발명의 일부 실시예들에서 유용할 수 있다. 널리 사용되는 일부 추가적인 열전대 타입들은 타입 E(크로멜(chromel) 및 콘스탄탄), 타입 J(철 및 콘스탄탄) 및 타입 K(크로멜 및 알루멜(alumel))이다. (본원에 기술되지 않은 다른 타입들 중) 타입 E, J 및 K의 열전대들은 특정 실시예들에서 유용할 수도 있다. 타입 E 열전대들은 대략 섭씨 200 내지 대략 900도의 유용한 응용 범위를 갖지만, 타입들 J 및 K에 대한 유용한 응용 범위는 각각, 대략 섭씨 0 내지 대략 750도, 대략 섭씨 -200 내지 대략 1250도이다. 일반적으로, 본 발명의 실시예들은 높은 온도 영역들에서 낮은 온도 영역들까지 열을 펌핑(pump)하기 때문에, 더 좋은 열 컨덕터들은, 본 발명의 일부 실시예들에 대해 적어도, 더 좋은 열전기 소자를 이루는 경향이 있다.
일 실시예에서, 열전기 냉각기(140)는 미세 라인(fine line) 열전기 냉각기, 또는 미세 라인 TEC이며, 열전기 소자들(141 및 142)의 큰 종횡비 때문에 그렇게 불린다. 예로서, 열전기 소자들(141 및 142)은 각각 적어도 30:1 및 아마도 80:1만큼 높거나 또는 그보다 큰 종횡비를 가질 수 있다. 일 실시예에서, 이러한 종횡비들은, 각각, 대략 750㎛ 및 적어도 대략 2000㎛의 길이들 및 대략 25㎛의 높이들 을 갖는 열전기 소자들(141 및 142)에 의해 각각 달성된다. 일부 또는 다른 실시예에서, 열전기 소자(141) 및 열전기 소자(142)는 둘 다 대략 25㎛인 높이들 및 폭들을 갖고, 결과적으로, 대략 600 및 대략 700㎛2 사이의 단면적이 된다.
전형적인 패키지는 대략 175㎛의 피치(pitch)를 갖는 솔더 범프(solder bump)들을 보유한다. 따라서, 본 발명의 실시예들에 따른 열전기 냉각기는 그러한 피치에 의해 생성된 스페이스들 내에 맞는 크기의 열전기 소자들 및 트레이스(trace)들을 요구한다. 다른 치수들도 적합할 수 있지만, 25㎛ x 25㎛ 크기를 갖는 트레이스가 잘 작동하는 크기의 예이다. 트레이스들의 크기와 관련하여, 더 굵은(thicker) 트레이스들 둘 다 더 작은 I2R 조건(term)과 동일하게 하고, 열을 더 잘 통할(conduct) 수 있어, 적어도 일부 실시예들에서, 더 굵은 트레이스들이 (더 굵은 트레이스들이 솔더 범프들 사이의 이용가능한 스페이스 내에 맞을 수 있다면) 더 얇은 트레이스들 보다 바람직할 수 있다는 것을 주목해야 한다.
상술된 바, 또는 폭 및 높이(두께)의 일부 다른 조합과 같은 치수들을 갖아, 결과적으로 대략 625㎛2 단면적이 되는 단일 미세 라인 TEC를 고려한다. 전형적인 범프는 1.5 내지 1.8 m옴의 전기적 저항을 갖는다는 것도 고려한다. 350mA의 Imax를 갖는, 범프에 소실된(dissipated) I2R 전력은 대략 0.23mW 일 수 있다. 이미 논의된 바와 같이, 이러한 전기적 소실 전력은 범프/상호접속에서 높은 국부(local) 온도들을 발생시킬 수 있고, 그 전력의 제거는 범프의 온도를 감소시키고 FLI 수명 을 연장시킬 수 있다.
아래 표는 (㎛로 측정된) 다양한 전달(transmission) 길이들(L)에서 및 섭씨 10도의 온도 감소에 대한 상기 단면적의 단일 미세 라인 TEC의 (mW로 측정된) 열 제거 능력들을 나타낸다. 표는 표준 TEC 식(equation)들로부터 생성되고, 표준 BiTe 재료들의 벌크 TEC 속성들만을 가정한다. TEC 재료들(예를 들어, 수퍼격자 재료들)의 진보는 전력이 이동될 수 있는 거리를 연장시킬 수 있다.
L (㎛) Qc ( mW )
750 0.345
1000 0.259
1250 0.207
1500 0.173
1750 0.148
2000 0.129
상술된 0.23mW 전력 소실을 기억하면, 단일 미세 라인 TEC는 섭씨 10도만큼 범프 온도를 감소키는 동안 대략 1mm의 거리만큼 I2R 전력을 제거할 수 있다. 더 큰 거리가 요구되면, 그 때 섭씨 10도만큼 온도를 감소시키면서 2개의 미세 라인 TEC들이 전력을 2mm(즉, 어느 정도 2배) 움직일 수 있다.
도 1을 다시 참조하면, 마이크로전자 패키지(100)는 열전기 소자(171) 및 열전기 소자(172)를 갖는 열전기 냉각기(170)를 더 포함한다. 예로서, 열전기 냉각기(170) 및 열전기 소자들(171 및 172)은 각각 열전기 냉각기(140) 및 열전기 소자들(141 및 142)과 유사할 수 있다. 도면을 단순화하기 위해, 이러한 제2 열전기 냉각기의 추가 컴포넌트들은 참조 라인들 또는 참조 번호들로 특별히 나타내지 않지만, 그러한 컴포넌트들은 열전기 냉각기(140)의 대응하는 컴포넌트들과 유사하다.
열전기 냉각기(140)에 대한 경우로서, 열전기 냉각기(170)의 열화 접합(heated junction)은 상호접속 피쳐들(180)에서 형성되고, 유사한 상호접속 피쳐들(150)은, 열전기 냉각기(140)의 열화 접합(146)에 대해 상술된 바와 같은 동일 방식으로 마이크로전자 패키지(100)의 전력면들에 전기적으로 및 열적으로 접속된다. 상술된 바와 같이, 제2 열전기 냉각기를 추가하는 것은, I2R 전력이, 홀로 작동하는 단일 열전기 냉각기에 의해 이동될 수 있는 것보다 2배 큰 거리에 걸쳐 이동될 수 있도록 한다.
열전대들의 수는, 열을 제거하고, 열이 이동되어야 하는 거리에 따라, 적절한 양만큼 상호접속 온도 또는 범프를 감소시킬 필요가 있다. 2개의 TEC들을 사용하여 가능한 것보다 더 많은 열 제거를 요구하는 실시예들에서, 다중 TEC들 또는 TEC의 다중층들이 성막/도금되거나 또는 그렇지 않으면, 핫 범프(hot bump)에 인접하게 위치될 수 있다. 예로서, 도 2는 본 발명의 실시예에 따라 4개의 열전기 냉각기들을 핫 범프에 인접하게 위치시키는 마이크로전자 패키지(200)의 부분에 대한 가능한 구성을 도시한 평면도이다.
도 2에 도시된 바와 같이, 마이크로전자 패키지(200)는 "핫" 상호접속 피쳐(230), 다중 열전기 냉각기들(240) 및 상호접속 피쳐들(250)을 포함한다. 다양한 컴포넌트들, 접합들 및 접속들을 포함하는, 상호접속 피쳐(230), 열전기 냉각기들(240), 및 상호접속 피쳐들(250)은, 각각, 모두 도 1에 도시된, 상호접속 피쳐(130), 열전기 냉각기(140), 및 상호접속 피쳐들(150)과 유사할 수 있다.
도면들에 도시되지 않았지만, 본 발명의 실시예에 따라 마이크로전자 패키지 또는 열전기 냉각기로의 가능한 추가로 인해, 필요에 따라 그리고 고전류 이벤트(event)들 등에 의해 트리거됨(triggered)에 따라 TEC들을 턴온 및 턴오프할 수 있는 제어 소자 또는 소자들이 존재한다. 그러한 제어 소자들은 배터리 수명을 보존하고, 또한 전반적인 열 문제를 감소시키는 것을 도울 수 있다.
도 3은 본 발명의 실시예에 따른 마이크로전자 패키지(300)의 부분에 대한 단면도이다. 도 3에 도시된 바와 같이, 마이크로전자 패키지(300)는 (다수의 BBUL 상호접속 층들의 형태인) 기판(310), 기판(310)에 의해 지지되는 다이(320), 다이(320)와 기판(310)을 서로 접속시키는 상호접속 피쳐(330), 및 상호접속 피쳐(330)에 인접한 열전기 냉각기들(340 및 370)을 포함하는 BBUL 패키지이다. 예로서, 상호접속 피쳐(330), 열전기 냉각기(340) 및 열전기 냉각기(370)는 각각, 모두 도 1에 도시된, 상호접속 피쳐(130), 열전기 냉각기(140) 및 열전기 냉각기(170)와 유사할 수 있다. 도 3에서, (열전기 냉각기(140)의 열전기 소자(142)에 대응하는) 열전기 냉각기(340)의 열전기 소자(342)가 도시되지만, 열전기 냉각기(140)의 열전기 소자(141)에 대응하는 열전기 소자는 열전기 소자(342) 뒤에서 눈에 띄지 않게 있어, 도 3에서 나타나지 않는다는 것을 주목한다. 반대로, 열전기 냉각기(370)의 열전기 소자(172)에 대응하는 열전기 소자는 (열전기 냉각기(170)의 열전기 소자(171)에 대응하는) 열전기 소자(371)가 보여질 수 있도록 도시되지 않는다.
도 3에 도시된 실시예에서, 상호접속 피쳐(330)는 핫(고온) 솔더 범프 또는 다른 핫 FLI 구조에 접속되는 비아(via)이다. 도시된 바와 같이, 열전기 냉각기(340)는 범프없는 형성 층 기판(310)의 층 내에 내장된다. 도시되지 않은 실시예에서, 열전기 냉각기는, 다이(320)의 액티브측(321)과 유사한, 다이의 액티브측 상에 위치되어, 구리 범프들 또는 다이의 그 측 상의 균등물 주위 및/또는 사이에 위치된다.
도 4는 본 발명의 실시예에 따라 마이크로전자 패키지의 상호접속 피쳐를 냉각시키는 방법(400)을 도시하는 흐름도이다. 방법(400)의 단계(410)는 기판에 의해 지지되고, 상호접속 피쳐에 의해 기판에 접속되는 다이를 제공하는 단계이다. 예로서, 다이는 도 3에 도시된 다이(320)와 유사할 수 있다. 다른 예로서, 기판은, 도 1 및 3에 각각 도시된 기판(110) 또는 기판(310)과 유사할 수 있다. 또 다른 예로서, 상호접속 피쳐는 도 1에 도시된 상호접속 피쳐(130)와 유사할 수 있다.
방법(400)의 단계(420)는 상호접속 피쳐와 인접한 열전기 냉각기를 형성하는 단계이다. 예로서, 열전기 냉각기는 도 1에 도시된 열전기 냉각기(140)와 유사할 수 있다. 일 실시예에서, 단계(420)는 제1 열전기 소자 및 제2 열전기 소자를 제공하는 단계를 포함하고, 제1 열전기 소자 및 제2 열전기 소자를 서로 결합시키는 단계를 더 포함한다. 특정 실시예에서, 제1 및 제2 열전기 소자들은 에폭시를 이용하거나 또는 용접 작업, 납땜 작업 등을 사용함으로써, 함께 결합된다. 다른 특정 실시예에서, 제1 및 제2 열전기 소자들은 도금 기술을 사용하여 함께 결합된다. 예로서, 제1 열전기 소자 및 제2 열전기 소자는 각각, 둘 다 도 1에 도시된, 열전기 소자(141) 및 열전기 소자(142)와 유사할 수 있다.
동일하거나 또는 다른 실시예에서, 단계(420)는 제1 열전기 소자 및 제2 열전기 소자를 제공하는 단계, 상호접속 피쳐에 인접한 열전기 냉각기에 대한 냉각 접합을 형성하기 위해 제1 열전기 소자 및 제2 열전기 소자를 함께 결합시키는 단계, 및 마이크로전자 패키지의 전력면에 열전기 냉각기의 열화 접합을 전기적으로 및 열적으로 접속시키는 단계를 포함한다.
본 발명이 특정 실시예들에 대해 기재되었지만, 본 발명의 사상 또는 범위에서 벗어남 없이 다양한 변경들이 이루어질 수 있다는 것은, 본 기술분야의 통상의 기술자들에 의해 이해될 것이다. 따라서, 본 발명의 실시예들에 대한 기재는 본 발명의 범위를 도시할 의도일뿐, 제한할 의도는 아니다. 본 발명의 범위는 첨부된 특허청구범위에 의해 요구되는 범위까지로만 제한되도록 의도된다. 예를 들어, 본원에 설명된 마이크로전자 패키지 및 관련 컴포넌트들 및 방법들이 다양한 실시예들에서 구현될 수 있고, 이러한 소정의 실시예들의 전술한 설명은 반드시 모든 가능한 실시예들에 대한 완전한 설명을 표현하는 것은 아니라는 것은, 본 기술분야의 통상의 기술자에게 쉽게 명백해질 것이다.
부가적으로, 이익들, 다른 이점들 및 문제들에 대한 솔루션들이 특정 실시예들에 대해 기술된다. 그러나, 이익들, 이점들, 문제들에 대한 솔루션들, 및 임의의 이익, 이점 또는 솔루션을 일으키거나 또는 표명될(pronounced) 수 있는 임의의 구성요소 또는 구성요소들은, 임의의 또는 모든 특허청구범위들에 대한 결정적으로 요구되거나 또는 기본적인, 특징들 또는 구성요소들로서 해석되지 않는다.
게다가, 본원에 기술된 실시예들 및 제한들은, 실시예들 및/또는 제한들이: (1) 특허청구범위에 명백히 청구되지 않고, (2) 균등론 하에 특허청구범위의 표현 구성요소들 및/또는 제한들의 잠재적인 균등물들이라면, 제공 원칙하에 공공(public)에 제공되지 않는다.
도 1은 본 발명의 실시예에 따른 마이크로전자 패키지의 일부의 평면도.
도 2는 본 발명의 상이한 실시예에 따른 마이크로전자 패키지의 일부의 평면도.
도 3은 본 발명의 실시예에 따른 마이크로전자 패키지의 일부의 단면도.
도 4는 본 발명의 실시예에 따른 마이크로전자 패키지의 상호접속 피쳐를 냉각하는 방법을 나타내는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
100: 마이크로전자 패키지
140: 열전기 냉각기
141, 142, 171, 172: 열전기 소자
146: 열화 접합
180: 상호접속 피쳐들

Claims (20)

  1. 마이크로전자 패키지로서,
    기판;
    상기 기판에 의해 지지되는(supported) 다이(die);
    냉각을 필요로 하는 제1 상호접속 피쳐(interconnect feature) - 상기 제1 상호 접속 피쳐는 상기 다이와 상기 기판을 서로 접속시키는 복수의 상호접속 피쳐 중 하나의 상호접속 피쳐임 - ; 및
    상기 제1 상호접속 피쳐에 인접한 열전기 냉각기(thermoelectric cooler) - 상기 열전기 냉각기는 상기 상호접속 피쳐들 중 적어도 2개의 상호접속 피쳐들과 공동 평면에 있고 그들 사이에 배치됨 -
    를 포함하는 마이크로전자 패키지.
  2. 제1항에 있어서,
    상기 열전기 냉각기는 열화 접합(heated junction) 및 상기 제1 상호접속 피쳐에 인접한 냉각 접합(cooled junction)을 갖고,
    상기 마이크로전자 패키지는 전력면(power plane)을 더 포함하며,
    상기 열화 접합은 상기 마이크로전자 패키지의 상기 전력면에 전기적으로 및 열적으로 접속되는 마이크로전자 패키지.
  3. 제1항에 있어서,
    상기 열전기 냉각기는, 열화 접합 및 상기 제1 상호접속 피쳐에 인접한 냉각 접합을 갖고,
    상기 마이크로전자 패키지는, 상기 제1 상호접속 피쳐의 온도보다 더 낮은 온도를 갖는 제2 상호접속 피쳐를 더 포함하며,
    상기 열화 접합은 상기 마이크로전자 패키지의 상기 제2 상호접속 피쳐에 열적으로 접속되는 마이크로전자 패키지.
  4. 제1항에 있어서,
    상기 열전기 냉각기는, 제1 반도체 재료를 포함하는 제1 열전기 소자(thermoelectric element) 및 제2 반도체 재료를 포함하는 제2 열전기 소자를 포함하는 마이크로전자 패키지.
  5. 제4항에 있어서,
    상기 제1 반도체 재료 및 상기 제2 반도체 재료 중 적어도 하나는 비스무스 텔루라이드(bismuth telluride)를 포함하는 마이크로전자 패키지.
  6. 제1항에 있어서,
    상기 열전기 냉각기는 제1 금속 재료(metallic material)를 포함하는 제1 열전기 소자 및 제2 금속 재료를 포함하는 제2 열전기 소자를 포함하는 마이크로전자 패키지.
  7. 제6항에 있어서,
    상기 제1 금속 재료는 구리, 철, 및 크롬 중 하나이고, 상기 제2 금속 재료 는 콘스탄탄(constantan) 및 알루멜(alumel) 중 하나인 마이크로전자 패키지.
  8. 제1항에 있어서,
    상기 제1 상호접속 피쳐는 솔더 범프(solder bump)인 마이크로전자 패키지.
  9. 제1항에 있어서,
    상기 제1 상호접속 피쳐는 비아(via)인 마이크로전자 패키지.
  10. 제1항에 있어서,
    상기 기판은 상기 다이 위와 그 주위에 형성된 복수의 형성층을 포함하고,
    상기 열전기 냉각기는 상기 형성층들 중 하나 이상 내에 내장되는 마이크로전자 패키지.
  11. 제1항에 있어서,
    상기 열전기 냉각기는 상기 기판 상에 위치되는 마이크로전자 패키지.
  12. 제1항에 있어서,
    상기 다이는 액티브측(active side)을 갖고,
    상기 열전기 냉각기는 상기 다이의 상기 액티브측 상에 위치되는 마이크로전 자 패키지.
  13. 마이크로전자 패키지로서,
    기판;
    상기 기판에 의해 지지되는 다이;
    냉각을 필요로 하는 제1 상호접속 피쳐 - 상기 제1 상호접속 피쳐는 상기 다이와 상기 기판을 서로 접속시키는 복수의 상호접속 피쳐 중 하나의 상호접속 피쳐임 - ; 및
    상기 제1 상호접속 피쳐에 인접한 미세 라인(fine line) 열전기 냉각기
    를 포함하고,
    상기 미세 라인 열전기 냉각기는 상기 상호접속 피쳐들 중 적어도 2개의 상호접속 피쳐들과 공동 평면에 있고 그들 사이에 배치되며,
    상기 미세 라인 열전기 냉각기는 제1 열전기 소자 및 제2 열전기 소자를 포함하고,
    상기 제1 열전기 소자 및 상기 제2 열전기 소자는 각각 적어도 30:1의 종횡비(aspect ratio)를 갖는 마이크로전자 패키지.
  14. 제13항에 있어서,
    상기 제1 열전기 소자 및 상기 제2 열전기 소자 각각은 600과 700㎛2 사이의 단면적을 갖는 마이크로전자 패키지.
  15. 제13항에 있어서,
    상기 미세 라인 열전기 냉각기는 열화 접합 및 상기 제1 상호접속 피쳐에 인접한 냉각 접합을 갖고,
    상기 마이크로전자 패키지는 전력면을 더 포함하며,
    상기 열화 접합은 상기 마이크로전자 패키지의 상기 전력면에 전기적으로 및 열적으로 접속되는 마이크로전자 패키지.
  16. 제15항에 있어서,
    상기 제1 열전기 소자는 제1 금속 재료를 포함하고, 상기 제2 열전기 소자는 제2 금속 재료를 포함하는 마이크로전자 패키지.
  17. 마이크로전자 패키지에서 상호접속 피쳐를 냉각시키는 방법으로서,
    기판에 의해 지지되고, 상기 상호접속 피쳐에 의해 상기 기판에 접속되는 다이를 제공하는 단계 - 상기 상호접속 피쳐는 냉각을 필요로 하는 제1 상호접속 피쳐이고, 상기 제1 상호접속 피쳐는 상기 다이와 상기 기판을 서로 접속시키는 복수의 상호접속 피쳐 중 하나의 상호접속 피쳐임 -; 및
    상기 제1 상호접속 피쳐에 인접하는 열전기 냉각기를 형성하여 상기 열전기 냉각기가 상기 복수의 상호접속 피쳐 중 적어도 2개의 상호접속 피쳐들과 공동 평면에 있고 그들 사이에 배치되도록 하는 단계
    를 포함하는 냉각 방법.
  18. 제17항에 있어서,
    상기 열전기 냉각기를 형성하는 단계는,
    제1 열전기 소자 및 제2 열전기 소자를 제공하는 단계; 및
    에폭시, 용접 작업 및 납땜 작업 중 하나를 이용하여 상기 제1 열전기 소자와 상기 제2 열전기 소자를 함께 결합시키는 단계
    를 포함하는 냉각 방법.
  19. 제17항에 있어서,
    상기 열전기 냉각기를 형성하는 단계는,
    제1 열전기 소자 및 제2 열전기 소자를 제공하는 단계; 및
    도금(plating) 기술을 이용하여 상기 제1 열전기 소자와 상기 제2 열전기 소자를 함께 결합시키는 단계
    를 포함하는 냉각 방법.
  20. 제17항에 있어서,
    상기 열전기 냉각기를 형성하는 단계는,
    제1 열전기 소자 및 제2 열전기 소자를 제공하는 단계;
    상기 제1 열전기 소자와 상기 제2 열전기 소자를 함께 결합시켜서 상기 상호접속 피쳐에 인접한 상기 열전기 냉각기의 냉각 접합을 형성하는 단계; 및
    상기 마이크로전자 패키지의 전력면에 상기 열전기 냉각기의 열화 접합을 전기적으로 및 열적으로 접속시키는 단계
    를 포함하는 냉각 방법.
KR1020080094955A 2007-09-26 2008-09-26 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법 KR101026618B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/861,306 2007-09-26
US11/861,306 US7851905B2 (en) 2007-09-26 2007-09-26 Microelectronic package and method of cooling an interconnect feature in same

Publications (2)

Publication Number Publication Date
KR20090032019A KR20090032019A (ko) 2009-03-31
KR101026618B1 true KR101026618B1 (ko) 2011-04-04

Family

ID=40470758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094955A KR101026618B1 (ko) 2007-09-26 2008-09-26 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법

Country Status (3)

Country Link
US (1) US7851905B2 (ko)
KR (1) KR101026618B1 (ko)
CN (1) CN101399240B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9228763B2 (en) 2011-12-01 2016-01-05 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US9741645B2 (en) * 2011-12-21 2017-08-22 Intel Corporation Dense interconnect with solder cap (DISC) formation with laser ablation and resulting semiconductor structures and packages
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
CN102856278B (zh) * 2012-09-17 2015-08-05 华进半导体封装先导技术研发中心有限公司 转接板结构及其制造方法
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8912670B2 (en) 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9394619B2 (en) * 2013-03-12 2016-07-19 Intel Corporation Methods of adding dopants to conductive interconnect structures in substrate technologies and structures formed thereby
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000333A1 (en) * 2002-07-01 2004-01-01 Fen Chen Monolithically integrated solid-state sige thermoelectric energy converter for high speed and low power circuits
US20070125413A1 (en) * 2003-12-02 2007-06-07 Olsen Larry C Thermoelectric devices and applications for the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447915B2 (ja) * 1997-04-28 2003-09-16 シャープ株式会社 熱電素子及びそれを用いた熱電素子モジュール
US6127619A (en) * 1998-06-08 2000-10-03 Ormet Corporation Process for producing high performance thermoelectric modules
US6388185B1 (en) * 1998-08-07 2002-05-14 California Institute Of Technology Microfabricated thermoelectric power-generation devices
US6121539A (en) * 1998-08-27 2000-09-19 International Business Machines Corporation Thermoelectric devices and methods for making the same
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6455930B1 (en) * 1999-12-13 2002-09-24 Lamina Ceramics, Inc. Integrated heat sinking packages using low temperature co-fired ceramic metal circuit board technology
US6614109B2 (en) * 2000-02-04 2003-09-02 International Business Machines Corporation Method and apparatus for thermal management of integrated circuits
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6489551B2 (en) * 2000-11-30 2002-12-03 International Business Machines Corporation Electronic module with integrated thermoelectric cooling assembly
US6548894B2 (en) * 2000-11-30 2003-04-15 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
US6981380B2 (en) 2002-12-20 2006-01-03 Intel Corporation Thermoelectric cooling for microelectronic packages and dice
US7586125B2 (en) 2006-02-20 2009-09-08 Industrial Technology Research Institute Light emitting diode package structure and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000333A1 (en) * 2002-07-01 2004-01-01 Fen Chen Monolithically integrated solid-state sige thermoelectric energy converter for high speed and low power circuits
US20070125413A1 (en) * 2003-12-02 2007-06-07 Olsen Larry C Thermoelectric devices and applications for the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9228763B2 (en) 2011-12-01 2016-01-05 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof
US9671141B2 (en) 2011-12-01 2017-06-06 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof
US10658266B2 (en) 2011-12-01 2020-05-19 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof

Also Published As

Publication number Publication date
US7851905B2 (en) 2010-12-14
KR20090032019A (ko) 2009-03-31
US20090079063A1 (en) 2009-03-26
CN101399240B (zh) 2012-06-27
CN101399240A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
KR101026618B1 (ko) 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법
TWI455278B (zh) 用於堆疊式積體電路裝置之主動式熱控制
JP3566657B2 (ja) 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法
KR100897422B1 (ko) 마이크로전자 어셈블리의 제조 방법
US7523617B2 (en) Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics
US6727422B2 (en) Heat sink/heat spreader structures and methods of manufacture
US7299639B2 (en) Thermoelectric module
WO2004001865A1 (ja) 熱電素子とそれを用いた電子部品モジュールおよび携帯用電子機器
CN102856278A (zh) 转接板结构及其制造方法
US7759789B2 (en) Local area semiconductor cooling system
JP4942807B2 (ja) フリップチップ半導体素子の熱電冷却器
JP2015076607A (ja) 半導体チップ構造
JP2004228485A (ja) 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置
Ramanathan et al. Solid-state refrigeration for cooling microprocessors
US20090071525A1 (en) Cooling Hot-Spots by Lateral Active Heat Transport

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 9