Nothing Special   »   [go: up one dir, main page]

KR101025802B1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101025802B1
KR101025802B1 KR1020080102383A KR20080102383A KR101025802B1 KR 101025802 B1 KR101025802 B1 KR 101025802B1 KR 1020080102383 A KR1020080102383 A KR 1020080102383A KR 20080102383 A KR20080102383 A KR 20080102383A KR 101025802 B1 KR101025802 B1 KR 101025802B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
impurity doped
solar cell
silicon
Prior art date
Application number
KR1020080102383A
Other languages
English (en)
Other versions
KR20100043373A (ko
Inventor
추대호
위순임
Original Assignee
주식회사 밀레니엄투자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 밀레니엄투자 filed Critical 주식회사 밀레니엄투자
Priority to KR1020080102383A priority Critical patent/KR101025802B1/ko
Publication of KR20100043373A publication Critical patent/KR20100043373A/ko
Application granted granted Critical
Publication of KR101025802B1 publication Critical patent/KR101025802B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양 전지 및 이의 제조 방법이 개시되어 있다. 태양 전지는 단결정 실리콘으로 이루어진 반도체 기판, 반도체 기판의 제1 면 상에 형성되며 비정질 실리콘보다 밴드갭 에너지가 큰 물질로 이루어진 제1 진성 반도체층, 제1 진성 반도체층 상에 형성되고 비정질 실리콘으로 이루어진 제1 불순물 도핑 반도체층, 제1 불순물 도핑 반도체층 상에 형성된 투명 전극, 및 반도체 기판의 제1 면의 반대인 제2 면 상에 형성된 이면 전극을 포함한다. 또한, 태양 전지는 반도체 기판과 이면 전극 사이에 형성된 제2 진성 반도체층, 및 제2 진성 반도체층과 상기 전극 사이에 형성된 제2 불순물 도핑 반도체층을 더 포함한다. 이와 같이, 단결정 실리콘 기판과 비정질 실리콘층 사이에 밴드갭 에너지가 큰 진성 반도체층을 형성함으로써, 계면에서의 결정 결함을 감소시키고 광전 효율을 향상시킬 수 있다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제 조방법에 관한 것으로, 더욱 상세하게는 외부로부터 공급되는 태양광 에너지를 반도체 성질을 이용하여 전기 에너지로 변환하는 태양 전지 및 이의 제조 방법에 관한 것이다.
일반적으로, 태양 전지는 태양광 에너지를 전기 에너지로 변환하는 소자로써, 친환경적이고, 수명이 길고, 무한 에너지원이라는 여러 장점으로 인해 기존의 석탄, 석유 등의 에너지원을 대체할 수 있는 대체 에너지원으로 그 적용 분야가 계속해서 확대되고 있는 실정이다.
태양 전지는 사용 재료에 따라 실리콘계열, 화합물계열, 유기물계열 등으로 크게 구분될 수 있으며, 이중 실리콘계열의 태양 전지가 현재 대부분을 차지하고 있다.
실리콘계열의 태양 전지는 다시 단결정 또는 다결정 실리콘으로 제조되는 결정형 태양 전지와 비정질 또는 미세결정질 실리콘으로 제조되는 박막형 태양 전지로 구분될 수 있다. 그러나, 결정형 태양 전지는 광전 효율이 높은 반면 제조 비 용이 증가되는 단점이 있으며, 박막형 태양 전지는 제조 비용이 저렴한 반면 광전 효율이 결정형에 비하여 떨어지는 단점이 있다. 따라서, 최근에는 저렴한 제조 비용으로 광전 효율을 향상시킬 수 있는 태양 전지에 대한 기술 개발이 요구되고 있다.
따라서, 본 발명은 이와 같은 요구를 감안한 것으로써, 본 발명은 광전 효율을 향상시킬 수 있는 태양 전지를 제공한다.
또한, 본 발명은 상기한 태양 전지의 제조 방법을 제공한다.
본 발명의 일 특징에 따른 태양 전지는 반도체 기판, 상기 반도체 기판의 제1 면 상에 형성되며 비정질 실리콘보다 밴드갭 에너지가 큰 물질로 이루어진 제1 진성 반도체층, 상기 제1 진성 반도체층 상에 형성된 제1 불순물 도핑 반도체층, 상기 제1 불순물 도핑 반도체층 상에 형성된 투명 전극, 및 상기 반도체 기판의 상기 제1 면의 반대인 제2 면 상에 형성된 이면 전극을 포함한다.
상기 제1 진성 반도체층은 실리콘 옥시나이트라이드(silicon oxynitride, SiON) 또는 실리콘 옥시카바이드(silicon oxycarbide, SiOC)로 형성될 수 있다.
일 예로, 상기 반도체 기판은 n형 실리콘 기판을 포함하며, 상기 제1 불순물 도핑 반도체층은 p형 비정질 실리콘을 포함할 수 있다. 이와 달리, 상기 반도체 기판은 p형 실리콘 기판을 포함하며, 상기 제1 불순물 도핑 반도체층은 n형 비정질 실리콘을 포함할 수 있다.
상기 반도체 기판은 단결정 실리콘 또는 다결정 실리콘으로 형성될 수 있다.
상기 태양 전지는 상기 투명 전극 상에 라인 형태로 형성된 집전 전극을 더 포함할 수 있다.
상기 태양 전지는 상기 반도체 기판과 상기 이면 전극 사이에 형성된 제2 진성 반도체층, 및 상기 제2 진성 반도체층과 상기 이면 전극 사이에 형성된 제2 불순물 도핑 반도체층을 더 포함할 수 있다.
상기 제2 불순물 도핑 반도체층은, 상기 반도체 기판이 n형 실리콘 기판일 경우 n형 비정질 실리콘을 포함하며, 상기 반도체 기판이 p형 실리콘 기판일 경우 p형 비정질 실리콘을 포함할 수 있다.
상기 태양 전지는 상기 이면 전극을 사이에 두고 상기 제2 불순물 도핑 반도체층과 대향하도록 형성된 절연층, 및 상기 절연층 상에 형성된 역바이어스 전극을 더 포함할 수 있다. 또한, 상기 태양 전지는 상기 투명 전극과 상기 역바이어스 전극에 역바이어스를 인가하는 역바이어스 공급부를 더 포함할 수 있다.
상기 태양 전지는 태양광에 의해 생성된 광 생성 캐리어의 재결합을 억제하기 위하여 자기장을 걸어주는 자기장 공급부를 더 포함할 수 있다. 상기 자기장 공급부는 예를 들어, 상기 이면 전극 측에 서로 이격되어 설치된 복수의 자석을 포함할 수 있다. 이와 달리, 상기 자기장 공급부는, 상기 이면 전극 측에 판 형태로 설치되며 상기 이면 전극과 마주보는 면이 제1 극성을 갖는 제1 자석, 및 상기 투명 전극 측에 상기 투명 전극의 가장자리를 따라 라인 형태로 설치되며 상기 투명 전극과 마주보는 면이 상기 제1 극성과 반대인 제2 극성을 갖는 제2 자석을 포함할 수 있다. 또한, 상기 자기장 공급부는, 상기 이면 전극에 부착되는 평판 형태의 판자석을 포함할 수 있다.
본 발명의 일 특징에 따른 태양 전지의 제조 방법에 따르면, 반도체 기판의 제1 면 상에 비정질 실리콘보다 밴드갭 에너지가 큰 물질로 이루어진 제1 진성 반도체층을 형성한다. 이후, 상기 제1 진성 반도체층 상에 제1 불순물 도핑 반도체층을 형성한다. 이후, 상기 제1 불순물 도핑 반도체층 상에 투명 전극을 형성한다. 한편, 상기 반도체 기판의 상기 제1 면의 반대인 제2 면 상에 이면 전극을 형성한다.
상기 제1 진성 반도체층은 플라즈마 화학기상증착 공정을 통해 실리콘 옥시나이트라이드(SiON) 또는 실리콘 옥시카바이드(SiOC)로 형성할 수 있다.
상기 제1 진성 반도체층의 형성은 서로 교대로 배치된 복수의 정전압 전극들과 복수의 부전압 전극들을 포함하는 분할전극 어셈블리를 구비한 플라즈마 화학기상증착 장치에서 진행된다. 상기 플라즈마 화학기상증착 장치는 상기 정전압 전극과 상기 부전압 전극 사이로 제1 반응가스를 공급하고, 상기 정전압 전극 및 상기 부전압 전극을 관통하여 상기 제1 반응가스와 다른 종류의 제2 반응가스를 공급할 수 있다.
상기 반도체 기판은 n형 실리콘 기판으로 형성하고, 상기 제1 불순물 도핑 반도체층은 p형 비정질 실리콘으로 형성할 수 있다. 이와 달리, 상기 반도체 기판은 p형 실리콘 기판으로 형성하고, 상기 제1 불순물 도핑 반도체층은 n형 비정질 실리콘으로 형성할 수 있다.
상기 투명 전극 상에 라인 형태의 집전극을 더 형성할 수 있다.
상기 반도체 기판과 상기 이면 전극 사이에 제2 진성 반도체층을 형성하고, 상기 제2 진성 반도체층과 상기 이면 전극 사이에 제2 불순물 도핑 반도체층을 더 형성할 수 있다. 상기 제2 불순물 도핑 반도체층은, 상기 반도체 기판이 n형 실리콘 기판일 경우 n형 비정질 실리콘으로 형성하고, 상기 반도체 기판이 p형 실리콘 기판일 경우 p형 비정질 실리콘으로 형성할 수 있다.
이와 같은 태양 전지 및 이의 제조 방법에 따르면, 단결정 실리콘 기판과 비정질 실리콘층 사이에 비정질 실리콘보다 밴드갭 에너지가 큰 물질로 진성 반도체층을 형성함으로써, 단결정 실리콘과 비정질 실리콘의 계면에서의 결정 결함을 감소시키고 광전 효율을 향상시킬 수 있다. 또한, 분할전극 구조를 갖는 플라즈마 화학기상증착 장치를 통해 진성 반도체층을 형성함으로써, 얇으면서 균일한 두께를 갖는 진성 반도체층을 용이하게 형성할 수 있다. 더욱이, 플라즈마 화학기상증착 장치에서 반응 가스들의 공급 경로를 서로 달리함으로써, 플라즈마 방전 효율 및 박막 증착율을 향상시킬 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세 하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 태양 전지(100)는 반도체 기판(110), 제1 진성 반도체층(120), 제1 불순물 도핑 반도체층(130), 투명 전극(140) 및 이면 전극(150)을 포함한다.
반도체 기판(110)은 예를 들어, 인(P), 비소(As), 안티몬(Sb) 등의 n형 불순물이 저농도로 도핑되어 있는 단결정 실리콘으로 형성된다. 반도체 기판(110)은 수십 ㎛에서 수백 ㎛의 두께로 형성될 수 있으며, 예를 들어 약 200㎛의 두께로 형성된다. 반도체 기판(110)의 제1 면, 즉 태양광이 입사되는 표면에는 수 ㎛에서 수십 ㎛ 크기의 요철이 형성될 수 있다. 반도체 기판(110)의 제1 면에 형성된 요철은 입사하는 광이 표면에서 반사되어 손실되는 것을 감소시키고 입사된 광을 가두어 광전변환효율을 향상시킨다.
제1 진성 반도체층(120)은 반도체 기판(110)의 제1 면 상에 형성된다. 제1 진성 반도체층(120)은 비정질(amorphous) 실리콘보다 밴드갭 에너지가 큰 물질로 형성된다. 예를 들어, 제1 진성 반도체층(120)은 실리콘 옥시나이트라이드(silicon oxynitride, SiON) 또는 실리콘 옥시카바이드(silicon oxycarbide, SiOC)로 형성된다. 이와 달리, 제1 진성 반도체층(120)은 실리콘 카바이드(silicon carbide, SiC)로 형성될 수 있다. 제1 진성 반도체층(120)은 수 ㎚에서 수십 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 5㎚ 정도의 얇은 두께로 형성된다.
제1 불순물 도핑 반도체층(130)은 제1 진성 반도체층(120) 상에 형성된다. 제1 불순물 도핑 반도체층(130)은 예를 들어, 붕소(B), 칼륨(K) 등의 p형 불순물이 저농도로 도핑되어 있는 비정질 실리콘으로 형성된다. 제1 불순물 도핑 반도체층(130)은 수 ㎚에서 수십 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 5㎚ 정도의 얇은 두께로 형성된다.
투명 전극(140)은 제1 불순물 도핑 반도체층(130) 상에 형성된다. 투명 전극(140)은 상부로부터 입사되는 태양광을 투과시키기 위하여 도전성 광투과 물질로 형성된다. 예를 들어, 투명 전극(140)은 산화인듐주석(indium tin oxide, ITO), 산화주석(tin oxide, SnO), 산화아연(zinc oxide, ZnO) 등으로 형성될 수 있다. 투명 전극(140)은 수십 ㎚에서 수백 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 100㎚의 두께로 형성된다.
이면 전극(150)은 반도체 기판(110)의 상기 제1 면의 반대인 제2 면 상에 형성된다. 이면 전극(150)은 예를 들어, 산화인듐주석(ITO), 산화주석(SnO), 산화아연(ZnO) 등의 도전성 광투과 물질로 형성될 수 있다. 이와 달리, 이면 전극(150)은 은(Ag), 알루미늄(Al), 아연(Zn), 몰리브덴(Mo) 등의 단일 금속 또는 이들의 합금으로 형성되거나, 상기 단일 금속 또는 합금의 산화물 등으로 형성될 수 있다. 또한, 이면 전극(150)은 도전성을 갖는 알루미늄 테이프 등으로 형성될 수 있다.
이와 같이, n형 단결정 실리콘으로 이루어진 반도체 기판(110)과 p형 비정질 실리콘으로 이루어진 제1 불순물 도핑 반도체층(130) 사이에 실질적으로 발전에 기여하지 않을 정도의 두께를 갖는 제1 진성 반도체층(120)을 형성함으로써, 단결정 실리콘과 비정질 실리콘의 계면에서의 결정 결함을 감소시켜, 헤테로 접합 계면의 특성을 개선시킬 수 있다. 이때, 제1 진성 반도체층(120)으로 기존에 사용하던 비정질 실시콘보다 밴드갭 에너지가 큰 실리콘 옥시나이트라이드(SiON) 또는 실리콘 옥시카바이드(SiOC)를 사용하게 되면, 제1 진성 반도체층(120)의 광흡수율이 떨어지게 되므로, 진성 반도체층(120) 자체에서 흡수되어 손실되는 광이 감소되고, 이로 인해 태양 전지(100)의 광전 효율이 향상된다. 또한, 제1 진성 반도체층(120)을 실리콘 옥시나이트라이드(SiON) 또는 실리콘 옥시카바이드(SiOC)로 형성하면 실리콘보다 비정질이 더 잘 만들어지므로, 단결정 실리콘과 비정질 실리콘의 계면에서의 결정 결함이 더욱 감소되고, 제1 진성 반도체층(120)의 두께를 더욱 감소시킬 수 있어 불필요한 광 손실이 더욱 감소되어 광전 효율이 더욱 향상된다. 더욱이, 제1 진성 반도체층(120)으로 실리콘 옥시카바이드(SiOC)를 사용하면, 함유된 탄소(C) 원자가 도펀트(dopant) 역할을 수행하여 전도도가 향상되고, 이로 인해 광전 효율이 더욱 향상될 수 있다.
태양 전지(100)는 투명 전극(140) 상에 형성된 집전 전극(160)을 더 포함할 수 있다. 집전 전극(160)은 반도체 기판(110)과 제1 불순물 도핑 반도체층(130)을 통해 생성된 광 생성 캐리어를 취출하기 위한 전극으로, 예를 들어, 은 페이스트(Ag paste)로 형성된다. 집전 전극(160)은 입사되는 태양광을 차단하는 면적을 최소화시키기 위하여, 폭이 좁은 라인 형태로 복수가 형성될 수 있다. 복수의 집전 전극(160)들은 이들을 가로 지르게 형성된 추가적인 전극(미도시)을 통해 서로 전기적으로 연결된 구조를 가질 수 있다.
한편, 태양 전지(100)는 반도체 기판(110)과 이면 전극(150) 사이에 형성된 제2 진성 반도체층(170) 및 제2 진성 반도체층(170)과 이면 전극(150) 사이에 형성된 제2 불순물 도핑 반도체층(180)을 더 포함할 수 있다.
제2 진성 반도체층(170)은 반도체 기판(110)의 제2 면 상에 바로 형성된다. 제2 진성 반도체층(170)은 제1 진성 반도체층(120)과 마찬가지로 비정질(amorphous) 실리콘보다 밴드갭 에너지가 큰 물질로 형성될 수 있다. 예를 들어, 제2 진성 반도체층(170)은 실리콘 옥시나이트라이드(silicon oxynitride, SiON) 또는 실리콘 옥시카바이드(silicon oxycarbide, SiOC)로 형성된다. 이와 달리, 제2 진성 반도체층(170)은 실리콘 카바이드(silicon carbide, SiC)로 형성될 수 있다. 제2 진성 반도체층(170)은 수 ㎚에서 수십 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 5㎚ 정도의 얇은 두께로 형성된다.
제2 불순물 도핑 반도체층(180)은 제2 진성 반도체층(170) 상에 바로 형성된다. 제2 불순물 도핑 반도체층(180)은 예를 들어, 인(P), 비소(As), 안티몬(Sb) 등의 n형 불순물이 고농도로 도핑되어 있는 비정질 실리콘으로 형성된다. 제2 불순물 도핑 반도체층(180)은 수 ㎚에서 수십 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 20㎚ 정도의 두께로 형성된다.
이와 같이, n형 단결정 실리콘으로 이루어진 반도체 기판(110)의 제2 면 상에 제2 진성 반도체층(170)과 n+형 비정질 실리콘으로 이루어진 제2 불순물 도핑 반도체층(180)이 순서대로 형서됨으로써, 소위 BSF(back surface field) 구조가 형성된다. 이러한 BSF 구조의 형성을 통해 태양 전지(100)의 광전 효율을 향상시킬 수 있다.
이면 전극(150) 상에는 투명 전극(140) 상에 형성된 집전 전극(160)과 유사한 형태의 집전 전극(190)이 형성될 수 있다.
한편, 반도체 기판(110)은 n형 단결정 실리콘 대신, p형 단결정 실리콘으로 형성될 수 있다. 이와 같이, 반도체 기판(110)이 p형 단결정 실리콘으로 형성될 경우에는, 제1 불순물 도핑 반도체층(130)은 n형 비정질 실리콘으로 형성되고, 제2 불순물 도핑 반도체층(180)은 p+형 비정질 실리콘으로 형성된다.
또한, 반도체 기판(110)은 n형 또는 p형 단결정 실리콘 대신 n형 또는 p형 다결정 실리콘으로 형성될 수도 있다.
도 2는 본 발명의 다른 실시예에 따른 태양 전지를 나타낸 도면이다. 도 2에서, 절연층, 역바이어스 전극 및 역바이어스 공급부를 제외한 나머지 구성은 도 1에 도시된 것과 동일하므로, 동일한 구성요소에 대해서는 동일한 참조 번호를 사용하며, 그와 관련된 중복되는 상세한 설명은 생략하기로 한다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 태양 전지(200)는 이면 전극(150)을 사이에 두고 반도체 기판(110)과 대향하도록 형성된 절연층(210) 및 절연층(210) 상에 형성된 역바이어스 전극(220)을 더 포함할 수 있다. 또한, 태양 전지(200)는 투명 전극(140)과 역바이어스 전극(220)에 역바이어스를 인가하는 역바이어스 공급부(230)를 더 포함할 수 있다.
역바이어스 공급부(230)는 반도체 기판(110), 제1 진성 반도체층(120) 및 제1 불순물 도핑 반도체층(130)으로 이루어진 광전 변환부에 역바이어스를 공급하기 위하여 투명 전극(140) 및 역바이어스 전극(220)에 전기적으로 연결된다. 예를 들어, 반도체 기판(110)이 n형으로 이루어진 경우, 역바이어스 공급부(230)는 투명 전극(140)에 마이너스 전압을 인가하고 역바이어스 전극(220)에 플러스 전압을 인가한다. 이와 달리, 반도체 기판(110)이 p형으로 이루어진 경우, 역바이어스 공급부(230)는 투명 전극(140)에 플러스 전압을 인가하고 역바이어스 전극(220)에 마이너스 전압을 인가한다. 역바이어스 공급부(230)에서 공급되는 전원은 직류 전원이거나, 또는 펄스 전원을 포함할 수 있다. 역바이어스 공급부(230)는 태양 전지(200)의 발전 중에 지속적으로 역바이어스를 공급하거나, 또는 특정 주기별로 역바이어스를 공급할 수 있다.
이와 같이, 투명 전극(140) 및 역바이어스 전극(220)에 역바이어스를 인가하면, 반도체 기판(110) 및 제1 불순물 도핑 반도체층(130)에 의한 전기장 외에도, 역바이어스에 의한 전기장이 추가되어 상기 광전 변환부 내에 생성된 광 생성 캐리어의 이동도가 증가되고 광 생성 캐리어의 재결합이 억제되어 광전 효율이 향상된다.
도 3은 본 발명의 또 다른 실시예에 따른 태양 전지를 나타낸 도면이며, 도 4 내지 도 6은 도 3에 도시된 자기장 공급부의 실시예들을 나타낸 도면들이다. 도 3에서, 자기장 공급부를 제외한 나머지 구성은 도 1에 도시된 것과 동일하므로, 동일한 구성요소에 대해서는 동일한 참조 번호를 사용하며, 그와 관련된 중복되는 상세한 설명은 생략하기로 한다.
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 태양 전지(300)는 태양 광에 의해 생성된 광 생성 캐리어의 재결합을 억제하기 위하여 자기장을 걸어주는 자기장 공급부(310)를 더 포함할 수 있다.
자기장 공급부(310)는 태양 전지(100)의 이면 전극(150) 측에 설치된다. 자기장 공급부(310)는 이면 전극(150)과 투명 전극(140) 사이에 형성된 광전 변환층 내에 자기장을 형성한다. 자기장 공급부(310)은 이면 전극(150) 측에 서로 이격되게 설치된 복수의 자석(312)들을 포함할 수 있다. 예를 들어, 자석(312)들은 도 4에 도시된 바와 같이, N극과 S극이 한 방향으로 배열되도록 설치되거나, 도 5에 도시된 바와 같이, N극과 S극이 서로 마주보게 배열되도록 설치될 수 있다. 또한, 자기장 공급부(310)는 도 6에 도시된 바와 같이, 바 형상의 막대 자석(314)들이 나란하게 설치된 구조를 가질 수 있다.
이와 같이, 자기장 공급부(310)를 통해 상기 광전 변환층 내에 자기장을 걸어주게 되면, 태양광에 의해 상기 광전 변환층 내에 생성된 광 생성 캐리어들의 이동도가 증가되며, 이로 인해 상기 광 생성 캐리어들이 재결합되는 것을 억제하여 광전 효율을 향상시킬 수 있다.
도 7은 자기장 공급부의 다른 실시예를 나타낸 도면이다.
도 7을 참조하면, 자기장 공급부(310)는 이면 전극(150) 측에 설치되는 제1 자석(320)과, 투명 전극(140) 측에 설치되는 제2 자석(330)을 포함할 수 있다.
제1 자석(320)은 이면 전극(150)의 하부에 판 형태로 설치되며, 이면 전극(150)과 마주보는 면이 제1 극성을 갖는다. 이와 달리, 제2 자석(320)은 태양광이 입사될 수 있도록 투명 전극(140)의 상부에 투명 전극(140)의 가장자리를 따라 라인 형태로 설치되며, 투명 전극(140)과 마주보는 면이 상기 제1 극성과 반대인 제2 극성을 갖는다. 예를 들어, 제1 자석(320)의 상부면이 N 극성을 가지면 제2 자석(320)은 하부면이 S 극성을 갖도록 설치되며, 제1 자석(320)의 상부면이 S 극성을 가지면 제2 자석(320)은 하부면이 N 극성을 갖도록 설치된다.
이와 같이, 이면 전극(150) 및 투명 전극(160) 측에 각각 서로 마주보는 면이 다른 극성을 갖도록 제1 자석(320) 및 제2 자석(330)을 설치하면, 광전 변환부 내에 종방향으로 자기장이 형성되어 도 5와 같이 횡방향으로 자기장이 형성되는 경우에 비하여 광전 효율을 더욱 향상시킬 수 있다.
도 8은 자기장 공급부의 또 다른 실시예를 나타낸 도면이다.
도 8을 참조하면, 자기장 공급부는 이면 전극(150)에 부착되는 평판 형태의 판자석(340)을 포함할 수 있다. 판자석(340)은 예를 들어, 고무 등의 절연판 상에 금속 분말을 바른 후 이를 자화시켜 형성될 수 있다. 한편, 이면 전극(150)과 판자석(340) 사이에는 얇은 절연층이 더 형성될 수 있다.
이와 같이, 고무자석 등의 판자석(340)을 이면 전극(150) 측에 부착하여 사용함으로써, 자기장 공급부를 간단히 설치할 수 있다.
이하, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 대하여 도면을 참조하여 설명하기로 한다.
도 9는 도 1에 도시된 태양 전지의 제조 과정을 나타낸 흐름도이다.
도 1 및 도 9를 참조하면, 태양 전지(100)의 제조를 위하여, n형 단결정 실 리콘으로 이루어진 반도체 기판(110)의 제1 면 상에 비정질 실리콘보다 밴드갭 에너지가 큰 물질로 이루어진 제1 진성 반도체층(120)을 형성한다(S10). 한편, 제1 진성 반도체층(120)을 형성하기 전에, 반도체 기판(110)의 제1 면, 즉 태양광이 입사되는 표면에 에칭 공정을 통해 수 ㎛에서 수십 ㎛ 크기의 요철을 형성할 수 있다.
제1 진성 반도체층(120)은 플라즈마 화학기상증착(PECVD) 공정을 통해 실리콘 옥시나이트라이드(silicon oxynitride, SiON) 또는 실리콘 옥시카바이드(silicon oxycarbide, SiOC)로 형성된다. 예를 들어, 실리콘 옥시나이트라이드(SiON)는 실란(SiH4), 아산화질소(N2O), 암모니아(NH3) 등의 반응 가스들을 투입하여 형성할 수 있으며, 실리콘 옥시카바이드(SiOC)는 실란(SiH4), 아산화질소(N2O), 메탄(CH4) 등의 반응 가스를 투입하여 형성할 수 있다. 제1 진성 반도체층(120)은 수 ㎚에서 수십 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 5㎚ 정도의 얇은 두께로 형성된다.
제1 진성 반도체층(120)을 형성하기 위한 플라즈마 화학기상증착 공정은 서로 교대로 배치된 복수의 정전압 전극들과 복수의 부전압 전극들을 포함하는 분할전극 어셈블리를 구비한 플라즈마 화학기상증착 장치에서 진행된다.
도 10은 본 발명의 일 실시예에 따른 플라즈마 화학기상증착 장치를 개략적으로 나타낸 도면이며, 도 11은 도 10에 도시된 분할전극 어셈블리를 나타낸 사시도이며, 도 12는 도 11에 도시된 분할전극 어셈블리를 구체적으로 나타낸 단면도이 다.
도 10 내지 도 12을 참조하면, 플라즈마 화학기상증착 장치(400)는 챔버 몸체(410) 및 챔버 몸체(410) 내부에 플라즈마를 발생시키기 위한 분할 전극 어셈블리(430)를 포함한다.
분할전극 어셈블리(430)는 반도체 기판(110)을 지지하는 기판 지지대(440)와 대향하도록 설치된다. 분할전극 어셈블리(430)는 챔버 몸체(410) 내부에 플라즈마를 발생시키기 위한 복수의 정전압 전극들(432) 및 복수의 부전압 전극들(434)을 포함한다. 정전압 전극들(432)과 부전압 전극들(434)은 일정한 간격을 두고 서로 교대적으로 배열되는 선형 배열 구조로 설치될 수 있다. 이 외에도, 정전압 전극들(432)과 부전압 전극들(434)은 매트릭스 형태의 배열 구조, 상호 교대적인 나선형 배열 구조, 상호 교대적인 동심원 배열 구조 등의 다양한 배열 구조를 가질 수 있다.
플라즈마 화학기상증착 장치(400)는 정전압 전극들(432) 및 부전압 전극들(434)에 전원을 인가하기 위한 메인 전원 공급부(450)를 더 포함할 수 있다. 메인 전원 공급부(450)에서 발생된 무선 주파수 전원은 임피던스 정합기(452)와 분배 회로(454)를 거쳐 정전압 전극들(432) 및 부전압 전극들(434)에 공급될 수 있다. 분배 회로(454)는 복수로 분할된 정전압 전극들(432) 및 부전압 전극들(434)이 병렬 구동될 수 있도록 메인 전원 공급부(450)로부터 제공되는 무선 주파수 전원을 정전압 전극들(432) 및 부전압 전극들(434)에 분배하여 공급한다. 바람직하게, 분배 회로(454)는 전류 균형 회로로 구성되어, 정전압 전극들(432) 및 부전압 전극 들(434)에 공급되는 전류가 자동적으로 상호 균형을 이루도록 제어한다. 분배 회로(454)로부터 출력되는 정전압은 정전압 전극(432)에 공급되고, 정전압과 다른 위상을 갖는 부전압은 부전압 전극(434)에 공급된다. 이와 달리, 분배 회로(454)로부터 출력되는 정전압은 정전압 전극들(432)에 공급되는 반면, 부전압 전극들(434)은 공통으로 접지될 수 있다. 따라서, 메인 전원 공급부(450)로부터 공급되는 무선 주파수 전원에 의하여 정전압 전극(432)과 부전압 전극(434) 사이에 플라즈마가 발생된다.
정전압 전극들(432) 및 부전압 전극들(434)은 전극 장착판(436)에 장착될 수 있다. 전극 장착판(436)은 금속, 비금속 또는 이들의 혼합 물질로 형성될 수 있다. 전극 장착판(436)이 금속으로 형성된 경우에는 정전압 전극들(432) 및 부전압 전극들(434)과 전기적으로 절연된 구조가 적용되어야 한다.
전극 장착판(436)에는 복수의 제1 가스 분사홀들(438)이 형성될 수 있다. 제1 가스 분사홀들(438)은 원, 타원, 사각형, 삼각형, 다각형 등의 다양한 형상으로 형성될 수 있다. 제1 가스 분사홀들(438)은 정전압 전극(432)과 부전압 전극(434) 사이에 길이 방향을 따라 일정한 간격으로 형성될 수 있다. 이와 달리, 제1 가스 분사홀(438)은 정전압 전극(432)과 부전압 전극(434) 사이에 길이 방향을 따라 연장되는 슬릿 형상으로 형성될 수 있다. 또한, 정전압 전극들(432) 및 부전압 전극들(434)에는 복수의 제2 가스 분사홀들(439)이 형성될 수 있다. 제2 가스 분사홀들(439)은 제1 가스 분사홀들(438)과 마찬가지로, 정전압 전극(432) 및 부전압 전극(434)의 길이 방향을 따라 일정한 간격으로 형성되거나, 길이 방향을 따라 연장되는 슬릿 형상으로 형성될 수 있다.
따라서, 본 발명에 의한 플라즈마 화학기상증착 장치(400)는 정전압 전극(432)과 부전압 전극(434) 사이에 형성된 제1 가스 분사홀들(438)을 통해 제1 반응가스를 공급하고, 정전압 전극들(432) 및 부전압 전극들(434)에 형성된 제2 가스 분사홀들(439)을 통해 상기 제1 반응가스와 다른 종류의 제2 반응가스를 챔버 몸체(410) 내부로 공급한다. 예를 들어, 제1 가스 분사홀들(438)을 통해 수소(H2) 등의 제1 반응가스가 공급되며, 제2 가스 분사홀들(439)을 통해 실란(SiH4) 등의 제2 반응가스가 공급된다.
정전압 전극(432)과 부전압 전극(434) 사이에 형성된 제1 가스분사홀들(438)만을 통해 모든 종류의 반응가스들을 공급할 경우, 정전압 전극(432)과 부전압 전극(434) 사이에 형성되는 플라즈마로 인해 생성되는 라디컬들이 인접한 정전압 전극(432) 및 부전압 전극(434)에 달라붙게 되어 플라즈마 방전 효율 및 박막 증착율을 떨어뜨리는 문제가 발생될 수 있다. 그러나, 본 플라즈마 화학기상증착 장치(400)와 같이 반응 가스들의 공급 경로를 서로 달리하게 되면, 플라즈마로 인해 생성되는 라디컬들이 정전압 전극(432) 및 부전압 전극(434)의 하부 영역에서 생성되므로, 생성되는 라디컬들이 정전압 전극(432) 및 부전압 전극(434)에 증착되는 것을 억제할 수 있으며, 이를 통해, 플라즈마 방전 효율 및 박막 증착율을 향상시킬 수 있다. 한편, 플라즈마 화학기상증착 장치(400)는 전극 장착판(436)에 형성된 제1 가스 분사홀들(438)을 통해서만 반응가스들을 공급할 수도 있다.
분할전극 어셈블리(430)의 외측에는 가스공급 어셈블리(420)가 설치될 수 있다. 가스공급 어셈블리(420)는 외부의 가스 공급부(460)와 연결되는 가스 입구(422), 하나 이상의 가스 분배판(424) 및 복수의 가스 주입구들(426)을 포함할 수 있다. 이때, 가스 주입구들(426)은 분할전극 어셈블리(430)에 형성된 제1 및 제2 가스 분사홀들(438, 439)과 대응되게 형성된다. 따라서, 가스 공급부(460)로부터 가스 입구(422)를 통하여 입력된 반응 가스는 하나 이상의 가스 분배판(424)에 의해 고르게 분배되고, 가스 주입구들(426)과 그에 대응된 제1 및 제2 가스 분사홀들(438, 439)을 통하여 챔버 몸체(410)의 내부로 고르게 분사될 수 있다.
기판 지지대(440)는 플라즈마 발생 효율을 높이기 위하여 바이어스 전원 공급부(442)에 의해 바이어스될 수 있다. 예를 들어, 바이어스 전원 공급부(442)로부터 출력되는 무선 주파수 전원은 임피던스 정합기(444)를 거쳐 기판 지지대(440)에 바이어스된다. 한편, 기판 지지대(440)는 두 개의 바이어스 전원 공급부로부터 서로 다른 무선 주파수 전원이 바이어스되는 이중 바이어스 구조를 가질 수 있다. 또한, 기판 지지대(440)는 접지와 연결되어 바이어스의 공급 없이 제로 포텐셜(zero potential)로 유지될 수 있다. 기판 지지대(440)는 기판(310)을 가열하기 위한 히터(미도시)를 포함할 수 있다.
한편, 기판 지지대(440)는 공정 효율을 높이기 위하여 이동 제어부(460)의 제어에 따라 기판(310)과 평행하게 선형 또는 회전 이동이 가능한 구조를 가질 수 있다. 이와 달리, 기판 지지대(440)는 챔버 몸체(410) 내부에 고정된 구조를 가질 수 있다.
플라즈마 화학기상증착 장치(400)는 가스 공급부(460)와 챔버 몸체(410) 사이에 설치되어, 챔버 몸체(410) 내부에 플라즈마를 공급하기 위한 원격 플라즈마 발생기(Remote Plasma Generator : RPG, 480)를 더 포함할 수 있다. 원격 플라즈마 발생기(480)는 가스 공급부(450)로부터 공급되는 반응 가스에 고주파 전력을 인가하여 플라즈마를 발생시킨다. 원격 플라즈마 발생기(480)에서 발생된 플라즈마는 가스공급 어셈블리(420)를 통하여 챔버 몸체(410)에 공급될 수 있다. 또한, 플라즈마 화학기상증착 장치(400)는 플라즈마 밀도를 높이기 위하여 레이저를 공급하는 레이저 공급기(미도시)를 더 포함할 수 있다.
도 10에는 기판 지지대(440)가 챔버 몸체(410)의 하부 영역에 설치되고 분할전극 어셈블리(430)가 챔버 몸체(410)의 상부 영역에 설치된 구조가 도시되어 있으나, 이와 달리, 기판 지지대(440)가 상부에 설치되고 분할전극 어셈블리(430)가 하부에 설치된 구조를 가질 수도 있다.
이러한 구조를 갖는 플라즈마 화학기상증착 장치(400)에 따르면, 플라즈마 방전을 위한 전극을 복수의 정전압 전극들(432)과 복수의 부전압 전극들(434)이 일정한 간격으로 교대로 배열된 분할전극 구조로 형성함으로써, 대면적에 걸쳐 균일한 플라즈마를 발생시킬 수 있으며, 정전압 전극들(432)과 부전압 전극들(434)을 병렬 구동함에 있어서 자동적으로 전류 균형을 이루도록 함으로써, 대면적의 플라즈마를 보다 균일하게 발생 및 유지시킬 수 있다.
도 1 및 도 9을 참조하면, 제1 진성 반도체층(120)을 형성한 후, 제1 진성 반도체층(120) 상에 p형 비정질 실리콘으로 이루어진 제1 불순물 도핑 반도체 층(130)을 형성한다(S20). 제1 불순물 도핑 반도체층(130)은 플라즈마 화학기상증착 공정을 통해 형성될 수 있다. 예를 들어, 제1 불순물 도핑 반도체층(130)은 도 10 내지 도 12에 도시된 플라즈마 화학기상증착 장치(400)를 통해 형성될 수 있다. 제1 불순물 도핑 반도체층(130)은 수 ㎚에서 수십 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 5㎚ 정도의 얇은 두께로 형성된다.
이후, 제1 불순물 도핑 반도체층(130) 상에 산화인듐주석(indium tin oxide, ITO), 산화주석(tin oxide, SnO), 산화아연(zinc oxide, ZnO) 등으로 이루어진 투명 전극(140)을 형성한다(S30). 투명 전극(140)은 스퍼터링(sputtering) 방식 또는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition : LPCVD) 방식 등을 통해 형성할 수 있다. 투명 전극(140)은 수십 ㎚에서 수백 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 100㎚의 두께로 형성된다.
투명 전극(140) 상에 광 생성 캐리어의 취출을 위한 집전 전극(160)을 더 형성할 수 있다. 집전 전극(160)은 예를 들어, 은 페이스트(Ag paste)를 스크린 인쇄하고 이를 경화시켜 형성할 수 있다.
반도체 기판(110)의 제1 면에 제1 진성 반도체층(120), 제1 불순물 도핑 반도체층(130) 및 투명 전극(140)을 형성하는 것과는 별도로, 반도체 기판(110)의 제2 면 상에 제2 진성 반도체층(170)을 형성한다(S40). 제2 진성 반도체층(170)은 제1 진성 반도체층(120)과 동일한 방법을 통해 동일한 물질로 형성될 수 있다. 제2 진성 반도체층(170)은 수 ㎚에서 수십 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 5㎚ 정도의 얇은 두께로 형성된다.
이후, 제2 진성 반도체층(170) 상에 n형 불순물이 고농도로 도핑된 비정질 실리콘으로 이루어진 제2 불순물 도핑 반도체층(180)을 형성한다(S50). 제2 불순물 도핑 반도체층(180)은 수 ㎚에서 수십 ㎚의 두께로 형성될 수 있으며, 예를 들어 약 20㎚ 정도의 두께로 형성된다.
이후, 제2 불순물 도핑 반도체층(180) 상에 이면 전극(150)을 형성한다(S60). 이면 전극(150)은 예를 들어, 산화인듐주석(ITO), 산화주석(SnO), 산화아연(ZnO) 등의 도전성 광투과 물질로 형성할 수 있다. 이와 달리, 이면 전극(150)은 은(Ag), 알루미늄(Al), 아연(Zn), 몰리브덴(Mo) 등의 단일 금속 또는 이들의 합금으로 형성하거나, 상기 단일 금속 또는 합금의 산화물 등으로 형성할 수 있다.
이면 전극(150) 상에는 광 생성 캐리어의 취출을 위한 집전 전극(190)을 더 형성할 수 있다. 집전 전극(190)은 예를 들어, 은 페이스트(Ag paste)를 스크린 인쇄하고 이를 경화시켜 형성할 수 있다.
한편, 반도체 기판(110)은 n형 단결정 실리콘 대신, p형 단결정 실리콘으로 형성될 수 있다. 이와 같이, 반도체 기판(110)이 p형 단결정 실리콘으로 형성될 경우에는, 제1 불순물 도핑 반도체층(130)은 n형 비정질 실리콘으로 형성하고, 제2 불순물 도핑 반도체층(180)은 p+형 비정질 실리콘으로 형성한다.
또한, 반도체 기판(110)은 n형 또는 p형 단결정 실리콘 대신 n형 또는 p형 다결정 실리콘으로 형성할 수도 있다.
이와 같은 태양 전지 및 이의 제조 방법에 따르면, 단결정 실리콘 기판과 비 정질 실리콘층 사이에 비정질 실리콘보다 밴드갭 에너지가 큰 물질로 진성 반도체층을 형성함으로써, 단결정 실리콘과 비정질 실리콘의 계면에서의 결정 결함을 감소시키고 광전 효율을 향상시킬 수 있다. 또한, 분할전극 구조를 갖는 플라즈마 화학기상증착 장치를 통해 진성 반도체층을 형성함으로써, 얇으면서 균일한 두께를 갖는 진성 반도체층을 용이하게 형성할 수 있다. 더욱이, 반응 가스들의 공급 경로를 서로 달리함으로써, 플라즈마 방전 효율 및 박막 증착율을 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 나타낸 도면이다.
도 2는 본 발명의 다른 실시예에 따른 태양 전지를 나타낸 도면이다.
도 3은 본 발명의 또 다른 실시예에 따른 태양 전지를 나타낸 도면이다.
도 4 내지 도 6은 도 3에 도시된 자기장 공급부의 실시예들을 나타낸 도면들이다.
도 7은 자기장 공급부의 다른 실시예를 나타낸 도면이다.
도 8은 자기장 공급부의 또 다른 실시예를 나타낸 도면이다.
도 9는 도 1에 도시된 태양 전지의 제조 과정을 나타낸 흐름도이다.
도 10은 본 발명의 일 실시예에 따른 플라즈마 화학기상증착 장치를 개략적으로 나타낸 도면이다.
도 11은 도 10에 도시된 분할전극 어셈블리를 나타낸 사시도이다.
도 12는 도 11에 도시된 분할전극 어셈블리를 구체적으로 나타낸 단면도이다.
<주요 도면번호에 대한 간단한 설명>
100 : 태양 전지 110 : 반도체 기판
120 : 제1 진성 반도체층 130 : 제1 불순물 도핑 반도체층
140 : 투명 전극 150 : 이면 전극
160 : 집전 전극 170 : 제2 진성 반도체층
180 : 제2 불순물 도핑 반도체층 210 : 절연층
220 : 역바이어스 전극 230 : 역바이어스 공급부
310 : 자기장 공급부 312 : 자석
400 : 플라즈마 화학기상증착 장치 430 : 분할전극 어셈블리
432 : 정전압 전극 434 : 부전압 전극
438 : 제1 가스 분사홀 439 : 제2 가스 분사홀

Claims (23)

  1. 반도체 기판;
    상기 반도체 기판의 제1 면 상에 형성되며, 비정질 실리콘보다 밴드갭 에너지가 큰 물질로 이루어진 제1 진성 반도체층;
    상기 제1 진성 반도체층 상에 형성된 제1 불순물 도핑 반도체층;
    상기 제1 불순물 도핑 반도체층 상에 형성된 투명 전극;
    상기 반도체 기판의 상기 제1 면의 반대인 제2 면 상에 형성된 이면 전극;
    태양광에 의해 생성된 광 생성 캐리어의 재결합을 억제하기 위하여 자기장을 걸어주는 자기장 공급부를 포함하는 태양 전지.
  2. 제1항에 있어서,
    상기 제1 진성 반도체층은 실리콘 옥시나이트라이드(silicon oxynitride, SiON) 및 실리콘 옥시카바이드(silicon oxycarbide, SiOC) 중에서 선택된 어느 하나의 물질을 포함하는 것을 특징으로 하는 태양 전지.
  3. 제2항에 있어서,
    상기 반도체 기판은 n형 실리콘 기판을 포함하며,
    상기 제1 불순물 도핑 반도체층은 p형 비정질 실리콘을 포함하는 것을 특징으로 하는 태양 전지.
  4. 제2항에 있어서,
    상기 반도체 기판은 p형 실리콘 기판을 포함하며,
    상기 제1 불순물 도핑 반도체층은 n형 비정질 실리콘을 포함하는 것을 특징으로 하는 태양 전지.
  5. 제1항에 있어서,
    상기 반도체 기판은 단결정 실리콘 및 다결정 실리콘 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 태양 전지.
  6. 제1항에 있어서,
    상기 투명 전극 상에 라인 형태로 형성된 집전 전극을 더 포함하는 것을 특징으로 하는 태양 전지.
  7. 제1항에 있어서,
    상기 반도체 기판과 상기 이면 전극 사이에 형성된 제2 진성 반도체층; 및
    상기 제2 진성 반도체층과 상기 이면 전극 사이에 형성된 제2 불순물 도핑 반도체층을 더 포함하는 것을 특징으로 하는 태양 전지.
  8. 제7항에 있어서,
    상기 제2 불순물 도핑 반도체층은,
    상기 반도체 기판이 n형 실리콘 기판일 경우, n형 비정질 실리콘을 포함하며,
    상기 반도체 기판이 p형 실리콘 기판일 경우, p형 비정질 실리콘을 포함하는 것을 특징으로 하는 태양 전지.
  9. 제7항에 있어서,
    상기 이면 전극을 사이에 두고 상기 제2 불순물 도핑 반도체층과 대향하도록 형성된 절연층; 및
    상기 절연층 상에 형성된 역바이어스 전극을 더 포함하는 것을 특징으로 하는 태양 전지.
  10. 제9항에 있어서,
    상기 투명 전극과 상기 역바이어스 전극에 역바이어스를 인가하는 역바이어스 공급부를 더 포함하는 것을 특징으로 하는 태양 전지.
  11. 삭제
  12. 제1항에 있어서, 상기 자기장 공급부는,
    상기 이면 전극 측에 서로 이격되어 설치된 복수의 자석들을 포함하는 것을 특징으로 하는 태양 전지.
  13. 제1항에 있어서, 상기 자기장 공급부는,
    상기 이면 전극 측에 판 형태로 설치되며, 상기 이면 전극과 마주보는 면이 제1 극성을 갖는 제1 자석; 및
    상기 투명 전극 측에 상기 투명 전극의 가장자리를 따라 라인 형태로 설치되며, 상기 투명 전극과 마주보는 면이 상기 제1 극성과 반대인 제2 극성을 갖는 제2 자석을 포함하는 것을 특징으로 하는 태양 전지.
  14. 제1항에 있어서, 상기 자기장 공급부는,
    상기 이면 전극 측에 부착되는 평판 형태의 판자석을 포함하는 것을 특징으로 하는 태양 전지.
  15. 서로 교대로 배치된 복수의 정전압 전극들과 복수의 부전압 전극들을 포함하는 분할전극 어셈블리를 구비한 플라즈마 화학기상증착 장치에서 반도체 기판의 제1 면 상에 비정질 실리콘보다 밴드갭 에너지가 큰 물질로 이루어진 제1 진성 반도체층을 형성하는 단계;
    상기 제1 진성 반도체층 상에 제1 불순물 도핑 반도체층을 형성하는 단계;
    상기 제1 불순물 도핑 반도체층 상에 투명 전극을 형성하는 단계; 및
    상기 반도체 기판의 상기 제1 면의 반대인 제2 면 상에 이면 전극을 형성하는 단계를 포함하는 태양 전지의 제조 방법.
  16. 제15항에 있어서, 상기 제1 진성 반도체층을 형성하는 단계는,
    플라즈마 화학기상증착 공정을 통해 실리콘 옥시나이트라이드(SiON) 및 실리콘 옥시카바이드(SiOC) 중에서 선택된 어느 하나를 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  17. 삭제
  18. 제15항에 있어서,
    상기 플라즈마 화학기상증착 장치는 상기 정전압 전극과 상기 부전압 전극 사이로 제1 반응가스를 공급하고, 상기 정전압 전극 및 상기 부전압 전극을 관통하여 상기 제1 반응가스와 다른 종류의 제2 반응가스를 공급하는 것을 특징으로 하는 태양 전지의 제조 방법.
  19. 제15항에 있어서,
    상기 반도체 기판은 n형 실리콘 기판으로 형성하고,
    상기 제1 불순물 도핑 반도체층은 p형 비정질 실리콘으로 형성하는 것을 특 징으로 하는 태양 전지의 제조 방법.
  20. 제15항에 있어서,
    상기 반도체 기판은 p형 실리콘 기판으로 형성하고,
    상기 제1 불순물 도핑 반도체층은 n형 비정질 실리콘으로 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  21. 제15항에 있어서,
    상기 투명 전극 상에 라인 형태의 집전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  22. 제15항에 있어서,
    상기 반도체 기판과 상기 이면 전극 사이에 제2 진성 반도체층을 형성하는 단계; 및
    상기 제2 진성 반도체층과 상기 이면 전극 사이에 제2 불순물 도핑 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  23. 제22항에 있어서, 상기 제2 불순물 도핑 반도체층은,
    상기 반도체 기판이 n형 실리콘 기판일 경우, n형 비정질 실리콘으로 형성하고,
    상기 반도체 기판이 p형 실리콘 기판일 경우, p형 비정질 실리콘으로 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
KR1020080102383A 2008-10-20 2008-10-20 태양 전지 및 이의 제조 방법 KR101025802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080102383A KR101025802B1 (ko) 2008-10-20 2008-10-20 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102383A KR101025802B1 (ko) 2008-10-20 2008-10-20 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100043373A KR20100043373A (ko) 2010-04-29
KR101025802B1 true KR101025802B1 (ko) 2011-04-04

Family

ID=42218358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102383A KR101025802B1 (ko) 2008-10-20 2008-10-20 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101025802B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327040B1 (ko) * 2011-11-29 2013-11-07 엘지이노텍 주식회사 태양전지 및 이의 제조방법
KR101860231B1 (ko) * 2016-11-29 2018-06-27 선문대학교 산학협력단 자화를 이용한 반도체 코팅막 제조방법
CN118398684A (zh) * 2024-05-08 2024-07-26 隆基绿能科技股份有限公司 一种太阳能电池及组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053333A (ja) * 1991-06-25 1993-01-08 Canon Inc 太陽電池のリペア方法
JP2002076409A (ja) * 2000-09-05 2002-03-15 Sanyo Electric Co Ltd 光起電力装置
KR20060035751A (ko) * 2003-07-24 2006-04-26 가부시키가이샤 가네카 실리콘계 박막 태양전지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053333A (ja) * 1991-06-25 1993-01-08 Canon Inc 太陽電池のリペア方法
JP2002076409A (ja) * 2000-09-05 2002-03-15 Sanyo Electric Co Ltd 光起電力装置
KR20060035751A (ko) * 2003-07-24 2006-04-26 가부시키가이샤 가네카 실리콘계 박막 태양전지

Also Published As

Publication number Publication date
KR20100043373A (ko) 2010-04-29

Similar Documents

Publication Publication Date Title
KR101060239B1 (ko) 집적형 박막 광기전력 소자 및 그의 제조 방법
US20090250108A1 (en) Silicon carbide for crystalline silicon solar cell surface passivation
US20100078055A1 (en) Nanostructure and photovoltaic cell implementing same
JP2011512687A (ja) 非対称ウエーハのエッチング方法、非対称エッチングのウエーハを含む太陽電池、及び太陽電池の製造方法
KR101053790B1 (ko) 태양 전지 및 그 제조 방법
KR101073488B1 (ko) 와이어형 박막 태양전지 및 이의 제조방법
KR101676368B1 (ko) 태양전지 및 그 제조방법
RU2590284C1 (ru) Солнечный элемент
KR101025802B1 (ko) 태양 전지 및 이의 제조 방법
US20220199846A1 (en) Photovoltaic cell
KR20100053050A (ko) 태양전지 제조방법
KR101114239B1 (ko) 태양전지용 기판의 세정방법
KR20110079107A (ko) 박막 태양전지 기판용 글라스 및 그를 포함하는 박막 태양전지의 제조방법
KR20080054280A (ko) 태양전지의 제조방법 및 그를 이용하여 제조된 태양전지
CN103107240B (zh) 多晶硅薄膜太阳能电池及其制作方法
KR20110043147A (ko) 이종 접합 태양전지 및 그 제조방법
KR101863068B1 (ko) 태양전지 및 그 제조방법
KR101033517B1 (ko) 태양전지, 태양전지의 제조방법
US20110056560A1 (en) Solar cell module and manufacturing method thereof
KR101032064B1 (ko) 태양 전지 및 이의 제조방법
CN208225885U (zh) 分体式太阳能电池及太阳能阵列电池
KR100925123B1 (ko) 태양 전지 및 이의 제조 방법
Yelundur et al. Implentation of a homogeneous high-sheet-resistance emitter in multicrystalline silicon solar cells
KR20160053181A (ko) 탄소 기판을 이용한 태양 전지 제조 방법
KR20100051445A (ko) 태양 전지 모듈

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140321

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee