KR101017814B1 - Fabricating Method of Single Electron Transistor Operating at Room Temperature - Google Patents
Fabricating Method of Single Electron Transistor Operating at Room Temperature Download PDFInfo
- Publication number
- KR101017814B1 KR101017814B1 KR1020080076550A KR20080076550A KR101017814B1 KR 101017814 B1 KR101017814 B1 KR 101017814B1 KR 1020080076550 A KR1020080076550 A KR 1020080076550A KR 20080076550 A KR20080076550 A KR 20080076550A KR 101017814 B1 KR101017814 B1 KR 101017814B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric layer
- forming
- gate
- manufacturing
- electron transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000002096 quantum dot Substances 0.000 claims abstract description 46
- 239000002070 nanowire Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 15
- 238000005137 deposition process Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000609 electron-beam lithography Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000005641 tunneling Effects 0.000 abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 59
- 239000004020 conductor Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 상온에서 동작하는 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 나노선구조물을 이용하여 양자점 상부에 위치하도록 게이트를 형성함으로써, 게이트에 의해 터널링 장벽에 미치는 영향을 최소화하여 효과적으로 양자점의 전위를 제어할 수 있는 상온에서 동작하는 단전자 트랜지스터 및 그 제조방법에 관한 것이다. 이러한 목적을 달성하기 위한 수단으로서 본 발명에 따르는 상온에서 동작하는 단전자 트랜지스터의 제조방법은, 적어도 1개의 제1유전층(10) 및 도전층(20)이 각각 적층된 기판(100)을 이용하여 단전자 트랜지스터를 제조하는 방법에 있어서, 상기 도전층(20)을 식각하여 나노선구조물(21)을 형성하는 제1단계; 나노선구조물(21)이 함입되도록 기판(100) 위로 제2유전층(30)을 형성하는 제2단계; 나노선구조물(21)이 드러나도록 식각을 통해 트랜치(31a,31b)를 형성하여 양자점(QD)을 형성하는 제3단계; 상기 제2유전층(30) 및 상기 트랜치(31a,31b)의 표면에 일정한 두께로 제3유전층(40)을 형성하는 제4단계; 양자점(QD)의 상부에 위치하도록 트랜치(31a,31b)에 게이트(G)를 형성하는 제5단계;를 포함하여 이루어진 것을 특징으로 한다.The present invention relates to a single-electron transistor operating at room temperature and a method for manufacturing the same, and more particularly, by forming a gate to be located above the quantum dot using a nanowire structure, thereby effectively minimizing the effect on the tunneling barrier by the gate A single electron transistor operating at room temperature capable of controlling the potential of a quantum dot and a method of manufacturing the same. As a means for achieving the above object, a method of manufacturing a single-electron transistor operating at room temperature according to the present invention uses a substrate 100 in which at least one first dielectric layer 10 and a conductive layer 20 are stacked. A method of manufacturing a single electron transistor, comprising: a first step of forming a nanowire structure 21 by etching the conductive layer 20; Forming a second dielectric layer 30 on the substrate 100 so that the nanowire structure 21 is embedded therein; Forming a quantum dot QD by forming trenches 31a and 31b through etching so that the nanowire structure 21 is exposed; A fourth step of forming a third dielectric layer 40 with a predetermined thickness on the surfaces of the second dielectric layer 30 and the trenches 31a and 31b; And forming a gate G in the trenches 31a and 31b so as to be positioned above the quantum dot QD.
나노선구조물, 양자점, HSQ, 단전자 트랜지스터, 상온동작 Nano wire structure, quantum dot, HSQ, single electron transistor, room temperature operation
Description
본 발명은 상온에서 동작하는 단전자 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 나노선구조물을 이용하여 양자점 상부에 위치하도록 게이트를 형성함으로써, 게이트에 의해 터널링 장벽에 미치는 영향을 최소화하여 효과적으로 양자점의 전위를 제어할 수 있는 상온에서 동작하는 단전자 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a single-electron transistor operating at room temperature, and more particularly, by forming a gate to be positioned above the quantum dot using a nanowire structure, thereby minimizing the effect on the tunneling barrier by the gate effectively The present invention relates to a method for manufacturing a single electron transistor that operates at room temperature that can control the potential of.
최근 집적회로의 급속한 발전에 따라 고도의 정보처리기능을 갖는 컴퓨터라든가 휴대단말 등이 보급되고 있다. 이러한 고기능성의 기기들은 소비되는 전력이 크기 때문에 반도체의 고집적화와 함께 전력소비량을 줄일 수 있는 반도체가 요구되고 있다. BACKGROUND With the recent rapid development of integrated circuits, computers, portable terminals, and the like having high information processing functions have become popular. Since these high-performance devices consume a lot of power, there is a demand for semiconductors that can reduce power consumption with high integration of semiconductors.
이러한 요구에 부응하여 개발된 기술의 하나로 단전자 트랜지스터를 예로 들 수 있다. 단전자 트랜지스터는 1개의 전자로 전류의 ON/OFF를 제어하여 소비전력을 10만분의 1로 줄일 수 있기 때문에 고집적화가 용이할 뿐만 아니라 전력소비량을 크게 줄일 수 있는 장점이 있다.One of the technologies developed in response to this demand is a single-electron transistor. The single-electron transistor can reduce power consumption to one hundred thousand by controlling ON / OFF of current with one electron, so it is easy to achieve high integration and can greatly reduce power consumption.
그러나, 단전자 트랜지스터는 다음과 같은 문제점이 있다.However, single-electron transistors have the following problems.
1) 1개의 전자를 통해 제어가 이루어지기 때문에 단전자를 효율적으로 제어하는데는 미세한 전극 구조를 필요로 한다. 1) Since control is performed through one electron, a fine electrode structure is required for efficient control of single electrons.
2) 단전자 트랜지스터는 터널링 현상을 이용하여 소스와 드레인 사이에 형성되는 터널링 장벽을 통해 단전자를 제어하게 되는데, 터널링 장벽은 게이트 산화막의 형성시 자연적으로 형성되기 때문에 터널링 장벽의 높이와 넓이 형성을 인위적으로 제어하기가 어렵다.2) The single-electron transistor controls the single electron through a tunneling barrier formed between the source and the drain by using a tunneling phenomenon. Since the tunneling barrier is formed naturally during the formation of the gate oxide layer, the height and width of the tunneling barrier are formed. It is difficult to control artificially.
3) 형성된 터널링 장벽을 이용하여 양자점의 전위를 제어하는 데에는 게이트를 이용하는데, 종래의 단전자 트랜지스터는 이 게이트의 영향을 받아 저온에서만 동작한다.3) A gate is used to control the potential of the quantum dot by using the formed tunneling barrier, and the conventional single-electron transistor operates only at low temperature under the influence of the gate.
4) 특히, 게이트가 양자점 뿐만 아니라 소스와 드레인 영역까지 덮히도록 형성되기 때문에, 게이트에 인가되는 전위는 양자점의 전위를 바꿀 뿐만 아니라 양자점의 좌우에 형성이 되어 있는 터널링 장벽에도 영향을 미친다.4) In particular, since the gate is formed to cover not only the quantum dots but also the source and drain regions, the potential applied to the gate not only changes the potential of the quantum dots but also affects the tunneling barrier formed on the left and right sides of the quantum dots.
5) 이처럼 게이트의 전위가 높아지면서 터널링 장벽을 낮아지게 하여 쿨롱 진동 특성을 나빠지게 한다.5) As the potential of the gate increases, the tunneling barrier is lowered, thereby deteriorating the Coulomb vibration characteristic.
본 발명은 이러한 점을 감안하여 안출한 것으로, 더욱 상세하게는 나노선구조물을 이용하여 양자점 상부에 위치하도록 게이트를 형성함으로써, 게이트에 의해 터널링 장벽에 미치는 영향을 최소화하여 효과적으로 양자점의 전위를 제어할 수 있는 상온에서 동작하는 단전자 트랜지스터 및 그 제조방법에 관한 것이다.The present invention has been devised in view of this point, and more particularly, by forming a gate to be positioned above the quantum dot using a nanowire structure, it is possible to effectively control the potential of the quantum dot by minimizing the influence on the tunneling barrier by the gate. The present invention relates to a single electron transistor operating at room temperature and a method of manufacturing the same.
이러한 목적을 달성하기 위한 수단으로서 본 발명에 따르는 상온에서 동작하는 단전자 트랜지스터의 제조방법은, Method for manufacturing a single electron transistor operating at room temperature according to the present invention as a means for achieving this object,
적어도 1개의 제1유전층(10) 및 도전층(20)이 각각 적층된 기판(100)을 이용하여 단전자 트랜지스터를 제조하는 방법에 있어서,In the method for manufacturing a single-electron transistor using the
도전층(20)을 식각하여 나노선구조물(21)을 형성하는 제1단계;A first step of forming the
나노선구조물(21)이 함입되도록 기판(100) 위로 제2유전층(30)을 형성하는 제2단계;Forming a second
나노선구조물(21)이 드러나도록 식각을 통해 트랜치(31a,31b)를 형성하여 양자점(QD)을 형성하는 제3단계;Forming a quantum dot QD by forming
제2유전층(30) 및 트랜치(31a,31b)의 표면에 일정한 두께로 제3유전층(40)을 형성하는 제4단계;A fourth step of forming a third
양자점(QD)의 상부에 위치하도록 트랜치(31a,31b)에 게이트(G)를 형성하는 제5단계;를 포함하여 이루어진 것을 특징으로 한다.And forming a gate G in the
또한, 제1유전층(10), 제2유전층(30) 및 제3유전층(40)은 산화막 또는 절연막인 것을 특징으로 한다.In addition, the first
또한, 도전층(20)은 실리콘인 것을 특징으로 한다.In addition, the
또한, 나노선구조물(21)은 포토 리소그래피 또는 전자빔 리소그래피 방식으로 폭이 1~50㎚이고 길이가 1~1000㎚로 형성된 것을 특징으로 한다.In addition, the
또한, 제2유전층(30)은 증착공정을 통해 형성되는 것을 특징으로 한다.In addition, the second
또한, 제3단계는 건식식각 또는 FIB방식으로 트랜치(31a,31b)를 형성하며, 트랜치(31b)는 나노선구조물(21)의 두께 일부를 함께 식각하여 형성하는 것을 특징으로 한다.In addition, the third step is to form the trench (31a, 31b) by dry etching or FIB method, the trench (31b) is characterized in that formed by etching a portion of the thickness of the
또한, 제3유전층(40)은 열산화공정, 또는 열산화공정후 증착공정으로 형성된 것을 특징으로 한다.In addition, the third
한편, 본 발명에 따르는 상온에서 동작하는 단전자 트랜지스터의 제조방법은, 제2유전층(30)을 식각하는 제6단계; 및 게이트(G)를 마스크로 하여 양자점(QD) 이외의 나노선구조물(21) 영역을 불순물로 도핑하는 제7단계;를 더 포함하여 이루어지는 것을 특징으로 한다.On the other hand, the manufacturing method of a single-electron transistor operating at room temperature according to the present invention, the sixth step of etching the second dielectric layer (30); And a seventh step of doping the
또한, 불순물은 P, As 또는 B인 것을 특징으로 한다.In addition, the impurity is characterized in that P, As or B.
또한, 게이트(G)는 재질이 1×1012/cm3 이상의 농도를 갖는 불순물을 포함하는 폴리실리콘인 것을 특징으로 한다.In addition, the gate G is characterized in that the material is polysilicon containing an impurity having a concentration of 1 × 10 12 / cm 3 or more.
삭제delete
본 발명에 따르면 다음과 같은 효과를 얻을 수 있다.According to the present invention, the following effects can be obtained.
1) 게이트가 양자점 바로 위에 형성되기 때문에 터널링 장벽에 미치는 영향을 최소화할 수 있다.1) Since the gate is formed directly on the quantum dot, the influence on the tunneling barrier can be minimized.
2) 게이트 전위에 의한 터널링 장벽이 낮아지는 효과를 줄여 단전자 트랜지스터의 동작온도를 높일 수 있다.2) The operating temperature of the single-electron transistor can be increased by reducing the effect of lowering the tunneling barrier caused by the gate potential.
3) 기존의 CMOS 제작 공정을 그대로 적용하는 것이 가능하기 때문에, 공정비용의 절감 및 제작 공정의 단순화를 얻을 수 있다.3) Since the existing CMOS fabrication process can be applied as it is, process cost can be reduced and fabrication process can be simplified.
이하, 도면을 참조하여 본 발명에 따르는 상온에서 동작하는 단전자 트랜지스터의 제조방법에 대하여 설명하면 다음과 같다.Hereinafter, a manufacturing method of a single electron transistor operating at room temperature according to the present invention will be described with reference to the accompanying drawings.
(제조방법)(Manufacturing method)
도 1은 본 발명에 따르는 단전자 트랜지스터의 제조방법에 이용되는 기판(100)의 일예를 보여주는 일부단면 사시도이다.1 is a partial cross-sectional perspective view showing an example of a
본 발명의 바람직한 실시예에서 이용되는 기판(100)은 제1유전층(10)과 제1도전층(20)이 반복하여 적층되는 기판을 이용할 수도 있으나, 여기서는 설명의 편의상 도 1에서와 같이 하부도전층(CL), 제1유전층(10) 그리고 도전층(20)이 순차적으로 적층된 구조의 기판(100)을 예로 들어 설명한다. 또한, 하부도전층(CL)과 도전층(20)은 다양한 종류의 도전재를 이용할 수 있으나, 여기서는 실리콘을 예로 들어 설명한다. 그리고, 제1유전층(10)으로는 산화막 또는 절연막을 일예로 들어 설명한다.As the
도 2는 본 발명에 따르는 일예로서 나노선구조물(21)이 정의된 상태를 보여주는 일부단면 사시도이다. 제1단계는 기판(100) 상에 나노선구조물(21)을 정의하는 단계이다. 나노선구조물(21)은 도전층(20)을 식각하여 형성한다. 이를 위해, 도전층(20) 위에 포토리소그래피나 전자빔 리소그래피를 이용하여 패턴을 형성한 다음, 형성된 패턴을 제외한 나머지 부분을 식각하여 얻게 된다. 이와 같이 정의되는 나노선구조물(21)은, 바람직하기로는 트랜지스터의 전체 크기를 최소화할 수 있도록 폭과 길이가 각각 1~50㎚와 1~1000㎚로 형성하는 것이 바람직하다.2 is a partial cross-sectional perspective view showing a state in which the
도 3은 본 발명에 따르는 제2유전층(30)이 형성된 상태를 보여주는 일부단면 사시도이다. 제2단계는 나노선구조물(21)을 감싸도록 기판(100) 상부에 제2유전층(30)을 형성하는 단계이다. 3 is a partial cross-sectional perspective view showing a state in which the second
도 3에서, 제2유전층(30)은 나노선구조물(21)을 감싸면서 두께가 일정한 평면 형태로 제작된 형태로 도시되었으나, 이에 한정하는 것은 아니며 코팅층 형태로 소정의 두께로 제2유전층(30)을 형성하는 것도 가능하다. 또한, 이러한 제2유전층(30)은 두께 조절이 용이한 증착 공정을 통해 일정한 두께로 형성하는 것이 바람직하다.In FIG. 3, the second
도 4는 본 발명에 따라 양자점이 형성된 일예를 보여주는 일부 단면 사시도이고, 도 5는 본 발명에 따라 양자점이 형성된 다른 일예를 보여주는 일부 단면 사시도이다.4 is a partial cross-sectional perspective view showing an example in which quantum dots are formed in accordance with the present invention, Figure 5 is a partial cross-sectional perspective view showing another example in which quantum dots are formed in accordance with the present invention.
제3단계는 양자점(QD)을 형성하는 단계이다. 양자점(QD)은 나노선구조물(21)이 드러나도록 식각을 통해 트랜치(31a,31b)를 형성하여 만들어진다. 트랜치(31a,31b)는 나노선구조물(21)의 길이 중간 부분에 수직으로 형성하는 것이 바람직하며, 건식식각 또는 FIB 방식으로 형성된다. 또한, 트랜치(31a,31b)는 나노선구조물(21)의 형성에 따라 식각하는 층이 달라지게 된다. The third step is to form a quantum dot (QD). The quantum dot QD is formed by forming
즉, 도 4에서와 같이, 트랜치(31a)는 나노선구조물(21)이 드러나도록 제2유전층(30)만을 식각하여 형성하게 된다. 또한, 도 5에서와 같이, 양자점(QD)의 생성두께를 얇게 형성하기 위해 나노선구조물(21)의 두께 일부를 식각하여 트랜치(31b)를 형성할 수도 있다.That is, as shown in FIG. 4, the
이와 같이 트랜치(31a,31b)를 형성함에 따라 외부에 노출되는 나노선구조물(21)에 의해 형성되는 양자점(QD)은 1~50㎚의 폭과 1~50nm의 두께로 형성하는 것이 가능하게 된다. 또한, 본 발명의 바람직한 실시예에서, 양자점(QD)은 최소한의 크기를 갖도록 길이를 1~100㎚로 형성하는 것이 바람직하다. As the
도 6은 본 발명에 따라 제3유전층(40)이 형성된 상태를 보여주는 일부 단면사시도이다. 제4단계는 기판(100)의 상면에 제3유전층(40)을 형성하는 단계이다. 제3유전층(40)은 양자점(QD)과 후술할 게이트(G)와의 절연을 위한 게이트산화막으로서 열산화 공정을 통하여 양자점(QD)을 감싸는 산화막(미도시)을 형성한 후 증착공정을 통하여 제2유전층(30)의 표면과 각 트랜치(31a,31b)의 표면에 일정한 두께로 형성한다.6 is a partial cross-sectional perspective view showing a state in which the
이처럼 제3유전층(40)을 형성하게 되면, 트랜치(31a,31b)의 폭이 그만큼 줄어들기 때문에 후술하는 후공정에서 형성되는 게이트(G)의 폭을 더욱 좁게 형성할 수 있게 된다. 이와 같은 기능을 하는 제3유전층(40)은 열산화공정, 또는 열산화공정후 증착공정을 통한 산화막으로 형성하는 것이 바람직하다. 도 6은 제3유전층(40)이 열산화공정후에 증착공정을 통해 형성된 예를 보여주고 있다.As such, when the
도 7은 본 발명에 따라 게이트(G)가 형성된 상태를 보여주는 일부 단면사시도이다. 제5단계는 게이트(G)를 형성하는 단계이다. 게이트(G)는 각 트랜치(31a,31b)에 도전물질을 충진하는 형태로 형성한다. 즉, 각 트랜치(31a,31b)의 식각으로 양자점(QD)이 형성되고, 이 양자점(QD)을 제3유전층(40)으로 감싼 다음 그 위로 도전물질을 충진하여 게이트(G)를 형성하게 되는 것이다. 게이트(G)의 바람직한 형성방법은 세가지 정도의 방법이 있을 수 있다. 첫째, 증착공정으로 도전 물질을 충진하여 형성하는 방법으로서 도 7에서 제3유전층(40)위에도 증착된 도전물질이 형성된다. 둘째, 증착공정으로 도전물질을 충진 후 식각공정을 통하여 트랜치(31a, 31b) 사이에만 게이트를 형성하는 방법으로서 도 7과 같다. 셋째, 증착공정으로 도전 물질을 충진 후 평탄화 공정을 통하여 트랜치(31a, 31b) 사이에만 게이트를 형성하는 방법으로서 도 7에서 제 2유전층(30)의 3/4 이상이 전부 제거된 상태가 된다. 이러한 도전물질로는 1×1012/cm3 이상의 농도를 갖는 불순물을 포함하는 폴리실리콘을 이용할 수 있다. 그리고, 이때 이용되는 불순물로는 P, As 또는 B을 예로 들 수 있다.7 is a partial cross-sectional perspective view showing a state in which the gate G is formed according to the present invention. The fifth step is to form the gate (G). The gate G is formed to fill the
한편, 본 발명에 따른 제조방법은 제4단계에서 형성된 제3유전막(40)의 일부를 식각하는 제6단계와, 트랜지스터가 통전가능하도록 하기 위해 불순물을 도핑하는 제7단계를 더 포함하여 구성할 수도 있다.Meanwhile, the manufacturing method according to the present invention may further include a sixth step of etching a part of the
도 8은 본 발명에 따라 제2 및 제3유전층(30,40)이 식각된 상태를 보여주는 일부 단면사시도이다. 제6단계는 제3유전층(40)을 식각하는 단계이다. 제4단계에서 증착공정으로 형성된 제3유전층(40)을 트렌치(31a,31b) 벽면에 제3유전층(40)만 남 도록 식각한다. 이때 게이트 산화막은 열산화공정으로 형성된 산화막만 존재하게 된다. 8 is a partial cross-sectional perspective view illustrating a state in which the second and third
제7단계는 소스와 드레인을 만들기 위해 불순물로 도핑하는 단계이다. 건식식각을 통하여 제2유전층(30)과 제3유전층(40)을 식각한 후 게이트(G)를 마스크로 하여 불순물로 도핑한다.Step 7 is doping with impurities to make the source and drain. The
본 발명의 바람직한 실시예에서, 제7단계는 제2유전층(30)과 제3유전층(40) 전부 식각한 예를 보여주고 있으나, 후술하는 불순물 도핑이 가능한 두께, 예를 들어 제2유전층(30)의 두께중 2/3만 식각하는 구성도 가능하다. 또한 도핑은 측벽 스페이서(sidewall spacer)를 형성 후 도핑도 가능하다. In the preferred embodiment of the present invention, the seventh step shows an example in which both the
상기 측벽 스페이서의 형성 방법은 도 9에서와 같이 절연막(실리콘 산화막 또는 실리콘 질화막)이 형성된 게이트(G)의 두께만큼 증착한 후, 증착한 두께 만큼 건식 식각을 진행하여 게이트(G)의 측벽에 측벽 스페이서(S)를 형성시켜서 된다.In the method of forming the sidewall spacers, as shown in FIG. 9, a thickness of the gate G on which an insulating film (silicon oxide film or silicon nitride film) is formed is deposited, followed by dry etching by the deposited thickness to form sidewalls on the sidewalls of the gate G. The spacer S may be formed.
여기에서 불순물 도핑시 게이트(G)와 측벽 스페이서(S)를 마스크로 하여 나노선구조물(21)의 드러난 부분만 도핑한다.In this case, only the exposed portion of the
도핑방법은 통상의 방법으로 이루어지기 때문에 여기서는 그 상세한 설명을 생략한다. Since the doping method is made by a conventional method, the detailed description thereof is omitted here.
본 발명의 바람직한 실시예에서, 도핑에 이용되는 불순물로는 1×1012/cm3 이상의 농도를 갖는 P, As 또는 B를 이용할 수 있다.In a preferred embodiment of the present invention, as an impurity used for doping, P, As or B having a concentration of 1 × 10 12 / cm 3 or more may be used.
또한, 본 발명에 따르는 단전자 트랜지스터는 하부도전층(CL)을 하부게이트로도 이용하는 것이 가능하다.In addition, the single-electron transistor according to the present invention can use the lower conductive layer CL as the lower gate.
비록 본 발명이 상기에서 언급한 바람직한 실시예와 관련하여 설명되어졌지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다른 다양한 수정 및 변형가능한 것은 당업자라면 용이하게 인식할 수 있을 것이며, 이러한 변경 및 수정은 모두 첨부된 특허청구의 범위에 속함은 자명하다.Although the invention has been described in connection with the preferred embodiments mentioned above, it will be readily apparent to those skilled in the art that various other modifications and variations are possible without departing from the spirit and scope of the invention. It is obvious that all belong to the scope of the appended claims.
도 1은 본 발명에 따르는 단전자 트랜지스터의 제조방법에 이용되는 기판의 일예를 보여주는 일부단면 사시도.1 is a partial cross-sectional perspective view showing an example of a substrate used in the method for manufacturing a single electron transistor according to the present invention.
도 2는 본 발명에 따르는 나노선구조물이 정의된 상태를 보여주는 일부단면 사시도.2 is a partial cross-sectional perspective view showing a state in which the nanowire structure according to the present invention is defined.
도 3은 본 발명에 따르는 제2유전층이 형성된 상태를 보여주는 일부단면 사시도.Figure 3 is a partial cross-sectional perspective view showing a state in which the second dielectric layer is formed in accordance with the present invention.
도 4는 본 발명에 따라 양자점이 형성된 일예를 보여주는 일부 단면 사시도.4 is a partial cross-sectional perspective view showing an example in which quantum dots are formed in accordance with the present invention.
도 5는 본 발명에 따라 양자점이 형성된 다른 일예를 보여주는 일부 단면 사시도.5 is a partial cross-sectional perspective view showing another example in which quantum dots are formed in accordance with the present invention.
도 6은 본 발명에 따라 제3유전층이 형성된 상태를 보여주는 일부 단면사시도.Figure 6 is a partial cross-sectional perspective view showing a state in which the third dielectric layer is formed in accordance with the present invention.
도 7은 본 발명에 따라 게이트가 형성된 상태를 보여주는 일부 단면사시도.Figure 7 is a partial cross-sectional perspective view showing a state in which a gate is formed in accordance with the present invention.
도 8은 본 발명의 기판에 따라 제3유전층이 식각된 상태를 보여주는 일부 단면사시도. 8 is a partial cross-sectional perspective view showing a state in which the third dielectric layer is etched according to the substrate of the present invention.
도 9는 도 8과 같이 식각된 상태에서 측벽 스페이서(S)를 형성한 일부 단면 사시도.9 is a partial cross-sectional perspective view of the sidewall spacers S formed in an etched state as shown in FIG. 8.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10 : 제1유전층10: first dielectric layer
20 : 도전층20: conductive layer
21 : 나노선구조물21: nano wire structure
30 : 제2유전층30: second dielectric layer
31a, 31b : 트랜치31a, 31b: trench
40 : 제3유전층40: third dielectric layer
CL : 하부도전층CL: Lower conductive layer
G : 게이트G: Gate
S : 측벽 스페이서S: sidewall spacer
Claims (11)
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080076550A KR101017814B1 (en) | 2008-08-05 | 2008-08-05 | Fabricating Method of Single Electron Transistor Operating at Room Temperature |
PCT/KR2009/000707 WO2009102165A2 (en) | 2008-02-16 | 2009-02-13 | Single electron transistor operating at room temperature and manufacturing method for same |
CN2009801049243A CN101946326A (en) | 2008-02-16 | 2009-02-13 | At room temperature Yun Hang single-electronic transistor and manufacture method thereof |
JP2010546698A JP2011512668A (en) | 2008-02-16 | 2009-02-13 | Single-electron transistor operating at room temperature and method for manufacturing the same |
US12/866,886 US20100327260A1 (en) | 2008-02-16 | 2009-02-13 | Single Electron Transistor Operating at Room Temperature and Manufacturing Method for Same |
US12/874,146 US8158538B2 (en) | 2008-02-16 | 2010-09-01 | Single electron transistor operating at room temperature and manufacturing method for same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080076550A KR101017814B1 (en) | 2008-08-05 | 2008-08-05 | Fabricating Method of Single Electron Transistor Operating at Room Temperature |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100016902A KR20100016902A (en) | 2010-02-16 |
KR101017814B1 true KR101017814B1 (en) | 2011-02-28 |
Family
ID=42088703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080076550A KR101017814B1 (en) | 2008-02-16 | 2008-08-05 | Fabricating Method of Single Electron Transistor Operating at Room Temperature |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101017814B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101625705B1 (en) * | 2012-10-05 | 2016-05-30 | 나노칩스 (주) | Method and analysis system for biosensor with roomtemperature operating singleelectron transistor |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101246306B1 (en) * | 2011-08-16 | 2013-03-21 | 서울대학교산학협력단 | Single electron transistor and fabrication method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040091309A (en) * | 2003-04-21 | 2004-10-28 | 재단법인서울대학교산학협력재단 | Single electron transistor with controllable quantum dot size, an integration of single electron transistor and double-gate MOSFET, and fabrication method thereof, respectively |
KR20050108201A (en) * | 2004-05-12 | 2005-11-16 | 매그나칩 반도체 유한회사 | Method for manufacturing high voltage transistor |
KR20070050572A (en) * | 2005-11-11 | 2007-05-16 | 삼성전자주식회사 | Method for fabricating of thin film transistor substrate |
KR20080056910A (en) * | 2006-12-19 | 2008-06-24 | 충북대학교 산학협력단 | Fabrication method for single- electron tunneling invertor circuit |
-
2008
- 2008-08-05 KR KR1020080076550A patent/KR101017814B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040091309A (en) * | 2003-04-21 | 2004-10-28 | 재단법인서울대학교산학협력재단 | Single electron transistor with controllable quantum dot size, an integration of single electron transistor and double-gate MOSFET, and fabrication method thereof, respectively |
KR20050108201A (en) * | 2004-05-12 | 2005-11-16 | 매그나칩 반도체 유한회사 | Method for manufacturing high voltage transistor |
KR20070050572A (en) * | 2005-11-11 | 2007-05-16 | 삼성전자주식회사 | Method for fabricating of thin film transistor substrate |
KR20080056910A (en) * | 2006-12-19 | 2008-06-24 | 충북대학교 산학협력단 | Fabrication method for single- electron tunneling invertor circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101625705B1 (en) * | 2012-10-05 | 2016-05-30 | 나노칩스 (주) | Method and analysis system for biosensor with roomtemperature operating singleelectron transistor |
Also Published As
Publication number | Publication date |
---|---|
KR20100016902A (en) | 2010-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5587639B2 (en) | Semiconductor structure and method for forming the same (semiconductor nanowire having internal stress) | |
US9153657B2 (en) | Semiconductor devices comprising a fin | |
KR100923193B1 (en) | Nanoscale Multi-junction Quantum Dot Device and Fabrication Method thereof | |
US20060223265A1 (en) | Vertical transistor of semiconductor device and method for forming the same | |
CN104795332B (en) | The forming method of fin formula field effect transistor | |
JP2010245522A (en) | Semiconductor structure and method of manufacturing the same (semiconductor nanowire having mobility optimized orientation) | |
US9214529B2 (en) | Fin Fet device with independent control gate | |
KR20000065395A (en) | Method for forming a single Electron Transistor | |
CN111755512B (en) | Semiconductor device and preparation method thereof | |
JP2010258124A (en) | Semiconductor device, and method of manufacturing the semiconductor device | |
WO2023108785A1 (en) | Semiconductor device and manufacturing method therefor | |
TW200849486A (en) | Memory structure and method of making the same | |
JP4081006B2 (en) | A method for manufacturing a semiconductor device. | |
JP4834304B2 (en) | Manufacturing method of semiconductor device | |
KR101017814B1 (en) | Fabricating Method of Single Electron Transistor Operating at Room Temperature | |
JP2011512668A (en) | Single-electron transistor operating at room temperature and method for manufacturing the same | |
US20050009250A1 (en) | Ultra short channel field effect transistor and method of fabricating the same | |
US7923333B2 (en) | Semiconductor device and method for fabricating the same | |
CN108630752B (en) | Semiconductor structure and forming method thereof | |
KR100949038B1 (en) | Method for Manufacturing a Single-Electron Logic Device operating at Room Temperature | |
KR100944708B1 (en) | Single electron transistor having constriction barrier and fabrication method of the same | |
KR100780620B1 (en) | Semiconductor device with recess gate and method for fabricating the same | |
KR100966009B1 (en) | Single Electron Transistor Operating at Room Temperature and the Fabricating Method thereof | |
KR101536778B1 (en) | Single Electron Transistor Operating at Room Temperature and the Fabricating Method thereof | |
KR100687100B1 (en) | Method for forming a nano wire and method for manufacturing a semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140206 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160202 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180206 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190212 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20200212 Year of fee payment: 10 |