Nothing Special   »   [go: up one dir, main page]

KR101007288B1 - 인쇄회로기판 및 전자제품 - Google Patents

인쇄회로기판 및 전자제품 Download PDF

Info

Publication number
KR101007288B1
KR101007288B1 KR1020090069666A KR20090069666A KR101007288B1 KR 101007288 B1 KR101007288 B1 KR 101007288B1 KR 1020090069666 A KR1020090069666 A KR 1020090069666A KR 20090069666 A KR20090069666 A KR 20090069666A KR 101007288 B1 KR101007288 B1 KR 101007288B1
Authority
KR
South Korea
Prior art keywords
substrate
conductor
shield
disposed
circuit board
Prior art date
Application number
KR1020090069666A
Other languages
English (en)
Inventor
김한
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090069666A priority Critical patent/KR101007288B1/ko
Priority to US12/654,541 priority patent/US8432706B2/en
Priority to JP2009295654A priority patent/JP2011035367A/ja
Priority to DE102009055342A priority patent/DE102009055342B4/de
Priority to CN200910261878XA priority patent/CN101990361A/zh
Priority to TW098146470A priority patent/TWI395542B/zh
Application granted granted Critical
Publication of KR101007288B1 publication Critical patent/KR101007288B1/ko
Priority to JP2012099224A priority patent/JP2012138644A/ja
Priority to US13/856,118 priority patent/US8780584B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0009—Casings with provisions to reduce EMI leakage through the joining parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0052—Shielding other than Faraday cages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

인쇄회로기판 및 전자제품이 개시된다. 전자부품이 실장되는 제1 기판; 및 상기 제1 기판의 상부에 위치하여 상기 제1 기판의 상면의 적어도 일부를 커버하며, 상기 제1 기판에서 상측으로 방사되는 노이즈를 차폐하도록 내부에 EBG 구조물이 삽입되어 있는 제2 기판을 포함하는 인쇄회로기판은, 손쉽게 다양한 주파수를 흡수할 수 있고, 안테나 효과가 없어 적용이 쉬우며, 경제적으로 양산할 수 있는 인쇄회로기판 및 전자제품을 제공할 수 있다.
인쇄회로기판, 노이즈, 차폐, EBG

Description

인쇄회로기판 및 전자제품{Printed circuit board and electro application}
본 발명은 인쇄회로기판 및 전자제품에 관한 것이다.
EMI(Electromagnetic interference) 문제는 전자제품의 동작주파수가 고속화되면서 고질적인 노이즈 문제로 인식되어 왔다. 특히, 최근 들어 전자제품의 동작주파수가 수십 MHz ~ 수 GHz 대로 되면서 이러한 EMI 문제는 더더욱 심각해져서 해결책이 절실히 필요한 상황이다. 특히, 기판에서의 EMI 문제 중에서 기판 에지(edge)에서 발생하는 노이즈의 해결책에 대한 연구가 이루어지지 않아, 기판에서의 노이즈를 전면적으로 차단하는데 한계를 가지고 있다.
EMI 노이즈는 어느 하나의 전자회로, 소자, 부품 등에서 발생한 전자기파(EM wave)가 다른 회로, 소자, 부품 등으로 전달됨으로써 간섭에 의한 노이즈 문제를 발생시키는 원인이 되는 노이즈를 말한다. 이와 같은 EMI 노이즈를 크게 분류하면, 방사 노이즈(radiation noise, 도 1의 110, 130 참조)와 전도 노이즈(conduction noise, 도 1의 120 참조)로 나눌 수 있다.
전자제품의 기판에서 방사되는 EMI 노이즈의 경우에는 일반적으로 실드 캔(shield can, 도 2의 40)으로 기판 상부영역을 차폐하여 해결하거나 EMI 필드 흡수체(도 3의 42)를 부착하여 흡수시키는 것이 보편적인 방식이다. 하지만, 실드캔(40)의 경우, 안테나 효과에 의해 새로운 방사 노이즈(10'가 발생함으로써, 외부로 방사되는 EMI 노이즈를 모두 차폐하는데 어려움이 있고, EMI 필드 흡수체(42)의 경우에는 흡수할 수 있는 주파수 영역에 제한이 있어 효과적인 차폐방법이 절실히 필요한 시점이다.
　　또한,　실드캔(40)의 경우, 부착에 여러 가지 문제가 발생하는 경우가 많으며, 두께에 대한 제한이 있을 뿐 아니라 경량의 전자기기의 무게를 증가시키는 요인이 되기도 한다. EMI 필드 흡수체(42)의 경우, 다양한 주파수에서 EMI 차폐가 가능한 재료를 개발하는 것이 어려우며, 개발 기간이 길고 비용이 증가하는 단점을 가지고 있다.
　　따라서, 손쉽게 다양한 주파수를 흡수할 수 있고, 안테나 효과가 없어 적용이 쉬우며, 경제적으로 양산할 수 있는 해결책이 절실히 요구되고 있다.
본 발명은 손쉽게 다양한 주파수를 흡수할 수 있고, 안테나 효과가 없어 적용이 쉬우며, 경제적으로 양산할 수 있는 인쇄회로기판 및 전자제품을 제공하는 것이다.
본 발명의 일 측면에 따르면, 전자부품이 실장되는 제1 기판; 및 상기 제1 기판의 상부에 위치하여 상기 제1 기판의 상면의 적어도 일부를 커버하며, 상기 제1 기판에서 상측으로 방사되는 노이즈를 차폐하도록 내부에 EBG 구조물이 삽입되어 있는 제2 기판을 포함하는 인쇄회로기판이 제공된다.
상기 제2 기판은 접착제를 통하여 상기 제1 기판의 상면에 부착될 수도 있고, 상기 제1 기판의 상면의 적어도 일부를 커버하는 실드캔에 결합될 수도 있다. 이 때, 상기 실드캔은 상기 제1 기판에 마련된 그라운드와 접지되고, 상기 제2 기판의 EBG 구조물은 상기 실드캔과 접지될 수도 있다. 또한, 상기 실드캔에는 개방홀이 형성되고, 상기 제2 기판은 상기 개방홀을 커버하도록 상기 실드캔의 일부에만 결합될 수도 있다. 이 때, 상기 개방홀은 상기 전자부품의 상면에 형성될 수 있다.
상기 전자부품은 상기 제1 기판의 표면에 실장되고, 상기 제2 기판은 상기 전자부품의 위치에 상응하는 영역이 개방되어, 상기 제1 기판의 상면에 적층될 수도 있다.
상기 제2 기판은, 서로 상이한 평면 상에 배치되는 제1 및 제2 도전체; 상기 제2 도전체와 상이한 평면 상에 배치되는 제3 도전체; 상기 제2 도전체가 배치된 평면을 경유하여 상기 제1 도전체와 상기 제3 도전체를 연결하되, 상기 제2 도전체와는 전기적으로 분리되는 스티칭 비아부를 포함할 수도 있고,
상기 제2 기판은, 서로 동일한 평면 상에 이격되어 배치되는 한 쌍의 제4 도 전체; 상기 제4 도전체와 상이한 평면 상에 배치되는 제5 도전체; 상기 제4 도전체와 상기 제5 도전체 사이의 평면에 배치되는 제6 도전체; 및 상기 제5 도전체를 경유하여 상기 한 쌍의 제4 도전체를 서로 연결하되, 상기 제6 도전체와는 전기적으로 분리되는 스티칭 비아부를 포함할 수도 있다.
또한, 상기 제2 기판은 상기 제1 기판의 형상에 상응하여 절곡된 형상을 가질 수도 있다.
본 발명의 다른 측면에 따르면, 케이스와, 상기 케이스의 내부에 마련되는 제1 기판을 포함하는 전자제품으로서, 상기 제1 기판과 대향하는 상기 케이스의 내측에는 상기 제1 기판에서 방사되는 노이즈를 차폐하도록, 내부에 EBG 구조물이 삽입되어 있는 제2 기판이 결합되는 것을 특징으로 하는 전자제품이 제공된다.
상기 제2 기판은, 서로 상이한 평면 상에 배치되는 제1 및 제2 도전체; 상기 제2 도전체와 상이한 평면 상에 배치되는 제3 도전체; 상기 제2 도전체가 배치된 평면을 경유하여 상기 제1 도전체와 상기 제3 도전체를 연결하되, 상기 제2 도전체와는 전기적으로 분리되는 스티칭 비아부를 포함할 수도 있고,
상기 제2 기판은, 서로 동일한 평면 상에 이격되어 배치되는 한 쌍의 제4 도전체; 상기 제4 도전체와 상이한 평면 상에 배치되는 제5 도전체; 상기 제4 도전체와 상기 제5 도전체 사이의 평면에 배치되는 제6 도전체; 및 상기 제5 도전체를 경유하여 상기 한 쌍의 제4 도전체를 서로 연결하되, 상기 제6 도전체와는 전기적으로 분리되는 스티칭 비아부를 포함할 수도 있다.
상기 제2 기판은 상기 제1 기판의 형상에 상응하여 절곡된 형상을 가질 수도 있다.
본 발명의 바람직한 실시예에 따르면, 손쉽게 다양한 주파수를 흡수할 수 있고, 안테나 효과가 없어 적용이 쉬우며, 경제적으로 양산할 수 있는 인쇄회로기판 및 전자제품을 제공할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 전자제품의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 실시예에 따른 인쇄회로기판은, 전자부품(110)가 실장되는 기판의 상면을, 내부에 EBG 구조물이 삽입된 또 다른 기판으로 커버함으로써, 기판에 실장된 전자부품(110) 또는 이를 구동하는 구동회로 등에서 방사되는 EMI 노이즈를 차폐할 수 있는 구조를 제시한다. 이를 위해 본 실시예에 따른 인쇄회로기판은, 전자부품(110)이 실장되는 제1 기판(100); 및 상기 제1 기판(100)의 상면의 적어도 일부를 커버하며, 상기 제1 기판(100)에서 상측으로 방사되는 노이즈를 차폐하도록 내부에 EBG 구조물(도 10 내지 도 14의 280a, 280b, 280c, 280d 참조)이 삽입되어 있는 제2 기판(200)을 포함한다.
제2 기판(200)은 전자부품(110) 등이 실장된 제1 기판(100)과는 별도의 기판으로서, 내부에 EBG 구조물(280a, 280b, 280c, 280d)이 삽입되어 노이즈를 차폐한다. 여기서 EBG 구조물은 기판 내에 마련되는 금속층, 비아, 패턴 등으로 이루어진다.
이와 같이 본 실시예에 따른 인쇄회로기판은, 제1 기판(100)에서 상측으로 방사되는 노이즈를 차폐하기 위하여, 고가의 흡수체(도 3의 42)를 이용하지 않고, 단지 제2 기판(200)을 추가함으로써, 흡수체를 사용하는 경우에 비해 월등히 낮은 비용으로 동등 또는 그 이상의 노이즈 차폐 효과를 발휘할 수 있다. 또한, 단지 실드캔(도 2의 40)만을 이용하던 종래기술과 대비하여서는, 안테나 효과가 발생하지 않아 월등히 향상된 노이즈 차폐효과를 발휘할 수 있다.
제2 기판(200)에 삽입되는 EBG 구조물의 다양한 실시예들에 대해서는 추후에 별도로 정리하여 설명하도록 한다.
제2 기판(200)은 접착제(290)를 통하여 제1 기판(100)의 상면에 부착될 수 있다. 보다 구체적으로, 제1 기판(100)의 표면에 전자부품(110)가 실장된 경우에 는, 도 4에 도시된 바와 같이, 제2 기판(200)이 접착제(290)를 통하여 전자부품(110)의 상면에 부착될 수도 있다. 접착제(290)가 도포되지 않는 반대 면에는 EBG 구조물을 구성하는 각종 패턴 등이 보호될 수 있도록 솔더레지스트(270)가 형성될 수 있다.
한편, 도 5에 도시된 바와 같이, 제1 기판(100)의 상면이 실드캔(300)에 의해 커버되는 경우에는, 제2 기판(200)이 실드캔(300)에 결합되어 제1 기판(100)의 상면을 커버할 수도 있다.
한편, 실드캔(300)이 솔더(미도시) 등을 통하여 제1 기판(100)의 그라운드(미도시)와 접지된 경우, 제2 기판(200)의 EBG 구조물을 실드캔(300)과 접지시켜, 결과적으로 EBG 구조물이 제1 기판(100)의 그라운드(미도시)와 접지되도록 할 수도 있다. 이러한 구조를 통하여 그라운드를 보다 넓게 확보할 수 있어 노이즈 차폐 효과를 보다 더 향상시킬 수 있게 된다.
이를 위해, 도 6에 도시된 바와 같이, 제2 기판(200)의 EBG 구조물의 일부 즉, 금속층(또는 패턴)을 실드캔(300)에 접하도록 배치한 뒤, 접착 테이프(205) 등과 같은 고정수단을 이용하여 제2 기판(200)을 실드캔(300)에 고정하는 방법을 이용할 수 있다. 도 6에는 접착 테이프(205)가 제2 기판(200)의 상면 전체를 커버하는 모습이 도시되어 있으나, 설계 상의 필요 등에 따라 일부에만 적용될 수도 있음은 물론이다.
제2 기판(200)은 실드캔(300)의 하면 또는 상면 전체에 결합될 수도 있으나, 특정 부분에만 선택적으로 결합될 수도 있다. 이 경우, 도 6에 도시된 바와 같이, 실드캔(300)에 개방홀(310)을 형성하고 제2 기판(200)이 개방홀(310)을 커버하도록 결합할 수도 있다. 이와 같이 특정 부분에만 제2 기판(200)을 선택적으로 배치함으로써, 사용자가 원하는 부분에 대해서만 선택적으로 노이즈를 차폐할 수 있으며, 제2 기판(200)의 과도한 사용을 방지할 수 있어 비용절감의 효과를 기대할 수 있다.
보통 전자부품의 상측으로 노이즈가 주로 방사되는 점을 고려할 때, 전자부품의 상측에 대응되는 실드캔의 일부분에 개방홀을 형성할 수 있으나, 반드시 이에 한정되는 것은 아니며, 설계 상의 필요 등에 따라 개방홀의 형성 위치, 개수, 형상 등을 다양하게 변경할 수 있음은 물론이다.
한편, 제1 기판(100)에 실장된 전자부품(110)의 상면에서 방사되는 노이즈보다 전자부품(110) 주위의 구동회로 등에서 방사되는 노이즈가 문제되는 경우에는, 제2 기판(200)이 전자부품(110)의 위치에 상응하는 영역이 개방되는 형상을 가지고, 제1 기판(100)의 상면에 적층될 수도 있다. 이 경우, 도 7에 도시된 바와 같이, 전자부품(110)의 사이 사이에 제2 기판(200)이 배치되는 결과를 가져오게 되며, 인쇄회로기판의 두께가 전체적으로 필요 이상으로 증가되는 것을 방지할 수 있게 된다.
한편, 제1 기판(100)이 사각형 이외의 형상을 갖는 경우, 제2 기판(200) 역시 이에 상응하여 그 외곽이 절곡된 형상을 가질 수 있다. 즉, 도 8에 도시된 바와 같이, 제2 기판(200)의 일부는, 제1 기판(100)의 외곽 형상에 따라 반원 형태를 가질 수도 있으며, 경우에 따라 삼각형 등의 형상을 가질 수 있다.
전술한 실시예에 따른 인쇄회로기판은 휴대폰, 기타 모바일 기기 등 다양한 전자제품에 적용될 수 있는데, 이 경우, 전술한 제2 기판(200)이 도 9에 도시된 바와 같이, 전자제품(1000)의 케이스(400) 내측에 결합될 수도 있다. 이러한 경우, 별도의 실드캔 등을 추가적으로 구비할 필요 없이 EBG 구조물이 삽입된 제2 기판(200)을 전자제품의 케이스(400)에 간단하게 위치시킬 수 있는 장점이 있다.
이하에서는 전술한 제2 기판(200)에 삽입되는 EBG 구조물의 다양한 실시예에 대해 설명하도록 한다.
먼저, 스티칭 비아 타입의 EBG가 도 10에 도시되어 있다. 본 실시예에 따른 밴드갭 구조물(280a)은 서로 상이한 평면 상에 배치되는 제1 도전체(230a-1)와 제2 도전체(210a); 제2 도전체(210a)와 상이한 평면 상에 배치되는 제3 도전체(230a-2); 제2 도전체(210a)가 배치된 평면을 경유하여 제1 도전체(230a-1)와 제3 도전체(230a-2)를 연결하되, 제2 도전체(210a)와는 전기적으로 분리되는 스티칭 비아부(240a)를 포함한다.
도 10을 통해 도시된 구조물이 특정 주파수 대역의 신호를 차폐하는 전자기 밴드갭 구조물로서 기능할 수 있는 원리는 다음과 같다. 제2 도전체(210a)와 제1 및 제3 도전체(230a-1, 230a-2) 사이에는 유전층(220a)이 개재되며, 이에 의해 제2 도전체(210a)와 제1 및 제3 도전체(230a-1, 230a-2) 간 그리고 이웃하는 제1 도전체(230a-1)와 제3 도전체(230a-2) 간에 형성되는 캐패시턴스(capacitance) 성분이 존재한다. 또한, 스티칭 비아부(240a)에 의하여 이웃하는 2개의 도전체(230a-1, 230a-2) 간에는 제1 비아(241a) -> 연결 패턴(243a) -> 제2 비아(242a)를 경유하는 인덕턴스(inductance) 성분도 존재하게 된다. 이때, 캐패시턴스 성분은 제2 도전체(210a)와 제1 및 제3 도전체(230a-1, 230a-2) 간, 및 이웃하는 2개의 도전체(230a-1, 230a-2) 간의 이격 간격, 유전층(220a)을 구성하는 유전 물질의 유전율, 도전체의 크기, 형상, 면적 등과 같은 팩터에 의해 그 값이 변화된다. 인덕턴스 성분 또한 제1 비아(241a), 제2 비아(242a) 그리고 연결 패턴(243a)의 형상, 길이, 두께, 폭, 단면적 등과 같은 팩터에 의해 그 값이 변화된다. 따라서, 상술한 다양한 팩터들을 적절히 조정, 설계하게 되면, 도 11에 도시된 구조물을 목적 주파수 대역의 특정 신호 또는 특정 노이즈의 제거 또는 차폐를 위한 전자기 밴드갭 구조(electro bandgap structure)(일종의 대역 저지 필터로서 기능함)로서 활용할 수 있다. 이는 도 12의 등가회로도를 통해 쉽게 이해할 수 있을 것이다.
도 11의 등가회로도를 도 10의 전자기 밴드갭 구조물과 비교하여 설명하면, 인덕턴스 성분인 L1은 제1 비아(241a)에 해당되고, 인덕턴스 성분인 L2는 제2 비아(242a)에 해당되며, 인덕턴스 성분인 L3는 연결 패턴(243a)에 해당된다. C1은 제1 및 제3 도전체(230a-1, 230a-2)와 그 상부에 위치할 다른 임의의 유전층 및 제2 도전체(210a)에 의한 캐패시턴스 성분이고, C2 및 C3는 연결 패턴(243a)을 기준으로 그와 동일 평면에 위치한 제2 도전체(210a)과 그 하부에 위치할 다른 임의의 유전층 및 제2 도전체(210a)에 의한 캐패시턴스 성분이다.
위와 같은 등가회로도에 따라 도 10의 전자기 밴드갭 구조물(280a)은 특정 주파수 대역의 신호를 차폐하는 대역 저지 필터(band stop filter)로서의 기능을 수행하게 된다. 즉, 도 11의 등가회로도를 통해 확인할 수 있는 바와 같이, 저주파수 대역의 신호(도 11의 참조부호 (x) 참조) 및 고주파수 대역의 신호(도 11의 참조부호 (y) 참조)는 전자기 밴드갭 구조물을 통과하고, 그 중간의 특정 주파수 대역의 신호(도 11의 참조부호 (z1), (z2), (z3) 참조)는 전자기 밴드갭 구조물에 의해 차폐된다
도 12에는 또 다른 실시예의 EBG 구조물(280b)의 구조가 도시되어 있다. 본 실시예에 따른 EBG 구조물은, 도 12에 도시된 바와 같이, 서로 동일한 평면 상에 이격되어 배치되는 한 쌍의 제4 도전체(210b); 제4 도전체(210b)와 상이한 평면 상에 배치되는 제5 도전체(230b); 제4 도전체(210b)와 제5 도전체(230b) 사이의 평면에 배치되는 제6 도전체(220b); 및 제5 도전체(230b)를 경유하여 한 쌍의 제4 도전체(210b)를 서로 연결하되, 제6 도전체(220b)와는 전기적으로 분리되는 스티칭 비아부(240b)를 포함한다.
도 12에 도시된 EBG 구조의 경우는 도 10에 도시된 EBG 구조(280a)의 변형 예로서, 제4 도전체(210b)와 제6 도전체(220b) 사이뿐만 아니라, 제5 도전체(230b)와 제6 도전체(220b) 사이에도 캐패시턴스 성분이 추가로 존재하게 되고, 제4 도전체(210b)와 제5 도전체(230b)를 연결하는 비아(240b)의 길이를 보다 길게 확보할 수 있어, 인덕턴스 성분의 값을 충분히 확보할 수 있게 된다. 이로 인해 특정 주파수 대역의 신호 전달을 차폐 효율을 향상시킬 수 있게 된다.
다른 실시예로, 머쉬룸 형태의 EBG(Mushroom type EBG, 280c)가 도 13에 도시되어 있다. 머쉬룸 EBG(280c)는 예를 들어 전원층(power layer)과 접지층(ground layer)으로 기능할 두 개의 금속층(210c, 220c) 사이에 버섯 모양을 갖는 EBG 셀(EBG cell, 도 9의 참조번호 230c 참조) 복수 개를 삽입한 구조를 갖는다. 도 9는 도면 도시의 편의를 위해 총 4개의 EBG 셀만(230c)을 도시하고 있다.
도 13을 참조하면, 머쉬룸 EBG(280c)는 각각 접지층 및 전원층 중 어느 하나 및 다른 하나의 층으로서 기능하는 제1 금속층(210c)과 제2 금속층(220c) 사이에 금속판(231c)을 더 형성하고, 제1 금속층(210c)과 금속판(231c) 간을 비아(232c)로 연결한 버섯형 구조물(230c)을 반복하여 배치시킨 형태를 갖는다. 이때, 제1 금속층(210c)과 금속판(231c)의 사이에는 제1 유전층(215c)이, 금속판(231c)과 제2 금속층(220c)의 사이에는 제2 유전층(225c)이 개재된다.
이와 같은 머쉬룸 EBG(280c)는 제2 금속층(220c)과 제2 유전층(225c) 그리고 금속판(231c)에 의해 형성되는 캐패시턴스 성분과, 제1 유전층(215c)을 관통하여 제1 금속층(210c)과 금속판(231c) 간을 연결하는 비아(232c)에 의해 형성되는 인덕턴스 성분이 제1 금속층(210c)과 제2 금속층(220c) 사이에서 L-C 직렬 연결된 상태를 가짐으로써 일종의 대역 저지 필터(band stop filter)로서의 기능을 수행하게 된다.
또 다른 실시예로 코플래너 EBG(coplanar EBG)가 도 14에 도시되어 있다. 코플래너 EBG(coplanar EBG)는 전원층 또는 접지층으로서 기능할 어느 하나의 금속층 전체를 통해 특정 패턴의 EBG 셀(도 14의 참조번호 220d 참조) 복수 개를 반복적으로 배치시킨 구조를 가지고 있다. 도 14 또한 도면 도시의 편의를 위해 총 4개의 EBG 셀(220d)만을 도시하고 있다.
도 14를 참조하면, 코플래너 EBG(280d)는 임의의 일 금속층(210d)과 다른 평면에 위치하는 복수개의 금속판(221d)이 특정의 일부분(도 14에서는 각 금속판의 모서리 끝단)를 통해 금속 브랜치(metal branch, 222d)에 의해 상호간 브리지(bridge) 연결되는 형태를 가지고 있다.
이때, 넓은 면적을 갖는 금속판들(221d)이 저임피던스 영역을 구성하고, 좁은 면적을 갖는 금속 브랜치들(222d)이 고임피던스 영역을 구성하게 된다. 따라서, 코플래너 EBG(280d)는 저임피던스 영역과 고임피던스 영역이 반복적으로 교번 형성되는 구조를 통해, 특정 주파수 대역의 노이즈를 차폐시킬 수 있는 대역 저지 필터로서의 기능을 수행하게 된다.
이와 같은 코플래너 EBG 구조(280d)는 2층 만으로도 전자기 밴드갭 구조를 구성할 수 있다는 장점이 있다.
이상에서는 제2 기판(200)에 삽입되는 EBG 구조물로 4가지(280a, 280b, 280c, 280d)를 예로 들어 설명하였으나, 이 밖의 다양한 변형 구조의 EBG 구조물 역시 제2 기판(200)에 삽입될 수 있음은 물론이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1 내지 도 3은 종래기술에 따른 인쇄회로기판을 나타내는 단면도.
도 4 내지 도 7은 본 발명의 여러 실시예들에 따른 인쇄회로기판을 나타내는 단면도.
도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제2 기판을 나타내는 평면도.
도 9는 본 발명의 일 실시예에 따른 전자제품을 나타내는 단면도.
도 10 내지 도 14는 본 발명의 여러 실시예에 따른 인쇄회로기판에 삽입되는 EBG 구조물들을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
100: 제1 기판
200: 제2 기판
280a, 280b, 280c, 280d: EBG 구조물

Claims (14)

  1. 전자부품이 실장되는 제1 기판; 및
    상기 제1 기판의 상부에 위치하여 상기 제1 기판의 상면의 적어도 일부를 커버하며, 상기 제1 기판에서 상측으로 방사되는 노이즈를 차폐하도록 내부에 EBG 구조물이 삽입되어 있는 제2 기판을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제2 기판은 접착제를 통하여 상기 제1 기판의 상면에 부착되는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 제1 기판의 상면의 적어도 일부를 커버하는 실드캔을 더 포함하며,
    상기 제2 기판은 상기 실드캔에 결합되는 것을 특징으로 하는 인쇄회로기판.
  4. 제3항에 있어서,
    상기 실드캔은 상기 제1 기판에 마련된 그라운드와 접지되고,
    상기 제2 기판의 EBG 구조물은 상기 실드캔과 접지되는 것을 특징으로 하는 인쇄회로기판.
  5. 제3항에 있어서,
    상기 실드캔에는 개방홀이 형성되고,
    상기 제2 기판은 상기 개방홀을 커버하도록 상기 실드캔의 일부에만 결합되는 것을 특징으로 하는 인쇄회로기판.
  6. 제5항에 있어서,
    상기 개방홀은 상기 전자부품의 상면에 형성되는 것을 특징으로 하는 인쇄회로기판.
  7. 제1항에 있어서,
    상기 전자부품은 상기 제1 기판의 표면에 실장되고,
    상기 제2 기판은 상기 전자부품의 위치에 상응하는 영역이 개방되어, 상기 제1 기판의 상면에 적층되는 것을 특징으로 하는 인쇄회로기판.
  8. 제1항에 있어서,
    상기 제2 기판은,
    서로 상이한 평면 상에 배치되는 제1 및 제2 도전체;
    상기 제2 도전체와 상이한 평면 상에 배치되는 제3 도전체;
    상기 제2 도전체가 배치된 평면을 경유하여 상기 제1 도전체와 상기 제3 도전체를 연결하되, 상기 제2 도전체와는 전기적으로 분리되는 스티칭 비아부를 포함하는 것을 특징으로 하는 인쇄회로기판.
  9. 제1항에 있어서,
    상기 제2 기판은,
    서로 동일한 평면 상에 이격되어 배치되는 한 쌍의 제4 도전체;
    상기 제4 도전체와 상이한 평면 상에 배치되는 제5 도전체;
    상기 제4 도전체와 상기 제5 도전체 사이의 평면에 배치되는 제6 도전체; 및
    상기 제5 도전체를 경유하여 상기 한 쌍의 제4 도전체를 서로 연결하되, 상기 제6 도전체와는 전기적으로 분리되는 스티칭 비아부를 포함하는 것을 특징으로 하는 인쇄회로기판.
  10. 제1항에 있어서,
    상기 제2 기판은 상기 제1 기판의 형상에 상응하여 절곡된 형상을 갖는 것을 특징으로 하는 인쇄회로기판.
  11. 케이스와, 상기 케이스의 내부에 마련되는 제1 기판을 포함하는 전자제품으로서,
    상기 제1 기판과 대향하는 상기 케이스의 내측에는 상기 제1 기판에서 방사되는 노이즈를 차폐하도록, 내부에 EBG 구조물이 삽입되어 있는 제2 기판이 결합되는 것을 특징으로 하는 전자제품.
  12. 제11항에 있어서,
    상기 제2 기판은,
    서로 상이한 평면 상에 배치되는 제1 및 제2 도전체;
    상기 제2 도전체와 상이한 평면 상에 배치되는 제3 도전체;
    상기 제2 도전체가 배치된 평면을 경유하여 상기 제1 도전체와 상기 제3 도전체를 연결하되, 상기 제2 도전체와는 전기적으로 분리되는 스티칭 비아부를 포함하는 것을 특징으로 하는 전자제품.
  13. 제11항에 있어서,
    상기 제2 기판은,
    서로 동일한 평면 상에 이격되어 배치되는 한 쌍의 제4 도전체;
    상기 제4 도전체와 상이한 평면 상에 배치되는 제5 도전체;
    상기 제4 도전체와 상기 제5 도전체 사이의 평면에 배치되는 제6 도전체; 및
    상기 제5 도전체를 경유하여 상기 한 쌍의 제4 도전체를 서로 연결하되, 상기 제6 도전체와는 전기적으로 분리되는 스티칭 비아부를 포함하는 것을 특징으로 하는 전자제품.
  14. 제11항에 있어서,
    상기 제2 기판은 상기 제1 기판의 형상에 상응하여 절곡된 형상을 갖는 것을 특징으로 하는 전자제품.
KR1020090069666A 2009-07-29 2009-07-29 인쇄회로기판 및 전자제품 KR101007288B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020090069666A KR101007288B1 (ko) 2009-07-29 2009-07-29 인쇄회로기판 및 전자제품
US12/654,541 US8432706B2 (en) 2009-07-29 2009-12-22 Printed circuit board and electro application
JP2009295654A JP2011035367A (ja) 2009-07-29 2009-12-25 印刷回路基板及び電子製品
DE102009055342A DE102009055342B4 (de) 2009-07-29 2009-12-28 Leiterplatte
CN200910261878XA CN101990361A (zh) 2009-07-29 2009-12-31 印刷电路板及电子应用
TW098146470A TWI395542B (zh) 2009-07-29 2009-12-31 印刷電路板與電子應用
JP2012099224A JP2012138644A (ja) 2009-07-29 2012-04-24 印刷回路基板及び電子製品
US13/856,118 US8780584B2 (en) 2009-07-29 2013-04-03 Printed circuit board and electro application

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090069666A KR101007288B1 (ko) 2009-07-29 2009-07-29 인쇄회로기판 및 전자제품

Publications (1)

Publication Number Publication Date
KR101007288B1 true KR101007288B1 (ko) 2011-01-13

Family

ID=43448387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090069666A KR101007288B1 (ko) 2009-07-29 2009-07-29 인쇄회로기판 및 전자제품

Country Status (6)

Country Link
US (2) US8432706B2 (ko)
JP (2) JP2011035367A (ko)
KR (1) KR101007288B1 (ko)
CN (1) CN101990361A (ko)
DE (1) DE102009055342B4 (ko)
TW (1) TWI395542B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444540A (zh) * 2018-05-04 2019-11-12 三星电子株式会社 扇出型半导体封装件
US11324112B2 (en) 2018-01-26 2022-05-03 Samsung Electronics Co., Ltd Antenna device and electronic device comprising antenna device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921711B2 (en) * 2010-09-30 2014-12-30 Nec Corporation Wiring substrate and electronic device
CN102856304B (zh) * 2011-06-27 2015-06-24 成都锐华光电技术有限责任公司 一种半导体芯片封装结构
JP5751079B2 (ja) * 2011-08-05 2015-07-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5670392B2 (ja) 2012-07-27 2015-02-18 株式会社東芝 回路基板
US9312607B2 (en) * 2013-02-12 2016-04-12 Raytheon Company Load spreading interposer
KR20140103789A (ko) * 2013-02-19 2014-08-27 엘지전자 주식회사 이동 단말기
CN105431979B (zh) 2013-03-15 2018-10-19 伟创力有限责任公司 用于吸收电磁干扰(emi)的粉末涂覆方法和装置
JP2015023194A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
JP6336307B2 (ja) 2014-03-18 2018-06-06 キヤノン株式会社 電子回路
US10403973B2 (en) * 2014-04-22 2019-09-03 Intel Corporation EBG designs for mitigating radio frequency interference
TWI565400B (zh) * 2014-07-01 2017-01-01 華碩電腦股份有限公司 電磁帶隙結構與具有電磁帶隙結構的電子裝置
US10321553B2 (en) * 2014-08-04 2019-06-11 Cisco Technology, Inc. Shield to improve electromagnetic interference (EMI) suppression capability
JP6273182B2 (ja) 2014-08-25 2018-01-31 株式会社東芝 電子機器
JP5937190B2 (ja) * 2014-12-12 2016-06-22 株式会社東芝 回路基板
JP6394482B2 (ja) * 2015-04-28 2018-09-26 京セラドキュメントソリューションズ株式会社 電子機器
CN107926137B (zh) * 2015-07-02 2020-01-31 莱尔德电子材料(深圳)有限公司 Emi屏蔽件及其相关方法、电子电路、电子装置
US9999121B2 (en) 2016-04-25 2018-06-12 Laird Technologies, Inc. Board level shields with virtual grounding capability
JP6611065B2 (ja) * 2016-07-27 2019-11-27 国立大学法人 岡山大学 印刷配線板
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
WO2018186065A1 (ja) * 2017-04-03 2018-10-11 株式会社村田製作所 高周波モジュール
KR20190006359A (ko) * 2017-07-10 2019-01-18 엘지전자 주식회사 전자장치
JP6921705B2 (ja) * 2017-10-13 2021-08-18 株式会社東芝 電子機器
US20190297758A1 (en) * 2018-03-23 2019-09-26 Intel IP Corporation Electromagnetic shielding cap, an electrical system and a method for forming an electromagnetic shielding cap
US11201119B2 (en) * 2018-06-06 2021-12-14 At&S Austria Technologie & Systemtechnik Aktiengesellschaft RF functionality and electromagnetic radiation shielding in a component carrier
KR102551803B1 (ko) * 2018-10-19 2023-07-06 삼성전자주식회사 배선을 따라 유전체가 채워질 수 있는 이격 공간을 갖도록 배치된 도전성 부재를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152780A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 電磁波遮蔽用シールド
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH11135977A (ja) 1997-10-28 1999-05-21 Sony Corp 電子回路

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2004022587A (ja) * 2002-06-12 2004-01-22 Denso Corp 筐体
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7030463B1 (en) * 2003-10-01 2006-04-18 University Of Dayton Tuneable electromagnetic bandgap structures based on high resistivity silicon substrates
US20050224912A1 (en) * 2004-03-17 2005-10-13 Rogers Shawn D Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7102581B1 (en) * 2004-07-01 2006-09-05 Rockwell Collins, Inc. Multiband waveguide reflector antenna feed
US7136029B2 (en) * 2004-08-27 2006-11-14 Freescale Semiconductor, Inc. Frequency selective high impedance surface
US7215301B2 (en) * 2004-09-08 2007-05-08 Georgia Tech Research Corporation Electromagnetic bandgap structure for isolation in mixed-signal systems
US7253788B2 (en) * 2004-09-08 2007-08-07 Georgia Tech Research Corp. Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation
CN101390253B (zh) * 2004-10-01 2013-02-27 L.皮尔·德罗什蒙 陶瓷天线模块及其制造方法
JP4676238B2 (ja) * 2005-04-18 2011-04-27 株式会社日立製作所 バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム
TWI296493B (en) 2005-05-19 2008-05-01 Univ Nat Sun Yat Sen Embedded power plane for suppressing noise and multi-layer structure using the same
US7209082B2 (en) * 2005-06-30 2007-04-24 Intel Corporation Method and apparatus for a dual band gap wideband interference suppression
US7408512B1 (en) * 2005-10-05 2008-08-05 Sandie Corporation Antenna with distributed strip and integrated electronic components
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
JP4325630B2 (ja) * 2006-03-14 2009-09-02 ソニー株式会社 ３次元集積化装置
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
KR100723531B1 (ko) * 2006-06-13 2007-05-30 삼성전자주식회사 반도체 패키지 기판
TWI312592B (en) * 2006-06-30 2009-07-21 Ind Tech Res Inst Antenna structure with antenna radome and method for rising gain thereof
TW200808136A (en) 2006-07-26 2008-02-01 Inventec Corp A layout design for a multilayer printed circuit board
US8060457B2 (en) * 2006-09-13 2011-11-15 Georgia Tech Research Corporation Systems and methods for electromagnetic band gap structure synthesis
US20080072204A1 (en) * 2006-09-19 2008-03-20 Inventec Corporation Layout design of multilayer printed circuit board
US20080068818A1 (en) * 2006-09-19 2008-03-20 Jinwoo Choi Method and apparatus for providing ultra-wide band noise isolation in printed circuit boards
KR101265245B1 (ko) * 2006-11-01 2013-05-16 에이전시 포 사이언스, 테크놀로지 앤드 리서치 이중적층형 ｅｂｇ 구조체
WO2008062562A1 (fr) * 2006-11-22 2008-05-29 Nec Tokin Corporation Structure de bande interdite électromagnétique, étiquette d'identification par radiofréquence, filtre antiparasite, feuille d'absorption de bruit et tableau de connexions à fonction d'absorption de bruit
US8081138B2 (en) * 2006-12-01 2011-12-20 Industrial Technology Research Institute Antenna structure with antenna radome and method for rising gain thereof
US20080158840A1 (en) * 2006-12-27 2008-07-03 Inventec Corporation DC power plane structure
US7839654B2 (en) * 2007-02-28 2010-11-23 International Business Machines Corporation Method for ultimate noise isolation in high-speed digital systems on packages and printed circuit boards (PCBS)
KR100851076B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100838244B1 (ko) * 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
DE102008041072B4 (de) 2007-08-07 2013-04-18 Samsung Electro - Mechanics Co., Ltd. Elektromagnetische Bandabstandsstruktur und Schaltungsplatine
US8310840B2 (en) * 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8169790B2 (en) * 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100920824B1 (ko) * 2007-09-14 2009-10-08 삼성전기주식회사 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법
KR100913363B1 (ko) * 2007-09-18 2009-08-20 삼성전기주식회사 멀티 비아를 포함하는 전자기 밴드갭 구조물 및인쇄회로기판
US8159832B2 (en) * 2007-09-21 2012-04-17 Nokia Corporation Electromagnetic band gap structures and method for making same
KR100879375B1 (ko) * 2007-09-28 2009-01-20 삼성전기주식회사 캐비티 캐패시터가 내장된 인쇄회로기판
KR100914440B1 (ko) * 2007-09-28 2009-08-28 삼성전기주식회사 단차가 형성된 전도층을 갖는 인쇄회로기판
KR100867150B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
TWI375499B (en) * 2007-11-27 2012-10-21 Asustek Comp Inc Improvement method for ebg structures and multi-layer board applying the same
JP2009135154A (ja) * 2007-11-28 2009-06-18 Sony Corp 電磁波遮蔽具
KR100998720B1 (ko) 2007-12-07 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
DE102008045055A1 (de) * 2007-12-07 2009-06-10 Samsung Electro-Mechanics Co., Ltd., Suwon Elektromagnetische Bandgap-Struktur und Leiterplatte
JP5550100B2 (ja) * 2007-12-26 2014-07-16 日本電気株式会社 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
KR20090079428A (ko) * 2008-01-17 2009-07-22 삼성전자주식회사 파워 플레인 및 접지 플레인 노이즈를 감소시키는 구조를갖는 기판 및 이를 포함하는 전자 시스템
US8164006B2 (en) * 2008-03-19 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8022861B2 (en) * 2008-04-04 2011-09-20 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for mm-wave imager and radar
US7733265B2 (en) * 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same
US7830301B2 (en) * 2008-04-04 2010-11-09 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for automotive radars
KR101086856B1 (ko) * 2008-04-16 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치
JPWO2009131140A1 (ja) * 2008-04-22 2011-08-18 日本電気株式会社 電磁バンドギャップ構造及びその製造方法、フィルタ素子、フィルタ素子内蔵プリント基板
US8013258B2 (en) * 2008-06-11 2011-09-06 Mediatek Inc. Shielding device
JP5380919B2 (ja) * 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
KR100956689B1 (ko) * 2008-06-27 2010-05-10 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US20100060527A1 (en) * 2008-09-10 2010-03-11 International Business Machines Corporation Electromagnetic band gap tuning using undulating branches
US8288660B2 (en) * 2008-10-03 2012-10-16 International Business Machines Corporation Preserving stopband characteristics of electromagnetic bandgap structures in circuit boards
KR100999550B1 (ko) * 2008-10-08 2010-12-08 삼성전기주식회사 전자기 밴드갭 구조물
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
KR100999518B1 (ko) * 2008-11-26 2010-12-08 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101018785B1 (ko) * 2008-11-28 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101046716B1 (ko) * 2008-11-28 2011-07-06 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
US8467737B2 (en) * 2008-12-31 2013-06-18 Intel Corporation Integrated array transmit/receive module
JP5326649B2 (ja) * 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021552B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR20110134200A (ko) * 2010-06-08 2011-12-14 삼성전기주식회사 전자기 밴드갭 구조물을 포함하는 ｅｍｉ 노이즈 차폐 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152780A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 電磁波遮蔽用シールド
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH11135977A (ja) 1997-10-28 1999-05-21 Sony Corp 電子回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11324112B2 (en) 2018-01-26 2022-05-03 Samsung Electronics Co., Ltd Antenna device and electronic device comprising antenna device
CN110444540A (zh) * 2018-05-04 2019-11-12 三星电子株式会社 扇出型半导体封装件
CN110444540B (zh) * 2018-05-04 2023-06-30 三星电子株式会社 扇出型半导体封装件

Also Published As

Publication number Publication date
US20110026234A1 (en) 2011-02-03
DE102009055342B4 (de) 2013-11-21
US8780584B2 (en) 2014-07-15
US20130229779A1 (en) 2013-09-05
JP2011035367A (ja) 2011-02-17
TW201105229A (en) 2011-02-01
US8432706B2 (en) 2013-04-30
JP2012138644A (ja) 2012-07-19
CN101990361A (zh) 2011-03-23
DE102009055342A1 (de) 2011-02-17
TWI395542B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
KR101007288B1 (ko) 인쇄회로기판 및 전자제품
TWI388246B (zh) 電磁帶隙結構和印刷電路板
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
TWI454189B (zh) 使用電磁能帶隙結構之電磁干擾雜訊降低電路板
US8699234B2 (en) EMI noise shield board including electromagnetic bandgap structure
KR101038236B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP6391885B1 (ja) 回路基板
KR101023541B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101021548B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101018796B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101018807B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101018785B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101092590B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR100999518B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101021551B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR20120044789A (ko) 인쇄회로기판 및 전자제품
KR101021552B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
KR100999526B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
CN101247702B (zh) 多层印刷电路板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10