KR100993094B1

KR100993094B1 - 발광소자 및 발광소자 패키지

Info

Publication number: KR100993094B1
Application number: KR20100009210A
Authority: KR
Inventors: 김선경
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-02-01
Filing date: 2010-02-01
Publication date: 2010-11-08
Also published as: CN102142500A; US20110186814A1; EP2355183B1; EP2355183A2; CN102142500B; US9391248B2; EP2355183A3; US20150034991A1; US8890182B2; US20130292730A1

Abstract

실시예는 발광소자 및 발광소자 패키지에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 및 상기 발광구조물 상에 주기(a)가 λ/n 초과인 광추출 패턴(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률);을 포함할 수 있다.

Description

발광소자 및 발광소자 패키지{LIGHT EMITTING DEVICE, AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광소자 및 발광소자 패키지에 관한 것이다.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.

백색(White LED) 구현은 R,G,B 독립 광원을 혼합하는 방법과 청색 또는 자외선의 여기 광(pump beam)을 통해 형광체를 변환하는 방법으로 나눌 수 있다. 이 때, 형광체 변환 방법은 제조 단가와 색온도 조절, 발광 효율 측면에서 장점을 가지고 있다. 형광체를 활용하여 백색 LED를 구현할 때, 모체가 되는 청색 또는 자외선의 일부의 빛은 형광체에 흡수되지 않고 외부로 추출되며, 나머지 빛은 형광체와 결합하여 모체의 빛보다 장파장의 색깔을 생성한다.

종래기술에 의하면 형광체를 봉지재(Encapsulant)와 혼합하여 도포하는 경우나 형광체 주위를 봉지재가 감싸고 있는 패키지(package) 구조의 경우 봉지재와 최종 관측 매질인 공기(Air) 간 굴절률 대비로 인해 생성된 빛의 일부는 다시 LED 칩(Chip) 내부로 재 진입할 수 있다.

또한, 형광체(phosphor)에 의해 변환된 빛은 일종의 자발방출 과정에 의해 전 방향의 빛을 생성하므로, 필연적으로 일부의 빛은 LED 칩(Chip) 내부로 재 진입하게 된다.

한편, 추출효율 향상을 위해 칩의 표면에 도입한 광 추출 구조는 재 진입하는 빛의 확률을 오히려 높여주는 역할을 하게되며, 생성된 빛이 칩(Chip) 내부로 재 진입하게 되면, 칩 내부의 흡수 손실로 인해 빛의 일부가 사라지게 된다. 이는 곧, 발광 효율의 감소로 이어지며, 칩 내부의 신뢰성 열화를 야기할 수 있는 문제가 있다.

실시예는 백색(White) LED의 효율 및 신뢰성 향상이 가능한 발광소자 및 발광소자 패키지를 제공하고자 한다.

실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 및 상기 발광구조물 상에 주기(a)가 λ/n 초과인 광추출 패턴(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률);을 포함할 수 있다.

또한, 실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 상기 발광구조물을 지지하는 제2 전극층; 및 상기 제2 전극층 상에 주기(a)가 λ/n 초과인 광추출 패턴(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률);을 포함할 수 있다.

또한, 실시예에 따른 발광소자 패키지는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물 및 상기 발광구조물 상에 주기(a)가 λ/n 초과인 광추출 패턴(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률)을 포함하는 발광소자 및 상기 발광소자가 배치되는 패키지 몸체를 포함할 수 있다.

또한, 실시예에 따른 발광소자 패키지는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물, 상기 발광구조물을 지지하는 제2 전극층 및 상기 제2 전극층 상에 주기(a)가 λ/n 초과인 광추출 패턴(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률)을 포함하는 발광소자 및 상기 발광소자가 배치되는 패키지 몸체를 포함할 수 있다.

실시예에 따른 발광소자 및 발광소자 패키지에 의하면, LED 칩(Chip)에 도입하는 광추출 패턴의 설계를 통해 LED 활성층에서 발생된 빛 및 형광체(Phosphor)와 결합하여 변환된 빛이 칩(Chip) 내부로 재 진입하는 것을 억제할 수 있고, 이를 통해 백색(White) LED의 효율 및 신뢰성 향상이 가능하다.

도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 실시예에 따른 발광소자의 식각깊이와 주기에 따른 추출효율 그래프.
도 3 내지 도 5는 제1 실시예에 따른 발광소자의 제조방법의 공정단면도.
도 6은 제2 실시예에 따른 발광소자의 단면도.
도 7은 실시예에 따른 발광소자 패키지의 단면도.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

(실시예)

도 1은 제1 실시예에 따른 발광소자의 단면도이다.

실시예에 따른 발광소자는 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120) 및 상기 발광구조물(120) 상에 주기(a)가 λ/n 초과인(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률) 광추출 패턴(P);을 포함할 수 있다.

실시예에서 상기 발광구조물(120) 내에 상기 광추출 패턴(P)이 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 실시예는 상기 발광구조물(120) 상에 언도프트 반도체층(110)을 포함하고, 상기 언도프트 반도체층(110)에 상기 광추출 패턴(P)이 형성될 수 있다. 또한, 제1 도전형 반도체층(122) 에 광추출 패턴(P)이 형성될 수도 있다.

실시예에서 상기 광추출 패턴(P)은 광결정 구조일 수 있으나 이에 한정되는 것은 아니다.

실시예에서 상기 주기(a)는 5×(λ/n)〈a〈15×(λ/n)의 범위일 수 있다.

또한, 실시예에서 상기 광추출 패턴(P)의 식각 깊이(h)는 (λ/n) 이상일 수 있다.

실시예에 따른 발광소자 구조는 발생된 빛이 칩(Chip) 내부로 재 진입하는 것을 억제하여, 백색(White) LED의 효율을 높일 수 있다.

실시예에서 백색(White) LED는 여기(pump) LED와 형광체(phosphor)를 포함하며, 이때 여기 LED의 중심 파장은 형광체(phosphor)의 중심 파장보다 짧다.

실시예의 광추출 패턴(P)은 도 1과 같이 적절한 주기를 가지고 칩(Chip) 상단에 도입되거나 도 6과 같이 칩(Chip) 내부에 도입될 수 있다.

도 2는 실시예에 따른 발광소자의 식각깊이와 주기에 따른 추출효율 그래프이다.

실시예에서 칩(chip) 상단에 광추출 패턴(P)이 도입되는 경우, 장 주기 (Large Lattice Constant), 예를 들어 주기(a)가 λ/n 초과인 광결정 구조를 활용하면, 칩(Chip) 내부의 추출효율은 유지하면서 동시에 이미 빠져나간 빛의 재 진입은 억제하는 역할을 수행하는 것이 가능하다.

이 때, 도 2와 같이 광추출 패턴(P)의 주기 a의 범위는 5×(λ/n)〈a〈15×(λ/n) 일 수 있다. 광추출 패턴(P)의 주기(a)가 상기 범위보다 작으면, 재 진입하는 빛에 대해 무반사 코팅 역할을 수행하여 발광효율이 감소하며, 주기(a)가 상기 범위보다 크면 칩(Chip) 내부의 빛을 회절할 수 없어 추출효율이 감소된다.

도 2에서 X축인 주기(a)의 범위는 약 1,000nm 내지 약 2,800nm인 범위에서 유효한 광추출 효율을 나타낼 수 있다. 이때, 주기(a)가 1000nm미만의 경우에는 단주기로서 광추출 효율이 의미는 있을 수 있으나 단주기인 경우 이미 빠져나간 빛의 외부투과율(External transmittance)가 증가하는　문제점이 있다.

또한, 도 2에서와 같이 실시예에서 상기 광추출 패턴(P)의 식각 깊이(h)는 (λ/n) 이상인 경우 유효한 광추출 효율을 나타낼 수 있다. 예를 들어, 상기 광추출 패턴(P)의 주기 a의 범위는 5×(λ/n)〈a〈15×(λ/n)인 경우, 예를 들어, 광추출 패턴(P)의 주기(a)가 약 1,000nm 내지 약 2,800nm인 범위에서 상기 광추출 패턴(P)의 식각 깊이(h)가 약 450nm~약 900nm인 경우 유효한 광추출 효율을 나타낼 수 있다.

실시예에 따른 발광소자에 의하면, LED 칩(Chip)에 도입하는 광추출 패턴의 설계를 통해 LED 활성층에서 발생된 빛 및 발생된 빛이 형광체(Phosphor)와 결합하여 변환된 빛이 칩(Chip) 내부로 재 진입하는 것을 억제할 수 있고, 이를 통해 백색(White) LED의 효율 및 신뢰성 향상이 가능하다.

이하, 도 3 내지 도 5를 참조하여 제1 실시예에 따른 발광소자의 제조방법을 설명한다.

먼저, 도 3과 같이 제1 기판(105)을 준비한다. 상기 제1 기판(105)은 사파이어(Al₂O₃) 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.

이후, 상기 제1 기판(105) 상에 언도프트(undoped) 반도체층(110)을 형성하고, 상기 언도프트 반도체층 상에 발광구조물(120)을 형성할 수 있으나 이에 한정되는 것은 아니다. 실시예는 언도프트 반도체층(110)을 형성함으로써 기판과 발광구조물 간의 결정격자 차이를 줄일 수 있다.

이후, 상기 언도프트 반도체층(110) 상에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.

상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH₄)가 주입되어 형성될 수 있다.

상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.

상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 또는 InGaN/InGaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.

상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp₂Mg){Mg(C₂H₅C₅H₄)₂}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.

이후, 상기 제2 도전형 반도체층(126) 상에 제2 전극층(130)을 형성한다.

상기 제2 전극층(130)은 오믹층(132), 반사층(미도시), 결합층(미도시), 제2 기판(134) 등을 포함할 수 있다. 상기 제2 전극층(130)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.

예를 들어, 상기 제2 전극층(130)은 오믹층(132)을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, ZnO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.

또한, 상기 제2 전극층(130)이 반사층을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.

또한, 상기 제2 전극층(130)이 결합층을 포함하는 경우 상기 반사층이 결합층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 결합층을 형성할 수 있다.

또한, 제2 전극층(130)은 제2 기판(134)을 포함할 수 있다. 만약, 상기 제1 도전형 반도체층(122)이 50㎛ 이상으로 충분히 두꺼운 경우에는 제2 기판을 형성하는 공정은 생략될 수 있다. 상기 제2 기판은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제2 기판은 구리(Cu), 구리합금(Cu Alloy) 또는 Si, Mo, SiGe 중 어느하나 이상일 수 있다. 상기 제2 기판을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.

다음으로 도 4와 같이, 상기 언도프트 반도체층(110)이 노출되도록 상기 제1 기판(105)을 제거한다. 상기 제1 기판(105)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(105)은 물리적으로 갈아냄으로써 제거할 수도 있다.

이후, 도 5와 같이 상기 언도프트 반도체층(110)에 광추출 패턴(P)을 형성할 수 있으나 이에 한정되는 것은 아니며, 상기 언도프트 반도체층(110)이 없는 경우 발광구조물(120)에 광추출 패턴(P)이 형성될 수 있다. 예를 들어, 제1 도전형 반도체층(122)에 광추출 패턴이 형성될 수도 있다.

이 때, 광추출 패턴(P)의 주기 a의 범위는 5×(λ/n)〈a〈15×(λ/n) 일 수 있다. 광추출 패턴(P)의 주기(a)가 상기 범위보다 작으면, 재 진입하는 빛에 대해 무반사 코팅 역할을 수행하여 발광효율이 감소하며, 주기(a)가 상기 범위보다 크면 칩(Chip) 내부의 빛을 회절 할 수 없어 추출효율이 감소된다.

광추출 패턴(P) 주기(a)의 범위는 약 1,000nm 내지 약 2,800nm인 범위에서 유효한 광추출 효율을 나타낼 수 있다. 이때, 주기(a)가 1000nm미만의 경우에는 단주기로서 광추출 효율이 의미는 있을 수 있으나 단주기인 경우 이미 빠져나간 빛의 외부투과율(External transmittance)가 증가하는　문제점이 있다.

또한, 상기 광추출 패턴(P)의 식각 깊이(h)는 (λ/n) 이상인 경우 유효한 광추출 효율을 나타낼 수 있다.

이후, 상기 발광구조물(120) 상에 패드(미도시)를 형성할 수 있다.

도 6은 제2 실시예에 따른 발광소자의 단면도이다.

제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.

도 6과 같이 제2 실시예는 상기 발광구조물(120) 아래에 제2 전극층(130)을 포함하고, 상기 제2 전극층(130)에 제2 광추출 패턴(P2)이 형성될 수 있다. 상기 제2 광추출 패턴(P2)은 상기 제2 전극층(130)에 주기(a)가 λ/n 초과인 광추출 패턴(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률)일 있으며, 상기 제2 광추출 패턴(P2)은 상기 제2 전극층(130) 내부에 형성되면서 상기 발광구조물(120)과 접하며, 상기 제2 전극층(130) 외부로 노출되지 않을 수 있다.

또한, 제2 실시예는 도 6과 같이 상기 발광구조물(120) 상에 파장필터(140)를 포함할 수 있다.

제2 실시예와 같이 칩(Chip) 상에 제2 광추출 패턴(P2)이 도입되는 경우 수직형 구조에 대해 오믹층(132) 또는 반사층에 금속패턴 또는 유전체패턴의 형태로 삽입될 수 있으나 이에 한정되는 것은 아니다.

LED 칩(Chip)에서 추출효율 향상을 위해 상단에 광추출 패턴을 도입하는 경우 광추출 패턴는 칩을 이미 빠져 나간 빛이 칩(Chip) 상단 표면에 다시 도달할 때, 무반사 코팅과 같은 역할을 수행하여 오히려 칩 내부로 빛이 진입하는 것을 도와줄 수 있다.

따라서, 광 추출 구조를 표면이 아닌 칩 내부에 도입하게 되면 이와 같은 투과 현상을 억제할 수 있다. 이 때, 내부에 도입되는 제2 광추출 패턴은 상단에 도입되는 것과 같은 추출 능력을 발휘해야 실제로 발광 효율이 향상되는 효과를 누릴 수 있다. 실제로 수직형 LED 하단에 도입되는 금속패턴 또는 유전체패턴은 추출효율 향상뿐만 아니라 백색(white) LED를 구현할 때, 빛의 재진입을 억제하는 효과가 발생한다.

또한, 실시예는 도 6과 같이 상기 발광구조물(120) 상에 파장필터(140)를 포함할 수 있다.

상기 파장필터(140)는 제1 굴절률을 가지는 제1 유전체층(141)과 상기 제1 굴절률과 다른 제2 굴절률을 가지며 상기 제1 유전체층(141) 상에 형성된 제2 유전체층(142)을 포함할 수 있다.

상기 제1 유전체층(141)과 상기 제2 유전체층(142)의 두께는 λ/(4n×cosθ)(단, λ는 빛의 파장, n은 유전체층의 굴절률, θ는 빛의 기판에 대한 입사각)일 수 있다.

제2 실시예에 의하면 발광소자와 형광체층 사이에 위치한 선택적 파장필터(140)는 굴절율이 낮은 물질과 높은 물질을 적층으로 쌓은 구조로서 발광소자 내부에서 외부로 투과되는 단파장의 빛은 잘 통과하는 반면, 형광체층로부터 변환된 장파장의 빛을 재반사 시킴으로써 발광소자 내부로 진입하는 것을 막아주는 특성을 나타낸다.

또한, 실시예는 제2 광추출 패턴(P2)이 발광소자 내에 형성됨으로써 파장필터(140)가 형성되는 발광구조물 상면이 평평하여 파장필터(140)를 형성하기도 용이하고 파장필터의 형성도 균일하게 되어 파장필터의 기능을 제대로 발휘할 수 있는 장점이 있다.

제2 실시예에 따른 발광소자에 의하면, 발광소자와 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.

실시예는 수직형 구조의 칩을 개시하고 있으나, 이에 한정되지 않으며 수평형 구조의 칩 또는 플립칩 구조 등에 적용될 수도 있다.

도 7은 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.

도 7을 참조하면, 실시예에 따른 발광소자 패키지는 몸체부(200)와, 상기 몸체부(200)에 설치된 제3 전극층(210) 및 제4 전극층(220)과, 상기 몸체부(200)에 설치되어 상기 제3 전극층(210) 및 제4 전극층(220)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(400)가 포함된다.

상기 몸체부(200)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.

상기 제3 전극층(210) 및 제4 전극층(220)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(210) 및 제4 전극층(220)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

상기 발광소자(100)는 도 1에 예시된 수직형 타입의 발광소자가 적용될 수 있으나 이에 한정되는 것은 아니다.

상기 발광소자(100)는 상기 몸체부(200) 상에 설치되거나 상기 제3 전극층(210) 또는 제4 전극층(220) 상에 설치될 수 있다.

상기 발광소자(100)는 와이어(300)를 통해 상기 제3 전극층(210) 및/또는 제4 전극층(220)과 전기적으로 연결될 수 있으며, 실시예에서는 수직형 타입의 발광소자(100)가 예시되어 있기 때문에, 하나의 와이어(300)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광소자(100)가 수평형 타입의 발광소자인 경우 두개의 와이어(300)가 사용될 수 있으며, 상기 발광소자(100)가 플립칩 방식의 발광소자의 경우 와이어(300)가 사용되지 않을 수도 있다.

상기 몰딩부재(400)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(400)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 및
상기 발광구조물 상에 주기(a)가 λ/n 초과인 광추출 패턴(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률);을 포함하며,
상기 주기(a)는 5×(λ/n)〈a〈15×(λ/n)의 범위이고,
상기 광추출 패턴의 식각 깊이(h)는 (λ/n) 이상인 발광소자.
제1 항에 있어서,
상기 발광구조물 상에 언도프트 반도체층을 포함하고,
상기 언도프트 반도체층에 상기 광추출 패턴이 형성된 발광소자.
삭제
제1 항에 있어서,
상기 광추출 패턴의 식각 깊이는
450nm~900nm인 발광소자.
제1 항 또는 제4 항에 있어서,
상기 광추출 패턴의 주기(a) 는 1,000nm 내지 2,800nm인 발광소자.
제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물;
상기 발광구조물을 지지하는 제2 전극층; 및
상기 제2 전극층에 주기(a)가 λ/n 초과인 광추출 패턴(단, λ는 상기 활성층에서 발광된 빛의 파장, n은 상기 발광구조물의 굴절률);을 포함하며,
상기 광추출 패턴은 상기 제2 전극층 내부에 형성되면서 상기 발광구조물과 접하며, 상기 제2 전극층 외부로 노출되지 않는 발광소자.
제6 항에 있어서,
상기 주기(a)는 5×(λ/n)〈a〈15×(λ/n)의 범위인 발광소자.
제6 항에 있어서,
상기 광추출 패턴의 식각 깊이(h)는 (λ/n) 이상인 발광소자.
제6 항에 있어서,
상기 광추출 패턴의 주기(a) 는 1,000nm 내지 2,800nm인 발광소자.
제6 항에 있어서,
상기 발광구조물 상에 파장필터를 포함하는 발광소자.
제10 항에 있어서,
상기 파장필터는 제1 굴절률을 가지는 제1 유전체층과 상기 제1 굴절률과 다른 제2 굴절률을 가지는 제2 유전체층을 포함하는 발광소자.
제11 항에 있어서,
상기 제1 유전체층과 상기 제2 유전체층의 두께는 λ/(4n×cosθ)(단, λ는 빛의 파장, n은 유전체층의 굴절률, θ는 빛의 기판에 대한 입사각)인 발광소자.
제11 항에 있어서,
상기 제1 유전체층 상에 상기 제2 유전체층이 적층되며, 상기 제1 굴절률은 상기 제2 굴절률보다 낮은 발광소자.
제1 항, 제2항, 제4항 및 제6항 내지 제13 항 중 어느 하나의 항에 기재된 발광소자; 및
상기 발광소자가 배치되는 패키지 몸체를 포함하는 발광소자 패키지.