Nothing Special   »   [go: up one dir, main page]

KR100991542B1 - liquid crystal display device - Google Patents

liquid crystal display device Download PDF

Info

Publication number
KR100991542B1
KR100991542B1 KR1020030092512A KR20030092512A KR100991542B1 KR 100991542 B1 KR100991542 B1 KR 100991542B1 KR 1020030092512 A KR1020030092512 A KR 1020030092512A KR 20030092512 A KR20030092512 A KR 20030092512A KR 100991542 B1 KR100991542 B1 KR 100991542B1
Authority
KR
South Korea
Prior art keywords
electrode
contact hole
drain electrode
drain
pixel
Prior art date
Application number
KR1020030092512A
Other languages
Korean (ko)
Other versions
KR20050060791A (en
Inventor
이주복
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030092512A priority Critical patent/KR100991542B1/en
Publication of KR20050060791A publication Critical patent/KR20050060791A/en
Application granted granted Critical
Publication of KR100991542B1 publication Critical patent/KR100991542B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 대비비를 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device capable of improving the contrast ratio.

블랙 매트릭스로 덮이지 않은 콘택홀 부분에서 빛샘이 발생할 수 있는데, 이러한 빛샘은 액정표시장치의 대비비를 저하시켜 화질을 떨어뜨린다. Light leakage may occur in a portion of the contact hole not covered by the black matrix, which degrades the contrast ratio of the liquid crystal display device and degrades image quality.

본 발명에 따른 액정표시장치에서는 빛샘이 발생하는 영역을 블랙 매트릭스 하부에 위치하도록 콘택홀이 형성되는 부분의 드레인 전극 구조를 변경하여, 빛샘을 차단하고 대비비를 향상시킬 수 있다. 또한, 블랙 매트릭스의 구조를 변화시키지 않으므로, 개구율의 저하를 방지할 수 있다.
In the liquid crystal display according to the present invention, the drain electrode structure of the portion where the contact hole is formed may be changed so that the region where light leakage occurs is located below the black matrix, thereby blocking light leakage and improving the contrast ratio. Moreover, since the structure of a black matrix is not changed, the fall of an aperture ratio can be prevented.

Description

액정표시장치{liquid crystal display device} Liquid crystal display device             

도 1은 종래의 액정표시장치의 개략적인 평면도.1 is a schematic plan view of a conventional liquid crystal display device.

도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 개략적인 평면도.2 is a schematic plan view of a liquid crystal display according to a first embodiment of the present invention.

도 3은 도 2에서 Ⅲ-Ⅲ선을 따라 자른 단면도.3 is a cross-sectional view taken along line III-III of FIG. 2.

도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 개략적인 평면도.4 is a schematic plan view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5는 도 4에서 Ⅳ-Ⅳ선을 따라 자른 단면도.
FIG. 5 is a cross-sectional view taken along the line IV-IV of FIG. 4. FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

112 : 게이트 배선 114 : 게이트 전극112: gate wiring 114: gate electrode

122 : 액티브층 132 : 데이터 배선122: active layer 132: data wiring

134 : 소스 전극 136 : 드레인 전극134: source electrode 136: drain electrode

152 : 콘택홀 162 : 화소 전극152: contact hole 162: pixel electrode

192 : 블랙 매트릭스
192: black matrix

본 발명은 액정표시장치에 괸한 것으로서, 더욱 상세하게는 대비비를 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of improving contrast ratio.

일반적으로 액정표시장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates having electrodes formed on one surface thereof so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.

액정표시장치는 다양한 형태를 가질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.A liquid crystal display may have various forms. Currently, an active matrix liquid crystal display (AM-LCD) having a thin film transistor and pixel electrodes connected to the thin film transistors arranged in a matrix manner has excellent resolution and video performance. It is most noticed.

이러한 액정표시장치는 하부의 어레이 기판에 화소 전극이 형성되어 있고 상부 기판인 컬러 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.The liquid crystal display device has a structure in which pixel electrodes are formed on a lower array substrate, and a common electrode is formed on a color filter substrate, which is an upper substrate, and drives liquid crystal molecules by an electric field perpendicular to a substrate that is vertically stretched. to be. This is excellent in characteristics such as transmittance and aperture ratio, and the common electrode of the upper plate serves as a ground, thereby preventing the destruction of the liquid crystal cell due to static electricity.

액정표시장치의 상부 기판은 화소 전극 이외의 부분에서 발생하는 빛샘 현상을 막기 위해 블랙 매트릭스(black matrix)를 더 포함한다.The upper substrate of the liquid crystal display device further includes a black matrix to prevent light leakage occurring in portions other than the pixel electrode.

이하, 첨부한 도면을 참조하여 종래의 액정표시장치에 대하여 설명한다. Hereinafter, a conventional liquid crystal display device will be described with reference to the accompanying drawings.                         

도 1은 종래의 액정표시장치에 대한 개략적인 평면도로서, 액정표시장치는 상부 기판과 하부 기판 및 그 사이에 위치하는 액정층을 포함한다. 도 1에 도시한 바와 같이, 하부 기판(도시하지 않음)에는 게이트 배선(12)과 데이터 배선(32)이 형성되어 있는데, 게이트 배선(12)과 데이터 배선(32)은 교차하여 화소 영역(P)을 정의한다. 게이트 배선(12)과 데이터 배선(32)의 교차점에는 박막 트랜지스터(T)가 형성되어 있다. 박막 트랜지스터(T)는 게이트 배선(12)에서 연장된 게이트 전극(14)과 데이터 배선(32)에서 연장된 소스 전극(34), 그리고 소스 전극(34)과 이격되어 있는 드레인 전극(36)을 포함한다. 또한, 박막 트랜지스터(T)는 게이트 전극(14)과 소스 및 드레인 전극(34, 36) 사이에 액티브층(22)을 포함한다. 1 is a schematic plan view of a conventional liquid crystal display device, wherein the liquid crystal display device includes an upper substrate, a lower substrate, and a liquid crystal layer disposed therebetween. As shown in FIG. 1, a gate wiring 12 and a data wiring 32 are formed on a lower substrate (not shown), and the gate wiring 12 and the data wiring 32 cross each other to form a pixel region P. FIG. ). The thin film transistor T is formed at the intersection of the gate wiring 12 and the data wiring 32. The thin film transistor T includes a gate electrode 14 extending from the gate wiring 12, a source electrode 34 extending from the data wiring 32, and a drain electrode 36 spaced apart from the source electrode 34. Include. In addition, the thin film transistor T includes an active layer 22 between the gate electrode 14 and the source and drain electrodes 34 and 36.

소스 및 드레인 전극(34, 36) 사이의 드러난 액티브층(22)은 박막 트랜지스터(T)의 채널이 되는데, 채널의 폭이 넓고 채널의 길이가 짧을수록 박막 트랜지스터(T)의 전기적 특성이 좋아진다. 따라서, 채널의 폭이 넓어지도록 채널을 "U"자형으로 형성하여, 박막 트랜지스터(T)의 특성을 향상시킬 수 있다. The exposed active layer 22 between the source and drain electrodes 34 and 36 becomes a channel of the thin film transistor T. The wider the channel and the shorter the channel, the better the electrical characteristics of the thin film transistor T. . Therefore, the channel may be formed in a “U” shape so that the width of the channel becomes wider, thereby improving the characteristics of the thin film transistor T.

소스 및 드레인 전극(34, 36)은 보호층(도시하지 않음)으로 덮여 있는데, 보호층은 드레인 전극(36)을 드러내는 콘택홀(52)을 가진다. 다음, 화소 전극(62)이 보호층 상부의 화소 영역(P)에 형성되어 있어, 콘택홀(52)을 통해 드레인 전극(36)과 연결된다. The source and drain electrodes 34 and 36 are covered with a protective layer (not shown), which has a contact hole 52 exposing the drain electrode 36. Next, the pixel electrode 62 is formed in the pixel area P above the passivation layer, and is connected to the drain electrode 36 through the contact hole 52.

여기서, 액티브층(22)에서 이어진 연장부(22a)가 화소 영역(P) 내로 돌출되어 있는데, 연장부(22a)는 드레인 전극(36)과 일부 중첩하며 일부는 중첩되지 않고 노출되어 있다. 이 연장부(22a)는 하부막들의 단차에 의해 콘택홀(52)이 형성된 부 분에서 화소 전극(62)이 끊어지는 것을 방지하기 위한 역할을 한다. 또한, 화소 전극(62)이 단선되는 것을 방지하기 위해, 콘택홀(52)은 드레인 전극(36)의 일측면을 포함하며, 노출된 연장부(22a) 상에 위치하도록 형성된다.Here, the extension part 22a extending from the active layer 22 protrudes into the pixel region P. The extension part 22a partially overlaps the drain electrode 36 and is partially exposed without overlapping. The extension part 22a serves to prevent the pixel electrode 62 from being cut off at the portion where the contact hole 52 is formed due to the steps of the lower layers. In addition, to prevent the pixel electrode 62 from being disconnected, the contact hole 52 includes one side of the drain electrode 36 and is formed to be positioned on the exposed extension part 22a.

한편, 하부기판과 마주 대하는 상부기판(도시하지 않음)의 안쪽면에는 블랙 매트릭스(90)가 형성되어 있다. 블랙 매트릭스(90)는 게이트 배선(12)과 데이터 배선(32) 및 박막 트랜지스터(T)에 대응하며, 화소 전극(62)의 가장자리를 덮도록 형성된다. 여기서, 블랙 매트릭스(90)는 드레인 전극(34)과 액티브층 연장부(22a)의 일부 및 콘택홀(52)의 일부를 덮도록 형성된다. 따라서, 화소 영역(P)에 위치하는 액티브층 연장부(22a)의 일부와 콘택홀(52)의 일부(A)는 블랙 매트릭스(90)로 덮이지 않게 된다. On the other hand, a black matrix 90 is formed on the inner surface of the upper substrate (not shown) facing the lower substrate. The black matrix 90 corresponds to the gate wiring 12, the data wiring 32, and the thin film transistor T, and is formed to cover the edge of the pixel electrode 62. Here, the black matrix 90 is formed to cover a part of the drain electrode 34 and the active layer extension part 22a and a part of the contact hole 52. Therefore, a part of the active layer extension part 22a and the part A of the contact hole 52 positioned in the pixel area P are not covered by the black matrix 90.

데이터 배선(32)과 소스 및 드레인 전극(34, 36)이 몰리브덴(Mo)으로 형성될수 있는데, 이러한 몰리브덴은 콘택홀(52) 형성을 위해 보호층을 건식 식각할 때 제거될 수 있다. 따라서, 도 1에서와 같이 콘택홀(52)에 대응하는 드레인 전극(36)이 제거되는데, 이 부분은 블랙 매트릭스(90)에 의해 가려지지 않기 때문에 액정표시장치의 구동시 이 부분에서 빛이 새게 된다. 또한, 액티브층 연장부(22a)에 대응하는 부분에서는 전경(disclination)이 발생하는데, 블랙 매트릭스(90)로 덮여 있지 않기 때문에 빛이 새는 원인이 된다. The data line 32 and the source and drain electrodes 34 and 36 may be formed of molybdenum (Mo), and such molybdenum may be removed when dry etching the protective layer to form the contact hole 52. Accordingly, as shown in FIG. 1, the drain electrode 36 corresponding to the contact hole 52 is removed. Since the portion is not covered by the black matrix 90, light leaks from this portion when the LCD is driven. do. In addition, a disclination occurs in a portion corresponding to the active layer extension part 22a, but is not covered with the black matrix 90, which causes light leakage.

이처럼, 블랙 매트릭스(90)로 덮이지 않은 콘택홀(52)과 액티브층 연장부(22a)에 대응하는 영역(A)에서 빛샘이 발생하는데, 이러한 빛샘은 액정표시장치의 대비비(contrast ratio)를 떨어뜨려 화질을 저하시킨다. 빛샘을 방지하기 위해 블랙 매트릭스(90)로 이 부분을 가릴 수 있으나, 개구율이 낮아지는 문제가 있다.
As such, light leakage occurs in the area A corresponding to the contact hole 52 and the active layer extension portion 22a which are not covered by the black matrix 90, which is the contrast ratio of the liquid crystal display. Decreases the image quality. The black matrix 90 may cover this portion to prevent light leakage, but there is a problem that the aperture ratio is lowered.

본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 빛샘을 방지하고, 개구율 및 대비비를 향상시킬 수 있는 액정표시장치를 제공하는 것이다.
The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a liquid crystal display device which can prevent light leakage and improve the aperture ratio and contrast ratio.

상기한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 이격되어 마주 대하는 제 1 및 제 2 기판과, 상기 제 1 기판의 안쪽면에 형성되고 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선, 상기 게이트 배선과 데이터 배선의 교차점에 형성되어 있으며, 상기 게이트 배선과 연결되어 있는 게이트 전극, 상기 데이터 배선과 연결되어 있는 소스 전극, 상기 소스 전극과 이격되어 있는 드레인 전극 및 상기 게이트 전극과 소스 및 드레인 전극 사이에 위치하는 액티브층을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터를 덮으며 상기 드레인 전극을 드러내는 콘택홀을 포함하는 보호층, 상기 보호층 상부의 화소 영역에 형성되고 상기 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극, 상기 제 2 기판의 안쪽면에 형성되어 있으며, 상기 화소 전극을 드러내는 블랙 매트릭스, 그리고 상기 블랙 매트릭스 상부에 형성되고 상기 화소 전극과 마주 대하는 공통 전극을 포함하며, 상기 액티브층은 상기 화소 영역으로 연장되고 상기 드레인 전극과 일부 중첩하는 제 1 연장부를 포함하며, 상기 콘택홀은 상기 제 1 연장부 내에 위치하고, 상기 화소 전극은 상기 제 1 연장부와 상면 접촉하고, 상기 블랙 매트릭스는 상기 제 1 연장부를 덮는다. According to an aspect of the present invention, a liquid crystal display device includes: first and second substrates spaced apart from each other; gate wirings and data wirings formed on the inner surface of the first substrate and crossing each other to define pixel regions; A gate electrode connected to the gate wiring, a source electrode connected to the data wiring, a drain electrode spaced apart from the source electrode, and a gate electrode, a source, and a drain formed at an intersection point of the gate wiring and the data wiring; A thin film transistor including an active layer disposed between electrodes, a protective layer including a contact hole covering the thin film transistor and exposing the drain electrode, and a drain layer formed in a pixel area above the protective layer and through the contact hole. A pixel electrode in contact with the second electrode, the inner surface of the second substrate A black matrix exposing a pixel electrode, and a common electrode formed on the black matrix and facing the pixel electrode, wherein the active layer extends into the pixel area and partially overlaps the drain electrode; The contact hole is located in the first extension, the pixel electrode is in top contact with the first extension, and the black matrix covers the first extension.

여기서, 상기 콘택홀은 상기 드레인 전극의 일측면을 포함할 수 있다. The contact hole may include one side of the drain electrode.

상기 소스 및 드레인 전극 사이의 노출된 액티브층은 박막 트랜지스터의 채널이 되고, 상기 채널은 "U"자 모양을 가질 수 있다. The exposed active layer between the source and drain electrodes may be a channel of the thin film transistor, and the channel may have a “U” shape.

상기 소스 및 드레인 전극은 몰리브덴으로 형성되고, 상기 콘택홀에 대응하는 드레인 전극은 제거되어 있을 수도 있으며, 이때 상기 화소 전극은 상기 드레인 전극과 측면 접촉할 수 있다. The source and drain electrodes may be formed of molybdenum, and the drain electrode corresponding to the contact hole may be removed, and the pixel electrode may be in side contact with the drain electrode.

본 발명에서 상기 액티브층은 상기 데이터 배선 하부로 연장된 제 2 연장부를 더 포함할 수 있다. The active layer may further include a second extension part extending below the data line.

본 발명에 따른 다른 액정표시장치는 이격되어 마주 대하는 제 1 및 제 2 기판과, 상기 제 1 기판의 안쪽면에 형성되고 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선, 상기 게이트 배선과 데이터 배선의 교차점에 형성되어 있으며, 상기 게이트 배선과 연결되어 있는 게이트 전극, 상기 데이터 배선과 연결되어 있는 소스 전극, 상기 소스 전극과 이격되어 있는 드레인 전극 및 상기 게이트 전극과 소스 및 드레인 전극 사이에 위치하는 액티브층을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터를 덮으며 상기 드레인 전극을 드러내는 콘택홀을 포함하는 보호층, 상기 보호층 상부의 화소 영역에 형성되고 상기 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극, 상기 제 2 기판의 안쪽면에 형성되어 있으며, 상기 화소 전극을 드러내는 블랙 매트릭스, 그리고 상기 블랙 매트릭스 상부에 형성되고 상기 화소 전극과 마주 대하는 공통 전극을 포함하며, 상기 액티브층은 상기 화소 영역으로 연장되고 상기 드레인 전극과 일부 중첩하는 제 1 연장부를 포함하고, 상기 게이트 전극은 상기 제 1 연장부에 대응하는 돌출부를 포함하며, 상기 화소 전극은 상기 제 1 연장부와 상면 접촉하고, 상기 콘택홀은 상기 제 1 연장부 내에 위치한다. Another liquid crystal display device according to the present invention includes first and second substrates spaced apart from each other, and gate wirings and data wirings formed on the inner surface of the first substrate and crossing each other to define pixel regions, and the gate wirings and data wirings. A gate electrode connected to the gate wiring, a source electrode connected to the data wiring, a drain electrode spaced apart from the source electrode, and an active electrode positioned between the gate electrode and the source and drain electrodes A thin film transistor including a layer, a protective layer including a contact hole covering the thin film transistor and exposing the drain electrode, a pixel electrode formed in a pixel area above the protective layer and contacting the drain electrode through the contact hole; It is formed on the inner surface of the second substrate, and exposes the pixel electrode A black matrix and a common electrode formed on the black matrix and facing the pixel electrode, wherein the active layer includes a first extension part extending to the pixel area and partially overlapping the drain electrode; An electrode includes a protrusion corresponding to the first extension, the pixel electrode is in top contact with the first extension, and the contact hole is located in the first extension.

여기서, 상기 블랙 매트릭스는 상기 제 1 연장부와 상기 콘택홀을 노출할 수 있다.The black matrix may expose the first extension part and the contact hole.

또한, 상기 콘택홀은 상기 드레인 전극의 일측면을 포함할 수도 있다. In addition, the contact hole may include one side of the drain electrode.

본 발명에서, 상기 소스 및 드레인 전극은 몰리브덴으로 형성되고, 상기 콘택홀에 대응하는 드레인 전극은 제거되어 있을 수 있으며, 이때 상기 화소 전극은 상기 드레인 전극과 측면 접촉할 수 있다. In example embodiments, the source and drain electrodes may be formed of molybdenum, and the drain electrode corresponding to the contact hole may be removed, and the pixel electrode may be in side contact with the drain electrode.

이와 같이, 본 발명에서는 화소 영역에서 발생할 수 있는 빛샘을 방지하여 대비비를 향상킬 수 있으며, 이에 따라 액정표시장치의 화질을 향상시킬 수 있다. As described above, according to the present invention, the contrast ratio may be improved by preventing light leakage that may occur in the pixel area, thereby improving the image quality of the liquid crystal display.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이 기판 및 그의 제조 방법에 대하여 상세히 설명한다.Hereinafter, an array substrate for a liquid crystal display device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 개략적인 평면도이고, 도 3은 도 2에서 Ⅲ-Ⅲ선을 따라 자른 단면도이다.FIG. 2 is a schematic plan view of a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view taken along line III-III of FIG. 2.

도 2 및 도 3에 도시한 바와 같이, 투명한 제 1 기판(110) 위에 금속과 같은 물질로 게이트 배선(112)과 게이트 전극(114)이 형성되어 있다. 게이트 배선(112)은 가로 방향으로 형성되어 있고, 게이트 전극(112)은 게이트 배선(114)에서 연장 되어 있다. 2 and 3, the gate wiring 112 and the gate electrode 114 are formed of a metal-like material on the transparent first substrate 110. The gate wiring 112 is formed in the horizontal direction, and the gate electrode 112 extends from the gate wiring 114.

게이트 배선(112)과 게이트 전극(114) 상부에는 실리콘 질화막이나 실리콘 산화막으로 이루어진 게이트 절연막(120)이 형성되어 이들을 덮고 있다.A gate insulating film 120 made of a silicon nitride film or a silicon oxide film is formed on the gate wiring 112 and the gate electrode 114 to cover them.

이어, 게이트 절연막(120) 위에는 순수 비정질 실리콘으로 이루어진 액티브층(122)이 형성되어 있고, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(124)이 형성되어 있다. 한편, 순수 비정질 실리콘으로 이루어지고, 액티브층(122)에서 연장된 제 1 및 제 2 연장부(122a, 122b)가 형성되어 있다. Next, an active layer 122 made of pure amorphous silicon is formed on the gate insulating layer 120, and an ohmic contact layer 124 made of amorphous silicon doped with impurities is formed thereon. Meanwhile, first and second extension portions 122a and 122b made of pure amorphous silicon and extending from the active layer 122 are formed.

오믹 콘택층(124) 위에는 금속과 같은 물질로 데이터 배선(132)과 소스 및 드레인 전극(134, 136)이 형성되어 있다. 데이터 배선(132)은 세로 방향으로 형성되어 있으며, 게이트 배선(112)과 직교하여 화소 영역(P)을 정의한다. 소스 전극(134)은 데이터 배선(132)에서 연장되어 있고, 드레인 전극(136)은 소스 전극(134)과 분리되어 있다. 소스 및 드레인 전극(136)은 게이트 전극(114) 및 액티브층(122)과 함께 박막 트랜지스터(T)를 형성하며, 소스 및 드레인 전극(136) 사이의 노출된 액티브층(122)은 박막 트랜지스터(T)의 채널이 된다. 소스 전극(134)은 "U"자 모양을 가지며, 드레인 전극(136)은 가로 방향으로 연장된 제 1 부분과 돌출되어 이후 형성될 화소 전극과 연결되는 제 2 부분으로 이루어진다. 드레인 전극(136)의 제 1 부분은 일끝이 소스 전극(134)으로 둘러싸여 박막 트랜지스터(T)의 채널이 "U"자 모양을 가지게 된다. "U"자 모양은 채널의 길이를 길어지게 하므로 박막 트랜지스터(T)의 전기적 특성을 향상시킬 수 있다. The data line 132 and the source and drain electrodes 134 and 136 are formed on the ohmic contact layer 124 using a material such as a metal. The data line 132 is formed in the vertical direction, and defines the pixel region P orthogonal to the gate line 112. The source electrode 134 extends from the data line 132, and the drain electrode 136 is separated from the source electrode 134. The source and drain electrodes 136 form a thin film transistor T together with the gate electrode 114 and the active layer 122, and the exposed active layer 122 between the source and drain electrodes 136 is a thin film transistor ( It becomes the channel of T). The source electrode 134 has a “U” shape, and the drain electrode 136 includes a first portion extending in the horizontal direction and a second portion connected to a pixel electrode to be formed later. One end of the drain electrode 136 is surrounded by the source electrode 134 so that the channel of the thin film transistor T has a “U” shape. Since the “U” shape lengthens the length of the channel, the electrical characteristics of the thin film transistor T may be improved.

여기서, 액티브층의 제 1 연장부(122a)는 화소 영역(P)으로 돌출되어 있는 데, 드레인 전극(136)과 일부 중첩하며 일부는 중첩하지 않고 노출되어 있다. 또한, 제 2 연장부(122b)는 세로 방향으로 연장되어 있으며, 데이터 배선(132) 하부에 위치한다. 본 발명에서, 액티브층의 제 1 연장부(122a)와 드레인 전극(136)의 제 2 부분은 게이트 배선(112)과 인접하도록 형성된다. Here, the first extension part 122a of the active layer protrudes into the pixel region P, but partially overlaps with the drain electrode 136 and is partially exposed without overlapping. In addition, the second extension part 122b extends in the vertical direction and is located under the data line 132. In the present invention, the first extension portion 122a of the active layer and the second portion of the drain electrode 136 are formed to be adjacent to the gate wiring 112.

다음, 데이터 배선(132)과 소스 및 드레인 전극(134, 136) 상부에는 보호층(150)이 형성되어 이들을 덮고 있으며, 보호층(150)은 드레인 전극(136)의 일부를 드러내는 콘택홀(152)을 가진다. 콘택홀(152)은 화소 전극의 단선을 방지하기 위해 드레인 전극(135)의 일측면을 포함하며, 액티브층의 제 1 연장부(122a) 상에 위치하도록 형성된다. 이때, 보호층(150)을 건식식각 방법으로 패터닝하여 콘택홀(152)을 형성하게 되는데, 드레인 전극(136)이 몰리브덴으로 형성될 경우 드레인 전극(136)도 식각된다. 따라서, 콘택홀(152)에 대응하는 드레인 전극(136)의 일부도 제거되어 하부의 액티브층 제 1 연장부(122a)가 드러난다. Next, a passivation layer 150 is formed on the data line 132 and the source and drain electrodes 134 and 136 to cover them, and the passivation layer 150 exposes a portion of the drain electrode 136. ) The contact hole 152 includes one side of the drain electrode 135 to prevent disconnection of the pixel electrode, and is formed to be positioned on the first extension 122a of the active layer. In this case, the protective layer 150 is patterned by a dry etching method to form the contact hole 152. When the drain electrode 136 is formed of molybdenum, the drain electrode 136 is also etched. Accordingly, a part of the drain electrode 136 corresponding to the contact hole 152 is also removed to expose the lower active layer first extension part 122a.

다음, 보호층(150) 상부의 화소 영역(P)에는 투명 도전 물질로 이루어진 화소 전극(162)이 형성되어 있다. 화소 전극(162)은 콘택홀(152)을 통해 드레인 전극(136)과 연결되어 있으며, 전단의 게이트 배선(112)과 중첩되어 스토리지 커패시터를 형성한다. 이때, 콘택홀(152)에 대응하는 드레인 전극(136)이 제거되어 있기 때문에, 화소 전극(162)은 드레인 전극(136)과 측면 접촉을 하게 된다. Next, a pixel electrode 162 made of a transparent conductive material is formed in the pixel area P on the passivation layer 150. The pixel electrode 162 is connected to the drain electrode 136 through the contact hole 152 and overlaps the gate wiring 112 of the front end to form a storage capacitor. In this case, since the drain electrode 136 corresponding to the contact hole 152 is removed, the pixel electrode 162 is in side contact with the drain electrode 136.

한편, 제 1 기판(110) 상부에는 제 1 기판(110)과 이격되어 투명한 제 2 기판(190)이 배치되어 있고, 제 2 기판(190)의 안쪽면에는 블랙 매트릭스(192)가 형성되어 있다. 블랙 매트릭스(192)의 상부에는 투명한 도전 물질로 이루어지고, 화 소 전극(162)과 마주 대하는 공통 전극(194)이 형성되어 있다. 도시하지 않았지만, 블랙 매트릭스(192)와 공통 전극(194) 사이에는 컬러필터층이 위치하는데, 컬러필터층은 적, 녹, 청의 서브컬러필터가 순차적으로 형성되고, 각 서브컬러필터는 하나의 화소 전극(162)과 대응한다. Meanwhile, a transparent second substrate 190 spaced apart from the first substrate 110 is disposed on the first substrate 110, and a black matrix 192 is formed on an inner surface of the second substrate 190. . The upper portion of the black matrix 192 is made of a transparent conductive material, and a common electrode 194 facing the pixel electrode 162 is formed. Although not shown, a color filter layer is positioned between the black matrix 192 and the common electrode 194, and the color filter layers are sequentially formed of red, green, and blue subcolor filters, and each subcolor filter includes one pixel electrode ( 162).

블랙 매트릭스(192)는 화소 영역(P)에 대응하는 개구부를 가지고 있으며, 게이트 배선(112)과 데이터 배선(132) 및 박막 트랜지스터(T)에 대응하고, 화소 전극(162)의 가장자리를 덮도록 형성된다. 또한, 액티브층의 제 1 연장부(122a)와 드레인 전극(136)이 게이트 배선(112)에 인접하게 형성되어 있어, 블랙 매트릭스(192)는 기존과 같은 크기를 가지면서, 액티브층의 제 1 연장부(122a) 및 드레인 전극(136) 뿐만 아니라, 제 1 연장부(122a) 상에 위치하는 콘택홀(152)을 덮는다. 따라서, 드레인 전극(136)이 제거된 콘택홀(152) 및 액티브층의 제 1 연장부(122a)가 위치하는 부분(B)에서 빛샘이 발생하더라도 블랙 매트릭스(192)에 의해 차단되어 보이지 않게 된다. 또한, 블랙 매트릭스(192)가 기존과 같은 크기를 가지므로, 개구율이 저하되는 것을 방지할 수 있다. The black matrix 192 has an opening corresponding to the pixel region P, and corresponds to the gate wiring 112, the data wiring 132, and the thin film transistor T to cover the edge of the pixel electrode 162. Is formed. In addition, since the first extension part 122a and the drain electrode 136 of the active layer are formed adjacent to the gate wiring 112, the black matrix 192 has the same size as before, but the first of the active layer Not only the extension 122a and the drain electrode 136, but also the contact hole 152 positioned on the first extension 122a is covered. Therefore, even if light leakage occurs in the contact hole 152 from which the drain electrode 136 is removed and the portion B where the first extension part 122a of the active layer is located, the light leakage is blocked by the black matrix 192 to prevent the light leakage. . In addition, since the black matrix 192 has the same size as before, it is possible to prevent the aperture ratio from being lowered.

본 발명에서는 블랙 매트릭스의 구조 및 크기를 변경시키기 않고, 빛샘이 발생하는 콘택홀과 이에 대응하는 액티브층의 연장부를 블랙 매트릭스 하부에 위치하도록 하기 때문에, 개구율의 저하를 방지하고 대비비를 약 5%정도 향상시킬 수 있다. In the present invention, since the contact hole where the light leakage occurs and the corresponding extension of the active layer are located under the black matrix without changing the structure and size of the black matrix, the reduction of the aperture ratio is prevented and the contrast ratio is about 5%. You can improve the degree.

도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 개략적인 평면도이고, 도 5는 도 4에서 Ⅳ-Ⅳ선을 따라 자른 단면도이다. 4 is a schematic plan view of a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along line IV-IV of FIG. 4.                     

도 4 및 도 5에 도시한 바와 같이, 투명한 제 1 기판(210) 위에 금속과 같은 불투명한 도전 물질로 게이트 배선(212)과 게이트 전극(214)이 형성되어 있다. 게이트 배선(212)은 가로 방향으로 형성되어 있고, 게이트 전극(212)은 게이트 배선(214)에서 연장되어 있다. 또한, 제 1 기판(210) 상부에는 게이트 전극(214)에서 연장된 돌출부(214a)가 형성되어 있다. As shown in FIGS. 4 and 5, the gate wiring 212 and the gate electrode 214 are formed of an opaque conductive material such as metal on the transparent first substrate 210. The gate wiring 212 is formed in the horizontal direction, and the gate electrode 212 extends from the gate wiring 214. In addition, a protrusion 214a extending from the gate electrode 214 is formed on the first substrate 210.

게이트 배선(212)과 게이트 전극(214) 상부에는 실리콘 질화막이나 실리콘 산화막으로 이루어진 게이트 절연막(220)이 형성되어 이들을 덮고 있다.A gate insulating film 220 made of a silicon nitride film or a silicon oxide film is formed on the gate wiring 212 and the gate electrode 214 to cover them.

이어, 게이트 절연막(220) 위에는 순수 비정질 실리콘으로 이루어진 액티브층(222)이 형성되어 있고, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(224)이 형성되어 있다. 한편, 순수 비정질 실리콘으로 이루어지고, 액티브층(222)에서 연장된 제 1 및 제 2 연장부(222a, 222b)가 형성되어 있다. Next, an active layer 222 made of pure amorphous silicon is formed on the gate insulating layer 220, and an ohmic contact layer 224 made of amorphous silicon doped with impurities is formed thereon. Meanwhile, first and second extension portions 222a and 222b made of pure amorphous silicon and extending from the active layer 222 are formed.

오믹 콘택층(224) 위에는 금속과 같은 불투명한 도전 물질로 데이터 배선(232)과 소스 및 드레인 전극(234, 236)이 형성되어 있다. 데이터 배선(232)은 세로 방향으로 형성되어 있으며, 게이트 배선(212)과 직교하여 화소 영역(P)을 정의한다. 소스 전극(234)은 데이터 배선(232)에서 연장되어 있고, 드레인 전극(236)은 게이트 전극(214) 상부에서 소스 전극(234)과 분리되어 있다. 소스 및 드레인 전극(236)은 게이트 전극(214) 및 액티브층(222)과 함께 박막 트랜지스터(T)를 형성하며, 소스 및 드레인 전극(236) 사이의 노출된 액티브층(222)은 박막 트랜지스터(T)의 채널이 된다. 소스 전극(234)은 "U"자 모양을 가지며, 드레인 전극(236)은 가로 방향으로 연장된 제 1 부분과 돌출되어 이후 형성될 화소 전극과 연결되는 제 2 부분으로 이루어진다. 드레인 전극(236)의 제 1 부분은 일끝이 소스 전극(234)으로 둘러싸여 박막 트랜지스터(T)의 채널이 "U"자 모양을 가지게 된다. "U"자 모양은 채널의 폭을 크게 하므로 박막 트랜지스터(T)의 전기적 특성을 향상시킬 수 있다. The data line 232 and the source and drain electrodes 234 and 236 are formed of an opaque conductive material such as metal on the ohmic contact layer 224. The data line 232 is formed in the vertical direction and defines the pixel region P orthogonal to the gate line 212. The source electrode 234 extends from the data line 232, and the drain electrode 236 is separated from the source electrode 234 on the gate electrode 214. The source and drain electrodes 236 form a thin film transistor T together with the gate electrode 214 and the active layer 222, and the exposed active layer 222 between the source and drain electrodes 236 is a thin film transistor ( It becomes the channel of T). The source electrode 234 has a “U” shape, and the drain electrode 236 includes a first portion extending in the horizontal direction and a second portion connected to a pixel electrode to be formed later. One end of the drain electrode 236 is surrounded by the source electrode 234 so that the channel of the thin film transistor T has a “U” shape. The “U” shape increases the width of the channel, thereby improving the electrical characteristics of the thin film transistor T.

여기서, 액티브층의 제 1 연장부(222a)는 화소 영역(P)으로 돌출되어 있는데, 하부의 게이트 전극의 돌출부(214a)와 중첩하여 돌출부(214a) 상에 위치한다. 또한, 제 1 연장부(222a)는 드레인 전극(236)과 일부 중첩하며 일부는 중첩하지 않고 노출되어 있다. 한편, 제 2 연장부(222b)는 세로 방향으로 연장되어 있으며, 데이터 배선(232) 하부에 위치한다. Here, the first extension part 222a of the active layer protrudes into the pixel area P. The first extension part 222a overlaps the protrusion part 214a of the lower gate electrode and is positioned on the protrusion part 214a. In addition, the first extension part 222a partially overlaps the drain electrode 236 and is partially exposed without overlapping. Meanwhile, the second extension part 222b extends in the vertical direction and is located under the data line 232.

다음, 데이터 배선(232)과 소스 및 드레인 전극(234, 236) 상부에는 보호층(250)이 형성되어 이들을 덮고 있으며, 보호층(250)은 드레인 전극(236)의 일부를 드러내는 콘택홀(252)을 가진다. 콘택홀(252)은 화소 전극의 단선을 방지하기 위해 드레인 전극(235)의 일측면을 포함하며, 액티브층의 제 1 연장부(222a) 상에 위치하도록 형성된다. 이때, 보호층(250)을 건식식각 방법으로 패터닝하여 콘택홀(252)을 형성하게 되는데, 드레인 전극(236)이 몰리브덴으로 형성될 경우 드레인 전극(236)도 식각된다. 따라서, 콘택홀(252)에 대응하는 드레인 전극(236)의 일부도 제거되어 하부의 액티브층 제 1 연장부(222a)가 드러난다. Next, a passivation layer 250 is formed on the data line 232 and the source and drain electrodes 234 and 236 to cover them, and the passivation layer 250 exposes a portion of the drain electrode 236. ) The contact hole 252 includes one side of the drain electrode 235 to prevent disconnection of the pixel electrode, and is formed to be positioned on the first extension part 222a of the active layer. In this case, the protective layer 250 is patterned by a dry etching method to form the contact hole 252. When the drain electrode 236 is formed of molybdenum, the drain electrode 236 is also etched. Accordingly, a portion of the drain electrode 236 corresponding to the contact hole 252 is also removed to expose the lower active layer first extension part 222a.

다음, 보호층(250) 상부의 화소 영역(P)에는 투명 도전 물질로 이루어진 화소 전극(262)이 형성되어 있다. 화소 전극(262)은 콘택홀(252)을 통해 드레인 전극(236)과 연결되어 있으며, 전단의 게이트 배선(212)과 중첩하여 스토리지 커패 시터를 형성한다. 이때, 콘택홀(252)에 대응하는 드레인 전극(236)이 제거되어 있기 때문에, 화소 전극(262)은 드레인 전극(236)과 측면 접촉을 하게 된다. Next, a pixel electrode 262 made of a transparent conductive material is formed in the pixel area P above the passivation layer 250. The pixel electrode 262 is connected to the drain electrode 236 through the contact hole 252, and overlaps the gate wiring 212 at the front end to form a storage capacitor. In this case, since the drain electrode 236 corresponding to the contact hole 252 is removed, the pixel electrode 262 is in side contact with the drain electrode 236.

한편, 제 1 기판(210) 상부에는 제 1 기판(210)과 이격되어 투명한 제 2 기판(290)이 배치되어 있고, 제 2 기판(290)의 안쪽면에는 블랙 매트릭스(292)가 형성되어 있다. 블랙 매트릭스(292)의 상부에는 투명한 도전 물질로 이루어지고, 화소 전극(262)과 마주 대하는 공통 전극(294)이 형성되어 있다. 도시하지 않았지만, 블랙 매트릭스(292)와 공통 전극(294) 사이에는 컬러필터층이 위치하는데, 컬러필터층은 적, 녹, 청의 서브컬러필터가 순차적으로 형성되고, 각 서브컬러필터는 하나의 화소 전극(262)과 대응한다. Meanwhile, a transparent second substrate 290 is spaced apart from the first substrate 210 on the first substrate 210, and a black matrix 292 is formed on an inner surface of the second substrate 290. . The common electrode 294 formed of a transparent conductive material and facing the pixel electrode 262 is formed on the black matrix 292. Although not shown, a color filter layer is positioned between the black matrix 292 and the common electrode 294. The color filter layer includes red, green, and blue sub-color filters sequentially formed, and each sub-color filter includes one pixel electrode ( 262).

블랙 매트릭스(292)는 화소 영역(P)에 대응하는 개구부를 가지고 있으며, 게이트 배선(212)과 데이터 배선(232) 및 박막 트랜지스터(T)에 대응하고, 화소 전극(262)의 가장자리를 덮도록 형성된다. 여기서, 블랙 매트릭스(292)는 기존과 같은 크기를 가지며, 액티브층의 제 1 연장부(222a)와 콘택홀(252)의 일부는 블랙 매트릭스(292)로 덮이지 않고 노출되어 있다. The black matrix 292 has an opening corresponding to the pixel region P, and corresponds to the gate wiring 212, the data wiring 232, and the thin film transistor T to cover the edge of the pixel electrode 262. Is formed. Here, the black matrix 292 has the same size as before, and a portion of the first extension part 222a and the contact hole 252 of the active layer is exposed without being covered by the black matrix 292.

본 발명의 제 2 실시예에서는 드레인 전극(236)이 제거된 콘택홀(252) 및 액티브층의 제 1 연장부(222a)가 위치하는 부분(C)이 블랙 매트릭스(292)로 덮여 있지 않으나, 불투명한 도전 물질로 이루어진 게이트 전극 돌출부(214a)가 광차단층으로서 이 부분(C)에 대응하도록 형성되어 있기 때문에, 이 부분(C)에서 빛샘이 발생하더라도 돌출부(214a)에 의해 차단되어 보이지 않게 된다. 빛샘 부분(C)을 제 2 기판(290) 상의 블랙 매트릭스(292)로 차단할 경우, 블랙 매트릭스(292)의 면적 은 합착마진을 고려하여 실제 빛샘 영역(C)보다 크게 하여야 한다. 따라서, 개구율을 더욱 낮아진다. 그러나, 본 발명의 제 2 실시예에서와 같이, 게이트 전극 돌출부(214a)로 빛샘 영역을 가릴 경우에는, 돌출부(214a)의 면적은 빛샘 영역(C)에만 대응하도록 형성하면 되므로, 블랙 매트릭스(292)에 의한 경우보다 개구율의 저하를 방지할 수 있다. 본 발명에서는 돌출부(214a)가 게이트 전극(214)과 연결되어 있는 경우에 대하여 설명하였으나, 이러한 돌출부(214a)는 게이트 전극(214)과 분리된 패턴으로 형성되어, 광차단층의 역할을 할 수도 있다. In the second embodiment of the present invention, the contact hole 252 from which the drain electrode 236 is removed and the portion C where the first extension part 222a of the active layer is located are not covered with the black matrix 292. Since the gate electrode protrusion 214a made of an opaque conductive material is formed to correspond to this portion C as a light blocking layer, even if light leakage occurs in this portion C, it is blocked by the protrusion 214a and is not visible. . When the light leakage portion C is blocked by the black matrix 292 on the second substrate 290, the area of the black matrix 292 should be larger than the actual light leakage region C in consideration of the bonding margin. Therefore, the aperture ratio is further lowered. However, as in the second embodiment of the present invention, when the light leakage region is covered by the gate electrode protrusion 214a, the area of the protrusion 214a may be formed so as to correspond only to the light leakage region C, and thus the black matrix 292 It is possible to prevent lowering of the aperture ratio than in the case of). In the present invention, a case in which the protrusion 214a is connected to the gate electrode 214 has been described. However, the protrusion 214a may be formed in a pattern separated from the gate electrode 214 to serve as a light blocking layer. .

이와 같이, 본 발명에서는 빛샘을 방지하여 대비비를 향상시키고, 개구율의 저하를 방지할 수 있다. As described above, in the present invention, light leakage can be prevented to improve the contrast ratio, and a decrease in the aperture ratio can be prevented.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

본 발명에 따른 액정표시장치는 빛샘이 발생하는 영역을 블랙 매트릭스 하부에 위치하도록 하여 빛샘을 차단하고 대비비를 향상시킬 수 있다. 또한, 블랙 매트릭스의 구조를 변화시키지 않으므로, 개구율의 저하를 방지할 수 있다. 본 발명에서는 박막 트랜지스터의 채널을 "U"자 모양으로 형성함으로써 안정적이고 향상된 제조 수율을 얻을 수 있다.In the liquid crystal display according to the present invention, the light leakage may be located under the black matrix to block light leakage and improve the contrast ratio. Moreover, since the structure of a black matrix is not changed, the fall of an aperture ratio can be prevented. In the present invention, a stable and improved production yield can be obtained by forming a channel of the thin film transistor in a “U” shape.

Claims (11)

이격되어 마주 대하는 제 1 및 제 2 기판;First and second substrates spaced apart from each other; 상기 제 1 기판의 안쪽면에 형성되고 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선;Gate wirings and data wirings formed on an inner surface of the first substrate and crossing each other to define a pixel region; 상기 게이트 배선과 데이터 배선의 교차점에 형성되어 있으며, 상기 게이트 배선과 연결되어 있는 게이트 전극, 상기 데이터 배선과 연결되어 있는 소스 전극, 상기 소스 전극과 이격되어 있는 드레인 전극 및 상기 게이트 전극과 소스 및 드레인 전극 사이에 위치하는 액티브층을 포함하는 박막 트랜지스터;A gate electrode connected to the gate wiring, a source electrode connected to the data wiring, a drain electrode spaced apart from the source electrode, and a gate electrode, a source, and a drain formed at an intersection point of the gate wiring and the data wiring; A thin film transistor including an active layer between the electrodes; 상기 박막 트랜지스터를 덮으며 상기 드레인 전극을 드러내는 콘택홀을 포함하는 보호층;A protective layer covering the thin film transistor and including a contact hole exposing the drain electrode; 상기 보호층 상부의 화소 영역에 형성되고 상기 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극;A pixel electrode formed in the pixel area above the protective layer and contacting the drain electrode through the contact hole; 상기 제 2 기판의 안쪽면에 형성되어 있으며, 상기 화소 전극을 드러내는 블랙 매트릭스; 그리고A black matrix formed on an inner surface of the second substrate and exposing the pixel electrode; And 상기 블랙 매트릭스 상부에 형성되고 상기 화소 전극과 마주 대하는 공통 전극A common electrode formed on the black matrix and facing the pixel electrode 을 포함하며,Including; 상기 액티브층은 상기 화소 영역으로 연장되고 상기 드레인 전극과 일부 중첩하는 제 1 연장부를 포함하며, 상기 콘택홀은 상기 제 1 연장부 내에 위치하고,The active layer includes a first extension part extending to the pixel area and partially overlapping the drain electrode, wherein the contact hole is located in the first extension part. 상기 화소 전극은 상기 제 1 연장부와 상면 접촉하고,The pixel electrode is in top contact with the first extension part, 상기 블랙 매트릭스는 상기 제 1 연장부를 덮는 액정표시장치.And the black matrix covers the first extension part. 제 1 항에 있어서,The method of claim 1, 상기 콘택홀은 상기 드레인 전극의 일측면을 포함하는 액정표시장치.The contact hole includes a side surface of the drain electrode. 제 1 항에 있어서,The method of claim 1, 상기 소스 및 드레인 전극 사이의 노출된 액티브층은 박막 트랜지스터의 채널이 되고, 상기 채널은 "U"자 모양을 가지는 액정표시장치.The exposed active layer between the source and drain electrodes becomes a channel of the thin film transistor, and the channel has a “U” shape. 제 1 항에 있어서,The method of claim 1, 상기 소스 및 드레인 전극은 몰리브덴으로 형성되고, 상기 콘택홀에 대응하는 드레인 전극은 제거되어 있는 액정표시장치.And the source and drain electrodes are formed of molybdenum, and the drain electrode corresponding to the contact hole is removed. 제 4 항에 있어서,The method of claim 4, wherein 상기 화소 전극은 상기 드레인 전극과 측면 접촉하는 액정표시장치.And the pixel electrode is in side contact with the drain electrode. 제 1 항에 있어서,The method of claim 1, 상기 액티브층은 상기 데이터 배선 하부로 연장된 제 2 연장부를 더 포함하는 액정표시장치.The active layer further includes a second extension part extending below the data line. 이격되어 마주 대하는 제 1 및 제 2 기판;First and second substrates spaced apart from each other; 상기 제 1 기판의 안쪽면에 형성되고 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선;Gate wirings and data wirings formed on an inner surface of the first substrate and crossing each other to define a pixel region; 상기 게이트 배선과 데이터 배선의 교차점에 형성되어 있으며, 상기 게이트 배선과 연결되어 있는 게이트 전극, 상기 데이터 배선과 연결되어 있는 소스 전극, 상기 소스 전극과 이격되어 있는 드레인 전극 및 상기 게이트 전극과 소스 및 드레인 전극 사이에 위치하는 액티브층을 포함하는 박막 트랜지스터;A gate electrode connected to the gate wiring, a source electrode connected to the data wiring, a drain electrode spaced apart from the source electrode, and a gate electrode, a source, and a drain formed at an intersection point of the gate wiring and the data wiring; A thin film transistor including an active layer between the electrodes; 상기 박막 트랜지스터를 덮으며 상기 드레인 전극을 드러내는 콘택홀을 포함하는 보호층;A protective layer covering the thin film transistor and including a contact hole exposing the drain electrode; 상기 보호층 상부의 화소 영역에 형성되고 상기 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소 전극;A pixel electrode formed in the pixel area above the protective layer and contacting the drain electrode through the contact hole; 상기 제 2 기판의 안쪽면에 형성되어 있으며, 상기 화소 전극을 드러내는 블랙 매트릭스; 그리고A black matrix formed on an inner surface of the second substrate and exposing the pixel electrode; And 상기 블랙 매트릭스 상부에 형성되고 상기 화소 전극과 마주 대하는 공통 전극A common electrode formed on the black matrix and facing the pixel electrode 을 포함하며,Including; 상기 액티브층은 상기 화소 영역으로 연장되고 상기 드레인 전극과 일부 중첩하는 제 1 연장부를 포함하고, 상기 게이트 전극은 상기 제 1 연장부에 대응하는 돌출부를 포함하며, The active layer includes a first extension part extending to the pixel area and partially overlapping the drain electrode; The electrode includes a protrusion corresponding to the first extension portion, 상기 화소 전극은 상기 제 1 연장부와 상면 접촉하고, The pixel electrode is in top contact with the first extension part, 상기 콘택홀은 상기 제 1 연장부 내에 위치하는 액정표시장치.And the contact hole is located in the first extension part. 제 7 항에 있어서,The method of claim 7, wherein 상기 블랙 매트릭스는 상기 제 1 연장부와 상기 콘택홀을 노출하는 액정표시장치.The black matrix liquid crystal display exposes the first extension part and the contact hole. 제 7 항에 있어서,The method of claim 7, wherein 상기 콘택홀은 상기 드레인 전극의 일측면을 포함하는 액정표시장치.The contact hole includes a side surface of the drain electrode. 제 7 항에 있어서,The method of claim 7, wherein 상기 소스 및 드레인 전극은 몰리브덴으로 형성되고, 상기 콘택홀에 대응하는 드레인 전극은 제거되어 있는 액정표시장치.And the source and drain electrodes are formed of molybdenum, and the drain electrode corresponding to the contact hole is removed. 제 10 항에 있어서,The method of claim 10, 상기 화소 전극은 상기 드레인 전극과 측면 접촉하는 액정표시장치.And the pixel electrode is in side contact with the drain electrode.
KR1020030092512A 2003-12-17 2003-12-17 liquid crystal display device KR100991542B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030092512A KR100991542B1 (en) 2003-12-17 2003-12-17 liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092512A KR100991542B1 (en) 2003-12-17 2003-12-17 liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20050060791A KR20050060791A (en) 2005-06-22
KR100991542B1 true KR100991542B1 (en) 2010-11-04

Family

ID=37253461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092512A KR100991542B1 (en) 2003-12-17 2003-12-17 liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100991542B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142785B1 (en) * 2005-06-28 2012-05-08 엘지디스플레이 주식회사 Liquid crystal display device including thin film transistor
KR101602635B1 (en) 2009-11-30 2016-03-22 삼성디스플레이 주식회사 Display devise, thin film transistor substrate and method of fabricating the same
KR101605821B1 (en) 2010-09-10 2016-03-24 삼성디스플레이 주식회사 Display device and fabrication method thereof
CN107644881B (en) * 2017-10-24 2021-05-28 武汉天马微电子有限公司 Display panel and display device

Also Published As

Publication number Publication date
KR20050060791A (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US11036098B2 (en) Liquid crystal display device having rectangular-shaped pixel electrodes overlapping with comb-shaped counter electrodes in plan view
KR100808466B1 (en) array panel for a liquid crystal display device and manufacturing method of the same
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
KR20010046652A (en) liquid crystal display with color filter and method for fabricating the same
US8730418B2 (en) Array substrate and method for manufacturing the same
KR20050001707A (en) Thin film transistor array panel and liquid crystal display including the panel
KR101374078B1 (en) Display substrate, method of manufacturing the same and display apparatus having the same
KR20080002186A (en) Array substrate for liquid crystal display device
KR20020058270A (en) array panel of liquid crystal display and manufacturing method thereof
KR100908849B1 (en) Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same
CN113467145B (en) Array substrate, manufacturing method and display panel
CN113568230B (en) Array substrate, manufacturing method and display panel
KR20130033676A (en) Fringe field switching mode liquid crystal display device
KR20110105612A (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
KR100991542B1 (en) liquid crystal display device
KR20080047085A (en) Array substrate for liquid crystal display device and method of fabricating the same
US6906760B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR20000011190A (en) Liquid crystal display panel
US8435722B2 (en) Method for fabricating liquid crystal display device
JP2000122096A (en) Reflective liquid crystal display device and its manufacture
KR101366537B1 (en) Array substrate in liquid crystal display device and Method for fabricating the same
CN113589612B (en) Array substrate, manufacturing method and display panel
KR20050003898A (en) Array Substrate of Liquid Crystal Display Device Having Color Filter on Thin Film Transistor (COT) Structure and Method for Fabricating the Same
KR100679519B1 (en) Liquid crystal display
KR101222537B1 (en) Liquid Crystal Display Pane And Method for Fabricating Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10