KR100977816B1

KR100977816B1 - 전원 장치 및 그 제어 방법

Info

Publication number: KR100977816B1
Application number: KR1020087020420A
Authority: KR
Inventors: 가즈히코 이타쿠라
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2006-02-27
Filing date: 2006-02-27
Publication date: 2010-08-25
Also published as: CN101385215A; WO2007097012A1; US7751168B2; US20080301476A1; EP1990884A1; CN101385215B; KR20080095887A; EP1990884B1; JP4952711B2; EP1990884A4; JPWO2007097012A1

Abstract

전원 장치를 구성하는 각 전원 유닛은, 1차측의 과전류를 검출한 후 제1 시간 경과 후에 상기 전원 유닛의 전원 출력을 제어하기 위한 제어 신호를, 전원 출력을 정지하는 소정의 정지 상태에 래치하는 정지 상태 래치 수단과, 2차측의 과전류를 검출한 후 제2 시간 경과 후에 제어 신호를, 상기 전원 유닛의 전원 출력을 정지하지 않고서 제한하는 소정의 제한 상태로 하는 출력 제한 수단으로 이루어지고, 제2 시간은 제1 시간보다 짧은 구성으로 되어 있다.

Description

전원 장치 및 그 제어 방법{POWER SUPPLY APPARATUS AND CONTROL METHOD THEREFOR}

본 발명은 전원 장치 및 그 제어 방법에 따라, 특히 복수의 전원 유닛을 병렬 운전하여 부하에 전원을 공급하는 전원 장치 및 그 제어 방법에 관한 것이다.

최근, DC-DC 컨버터(이하 단순히 「DDC」라고 약칭함)를 적용한 전원 장치는 분산 급전의 필요성에서 각 프린트 기판 상에 소형의 온보드형 DDC를 복수대 탑재하는 구성이 일반적으로 되어 있다. 이들 온보드형 DDC 한 대당의 출력 전류는 40A 내지 70A이고, 이들을 2대 내지 8대 병렬 용장 운전함으로써 하이엔드 UNIX(등록 상표) 서버, 메인 프레임의 CPU/LSI 등에 대한 전원을 공급한다.

이러한 전원 장치에서는, 출력 전류의 대전류화를 목적으로 하여, 도 1에 도시한 바와 같이 복수대의 전원 유닛(전원1, 전원2, …)을 병렬 접속, 즉 각 전원의 출력부(출력부1, 출력부2, …)를 병렬 접속하는 것은 일반적으로 행해지고 있다.

최근의 부하는 저전압화·대전류화하고 있다. 이 때문에, 상기와 같이 병렬 접속되는 각 전원 유닛의 출력부에 있어서, 소위 「다이오드 접합 방식」을 사용하지 않고, 대전류화에 최적인 소위 「출력 단순 접속 방식」을 적용하는 경우가 많다.

「출력 단순 접속 방식」의 경우, 전원 장치의 용장 운전은 할 수 없지만, 「다이오드 접합 방식」과 달리 병렬 접속 개소의 손실을 제로로 할 수 있다. 따라서 대전류화를 목적으로 한 전원 시스템에는 가장 알맞은 방식이라고 할 수 있다.

한편 이 출력 단순 접속 방식에서는 도 2에 도시한 바와 같이, 1대의 전원 유닛이 내부에서 쇼트 고장(도면 중 X점)인 경우에 전류의 역류를 방지할 수 없다. 이 때문에 전원의 용장 운전은 할 수 없다. 즉 이러한 경우, 정상적인 전원 유닛에서 고장난 전원 유닛으로, 그 전원 유닛이 가진 공급 능력을 넘은 전류가 흐른다. 그 결과 최종적으로 정상적인 전원 유닛 내부의 과전류 보호 회로가 동작함으로써 정상적인 전원 유닛도 그 출력을 정지해버리는 것으로 되기 때문이다.

즉 「출력 단순 접속 방식」에서는, 고장난 1대의 전원 유닛이 정지하는 것에 따라, 병렬 운전하고 있는 다른 정상적인 전원 유닛도 출력을 정지하게 된다. 이 때문에 실제로 고장난 전원 유닛을 분리할 수 없다고 하는 문제가 발생한다.

상기 「접합 다이오드 방식」의 경우, 예컨대 도 3에 도시한 바와 같이 각 전원 유닛의 출력부(출력부1, 출력부2, …)에 다이오드 D1, D2를 설치한다. 이 때문에 1대의 전원 유닛이 내부에서 쇼트 고장나더라도 다이오드 D1 또는 D2에 의해 전류의 역류를 방지할 수 있다. 그 결과 정상적인 전원 유닛은 출력을 정지하지 않고 계속해서 부하에 출력 전압을 공급하는 것이 가능해진다. 또한 이 방식에서는 고장난 전원 유닛의 분리도 가능하다.

그러나 이 「접합 다이오드 방식」에서는 접합 다이오드 D1, D2의 순전압(VF)에 의해, 대전류 출력 시의 손실 P= Io1× VF가 커진다. 따라서 냉각용 히트 싱크가 필요해지는 등, 전원 유닛의 체적 증가나 가격 상승으로 이어질 수 있다. 따라서 용장 운전의 필요성이 없는 경우에는 반드시 적절한 방식이라고는 할 수 없었다.

[특허 문헌 1] 일본 특허 공개 제2003-169471호 공보

본 발명은 상기 문제점에 감안하여 이루어진 것으로, 「접합 다이오드 방식」을 채용하지 않고 「출력 단순 접속 방식」을 채용하면서, 전원 유닛 내의 고장 시에도 병렬 운전하고 있는 정상적인 전원 유닛의 운전 정지를 야기하지 않고, 또한 고장 전원 유닛을 적절히 분리하는 것을 가능하게 하는 전원 장치 및 그 제어 방법을 제공하는 것을 목적으로 한다.

본 발명에서는 상기 목적의 달성을 위해, 트랜스의 1차측의 과전류를 검출하면, 제1 시간 경과 후에 상기 전원 유닛의 출력을 제어하기 위한 제어 신호를, 상기 출력을 정지하는 소정의 정지 상태에 래치하여 정지하고, 트랜스의 2차측의 과전류를 검출하면, 제2 시간 경과 후에 상기 제어 신호를, 상기 전원 유닛의 출력을 정지하지 않고서 제한하는 소정의 제한 상태로 하도록 했다. 또한 상기 제2 시간은 상기 제1 시간보다 짧은 구성으로 했다.

상기와 같이, 병렬 운전을 행하고 있는 복수의 전원 유닛 중 하나의 전원 유닛이 고장났을 때, 도 2에 도시한 바와 같이 정상적인 전원 유닛에서 고장 전원 유닛에 대해 과대한 전류가 유입된다. 본 발명에서는 상기와 같이 트랜스의 2차측의 과전류를 검출했을 때에 제어 신호를 제한 상태로 할 때의 제2 시간을, 트랜스의 1차측의 과전류를 검출했을 때에 제어 전류를 정지 상태로 하는 제1 시간보다 짧게 했다. 그 결과 이러한 경우, 도 2에 도시하는 각 전원 유닛은 이하의 동작을 행하게 된다.

즉 정상 전원 유닛의 출력부1에 있어서, 병렬 접속된 고장 전원 유닛의 출력부2에 대해 과전류가 유출된다. 이 때문에, 과전류가 검출되어, 상기 정상 전원 유닛의 제어 신호는, 제2 시간 경과 후, 제한 상태로 된다. 한편 과전류는 상기 정상적인 전원 유닛의 트랜스 1차측에서도 검출된다. 그러나 1차측에서는, 이 제2 시간보다 긴 제1 시간 경과 후에 처음으로 그 제어 신호를 정지 상태로 하는 구성이라고 되어 있다. 따라서 1차측에서 제어 신호가 정지 상태로 되기 전에, 2차측에서의 상기 검출의 결과에 의해 제어 신호가 제한 상태로 된다. 그 결과 정상 전원 유닛은 그 출력이 제한된다. 이 때문에, 고장 전원 유닛에 대해 공급하고자 하는 출력이 제한된다. 따라서 1차측의 과전류 상태는 해소된다. 이 동작이 제1 시간 경과전에 이루어지기 때문에, 정상 전원 유닛에서는 제어 신호가 정지 상태로 되지 않는다.

한편, 쇼트 개소 X를 갖는 출력부2를 포함하는 고장 전원 유닛에서는, 상기 쇼트 개소에 대해, 정상의 전원 유닛으로부터 과전류가 유입한다. 그러나 그 전류의 방향이 역방향이기 때문에, 고장 전원 유닛의 2차측에 있어서 과전류의 검출은 이루어지지 않는다. 그러나 이 과전류의 유입에 의해 고장 전원 유닛의 트랜스는 포화한다. 그 결과 상기 고장 전원 유닛의 1차측이 실질적으로 단락 상태가 되어, 1차측에도 과전류가 발생한다. 과전류가 검출되고, 상기 제1 시간 경과 후, 고장 전원 유닛의 제어 신호는 정지 상태로 된다.

이와 같이, 정상적인 전원 유닛에서는 제어 신호가 제한 상태로 되고, 고장 전원 유닛에서는 제어 신호가 정지 상태로 된다. 그 결과, 정상적인 전원 유닛에서는 제한된 전원 출력으로써 운전이 속행되고, 고장 전원 유닛에서는 운전이 완전히 정지된다. 따라서 고장 전원 유닛의 분리가 확실하게 이루어질 수 있다.

또한, 제어 신호가 정지 상태로 된 경우에 이것을 검출하여 고장 신호를 발생하도록 구성하는 것이 바람직하다. 그 결과 상기의 경우, 고장 전원 유닛에서만 고장 신호가 발생되는 것이 되고, 고장 전원 유닛의 분리가 보다 확실하게 이루어질 수 있다.

[발명의 효과]

이와 같이 본 발명에 따르면, 고장 전원 유닛의 분리가 확실하게 이루어지기 때문에, 고장 발생할 때에도 병렬 접속하고 있는 모든 전원 유닛을 교환할 필요가 없고, 분리된 고장 전원 유닛만을 교환함으로써 대처가 가능해진다.

도 1은 복수대의 전원 유닛을 병렬 접속한 구성의 전원 장치의 구성예를 설명하기 위한 도면이다.

도 2는 도 1의 전원 장치에 있어서 하나의 전원 유닛에 고장이 발생했을 때의 상태를 설명하기 위한 도면이다.

도 3은 「접합 다이오드 방식」에 대해 설명하기 위한 도면이다.

도 4는 본 발명의 일 실시예에 따른 전원 장치의 구성을 설명하기 위한 도면 이다.

도 5는 도 4의 전원 장치의 동작을 설명하기 위한 도면(제1 도)이다.

도 6은 도 4의 전원 장치의 동작을 설명하기 위한 도면(제2 도)이다.

도 7은 도 4의 전원 장치의 동작을 설명하기 위한 타임 차트(제1 도)이다.

도 8은 도 4의 전원 장치의 동작을 설명하기 위한 타임 차트(제2 도)이다.

도 9는 도 4의 전원 장치 중의 정류 회로와 평활 회로의 일례의 회로도이다.

<도면의 주요 부분에 대한 부호의 설명>

10-1, 10-n: 전원 유닛

11, 14: 과전류 보호 회로

12: 인버터 회로

13: 정류 회로와 평활 회로

15: 구동 신호 회로

본 발명의 실시형태에 따르면, 전원 장치를 구성하는, 상호 병렬 접속된 복수의 전원 유닛의 각각은, 이하의 시간 관계를 만족하는 고속인 「1차측 과전류 보호 회로(래치 부착)」와 「2차측 과전류 보호 회로」를 갖는다.

「2차측 과전류 응답 시간(Δt2)」＜「1차측 과전류 응답 시간(Δt1)」＜「고장 신호 응답 시간(Δt3)」

또한 전원 유닛의 출력을 제어하는 제어 펄스의 정지를 검출하여 「고장 신호」를 송출하는 구성으로 함으로써, 고장 전원 유닛의 확실하고 또한 용이한 식별 을 가능하게 한다.

상기 「출력 단순 접속 방식」에 의해 병렬 접속된 전원 유닛 중의 하나의 전원 유닛에 있어서, 그 트랜스의 2차측에 있어서 전원 라인과 접지 라인 사이의 쇼트에 의한 고장(단순히 「쇼트 고장」이라고 칭함)이 발생한 경우를 상정한다. 이 경우 종래의 구성에 따르면, 상기와 같이, 정상 전원 유닛(10)을 포함하여, 병렬 접속된 전체 전원 유닛이 정지한다.

이것은, 도 2에 도시한 바와 같이, 고장에 따른 전원 유닛(이하 단순히 고장 전원 유닛이라고 칭함)에서는 상기 쇼트 개소(도 2 중, X)에 대해, 다른 병렬 접속된 정상적인 전원 유닛(이하 단순히 정상 전원 유닛이라고 칭함)으로부터 과대한 전류가 공급된다. 그 결과 상기 고장 전원 유닛의 트랜스는 자기 포화 상태가 되기 때문에, 상기 트랜스를 통해, 상기 고장 전원 유닛의 트랜스의 1차측에도 실질적인 쇼트 상태가 발생한다. 그 결과 1차측의 과전류 보호가 기능하여, 이 전원 유닛이 정지한다.

다른 정상 전원 유닛의 각각에서는, 상기와 같이 고장 전원 유닛에 있어서의 쇼트 개소(도 2 중, X)에 대해, 과대한 출력 전류가 공급된다. 그 결과 각 정상 전원 유닛에 있어서도 그 트랜스가 자기 포화 상태가 되기 때문에, 상기 트랜스를 통해, 상기 정상 전원 유닛의 트랜스의 1차측에도 실질적인 쇼트 상태가 발생한다. 그 결과 1차측의 과전류 보호가 기능하여, 이 전원 유닛도 정지한다.

이와 같이 하여 전원 장치를 구성하는, 병렬 접속된 전체 전원 유닛이 정지한다. 이 경우, 상기 쇼트 고장의 발생으로부터 상기 전체 대의 정지에 이르기까지 의 시간은 매우 단시간이다. 또한 이 경우 정지한 전체 전원 유닛의 각각으로부터 고장 신호가 발생되기 때문에, 상기 시설 관리자는 고장 전원 유닛을 식별할 수 없다. 따라서 전체 대를 교환하거나, 혹은 일부의 전원 유닛만을 교환하여 나머지의 전원 유닛의 재투입을 반복함으로써 고장 전원 유닛을 식별한다고 하는 작업이 필요해진다.

전체 대의 교환에서는 지나치게 비용이 드는 한편, 상기와 같이 재투입의 반복에 의해 고장 전원 유닛을 식별하는 방법을 채용한 경우, 반복 과전류를 발생시키기 때문에 상기 전원 장치 및 그 주변 설비에 있어서 바람직하지 않다.

본 발명의 실시형태에 따르면, 각 전원 유닛에 있어서, 「1차측 과전류 보호 회로」에 의해 1차측의 과전류가 검출되면, 출력을 제어하는 제어 펄스의 펄스폭을 제어하는 「구동 신호 회로」가 정지 상태에 「래치」된다.

한편 「2차측 과전류 보호 회로(고속)」는 트랜스의 2차측의 과전류를 검출했을 때에 상기의 「1차측 과전류 보호 회로」보다도 먼저 보호 동작하도록, 그 응답 시간이 설정된다. 그리고 「2차측 과전류 보호 회로(고속)」가 동작하면, 「구동 신호 회로」는 소정의 「제한 상태」가 된다. 이 제한 상태에서는, 상기 제어 펄스의 펄스폭이 감소시켜지거나, 혹은 제어 펄스의 생성이 간헐적으로 이루어진다. 즉 전원 유닛의 출력은 제한되지만, 「구동 신호 회로」의 동작은 정지되지 않는다.

또한 「구동 신호 회로」의 동작을 감시하여, 제어 펄스가 정지했을 때를 고장이라고 인식하고, 「고장 신호」를 출력하는 기능을 설치한다.

이와 같이 각 전원 유닛에서는, 1차측의 과전류에 의해 구동 신호 회로가 정지 상태에 래치될 때의 지연 시간(Δt1으로 함)보다, 2차측의 과전류에 의해 구동 신호 회로가 제한 상태로 될 때의 지연 시간(Δt2로 함)쪽이 짧게 설정된다.

또한 도 2와 함께 전술과 같이, 2차측이 쇼트 고장일 때, 고장 전원 유닛에서는 과전류는 역방향이기 때문에, 2차측의 과전류는 검출되지 않는다(도 2 참조). 그 때 상기와 같이 트랜스의 자기 포화에 의해 1차측에 과전류가 발생하고, 상기 소정의 지연 시간(Δt1) 후에 고장 전원 유닛의 구동 신호 회로는 정지 상태가 된다. 그 결과 고장 전원 유닛에서는 상기 고장 신호가 발생된다.

한편 정상 전원 유닛에서는, 1차측, 2차측의 양쪽에서 과전류가 검출된다(도 2 참조). 그러나 상기와 같이 Δt1>Δt2이기 때문에, 우선 2차측에 있어서의 과전류 검출에 의해, 구동 신호 회로가 「제한 상태」로 된다. 그 결과 이 전원 유닛의 출력이 제한되게 되고, 1차측의 과전류 상태가 해소된다. 그 결과 1차측의 과전류 검출에 의한 구동 신호 회로의 정지 상태에의 천이가 발생하지 않는다. 따라서 정상 전원 유닛에서는 고장 신호가 발생하지 않는다.

이와 같이 본 발명의 실시형태에 따르면 고장 전원 유닛에서만 고장 신호가 발생되기 때문에, 고장 전원 유닛의 식별이 확실하고 또한 용이해진다.

이와 같이 본 발명의 실시형태에서는 1차측에 「1차측 전류 과전류 보호 회로」의 기능에 의해, 1차측의 인버터 회로의 스위칭 소자(트랜지스터, MOS-FET 등)이 쇼트 고장났을 때에 이 보호 회로가 이것을 검출하여 구동 신호 회로의 제어 펄스를 정지한다. 그 결과 고장 전원 유닛에서는 고장 신호가 출력되고, 외부에서 는 고장난 전원 유닛을 용이하게 인식할 수 있다.

또한 2차측의 정류 회로의 정류 소자(다이오드, 트랜지스터, MOS-FET 등)가 쇼트 고장난 경우에도 「트랜스의 자기 포화」를 이용하여 1차측에 과전류가 발생하지 않도록 한다. 그 결과 「1차측 전류 과전류 보호 회로」가 이것을 검출하여 상기 동일 고장 신호를 출력한다.

즉 상기와 같이 전원 유닛의 내부가 쇼트 고장일 때, 상기 쇼트에 의해 발생하는 과전류는 2차측에서 전원 유닛 내부로 역류한다. 그 때 플러스 방향의 과전류 검출을 목적으로 하고 있는 「2차측 전류 과전류 보호 회로」에서는 과전류를 검출할 수 없지만, 상기와 같이 트랜스의 자기 포화에 의해 「1차측 전류 과전류 보호 회로」에서 상기 고장이 검출된다. 따라서 전원 유닛 자체의 내부 쇼트 고장이 검출 가능해진다.

또한 본 발명의 실시형태에서는 상기와 같이, 1차측의 쇼트 고장 검출 시, 구동 신호 회로를 정지 상태에 「래치」한다. 즉 1차측 전류 과전류 보호 회로가 과전류를 검출하면, 상기 Δt1 지연 후, 1차측 전원 라인에 삽입된 FET를 오프 상태에 래치하는 제어가 이루어진다. 그 결과 1차측의 차단이 이루어진다. 그 결과, 상기 고장 상태를 병렬 접속된 다른 전원 유닛에 파급시키지 않는다. 이것은 상기 1차측의 차단에 의해 1차측의 전원 공급이 끊어지고, 그 결과 제어 펄스가 정지되기 때문이다.

한편 이 고장 전원 유닛에 있어서의 1차측의 고장에 의해, 병렬 접속된 정상 전원 유닛에 영향은 미치지 않는다. 이 때문에 정상 전원 유닛에서는 출력 정지가 이루어지는 경우는 없다. 따라서 이 경우 정상 전원 유닛에서 고장 신호는 출력되지 않는다. 그 결과 외부에서는 정상 전원 유닛으로서 인식되고, 고장 전원 유닛의 분리가 가능해진다.

즉 본 발명의 실시형태에서는, 각 전원 유닛의 「구동 신호 회로」의 동작을 감시하여, 제어 펄스가 정지했을 때를 고장이라고 인식하고, 「고장 신호」를 출력한다. 이와 같이 전원 유닛 내부가 쇼트 고장난 경우에 고장 신호를 출력함으로써, 고장 전원 유닛으로서 확실하게 외부에서 인식된다.

또한 본 발명의 실시형태에서는 「2차측 과전류 보호 회로(고속)」의 기능에 의해, 정상 전원 유닛에서 쇼트 고장을 일으킨 고장 전원 유닛으로 흐르는 급격한 과전류가 검출되면, 상기 Δt2 지연 후, 구동 신호 회로가 제한 상태로 된다. 즉 제어 펄스의 펄스폭을 감소시키거나 혹은 간헐적으로 함으로써, 고장 전원 유닛에 대해 흐르고자 하는 과전류를 제한하면서 제어 펄스를 정지하지 않는 상태를 유지한다. 즉 구동 신호 회로를 정지 상태에 래치하기까지에 이르게 하지 않는다.

그 결과 상기 정상 전원 유닛에서는, 제어 펄스는 완전히 정지되는 경우가 없기 때문에 고장 신호가 출력되지 않는다. 그 결과 외부에서는 정상적인 전원으로서 인식된다. 이것은 「2차측 과전류 보호 회로(고속)」의 기능에 의해 고장 전원 유닛에 대해 유출하는 과전류를 제한함으로써 상기 정상 전원 유닛의 1차측에 발생하는 과전류를 억제하고, 또한 「1차측 전류 과전류 보호 회로」의 동작을 억제하고 있는 것에 의한다.

이 「2차측 과전류 보호 회로(고속)」는 상기와 같이 응답 시간(Δt2)이 「1 차측 전류 과전류 보호 회로」의 응답 시간(Δt1)보다 짧게 설정되어, 결과적으로 응답 속도가 고속으로 되어 있다. 따라서 상기와 같이 정상 전원 유닛의 「1차측 전류 과전류 보호 회로」의 동작이 억제되어 정지에 이르는 경우가 없기 때문에 고장이라고 인식되지 않는다.

즉 본 발명의 실시형태에 따르면, 고장 발생 직후에 고장 식별을 행하는 것이 가능해진다. 그 결과 고장 전원 유닛의 식별을 위해 전원을 재투입할 필요는 없어, 용이하고 또한 확실하게 고장 전원 유닛을 식별할 수 있다.

또한 본 발명의 실시형태에 따르면, 전원 장치가 통상 연속 운전 중에 있어서 「1차측 과전류 응답 시간(Δt1)> 2차측 과전류 응답 시간(Δt2)」의 조건을 만족하는 고속인 과전류 보호 회로에 의해, 정상 전원 유닛에서는 2차측 과전류 보호 기능이 작동하여 2차측 전류가 제한되고, 고장 전원 유닛에서는 1차측 과전류 보호 기능이 동작하여 출력이 정지하고 고장 신호를 출력한다.

따라서 재투입할 필요는 없고, 확실하고 또한 용이하게 고장 전원 유닛의 분리가 가능해진다. 이 때문에 상기 전원 장치의 설치 장소에서 고장 전원 유닛만을 교환하는 것에 의한 대처가 가능해진다.

이하, 본 발명의 실시예에 대해, 도면과 함께 설명한다.

실시예 1

도 4는 본 발명의 일 실시예에 따른 전원 장치의 회로도이다.

본 전원 장치는 48V 급전계(20)로부터 DC 48V의 전원의 공급을 받아, 이것을 병렬 접속된 복수의 전원 유닛(10-1 내지 10-n)(DDC)의 각각에 원하는 직류 전압으 로 변환한 후, 부하(30)에 대해 출력한다.

전원 유닛(10-1 내지 10-n)의 각각(이하 「각 전원 유닛(10)」이라고 칭함)은 인버터 회로(12), 트랜스(T) 및 정류 회로와 평활 회로(13)를 갖는다.

인버터 회로(12)는 48V 급전계(20)로부터 DC 48V의 직류 전력의 공급을 받아, 이것을 교류 전력으로 변환한다. 정류 회로와 평활 회로(14)는 도 9에 도시하는 바와 같은 회로 구성을 가지고, 인버터 회로(12)로부터 트랜스(T)를 통해 공급되는 교류 전력을 FET, F1, F2에 의해 정류하고, 평활 코일(L), 평활 콘덴서(C)에 의해 평활한다. 이와 같이 하여 교류 전력을 직류 전력으로 변환할 때, 공지의 PWM 제어의 원리에 의해, FET, F1, F2의 점호각을 제어함으로써 출력 전압(Vo)을 조정한다.

인버터 회로(12)와, 정류 회로와 평활 회로(13)의 사이는 포토 커플러(16)에 의해 접속되어 있다. 이것은 인버터 회로(12)와, 정류 회로와 평활 회로(13) 사이에서, 펄스 제어의 동기를 위한 신호를 교환하기 위해서이다.

각 전원 유닛(10)은 또한, 구동 신호 회로(15)를 갖는다.

구동 신호 회로(15)는 외부에서 기동 신호(Is)를 수신하여, 정류 회로와 평활 회로(13)에 대해, 제어 펄스를 공급한다. 즉 제어 펄스의 펄스폭을 증감함으로써, 정류 회로 및 평활 회로(13)의 FET, F1, F2의 점호각을 제어함으로써, 정류 회로와 평활 회로(13)로부터 부하(30)에 대해 공급되는 직류 전력의 전압을 제어한다. 또한 도면 중, 제어 펄스의 생성에 따른 회로 구성의 도시는 생략하고 있다. 제어 펄스의 생성에 따른 회로 구성은, 예컨대 PWM 제어에 의해 출력을 제어하는 구성의 DDC에서의 공지의 구성을 그대로 적용 가능하고, 여기서의 설명을 생략한다.

또한 구동 신호 회로(15)는 제어 펄스 정지부(15a1), 제어 펄스 제한부(15a2), 제어 펄스 검출부(15b), 비교기(15c) 및 고장 신호 생성부(15d)를 갖는다.

제어 펄스 정지부(15a1)는, 인버터 회로(12)에 공급되는 직류 전력이 정지되면 이것을 강압 회로(17)를 통해 검출하고, 정류 회로와 평활 회로(13)에 대해 공급하고 있는 제어 펄스를 정지한다. 그 결과 도 9에 도시하는 FET, F1, F2는 오프 상태가 되고, 또한 부하(30)에의 전원 공급은 정지된다. 이 때의 구동 신호 회로(15)의 상태를 「정지 상태」라고 칭한다.

또한 제어 펄스 제한부(15a2)는 2차측 과전류 회로(14)로부터, 과전류를 검출했을 때에 출력되는 검출 신호를 수신하여, 제어 펄스의 펄스폭을 감소시키거나, 혹은 제어 펄스의 발생을 간헐적으로 한다. 이 때의 구동 신호 회로(15)의 상태를 「제한 상태」라고 칭한다. 그 결과 정류 회로와 평활 회로(13)에서 부하에 대해 출력되는 출력은 제한된다.

펄스 검출 회로(15b)는 제어 펄스를 감시하고 있고, 제어 펄스의 정지가 소정 시간(Δt3)(구체적으로는 20 msec) 계속하면 비교기(15c)에 대해, 검출 신호를 송출한다. 이것을 수신한 비교기(15c)는 소정의 기준 레벨과 비교하여, 이것을 넘으면 검출 신호를 송출한다. 이것을 수신한 고장 신호 생성부(15d)는 외부에 대해 고장 신호(A1 내지 An)를 송출한다. 또한 제어 펄스 검출부(15b), 비교기(15c) 및 고장 신호 생성부(15d)에는 외부로부터 항상 전원 공급이 이루어지고, 전원 유닛(10)의 고장에 의해 강압 회로(17)를 통한 보조 전원의 공급이 끊어진 경우에도 동작 가능하게 되어 있다.

또한 각 전원 유닛(10)은 1차측 과전류 보호 회로(11)를 갖는다. 이 보호 회로(11)는, 전류 검출 회로(11a), 지연 회로(11b), 비교기(11c), 래치 회로(11d), AND 소자(11e) 및 FET(11f)를 갖는다. 이 보호 회로(11)에서는, 전류 검출 회로(11a)에 의해 1차측의 과전류가 검출되면, 지연 회로(11b)에서 소정의 응답 시간(Δt1)(구체적으로는 4μsec) 지연 후, 검출 신호를 비교기(11b)로 출력한다. 비교기(11b)에서는 검출 신호의 레벨을 소정의 기준 레벨과 비교하여, 이것을 넘으면 검출 신호를 래치 회로(11d)에 출력한다. 래치 회로(11d)에서는 이 검출 신호를 래치하여, AND 소자에 출력한다. AND 소자에서는 검출 신호와 전원 전압의 AND를 취해, FET(11f)에 대해, 전원 공급을 차단하는 신호를 출력한다. 이것을 수신한 FET(11f)는 오프 상태가 되고, 인버터 회로(12)에의 전력의 공급은 정지된다.

이와 같이 1차측 과전류 보호 회로(11)에서는 1차측 과전류 검출 시, 소정의 응답 시간(Δt1) 후, 인버터 회로(12)에 대한 전력 공급을 정지하기 위한 동작을 행한다. 또한 래치 회로(11d)의 기능에 의해, 상기 과전류 상태가 해소된 후에도, 상기 FET(11f)에 의한 전원 공급 차단 상태는 계속해서 유지된다.

각 전원 유닛(10)은 또한 2차측 과전류 보호 회로(14)를 갖는다. 이 보호 회로(14)는 전류 검출 회로(14a), 지연 회로(14c) 및 비교기(14b)로 이루어진다. 이 보호 회로(14)에서는, 전류 검출 회로(14a)에 의해 2차측의 과전류가 검출되면, 지 연 회로(14c)에서 소정의 응답 시간(Δt2)(구체적으로는 2μsec) 지연 후, 검출 신호가 비교기(11b)에 출력된다. 이것을 수신한 비교기(11b)에서는 검출 신호의 레벨을 소정의 기준 레벨과 비교하여, 이것을 넘으면 검출 신호를 구동 신호 회로(15)의 제어 펄스 제한부(15a2)에 송출한다.

이하, 도 5 내지 도 9와 함께, 이러한 구성을 갖는 전원 장치의 전원 유닛(10-1)에 쇼트 고장이 발생했을 때의 동작을 설명한다.

여기서 도 7 중, (a)는 상기 고장 전원 유닛(10-1)의 인버터 회로(12) 내의 인버터(FET)의 출력 파형을 도시한다. (b)는 상기 고장 전원 유닛(10-1)의 정류 회로와 평활 회로(13)로부터 부하(30)에 대해 공급되는 출력 전압을 도시한다. (c)는 상기 고장 전원 유닛(10-1) 이외의 병렬 접속된 정상 전원 유닛(10-n)의 정류 회로와 평활 회로(13)로부터 부하(30)에 대해 공급되는 출력 전압을 도시한다. (d)는 정상 전원 유닛(10-n)의 고장 신호(An)의 상태를 도시한다. (e)는 고장 전원 유닛(10-1)의 인버터 회로(12)를 흐르는 전류를 도시한다. (f)는 고장 전원 유닛(10-1)의 1차측 과전류 보호 회로(11) 내의 FET(11f)의 게이트 전압을 도시한다. (g)는 고장 전원 유닛(10-1)의 고장 신호(A1)의 상태를 도시한다.

또한 도 8 중, (a)는 상기 고장 전원 유닛(10-1)의 정류 회로와 평활 회로(13) 내의 정류 FET(도 9 중, F1, F2)의 출력 파형을 도시한다. (b)는 상기 고장 전원 유닛(10-1)의 정류 회로와 평활 회로(13)로부터 부하(30)에 대해 공급되는 출력 전압을 도시한다. (c)는 상기 고장 전원 유닛(10-1) 이외의 병렬 접속된 정상 전원 유닛(10-n)의 정류 회로와 평활 회로(13)로부터 부하(30)에 대해 공급되는 출 력 전압을 도시한다. (d)는 정상 전원 유닛(10-n)의 고장 신호(An)의 상태를 도시한다. (e)는 고장 전원 유닛(10-1)의 인버터 회로(12)를 흐르는 전류를 도시한다. (f)는 고장 전원 유닛(10-1)의 1차측 과전류 보호 회로(11) 내의 FET(11f)의 게이트 전압을 도시한다. (g)는 고장 전원 유닛(10-1)의 고장 신호(A1)의 상태를 도시한다.

우선 도 5, 도 7과 함께, 고장 전원 유닛(10-1)에 있어서, 트랜스(T)의 1차측에서 쇼트 고장이 발생했을 때의 동작에 대해 설명한다.

구체적으로는 시각(ts)[도 7(a) 참조]에 인버터 회로(12) 내의 소자 고장 등에 의해 전원선과 설치선 사이가 단락 상태로 된 상황을 상정한다.

이 경우 도 7(e)에 도시한 바와 같이, 고장 전원 유닛(10-1)에 있어서 1차측에 과전류가 발생한다. 그리고 1차측의 전류가 소정의 임계치(It1)[도 7(e)]를 넘으면, 도 7(f)에 도시한 바와 같이, 상기 응답 시간(Δt1) 후에 1차측 과전류 보호 회로(11)가 동작한다. 그 결과 이 보호 회로(11)의 FET(11f)가 차단 동작하여, 인버터 회로(12)에의 전원의 공급이 정지된다. 그 결과 도 7(b)에 도시한 바와 같이, 상기 고장 전원 유닛(10-1)에서는 그 출력이 정지된다.

그 결과 도 7(e)에 도시한 바와 같이 과전류 상태는 해소한다. 그러나 상기 1차측 과전류 보호 회로(11)의 래치 회로(11d)의 기능에 의해, 상기 FET(11f)의 차단 상태는 유지된다.

또한 FET(11f)의 차단 동작의 결과 발생한 1차측의 전원 공급의 정지가 구동 신호 회로(15)의 제어 펄스 정지부(15a1)에 의해 검출된다. 그 결과 고장 발생(ts) 으로부터 상기 응답 시간(Δt1) 후에 구동 신호 회로(15)로부터 정류 회로와 평활 회로(13)에의 제어 펄스의 공급이 정지된다. 그 후 상기 소정 시간(Δt3)(20 msec) 후, 제어 펄스 검출부(15b)로부터 검출 신호가 송출되고, 이것이 비교기(15c)를 통해 고장 신호 생성부(15d)로 전달된다. 이것을 수신한 고장 신호 생성부(15d)는 외부에 대해 고장 신호(A1)를 송출한다[도 7(g)].

이 경우 병렬 접속된 정상 전원 유닛(10-n)에는 영향이 미치지 않고, 그 고장 신호 생성부(15d)에서 고장 신호(An)는 발생되지 않는다[도 7(d)].

이와 같이 고장 전원 유닛(10-1)에 있어서의 1차측의 쇼트 고장의 경우, 고장 전원 유닛(10-1)에서는 고장 신호(A1)가 생성되고 정상 전원 유닛(10-n)에서는 고장 신호(An)가 생성되지 않기 때문에, 확실하게 고장 전원 유닛(10-1)의 식별이 이루어질 수 있다.

다음으로 도 6, 도 8과 함께, 고장 전원 유닛(10-1)에 있어서, 트랜스(T)의 2차측에서 쇼트 고장이 발생했을 때의 동작에 대해 설명한다.

구체적으로는 시각(ts)[도 8(a) 참조]에 정류 회로와 평활 회로(13)의 정류내의 소자 고장 등에 의해 전원선과 설치선 사이가 단락 상태로 된 상황을 상정한다.

이 경우 도 8(b)에 도시한 바와 같이, 고장 전원 유닛(10-1)의 2차측의 정류 회로와 평활 회로(13)에서는, 상기 쇼트 고장 개소에 대한 정상 전원 유닛(10-n) 등으로부터의 전원의 공급에 의해, 역류 현상이 발생한다. 이 경우 고장 전원 유닛(10-1)에서는 과전류의 방향이 반대이기 때문에, 2차측 과전류 보호 회로(14)는 동작하지 않는다. 그러나 이 과전류에 의해 상기 고장 전원 유닛(10-1)의 트랜스(T)는 자기 포화에 이른다. 그 결과 상기 고장 전원 유닛(10-1)에 있어서는 상기 트랜스(T)를 통해 1차측에서도 단락 상태가 생기게 되어, 1차측에서 과전류가 발생한다[도 8(e)].

이 1차측의 과전류 상태가 소정의 임계치(It1)[도 8(e)]를 넘어서 계속하면, 도 8(f)에 도시한 바와 같이, 상기 응답 시간(Δt1)(4μsec) 후에 1차측 과전류 보호 회로(11)가 동작한다. 그 결과 상기 보호 회로(11)의 FET(11f)가 차단 동작하여, 인버터 회로(12)에의 전원의 공급이 정지된다. 그 결과 상기 고장 전원 유닛(10-1)에서는 도 8(b)에 도시한 바와 같이, 그 출력이 정지된다.

그 결과 도 8(e)에 도시한 바와 같이 1차측의 과전류 상태도 해소된다. 그러나 상기 1차측 과전류 보호 회로(11)의 래치 회로(11d)의 기능에 의해, 고장 전원 유닛(10-1)에 있어서의 FET(11f)의 차단 상태는 유지되고, 그 출력 정지 상태가 유지된다.

또한 고장 전원 유닛(10-1)에서는 이 FET(11f)의 차단 동작의 결과 발생한 1차측의 전원 공급의 정지가 동시에 구동 신호 회로(15)의 제어 펄스 정지부(15a1)에 의해 검출된다. 따라서 고장 발생으로부터 상기 응답 시간(Δt1)(4μsec) 후에 구동 신호 회로(15)로부터 정류 회로와 평활 회로(13)에의 제어 펄스의 공급이 정지된다. 그 후 상기 소정 시간(Δt3)(20 msec) 후, 제어 펄스 검출부(15b)로부터 검출 신호가 송출되어, 이것이 비교기(15c)를 통해 고장 신호 생성부(15d)로 전달된다. 이것을 수신한 고장 신호 생성부(15d)는 외부에 대해 고장 신호(A1)를 송출 한다[도 8(g)].

한편 병렬 접속된 정상 전원 유닛(10-n)에서는, 상기 고장 전원 유닛(10-1)의 2차측의 쇼트 고장의 결과 이 고장 개소에 대해 전원을 공급하는 동작이 행해진다. 그 결과 정상 전원 유닛(10-n)의 정류 회로와 평활 회로(13)에 있어서 과전류가 발생한다[도 8(c)].

이 결과 출력 전류가 소정의 임계치(It2)[도 8(c)]를 넘으면, 이것이 정상 전원 유닛(10-n)의 2차측 과전류 보호 회로(14)에 의해 검출된다. 그 결과 그 응답 시간(Δt2)(μsec) 후, 제어 펄스 제한부(15a2)의 기능에 의해, 구동 신호 회로(15)로부터 정류 회로와 평활 회로(13)에 공급되는 제어 펄스가 제한된다. 여기서는 제어 펄스의 생성이, 소정의 펄스 정지 간격(Δt4)(구체적으로는 10 msec)에 의해 간헐적으로 이루어지는 예를 나타내고 있다.

이와 같이 정상 전원 유닛(10-n)에서는 정류 회로와 평활 회로(13)에 공급되는 제어 펄스가 제한되는 것에 따라 2차측의 과전류가 제한된다. 그 결과 트랜스(T)의 자기 포화가 억제된다. 도 9에 도시한 바와 같이 정류 회로와 평활 회로(13)에 포함되는 평활 코일(L)의 동작에 의해, 이 정상 전원 유닛(10-n)으로부터 고장 전원 유닛(10-1)의 쇼트 고장 개소에 대해 공급되는 전류의 증가율은 Vo/L에 제한된다. 따라서 정상 전원 유닛(10-n)에 있어서, 2차측 과전류 보호 회로(14)의 응답 시간(Δt2)(2μsec) 사이의 출력 전류의 증가량이 억제된다.

따라서 정상 전원 유닛(10-n)에서는 트랜스(T)가 자기 포화하기 전에 2차측의 출력이 제한되어, 그 1차측 과전류 보호 회로(11)가 동작하는 것이 억제된다. 정상 전원 유닛(10-n)의 고장 신호 생성부(15d)로부터는 고장 신호(An)는 송출되지 않는다. 특히 2차측 과전류 보호 회로(14)의 응답 시간(Δt2)(2μsec)을 1차측 과전류 회로(11)의 응답 시간(Δt1)(4μsec)보다 짧게 함으로써, 정상 전원 유닛(10-n)에서는 먼저 2차측 과전류 보호 회로(14)가 동작한다. 그 결과 구동 신호 회로(15)는 「정지 상태」에 이르기 전에 「제한 상태」에 이른다. 그 결과 상기 정상 전원 유닛의 출력이 제한되어 1차측의 과전류도 해소되기 때문에, 그 구동 신호 회로(15)는 완전한 「정지 상태」로 되지 않는다.

또한 고장 신호 생성 회로(15d)에 의한 고장 신호(A)의 송출에 따른 지연 시간(Δt3)[20 msec; 도 8(g)]에 대해, 상기 「제한 상태」에 있어서의 제어 펄스의 「간헐」생성의 정지 기간(Δt4)[10 msec; 도 8(c)]이 짧게 설정된다. 이 때문에, 「제한 상태」에 있어서의 간헐 생성의 정지 기간 내에 고장 신호 생성부(15d)가 동작하는 경우는 없고, 또한 고장 신호가 생성되는 경우가 없다. 따라서 정상 전원 유닛(10-n)에서는 고장 신호(An)는 생성되지 않는다.

이와 같이 2차측의 고장의 경우에도 고장 전원 유닛(10-1)에서는 고장 신호(A1)가 생성되고 정상 전원 유닛(10-n)에서는 고장 신호(An)가 생성되지 않기 때문에, 확실하게 고장 전원 유닛(10-1)의 식별이 이루어질 수 있다.

Claims

복수의 전원 유닛을 병렬 운전함으로써 전원을 공급하는 전원 장치로서, 각 전원 유닛은,

트랜스와,

상기 트랜스의 1차측의 과전류를 검출하면, 제1 시간 경과 후에 상기 전원 유닛의 출력을 제어하기 위한 제어 신호를, 상기 출력을 정지하는 소정의 정지 상태에 래치하는 정지 상태 래치 수단과,

상기 트랜스의 2차측의 과전류를 검출하면, 제2 시간 경과 후에 상기 제어 신호를, 상기 전원 유닛의 출력을 정지하지 않고서 제한하는 소정의 제한 상태로 하는 출력 제한 수단

으로 이루어지고,

상기 제2 시간은 상기 제1 시간보다 짧은 구성으로 되는 것인 전원 장치.
제1항에 있어서, 각 전원 유닛은 고장 신호 출력 수단을 더 포함하고,

상기 고장 신호 출력 수단은, 상기 정지 상태 래치 수단에 의해 제어 전원이 정지 상태에 래치되면, 고장 신호를 발생하는 구성으로 되는 것인 전원 장치.
제1항에 있어서, 각 전원 유닛은, 그 2차측 회로의 고장에 의해 출력측으로부터 과전류가 유입했을 때 상기 트랜스가 자기 포화하여, 그 결과 1차측에 과전류 가 발생하고, 또한 상기 정지 상태 래치 수단이 동작하여 상기 제어 신호를 정지 상태에 래치로 하는 구성으로 되는 것인 전원 장치.
삭제
삭제
삭제
복수의 전원 유닛을 병렬 운전함으로써 전원을 공급하는 전원 장치의 제어 방법으로서,

각 전원 유닛은 트랜스를 가지고,

상기 트랜스의 1차측의 과전류를 검출하면, 제1 시간 경과 후에 상기 전원 유닛의 출력을 제어하기 위한 제어 신호를, 상기 출력을 정지하는 소정의 정지 상태에 래치하는 정지 상태 래치 단계와,

상기 트랜스의 2차측의 과전류를 검출하면, 제2 시간 경과 후에 상기 제어 신호를, 상기 전원 유닛의 출력을 정지하지 않고서 제한하는 소정의 제한 상태로 하는 출력 제한 단계

로 이루어지며,

상기 제2 시간은 상기 제1 시간보다 짧은 구성으로 되는 것인 전원 장치의 제어 방법.
제7항에 있어서, 상기 정지 상태 래치 단계에 의해 제어 전원이 정지 상태에 래치되면, 고장 신호를 발생하는 고장 신호 발생 단계를 더 포함하는 전원 장치의 제어 방법.
삭제
삭제
삭제
삭제