Nothing Special   »   [go: up one dir, main page]

KR100976010B1 - 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법 - Google Patents

실리콘계 박막 광전 변환 장치, 및 그의 제조 방법 Download PDF

Info

Publication number
KR100976010B1
KR100976010B1 KR1020087007516A KR20087007516A KR100976010B1 KR 100976010 B1 KR100976010 B1 KR 100976010B1 KR 1020087007516 A KR1020087007516 A KR 1020087007516A KR 20087007516 A KR20087007516 A KR 20087007516A KR 100976010 B1 KR100976010 B1 KR 100976010B1
Authority
KR
South Korea
Prior art keywords
layer
photoelectric conversion
type
silicon
buffer layer
Prior art date
Application number
KR1020087007516A
Other languages
English (en)
Other versions
KR20080050449A (ko
Inventor
도시아키 사사키
겐지 야마모토
Original Assignee
가부시키가이샤 가네카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 가네카 filed Critical 가부시키가이샤 가네카
Publication of KR20080050449A publication Critical patent/KR20080050449A/ko
Application granted granted Critical
Publication of KR100976010B1 publication Critical patent/KR100976010B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 광차단 효과를 얻기 위해서 도전성 SiOX층이 삽입되어 이루어지는 실리콘계 도전 광전 변환 장치에 있어서, 개선된 광전 변환 특성을 얻기 위해서, 본 발명의 실리콘계 박막 광전 변환 장치는, 순서대로 적층된 수소화 비정질 실리콘 또는 그의 합금을 포함하는 i형 광전 변환층, 수소화 비정질 실리콘을 포함하는 i형 완충층, 및 n형 Si1 - xOx층(X는 0.25 내지 0.6)을 포함하는 실리콘계 박막 광전 변환 장치이며, 상기 완충층은 상기 광전 변환층측의 계면에서 수소 농도가 상기 광전 변환층보다 높고, 또한 그 막 두께가 5 nm 이상, 50 nm 이하인 것을 특징으로 하고, n형 Si1 - xOx층의 저저항과, 또는 실리콘 결정상의 발생이 촉진되고, 계면의 접촉 저항이 감소하여 광전 변환 장치의 FF가 향상되고, 특성이 개선된 광전 변환 장치가 된다.
Figure R1020087007516
실리콘계 박막 광전 변환 장치, 수소화 비정질 실리콘, 광전 변환층, 완충층

Description

실리콘계 박막 광전 변환 장치, 및 그의 제조 방법 {SILICON-BASED THIN-FILM PHOTOELECTRIC CONVERTER AND METHOD OF MANUFACTURING THE SAME}
본 발명은 수소화 비정질 실리콘 또는 수소화 비정질 실리콘 합금을 포함하는 실질적으로 i형인 광전 변환층, 및 도전성 SiOX층을 포함하는 실리콘계 박막 광전 변환 장치 및 그의 제조 방법에 관한 것이다. 또한, 본원 명세서에서의 "결정질" 및 "미결정"의 용어는 해당 기술 분야에서 이용되고 있는 바와 같이, 부분적으로 비정질을 포함하는 경우에도 이용되고 있다.
최근 반도체 내부의 광전 효과를 이용하여 빛을 전기로 변환하는 광전 변환 장치가 주목을 받아, 개발이 활발하게 행해지고 있지만, 그 광전 변환 장치 중에서도 실리콘계 박막 광전 변환 장치는 저온에서 대면적의 유리 기판이나 스테인레스 기판 상에 형성할 수 있기 때문에, 저비용화를 기대할 수 있다.
이러한 실리콘계 박막 광전 변환 장치는 일반적으로 투명 절연 기판 상에 순서대로 적층된 투명 전극층과, 1개 이상의 광전 변환 유닛 및 이면 전극층을 포함하고 있다. 여기서 광전 변환 유닛은 일반적으로 p형층, i형층, 및 n형층이 이 순서대로, 또는 그 역순으로 적층되어 이루어지고, 그 주요부를 차지하는 i형의 광전 변환층이 비정질인 것은 비정질 광전 변환 유닛이라 불리고, i형층이 결정질인 것은 결정질 광전 변환 유닛이라 불리고 있다.
광전 변환층은 빛을 흡수하여 전자·정공대를 발생시키는 층이다. 일반적으로, 실리콘계 박막 광전 변환 장치에서는 pin 접합 중 i형층이 광전 변환층이다. 광전 변환층인 i형층이 광전 변환 유닛의 주요한 막 두께를 차지한다.
i형층은 이상적으로는 도전형 결정 불순물을 포함하지 않는 진성의 반도체층이다. 그러나 미량의 불순물을 포함하고 있어도, 페르미 준위가 금제대(禁制帶, forbidden band)의 거의 중앙에 있으면, pin 접합의 i형층으로서 기능하기 때문에, 이것을 실질적으로 i형인 층이라 부른다. 일반적으로, 실질적으로 i형인 층은 도전형 결정 불순물을 원료 가스에 첨가하지 않고 제조한다. 이 경우, i형층으로서 기능하는 허용 범위에서 도전형 결정 불순물을 포함할 수도 있다. 또한, 실질적으로 i형인 층은 대기나 바탕층에 기인하는 불순물이 페르미 준위에 제공하는 영향을 없애기 위해서, 미량의 도전형 결정 불순물을 의도적으로 첨가하여 제조할 수도 있다.
광전 변환층으로서 비정질 실리콘 또는 비정질 실리콘 합금을 이용하는 경우, 그 막 중에 수소를 5 내지 20 원자％ 포함하는 수소화 비정질 실리콘 또는 수소화 비정질 실리콘 합금이 이용된다. 잘 알려진 바와 같이, 수소를 포함하지 않는 비정질 실리콘은 미결합손(댕글링 결합)에서 유래하는 결함 밀도가 1019 내지 1020 cm-3으로 높기 때문에, 광전 변환 장치 등의 반도체 디바이스에 사용할 수 없 다. 이에 대하여 수소화 비정질 실리콘은 막 중 수소가 미결합손을 종단하기 때문에, 결함 밀도가 1015 내지 1017 cm-3로 감소되어, 광전 변환 장치 등의 반도체 디바이스에 사용할 수 있다. 실리콘에 추가로, 탄소, 산소, 질소, 게르마늄 등의 원소를 포함하는 수소화 비정질 실리콘 합금에서도, 막 중에 수소를 포함함으로써 결함 밀도가 감소되어 광전 변환 장치 등의 반도체 디바이스에 사용할 수 있다.
또한, 광전 변환 장치의 변환 효율을 향상시키는 방법으로서, 2개 이상의 광전 변환 유닛을 적층한, 적층형이라 불리는 구조를 채용한 광전 변환 장치가 알려져 있다. 이 방법에서는, 광전 변환 장치의 광 입사측에 큰 광학적 금제대폭을 갖는 광전 변환층을 포함하는 전방 광전 변환 유닛을 배치하고, 그 뒤에 순서대로 작은 광학적 금제대폭을 갖는 광전 변환층을 포함하는 후방 광전 변환 유닛을 배치함으로써, 입사광이 넓은 파장 범위에 걸친 광전 변환을 가능하게 하고, 입사하는 빛을 유효하게 이용함으로써 장치 전체적으로의 변환 효율의 향상이 도모되고 있다(본원에서는, 상대적으로 광 입사측에 배치된 광전 변환 유닛을 전방 광전 변환 유닛이라 부르고, 이것보다도 상대적으로 광 입사측에서 먼 측에 인접하여 배치된 광전 변환 유닛을 후방 광전 변환 유닛이라 부름)
적층형 박막 광전 변환 장치 중에서도, 비정질 광전 변환 유닛과 결정질 광전 변환 유닛을 적층한 것은 하이브리드형 광전 변환 장치라 불린다. 하이브리드형 광전 변환 장치에서는, 비정질 실리콘이 광전 변환할 수 있는 빛의 파장은 장파장측에서 800 nm 정도이지만, 결정질 실리콘은 그것보다 긴 약 1100 nm 정도까지의 빛을 광전 변환하는 것이 가능하기 때문에, 입사광의 보다 넓은 범위를 유효하게 광전 변환하는 것이 가능해진다.
비정질 실리콘 단층의 광전 변환 장치나, 상술한 하이브리드형 광전 변환 장치는 광전 변환층의 두께를 될 수 있는 한 작게 유지하는 것이 생산성 향상 즉 저비용화의 관점에서는 바람직하다. 이 때문에, 광 입사측에서 볼 때 광전 변환층의 후방에 광전 변환층보다도 굴절률의 작은 층을 배치하여 특정 파장의 빛을 유효하게 반사시키는, 소위 광차단 효과를 이용한 구조가 일반적으로 이용되고 있다. 광 입사측에서 볼 때 광전 변환층의 후방에 배치한다는 것은, 광전 변환층에 접하여 그 이면측에 있을 수도 있고, 광전 변환층의 이면에 다른 층을 배치하여, 그 층의 이면측에 있을 수도 있다.
상술한 저굴절률층에 의한 빛 차단을 보다 효율적으로 이용하는 방법으로서, 적층형 광전 변환 장치에서, 박막 광전 변환 유닛 사이에, 도전성을 가지며 박막 광전 변환 유닛을 형성하는 재료보다도 낮은 굴절률을 갖는 재료를 포함하는 중간 투과 반사층을 형성하는 방법이 있다. 이러한 중간 투과 반사층을 가짐으로써, 단파장측의 빛은 반사하고, 장파장측의 빛은 투과시키는 설계가 가능해지고, 보다 유효하게 각 박막 광전 변환 유닛에서의 광전 변환이 가능해진다. 예를 들면, 전방의 비정질 실리콘 광전 변환 유닛과 후방의 결정질 실리콘 광전 변환 유닛을 포함하는 하이브리드형 광전 변환 장치에 중간 투과 반사층을 삽입한 경우, 비정질 실리콘 광전 변환층의 막 두께를 늘리지 않고, 그 전방 광전 변환 유닛에 의해서 발생하는 전류를 증가시킬 수 있다. 또한, 중간 투과 반사층을 포함하는 경우에는, 그것을 포함하지 않는 경우에 비하여 동일한 전류값을 얻기 위해서 필요한 비정질 실리콘 광전 변환층의 두께를 작게 할 수 있기 때문에, 비정질 실리콘층의 두께의 증가에 따라서 현저해지는 광 열화(Sraebler-Wronsky 효과)에 의한 비정질 실리콘 광전 변환 유닛의 특성 저하를 억제하는 것이 가능해진다.
특허 문헌 1에는, 저굴절률층을 n형 Si1 - xOx층으로 한 적층형 광전 변환 장치가 기재되어 있다. 이 n형 Si1 - xOx층은 도전성과 저굴절률을 양립시키기 위해서, 25 원자％ 이상 60 원자％ 이하의 산소 농도를 갖고 있고, 실리콘과 산소를 포함하는 비정질 합금상 중에 실리콘이 풍부한 상을 포함하는 것을 특징으로 한다. 또한, "실리콘이 풍부하다"는 용어는 문자 그대로 실리콘 농도가 높은 것을 의미한다. 따라서, 실리콘이 풍부한 상을 포함한다는 것은, 부분적으로 실리콘 농도가 높은 상이 존재하는 상태를 의미하고 있다. 그리고, 이 n형 Si1 - xOx층은 그 굴절률이 1.7 내지 2.5이고, 암 도전율이 10-8 내지 10-1 S/cm이다. 또한, 이 실리콘이 풍부한 상은 실리콘 결정상을 포함하는 것이 바람직하다는 것이 기재되어 있다. 이는 n형 Si1 - xOx층의 두께 방향으로 이 실리콘 결정상을 개재시킨 전류 경로가 구성된다고 생각되고, 그것이 양호한 오믹 컨택트의 형성에 기여한다고 생각되기 때문이다. 대체적으로, 실리콘이 풍부한 상은 도핑된 비정질 실리콘을 포함하는 것도 바람직하다. 잘 알려진 바와 같이, 불순물이 충분히 도핑되어 있으면 n형과 p형의 비정질 실리콘 모두 오믹 컨택트를 형성하는 데 충분히 저저항인 막이 얻어지기 때문이다.
또한, 특허 문헌 1에는, n형 Si1 - xOx층이 적층형 광전 변환 장치의 중간 투과 반사층으로서 이용된, p형 비정질 탄화 실리콘층/i형 비정질 실리콘 광전 변환층/n형 미결정 실리콘층/n형 Si1 - xOx층/p형 미결정 실리콘층/i형 결정질 실리콘 광전 변환층/n형 미결정 실리콘층을 차례로 적층한 구조가 기재되어 있다. 즉, 특허 문헌 1에는, 계면의 접촉 저항을 감소시켜 광전 변환 장치의 곡선 인자(FF)를 개선하기 위해서, i형 비정질 실리콘 광전 변환층과 n형 Si1 - xOx층 사이에 n형 미결정 실리콘층을 삽입하는 것이 유효하다고 기재되어 있다.
특허 문헌 1: 일본 특허 공개 제2005-045129호 공보
본 발명자들은 상술한 바와 같은 i형 비정질 실리콘 광전 변환층/n형 미결정 실리콘층/n형 Si1 - xOx층을 차례로 적층한 구조를 포함하는 광전 변환 장치에 대해서 상세히 검토하였다. 그 결과 이 구조에서는 n형 Si1 - xOx층의 저저항화, 또한 실리콘 결정상의 발생이 불충분하고, 낮은 저항을 유지한 상태에서 n형 Si1 - xOx층의 굴절률을 2 미만으로 하는 것이 곤란하고, 광전 변환 장치의 FF 및/또는 Jsc에 개선의 여지가 있다는 것을 발견하였다. 또한, n형 미결정 실리콘의 인이 불순물로서 빛을 흡수함으로써 광전류가 줄어든다고 생각되고, 광전 변환 장치의 Jsc에 개선의 여지가 있다고 생각하였다. 또한, n형층 제막실에서 n형 미결정 실리콘층과 n형 Si1 - xOx층을 제막할 필요가 있어, n형층 제막실의 택트가 길어지고, 제조 비용이 비싸진다는 과제가 있다고 생각하였다.
즉, 본 발명이 해결하고자 하는 과제는, 빛 차단 효과를 얻기 위해서 도전성 SiOx층이 삽입되어 이루어지는 실리콘계 박막 광전 변환 장치에서 개선된 광전 변환 특성을 얻는 것이다.
<과제를 해결하기 위한 수단>
본 발명은 상술한 과제를 감안하여 이루어진 것으로, 본 발명의 실리콘계 박막 광전 변환 장치는, 순서대로 적층된 수소화 비정질 실리콘 또는 수소화 비정질 실리콘 합금을 포함하는 실질적으로 i형인 광전 변환층, 주로 수소화 비정질 실리콘을 포함하고 실질적으로 i형인 완충층, 및 n형 Si1 - xOx층(X는 0.25 내지 0.6)을 포함하는 실리콘계 막박 광전 변환 장치이며, 상기 완충층은 상기 광전 변환층측의 계면에서 수소 농도가 상기 광전 변환층보다 높고, 또한 그 막 두께가 5 nm 이상, 50 nm 이하인 것을 특징으로 하는 실리콘계 박막 광전 변환 장치이다. 완충층의 광전 변환층측의 계면의 수소 농도가 높기 때문에, 실리콘 결정상이 발생하기 직전의 상태, 소위 결정화 직전의 상태가 되어 있다. 이 완충층을 바탕층으로서 n형 Si1 - xOx층을 형성하면 n형 Si1 - xOx층의 저저항화, 또한 실리콘 결정상의 발생이 촉진되고, 계면의 접촉 저항이 감소하여 광전 변환 장치의 FF가 향상되고, 특성이 개선된 광전 변환 장치를 제공할 수 있다. 또는, 완충층을 바탕층으로서 형성함으로써, n형 Si1 - xOx층은 낮은 저항을 유지한 상태에서 굴절률을 낮출 수 있고, 반사율 및 투과율의 증가에 의한 빛 차단 효과가 높아져, Jsc가 향상되어 특성이 개선된 광전 변환 장치를 제공할 수 있다. 완충층의 막 두께를 5 nm 이상으로 함으로써, 완충층의 막 두께가 충분해지고 결정화 직전의 상태를 형성할 수 있기 때문에, 그 위에 제막하는 n형 Si1 - xOx층의 저저항화가 충분히 가능해지고, 광전 변환 장치의 특성이 향상된다. 완충층의 막 두께를 50 nm 이하로 함으로써, 완충층의 빛 흡수 손실에 의한 Jsc의 감소가 억제되기 때문에 광전 변환 장치의 특성을 향상시킬 수 있다.
또한, 본 발명의 실리콘계 박막 광전 변환 장치는 광전 변환층이 실리콘에 첨가되어, 탄소, 산소, 질소, 게르마늄 등의 원소를 포함하는 수소화 비정질 실리콘 합금에서도 마찬가지로 완충층의 광전 변환층측의 계면의 수소 농도를 높게 함으로써 FF 또는 Jsc가 향상된다.
상기 완충층은 상기 광전 변환측의 계면에서 SIMS에서 측정한 수소 농도가 1×1022 atoms/cc 이상인 것이 바람직하고, 높은 수소 농도를 함유함으로써, 완충층의 광전 변환상측의 계면에 결정화 직전의 상태를 형성할 수 있기 때문에, 완충층을 바탕으로서 형성하는 n형 Si1 - xOx층이 저저항화되고, 또한 결정화가 촉진되어, 광전 변환 장치의 FF 또는 Jsc를 향상시킬 수 있다.
또한, 상기 완충층은 상기 n형 Si1 - xOx층측의 계면에서 수소 농도가 상기 광전 변환층보다 낮은 것이 바람직하다. 이와 같이 함으로써, 완충층의 n형 Si1 - xOx층측의 계면에 결정상이 발생하기 쉬워지고, 그것을 바탕으로서 형성하는 n형 Si1 - xOx층의 저저항화, 실리콘 결정상의 발생이 용이해진다.
또한, 상기 완충층은 상기 n형 Si1 - xOx층측의 계면에서 결정상을 포함하는 것이 바람직하고, 결정상을 포함하는 완충층을 바탕으로 함으로써, n형 Si1 - xOx층 중 저저항화, 실리콘 결정상의 발생이 더욱 용이해진다.
여기서 상기 n형 Si1 - xOx층이 실리콘과 산소의 비정질 합금상 중에 실리콘이 풍부한 상을 포함하는 것이 바람직하고, 실리콘이 풍부한 상이 n형 Si1 - xOx층의 단면 방향으로 전류 경로를 형성함으로써, n형 Si1 - xOx층이 높은 막 중 산소 농도와 낮은 굴절률을 갖는 것에 관계없이 낮은 저항을 실현할 수 있어, 특성이 개선된 광전 변환 장치를 제공할 수 있다.
또한, 상기 실리콘이 풍부한 상은 실리콘 결정상을 포함하는 것이 보다 바람직하고, 실리콘 결정상이 단면 방향으로 전류 경로를 형성함으로써 더욱 저저항화할 수 있어, 특성이 개선된 광전 변환 장치를 제공할 수 있다.
이러한 본 발명의 실리콘계 박막 광전 변환 장치의 제조 방법은, 상기 완충층을 원료 가스로서 적어도 수소와 실란을 포함하는 혼합 가스를 이용하고, 그 수소/실란의 유량비가 40 내지 300의 범위에서 제막하는 실리콘계 박막 광전 변환 장치의 제조 방법이 된다. 수소/실란의 유량비를 40 내지 300의 범위로 함으로써, 완충층의 광전 변환층측의 계면의 수소 농도를 높게 할 수 있고, 또한 제막시에 발생하는 수소 원자에 의해서 광전 변환층이 에칭 또는 손상을 받아 광전 변환층의 계면에 결함이 증가하여 FF가 저하되는 경우가 없기 때문에, 특성이 개선된 광전 변환 장치를 제조할 수 있다.
또한, 상기 광전 변환층의 적어도 일부와 상기 완충층을 동일한 제막 챔버 내에서 제막하는 것이 바람직하고, 그 결과 n형층을 제막하는 제막실의 택트가 짧아지고, 광전 변환 장치의 제조 택트를 단축하여 제조 비용을 낮출 수 있다.
<발명의 효과>
본 발명의 실리콘계 박막 광전 변환 장치는 순서대로 적층된 수소화 비정질 실리콘 또는 수소화 비정질 실리콘 합금을 포함하는 실질적으로 i형인 광전 변환층, 주로 수소화 비정질 실리콘을 포함하고 실질적으로 i형인 완충층, 및 n형 Si1 - xOx층(X는 0.25 내지 0.6)을 포함하는 실리콘계 박막 광전 변환 장치이며, 완충층의 광전 변환층측의 계면의 수소 농도가 높기 때문에, 실리콘 결정상이 발생하기 직전의 상태, 소위 결정화 직전의 상태가 되어 있기 때문에, n형 Si1 - xOx층의 저저항화, 또한 실리콘 결정상의 발생이 촉진되고, 계면의 접촉 저항이 감소하여 광전 변환 장치의 FF가 향상되며, 특성이 개선된 광전 변환 장치를 제공할 수 있다. 또는, 완충층을 바탕층으로서 형성함으로써, n형 Si1 - xOx층은 낮은 저항을 유지한 상태에서 굴절률을 낮출 수 있고, 반사율 및 투과율의 증가에 의한 빛 차단 효과가 높아지고, Jsc가 향상되며, 특성이 개선된 광전 변환 장치를 제공할 수 있다.
[도 1] 완충층 및 광전 변환층을 복수개 적층한 샘플의 수소 농도의 깊이 방향 분포.
[도 2] 광전 변환층, 완충층을 차례로 제막한 샘플의 라만 산란 스펙트럼.
[도 3] 수소/실란 유량비에 대한 완충층의 광전 변환층측의 계면의 수소 농도의 상관도.
[도 4] 본 발명의 하나의 실시 형태에 따른 단접합의 광전 변환 장치의 구조 단면도.
[도 5] 본 발명의 별도의 실시 형태에 따른 적층형 광전 변환 장치의 구조 단면도.
[도 6] 종래 기술의 비교예 1의 단접합의 광전 변환 장치의 구조 단면도.
[도 7] 종래 기술의 비교예 2의 단접합의 광전 변환 장치의 구조 단면도.
[도 8] 단접합의 광전 변환 장치의 완충층의 막 두께에 대한 변환 효율(Eff)의 상관도.
[도 9] 단접합의 광전 변환 장치의 완충층의 막 두께에 대한 곡선 인자(FF)의 상관도.
[도 10] 단접합의 광전 변환 장치의 완충층의 막 두께에 대한 단락 전류 밀도(Jsc)의 상관도.
[도 11] 단접합의 광전 변환 장치의 완충층의 막 두께에 대한 개방 전압(Voc)의 상관도.
[도 12] 단접합의 광전 변환 장치의 완충층 제막시의 수소/실란 유량비에 대 한 변환 효율(Eff)의 상관도.
[도 13] 단접합의 광전 변환 장치의 완충층 제막시의 수소/실란 유량비에 대한 곡선 인자(FF)의 상관도.
[도 14] 단접합의 광전 변환 장치의 완충층 제막시의 수소/실란 유량비에 대한 단락 전류 밀도(Jsc)의 상관도.
[도 15] 단접합의 광전 변환 장치의 완충층 제막시의 수소/실란 유량비에 대한 개방 전압(Voc)의 상관도.
[도 16] 본 발명의 실시예 6의 적층형 광전 변환 장치의 투과형 전자 현미경법(TEM)에 의한 단면의 명시야상.
[도 17] 본 발명의 실시예 6의 적층형 광전 변환 장치의 투과형 전자 현미경법(TEM)에 의한 단면의 암시야상.
[도 18] 본 발명의 실시예 7의 3단의 적층형 광전 변환 장치의 구조 단면도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
1: 투명 기판
2: 투명 전극층
3: 비정질 광전 변환 유닛
31, 51, 71, 81: p형 비정질 탄화 실리콘층
32, 52, 72: 수소화 비정질 실리콘이 실질적으로 i형인 광전 변환층
33, 53, 73, 83: 완충층
34, 54, 74, 84: n형 Si1 - xOx층
35, 36, 37, 63, 93: n형 미결정 실리콘층
4: 이면 전극층
5: 전방 광전 변환 유닛
6: 후방 광전 변환 유닛
61, 91: p형 미결정 실리콘층
62, 92: 실질적으로 i형인 결정질 실리콘층의 광전 변환층
7: 제1 광전 변환 유닛
8: 제2 광전 변환 유닛
82: 수소화 비정질 실리콘 게르마늄이 실질적으로 i형인 광전 변환층
9: 제3 광전 변환 유닛
93: n형 미결정 실리콘층
<발명을 실시하기 위한 최선의 형태>
이하에서 본 발명의 바람직한 실시 형태에 대해서 도면을 참조하면서 설명한다. 또한 본원의 각 도면에서 두께나 길이 등의 치수 관계에 대해서는 도면의 명료화와 간략화를 위해 적절하게 변경되어 있고, 실제의 치수 관계를 나타내고 있지 않다. 또한, 각 도면에서 동일한 참조 부호는 동일한 부분 또는 상당 부분을 나타내고 있다.
상술한 과제를 해결하기 위해서, 발명자들은 n형 Si1 - xOx층을 이용한 실리콘 계 박막 광전 변환 장치에 대해서 예의 검토하고, i형 비정질 실리콘 광전 변환층과 n형 Si1 - xOx층 사이에 i형의 완충층을 삽입하는 구조로, 이들 과제를 해결할 수 있다는 것을 발견하였다. 여기서 완충층은 실질적으로 i형이고, 주로 수소화 비정질 실리콘을 포함하며, 광전 변환층측의 계면에서 수소 농도가 광전 변환층보다도 높은 것을 특징으로 한다.
도 1은 유리 기판 상에 i형 완충층 및 i형 비정질 실리콘 광전 변환층의 조건으로 연속하여 제막한 샘플의 수소 농도의 깊이 방향 분포이다. 도 1 중 삽입도에 샘플 구조를 나타낸다.
이 샘플에서 i형 비정질 실리콘 광전 변환층의 조건으로 제막한 층(도 1 중 H2/SiH4=0의 층)에 대해서는 플라즈마 CVD를 이용하고, 실란만을 원료 가스에 이용하여 제막하였다.
이 샘플에서 i형 완충층의 조건으로 제막한 층(도 1 중 H2/SiH4=40, 80, 200의 층)에 대해서는 수소로 희석한 실란을 원료 가스에 이용하고, 수소/실란의 유량비를 각각 40배, 80배, 200배로서 제막하였다.
즉 이 샘플은 유리 기판 상에 (1) 광전 변환층/(2) 40배 수소 희석 완충층/(3) 광전 변환층/(4) 80배 수소 희석 완충층/(5) 광전 변환층/(6) 200배 수소 희석 완충층/(7) 광전 변환층의 순서로 연속하여 제막한 것이다. 여기서 (1) 내지 (7)의 각 층의 막 두께는 50 nm로 하였다.
수소 농도의 측정에는, 2차 이온 질량 분석(Secondary ion mass spectroscopy, 약칭 SIMS)을 이용하였다. SIMS의 측정 조건은 Cs+ 이온을 이용하고, 가속 전압 3 keV로 측정하였다. 수소 농도는 샘플 중에서 2점 측정하였다. 도 1에서 그 2점의 측정 결과와 함께 2점의 평균값이 나타나 있다.
(1), (3), (5), (7)의 각 i형 비정질 실리콘 광전 변환층의 조건으로 제막한 층(도 1 중 H2/SiH4=0의 층)의 수소 농도는 각 층의 중앙에서 ±10 ％의 오차로 일치하고, 평균적으로 8.5×1021 atoms/cc였다.
(2)의 40배 수소 희석의 완충층은 바탕이 되는 (1)의 광전 변환층보다도 높은 수소 농도를 나타내고, 1.26×1022 atoms/cc였다. 마찬가지로, (4)의 80배 수소 희석의 완충층은 바탕이 되는 (3)의 광전 변환층보다도 높은 수소 밀도를 나타내고, 1.37×1022 atoms/cc였다. (6)의 200배 수소 희석의 완충층은 바탕이 되는 (5)의 광전 변환층에 가까운 측의 계면에서, (5)의 광전 변환층보다도 높은 수소 밀도를 나타내고, 2.05×1022 atoms/cc였다. 40배, 80배, 200배 수소 희석의 완충층에 공통적인 것은, 모두 바탕이 되는 광전 변환층에 가까운 측의 계면에서, 바탕이 되는 광전 변환층보다도 높은 수소 농도가 되고, 그 수소 농도는 1×1022 atoms/cc 이상인 것이다.
또한, (6)의 200배 수소 희석 완충층은 (5)의 광전 변환층측의 계면에서 수소 농도가 광전 변환층보다 높은 피크를 가진 후 막 두께의 증가와 동시에 수소 농 도가 감소되어, 광전 변환층보다 수소 농도가 낮아진다. 이 때, 수소 농도는 3.5×1021 atoms/cc였다. 실제 광전 변환 장치에서 200배 수소 희석 완충층의 막 두께를 20 nm 이상으로 하면, n형 Si1 - xOx층측의 계면에서 완충층의 수소 농도가 광전 변환층보다도 낮아지는 것에 상당한다.
완충층의 광전 변환층측의 계면은 완충층이 부착되기 시작하는 제막 초기층에 상당한다. 이 부분의 수소 농도가 광전 변환층보다 높고, 실리콘 결정상이 발생하기 직전의 상태, 소위 결정화 직전의 상태가 되어 있다. 완충층의 형성 조건으로 충분히 막 두께를 두껍게 하면 결정화가 시작되고, 수소 농도가 광전 변환층보다 낮아진다. 결정화가 시작되는 막 두께는 H2/SiH4가 작을 때는 두꺼워지고, H2/SiH4가 클 때는 얇아진다. 도 1의 예에서는, H2/SiH4가 40배(2)와 80배(4)인 경우는 50 nm의 막 두께에서 수소 농도가 광전 변환층보다 높아져 있고, 결정화 직전의 상태가 되어 있다. H2/SiH4가 200배인 경우는 완충층의 광전 변환층측에서 수소 농도가 80배인 경우에 비하여 높아져 있고, 그 후 막 두께가 두꺼워짐에 따라서 수소 농도가 저하되어 광전 변환층보다 수소 농도가 낮아진다. 이 때, 완충층 중에서 결정 실리콘상이 발생한다.
도 2는, 유리 기판 상에 i형 비정질 실리콘 광전 변환층의 조건으로 제막한 층, 완충층의 조건으로 제막한 층을 차례로 플라즈마 CVD에서 제막한 샘플의 라만 산란 스펙트럼이다. 여기서 광전 변환층의 막 두께는 300 nm이다. 완충층은 H2/SiH4=200배의 조건으로 제막하여, 완충층의 막 두께를 변화시켰다.
도 2에서 완충층의 막 두께가 20 nm일 때는 480 cm-1 부근에 피크를 갖는 비정질 실리콘의 광학적 횡진동 모드(TO 모드)의 피크만이 인정된다. 완충층의 막 두께를 50 nm로 하면, 520 cm-1 부근에 약간 변곡점이 인정된다. 완충층의 막 두께를 100 nm로 하면 520 cm-1 부근에 명백한 숄더가 인정된다. 이는 결정 실리콘의 광학적 횡진동 모드(TO 모드)의 피크에 상당한다. 따라서, 완충층의 막 두께를 두껍게 하면 실리콘 결정상이 발생한다는 것을 알 수 있다. 또한, 완충층이 얇을 때에는 결정화 직전의 상태에 있다고 할 수 있다. 단, 이 측정 방법에서는 완충층의 아래에 있는 광전 변환층의 수소화 비정질 실리콘의 신호도 포함시켜서 검지되고 있기 때문에, 480 cm-1 피크의 신호가 강하게 나와 있는 것에 주의가 필요하다. 후술하는 도 16, 17에 도시한 바와 같이, 실제로는 완충층의 막 두께가 50 nm보다 얇아도 실리콘 결정상이 발생하는 경우도 있다.
도 3은 수소/실란 유량비에 대한 완충층의 광전 변환층측의 계면의 수소 농도이다. 수소/실란 유량비에 대하여 거의 선형으로 수소 농도가 증가한다. 수소/실란 유량비가 약 20 이상이고 수소 농도가 1×1022 atoms/cc 이상이 된다.
도 4에 본 발명의 실시 형태의 일례에 의한 단접합 실리콘계 박막 광전 변환 장치의 단면도를 나타낸다. 투명 기판 (1) 상에 투명 전극층 (2), 비정질 광전 변환 유닛 (3), 및 이면 전극층 (4)의 순서대로 배치되어 있다.
기판측으로부터 빛을 입사하는 타입의 광전 변환 장치로 이용되는 투명 기판 (1)에는 유리, 투명 수지 등으로 이루어지는 판상 부재나 시트상 부재가 이용된다.
투명 전극층 (2)는 SnO2, ZnO 등의 도전성 금속 산화물로 이루어지는 것이 바람직하고, CVD, 스퍼터, 증착 등의 방법을 이용하여 형성되는 것이 바람직하다. 투명 전극층 (2)는 그 표면에 미세한 요철을 가짐으로써, 입사광의 산란을 증대시키는 효과를 갖는 것이 바람직하다.
비정질 광전 변환 유닛 (3)은 p형층 (31), 수소화 비정질 실리콘을 포함하는 실질적으로 i형인 광전 변환층 (32), 주로 수소화 비정질 실리콘을 포함하고 실질적으로 i형인 완충층 (33), n형 Si1 - xOx층(X는 0.25 내지 0.6) (34), 및 n형층 (35)로 이루어지는 pin 접합에 의해서 구성되는 것이 바람직하다. 또한, 광전 변환층 (32)의 재료로는, 반도체를 구성하는 주요 원소로서 실리콘만을 이용하는 수소화 비정질 실리콘 대신에 탄소, 산소, 질소, 게르마늄 등의 원소도 포함하는 합금 재료일 수도 있다. 또한, 도전형층의 주요 구성 재료로는 반드시 i형층과 동질한 것일 필요는 없고, 예를 들면 p형층에 비정질 탄화 실리콘을 이용할 수 있으며, n형층에 결정질을 포함하는 실리콘층(μc-Si라고도 함)도 이용할 수 있다.
비정질 광전 변환 유닛의 형성에는 고주파 플라즈마 CVD법이 적합하다. 광전 변환 유닛의 형성 조건으로는 기판 온도 100 내지 300 ℃, 압력 30 내지 1500 Pa, 전원 주파수 10 내지 100 MHz, 고주파 파워 밀도 0.01 내지 0.5 W/㎠가 바람직 하게 이용된다. 광전 변환 유닛 형성에 사용하는 원료 가스로는 실란, 디실란 등의 실리콘 함유 가스 또는 이들의 가스와 수소를 혼합한 것이 이용된다. 광전 변환 유닛에서의 p형 또는 n형층을 형성하기 위한 도펀트 가스로는 B2H6 또는 PH3 등이 바람직하게 이용된다.
본 발명 중 하나의 중요한 구성 요소인 완충층 (33)은, 주로 수소화 비정질 실리콘을 포함하고, 상기 광전 변환층측의 계면에서 수소 농도가 상기 광전 변환층보다 높으며, 그 막 두께가 5 nm 이상, 50 nm 이하인 것을 특징으로 한다. 완충층의 광전 변환층측의 계면은 완충층이 부착되기 시작하는 제막 초기층에 상당한다. 이 부분의 수소 농도가 광전 변환층보다 높고, 실리콘 결정상이 발생하기 직전의 상태, 소위 결정화 직전의 상태가 되어 있다. 이 완충층을 바탕으로서 n형 Si1 - xOx층을 형성하면 n형 Si1 - xOx층의 저저항화, 또한 실리콘 결정상의 발생이 촉진되고, 계면의 접촉 저항이 감소하여 광전 변환 장치의 FF가 향상되어 특성이 개선된 광전 변환 장치를 제공할 수 있다. 또는, 완충층을 바탕층으로서 형성함으로써, n형 Si1 - xOx층은 낮은 저항을 유지한 상태에서 굴절률을 낮출 수 있고, 반사율 및 투과율의 증가에 의한 빛 차단 효과가 높아지고, Jsc가 향상되어, 특성이 개선된 광전 변환 장치를 제공할 수 있다. 완충층의 막 두께를 5 nm 이상으로 함으로써, 완충층의 막 두께가 충분해져 결정화 직전의 상태를 형성할 수 있기 때문에, 그 위에 제막하는 n형 Si1 - xOx층의 저저항화가 충분히 가능해지고, 광전 변환 장치의 특성의 향 상이 얻어진다. 완충층의 막 두께를 50 nm 이하로 함으로써, 완충층의 빛 흡수 손실에 의한 Jsc의 감소가 억제되기 때문에 광전 변환 장치의 특성을 향상시킬 수 있다.
완충층 (33)의 형성은 반응 가스로서 SiH4, H2를 이용하고, H2/SiH4 비를 40 내지 300의 범위에서 제조하는 것이 바람직하다. 이 때의 플라즈마 CVD의 조건은, 예를 들면 용량 결합형의 평행 평판 전극을 이용하여, 전원 주파수 10 내지 100 MHz, 고주파 파워 밀도 0.01 내지 0.5 W/㎠, 압력 50 내지 1500 Pa, 기판 온도 150 내지 250 ℃이다. H2/SiH4는 40 이상이 바람직하고, 이 때 도 3에 도시한 바와 같이 완충층의 광전 변환층측의 계면에서, 수소 농도는 1×1022 atoms/cc 이상이 되어 결정화 직전의 상태가 된다. 또한, H2/SiH4가 300 이하가 바람직하고, 제막시에 발생하는 수소 원자에 의해서 광전 변환층 (24)가 에칭 또는 손상을 받아 광전 변환층의 계면에 결함이 증가하여 FF가 저하되는 것을 방지할 수 있다.
완충층은 광전 변환층을 제막하는 i형층 제막 챔버로 제조하는 것이 바람직하다. 완충층은 실질적으로 i형층이기 때문에, 광전 변환층과 동일한 챔버로 제조할 수 있고, n형층 제막 챔버의 택트가 율속(律速, rate-determining)하지 않게 되어, 광전 변환 장치의 제조 택트를 단축하여 제조 비용을 낮출 수 있다. 완충층을 n형층 제막 챔버로 제조하면 벽면에 부착한 인 등의 불순물의 영향으로 결함 밀도가 증가하여, FF의 저하로 연결된다. 이 점에서도, 완충층은 i형층 제막 챔버로 제조하는 것이 바람직하다.
n형 Si1-xOx층은 도전성과 저굴절률을 양립하기 위해서 25 원자％ 이상 60 원자％ 이하의 산소 농도를 갖는 것이 바람직하다. 이 때, 실리콘과 산소와의 비정질 합금상 중에 실리콘이 풍부한 상을 포함하는 것이 바람직하고, 실리콘이 풍부한 상이 실리콘 결정상인 것이 더욱 바람직하다. n형 Si1-xOx층은 충분한 반사 효과를 얻기 위해서 파장 600 nm의 빛에 관한 굴절률이 1.7 이상 2.5 이하인 것이 바람직하고, 1.8 이상 2.1 이하인 것이 보다 바람직하다. n형 Si1-xOx층은 그 층이 태양 전지의 직렬 저항에 영향을 미치지 않을 정도의 도전성을 갖는 것이 바람직하고, 구체적으로는 도전율이 적어도 10-8 S/cm 이상인 것이 바람직하다. 최적인 암(暗)도전율을 실현하기 위해서, 라만 산란으로 측정한 비정질 실리콘 성분의 TO(광학적 횡진동) 모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비가 0.5 이상 10 이하인 것이 바람직하다. 또한, n형 Si1-xOx층 중에서의 도펀트 원자 농도는 3×1020 내지 1.8×1021 cm-3의 범위 내에 있는 것이 바람직하다.
n형 Si1 - xOx층의 형성은 반응 가스로서 SiH4, CO2, H2, PH3을 이용하고, H2/SiH4 비가 큰, 소위 미결정 제조 조건으로, 또한 CO2/SiH4 비가 2 이상의 범위를 이용하여 플라즈마 CVD법으로 제조할 수 있다. 이 때의 플라즈마 CVD의 조건은, 예를 들면 용량 결합형의 평행 평판 전극을 이용하여, 전원 주파수 10 내지 100 MHz, 고주파 파워 밀도 0.01 내지 0.5 W/㎠, 압력 50 내지 1500 Pa, 기판 온도 150 내지 250 ℃이다. CO2/SiH4 비를 증가시키면 막 중 산소 농도가 단조롭게 증가한다.
이면 전극층 (4)로는 Al, Ag, Au, Cu, Pt 및 Cr로부터 선택되는 하나 이상의 재료로 이루어지는 1층 이상의 금속층을 스퍼터법 또는 증착법에 의해 형성하는 것이 바람직하다. 또한, 광전 변환 유닛과 금속층 사이에, ITO, SnO2, ZnO 등의 도전성 산화물을 포함하는 층을 형성할 수도 있다(도시하지 않음).
도 5에, 본 발명의 실시 형태의 다른 일례에 의한 적층형 실리콘계 박막 광전 변환 장치의 단면도를 나타낸다. 투명 기판 (1) 상에, 투명 전극층 (2), 전방 광전 변환 유닛 (5), 후방 광전 변환 유닛 (6), 및 이면 전극층 (4)의 순서로 배치되어 있다.
투명 기판 (1), 투명 전극층 (2), 및 이면 전극층 (4)는 도 4와 마찬가지의 구조이다. 전방 광전 변환 유닛 (5)는 p형층 (51), 수소화 비정질 실리콘을 포함하는 실질적으로 i형인 광전 변환층 (52), 주로 수소화 비정질 실리콘을 포함하고 실질적으로 i형인 완충층 (53), n형 Si1 - xOx층(X는 0.25 내지 0.6) (54)로 이루어지는 pin 접합에 의해서 구성되는 것이 바람직하다. 이 경우, n형 Si1 - xOx층이 중간 투과 반사층과, n형층을 겸용하고 있다. 전방 광전 변환 유닛 (5)의 각 층의 제조 방법은 도 4의 실시 형태와 마찬가지이다.
후방 광전 변환 유닛 (6)은, 예를 들면 pin형의 순으로 플라즈마 CVD법에 의해 각 반도체층을 적층하여 형성된다. 구체적으로는, 예를 들면 도전형 결정 불순 물 원자인 붕소가 0.01 원자％ 이상 도핑된 p형 미결정 실리콘층을 일도전형층 (61)로 하고, 실질적으로 i형인 결정질 실리콘층을 광전 변환층 (62)로 하고, 도전형 결정 불순물 원자인 인이 0.01 원자％ 이상 도핑된 n형 미결정 실리콘층을 역도전형층 (63)으로서 이 순서대로 퇴적할 수 있다. 또한, 도 5에서는 2단의 광전 변환 유닛이 적층되어 있지만, 후술하는 바와 같이 3단 이상 적층되어 있을 수도 있다.
이하, 본 발명에 의한 실시예와, 종래 기술에 의한 비교예에 기초하여 상세히 설명한다. 각 도면에서 동일한 부재에는 동일한 참조 부호를 부여하고, 중복되는 설명은 생략한다. 또한, 본 발명은 그 취지를 벗어나지 않는 한 이하의 실시예로 한정되는 것은 아니다.
이하의 실시예 1 내지 2 및 비교예 1 내지 2에서 단접합의 비정질 광전 변환 변환 장치를 제조하고, 그 구조를 변경하여 실험하였다. 이 때, 투명 기판/투명 전극층/p형 비정질 탄화 실리콘층/실질적으로 i형인 수소화 비정질 실리콘의 광전 변환층/"구조 변경 부분"/이면 전극층을 차례로 적층한 구조로 하고, "구조 변경 부분" 이외에는 동일한 구조, 제조 방법으로 하였다. 하기 표 1에 실시예 1 내지 2 및 비교예 1 내지 2의 광전 변환 장치의 출력 특성을 통합하여 나타낸다. 출력 특성은 AM 1.5의 빛을 100 mW/㎠의 광량으로 조사하여 실온에서 측정하였다. 표 1의 "구조 변경 부분"의 란의 약칭은 n형 미결정 실리콘층(uc-Si(n)), n형 Si1 - xOx 층(SiO(n)), 완충층(i-buf)으로 하였다.
Figure 112008022461490-pct00001
(비교예 1)
도 6에 비교예 1의 비정질 광전 변환 장치의 단면도를 도시한다. 투명 기판 (1)은 유리 기판을 이용하였다. 투명 기판 (1) 위에 미소한 피라미드상의 표면 요철을 포함하고, 평균 두께 700 nm의 SnO2막이 투명 전극층 (2)로서 열 CVD법으로 형성되었다. 얻어진 투명 전극층 (2)의 시트 저항은 약 9 Ω/□였다. 또한 C 광원으로 측정한 헤이즈율은 12 ％이고, 표면 요철의 평균 고저차 d는 약 100 nm였다.
이 투명 전극층 (2) 위에 제막 챔버를 5실 구비하는 플라즈마 CVD 장치를 이용하여, 비정질 광전 변환 유닛 (3)을 제조하였다. 제막 챔버는 p형층 제막 챔버(P1실), i형층 제막 챔버 3실(P2실, P3실, P4실), n형층 제막 챔버 1실(P5실)로 이루어진다. P1실에서 두께 15 nm의 p형 비정질 탄화 실리콘층 (31)을 제막하고, P2 내지 P4실에서 두께 300 nm의 실질적으로 i형인 수소화 비정질 실리콘의 광전 변환층 (32)를 제막하고, P5실에서 두께 30 nm의 n형 미결정 실리콘층 (36)을 제막하여, 비정질 광전 변환 유닛 (3)을 형성하였다. 이 때, CVD 장치의 제조 택트 12 분에 대하여 P5실의 택트는 6 분 30 초로, P5실의 택트는 제조 택트를 율속하지 않았다. 그 후, 이면 전극층 (4)로서, 두께 30 nm의 Al이 도핑된 ZnO막과 두께 300 nm의 Ag막이 스퍼터법으로 차례로 형성되었다.
표 1에 나타낸 바와 같이, 비교예 1의 광전 변환 장치의 출력 특성을 측정한 바, 개방 전압(Voc)이 0.876 V, 단락 전류 밀도(Jsc)가 14.18 mA/㎠, 곡선 인자(FF)가 0.684, 변환 효율(EH)이 8.49 ％였다.
(비교예 2)
비교예 2로서, 도 7에 도시한 바와 같은 비정질 광전 변환 장치가 제조되었다. 이 도 7에 도시한 비교예 2의 장치는, 도 6의 n형 미결정 실리콘층 (36) 대신에 n형층 제막 챔버인 P5실을 이용하여, n형 미결정 실리콘층 (37)/n형 Si1 - xOx층 (34)/n형 미결정 실리콘층 (35)를 차례로 적층한 구조로 한 것이 비교예 1의 장치와 다르다. n형 미결정 실리콘층 (37)은 두께 20 nm, n형 Si1 - xOx층은 두께 60 nm, n형 미결정 실리콘층 (35)은 두께 5 nm이다. n형 Si1 - xOx층의 제막 조건은 가스 유량은 SiH4/CO2/PH3/H2=80/180/2/20000 sccm, 전원 주파수는 13.56 MHz, 파워 밀도 (32)는 100 mW/㎠, 압력은 350 Pa, 그리고 기판 온도는 200 ℃였다.
또한, 이것과 동일한 제막 조건으로 유리 상에 200 nm 퇴적한 n형 Si1 - xOx층의 여러 가지 특성은 이하와 같았다. 분광 엘립소메트리에 의해 측정한 파장 600 nm의 빛에 대한 굴절률이 2.0이었다. 도전율은 1×10-4 S/cm였다. 또한, 라만 산란으로 측정한 비정질 실리콘 성분의 TO 모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비가 2.0이었다. X선 광전자 분광법으로 측정한 산소 농도는 42 원자％였다. 이 때, P5실의 택트는 17 분이고, P5실의 택트에 율속되어 CVD 장치의 제조 택트가 17 분으로 연장되었다.
표 1에 나타낸 바와 같이, 비교예 2의 광전 변환 장치의 출력 특성은 Voc=0.884 V, Jsc=14.26 mA/㎠, FF=0.693, Eff=8.73 ％였다.
비교예 1에 비하여 Voc, Jsc, FF 모두 증가하여 Eff가 향상되고 있다.
Jsc의 증가는 n형 Si1 - xOx층에 의한 빛 차단 효과에 의해서 광전류가 증가했기 때문이라고 할 수 있다. Voc와 FF의 증가의 원인은 명백하지 않지만, n형 미결정 실리콘층 (37), n형 Si1 - xOx층 (34), n형 미결정 실리콘층 (35)의 3층을 합계한 n형층의 막 두께가 두꺼워져 광전 변환 유닛의 내부 전계가 강해졌기 때문이라고 생각된다.
(실시예 1)
실시예 1로서, 도 4에 도시한 바와 같은 단접합의 비정질 광전 변환 장치가 제조되었다. 이 도 4에 도시된 실시예 1의 장치는, 도 7의 n형 미결정 실리콘층 (37) 대신에 실질적으로 i형인 주로 수소화 비정질 실리콘으로 이루어지는 완충층 (33)을 이용한 것이 비교예 2의 장치와 다르다. 완충층 (33)의 막 두께는 5 nm이다. 완충층 (33)의 제막 조건은 n형층 제막 챔버인 P5실을 이용하여, H2/SiH4 유량비=80, 가스 유량은 H2/SiH4=12800/160 sccm, 전원 주파수는 13.56 MHz, 파워 밀도는 100 mW/㎠, 압력은 600 Pa, 그리고 기판 온도는 200 ℃였다. 완충층의 광전 변환층측의 계면에서, SIMS에서 측정한 수소 농도는 1.37×1022 atoms/cc였다. 또한, 광전 변환층의 수소 밀도는 8.5×1021 atoms/cc였다. 이 때, P5실의 택트는 15 분이고, P5실의 택트에 율속되어 CVD 장치의 제조 택트가 15 분이 되었다.
표 1에 나타낸 바와 같이, 실시예 1의 광전 변환 장치의 출력 특성은 Voc=0.884 V, Jsc=14.34 mA/㎠, FF=0.700, Eff=8.87 ％였다. 비교예 2에 비하여 실시예 1의 광전 변환 장치는 Jsc와 FF가 증가하여 Eff가 향상되고 있다.
Jsc의 향상은 n형 미결정 실리콘층 (37)을 완충층 (34)로 변경함으로써, 인에 의한 불순물의 빛 흡수가 감소되어, 광전류가 증가했기 때문이라고 생각된다. 비교예 2에 비하여 실시예 1의 FF가 양호해지는 이유는 명백하지는 않지만, 비교예 2에서는 포스핀 추가에 의해 n형 미결정 실리콘층 (37) 내에서 급격히 결정화하려고 하기 때문에, 비정질의 광전 변환층 (32)와 n형 미결정층 (37)의 계면이 불연속이 되기 때문에, 계면에서의 캐리어 재결합 손실이 크다고 생각된다. 이에 대하여 실시예 1에서는 i형층인 완충층 (33)의 광전 변환층측의 계면의 수소 농도가 높음으로써, 결정화 직전의 비정질로 되어 있고, 완충층 (33)으로부터 n형 Si1 - xOx층 (34)에 걸쳐서 결정화하려고 함으로써 연속성이 양호해져 FF가 향상된다고 생각된다. 또한, n형 미결정 실리콘층 (37)을 i형의 완충층 (33)로 변경하였기 때문에, 인에 의한 불순물 결함이 감소되고, 층내의 캐리어 재결합 손실이 감소하여, FF가 향상되었다고 생각된다. 또한, FF가 향상되고 있기 때문에, 완충층 (33)을 바탕층으로 한 경우에, 그 위에 형성한 n형 Si1 - xOx층의 저저항화, 또한 실리콘 결정상의 발생이 충분히 촉진되어, 계면의 접촉 저항이 감소하고 있다고 생각된다.
(실시예 2)
실시예 2로서, 실시예 1과 동일한 구조의 광전 변환 장치를 제조하였다. 단, 완충층 (33)을 i형층 제막 챔버인 P4실에서 제조한 점만이 실시예 1과 다르다. 광전 변환층 (32)를 P2실, P3실, P4실에서 제막하고, P4실이 남은 시간 내에서 완충층 (33)을 제막했기 때문에 P4실의 택트는 10 분이었다. 또한, P5실에서 n형 Si1-xOx층 (34)과 n형 미결정 실리콘층 (35)를 제막하고, P5실의 택트는 11 분이었다. 이 때문에, P4실, P5실 모두 제조 택트를 율속하지 않고, CVD 장치의 제조 택트는 비교예 1과 동일한 12 분이었다.
표 1에 나타낸 바와 같이, 실시예 2의 광전 변환 장치의 출력 특성은 Voc=0.883 V, Jsc=14.37 mA/㎠, FF=0.711, Eff=9.02 ％였다. 실시예 1에 비하여, 실시예 2의 광전 변환 장치는 주로 FF가 증가하여, Eff가 더욱 향상되고 있다. 완충층 (33)을 i형층 제막 챔버인 P4실에서 제막함으로써, 완충층 (33) 중 인이 실시예 1에 비하여 감소하고, 불순물 결함이 더욱 감소하여, 층내의 캐리어 재결합 손실이 감소하고, FF가 향상되었다고 생각된다.
(실시예 3)
실시예 3으로서, 실시예 1과 동일한 구조 및 제조 방법의 비정질 광전 변환 장치에서 완충층 (33)의 막 두께만을 변화시켜 광전 변환 장치를 제조하였다. 이 때, 완충층의 H2/SiH4는 80배로 하였다. 도 8 내지 11에 실시예 3의 광전 변환 장치의 각종 출력 특성과 완충층의 막 두께의 상관도를 비교예 2의 광전 변환 장치의 출력 특성에 대한 상대값으로 나타낸다.
도 8은 완충층의 막 두께와, 실시예 3의 광전 변환 장치의 변환 효율(Eff)과의 관계를 나타내는 상관도이다. 완충층의 막 두께의 증가에 대하여 Eff는 급격히 증가하고, 막 두께 10 내지 20 nm에서 최대값을 가진 후 천천히 감소한다. 완충층의 막 두께가 5 nm에서 50 nm의 범위에서 비교예 2보다도 Eff가 높아지고 있다.
도 9는 완충층의 막 두께와, 실시예 3의 광전 변환 장치의 곡선 인자(FF)와의 관계를 나타내는 상관도이다. 완충층의 막 두께의 증가에 대하여 FF는 급격히 증가하고, 막 두께 20 nm에서 최대값을 가진 후 천천히 감소한다.
도 10은 완충층의 막 두께와, 실시예 3의 광전 변환 장치의 단락 전류 밀도(Jsc)와의 관계를 나타내는 상관도이다. 완충층의 막 두께의 증가에 대하여 Jsc는 급격히 증가하여 막 두께 10 nm에서 최대값을 가진 후 감소한다.
도 11은 완충층의 막 두께와, 실시예 3의 광전 변환 장치의 개방 전압(Voc)과의 관계를 나타내는 상관도이다. 완충층의 막 두께의 증가에 대하여 Voc는 증가하고, 막 두께 20 nm 이상에서 거의 포화한다.
도 8 내지 11에서 알 수 있듯이, 완충층의 막 두께를 5 nm보다 작게 하면 Eff가 급격히 저하되는 것은 FF, Jsc, Voc 모두 저하되는 것에 의한다. 이는 완충층의 막 두께가 불충분하기 때문에 완충층의 광전 변환층측의 계면에 결정화 직전의 상태를 형성할 수 없고, 그 위에 제막하는 n형 Si1 - xOx층의 저저항화가 불충분하기 때문이라고 생각된다. 완충층의 막 두께 20 nm 이상에서 Eff가 천천히 감소하는 것은, 주로 Jsc와 FF의 저하에 의한다. 완충층의 막 두께가 지나치게 두꺼우면 완충층의 빛 흡수 손실이 증가하여 Jsc가 저하된다. 또한, 완충층이 지나치게 두꺼우면 완충층의 벌크의 저항 손실이 증가하여 FF가 저하된다. 완충층의 막 두께를 5 nm 이상 50 nm 이하로 하면 비교예 2의 Eff보다 높아지기 때문에 바람직하다. 완충층의 막 두께를 10 nm 이상 20 nm 이하로 하면 비교예 2보다도 5 ％ 이상 Eff가 높아지기 때문에 보다 바람직하다.
(실시예 4)
실시예 4로서, 실시예 1과 동일한 구조 및 제조 방법의 비정질 광전 변환 장치에서 완충층 (33)의 H2/SiH4 유량비를 변화시켜 광전 변환 장치를 제조하였다. 완충층 (33)의 막 두께는 10 nm로 한 것과, H2/SiH4 유량비를 변화시킨 것 이외에는, 실시예 1과 동일한 구조 및 제조 방법으로 하였다. 도 12 내지 15에 실시예 4의 광전 변환 장치의 각종 출력 특성과 완충층의 H2/SiH4 유량비의 상관도를 비교예 2의 광전 변환 장치의 출력 특성에 대한 상대값으로 나타낸다.
도 12는 완충층의 H2/SiH4 유량비와, 실시예 4의 광전 변환 장치의 변환 효율(Eff)과의 관계를 나타내는 상관도이다. 완충층의 H2/SiH4 유량비의 증가에 대하여 Eff는 급격히 증가하고, H2/SiH4 유량비 40배 이상으로 천천히 변화하고, H2/SiH4 유량비가 200배로 최대값을 가진 후 천천히 감소한다. 완충층의 H2/SiH4 유량비가 40배 내지 300배의 범위에서 비교예 2보다도 Eff가 높아져 있다.
도 13은 완충층의 H2/SiH4 유량비와, 실시예 4의 광전 변환 장치의 곡선 인자(FF)와의 관계를 나타내는 상관도이다. 완충층의 H2/SiH4 유량비에 대하여 Eff와 유사한 변화를 나타내고, H2/SiH4 유량비가 200배에서 FF가 최대값을 갖는다.
도 14는 완충층의 H2/SiH4 유량비와, 실시예 4의 광전 변환 장치의 단락 전류 밀도(Jsc)와의 관계를 나타내는 상관도이다. 완충층의 H2/SiH4 유량비의 증가에 대하여 Jsc는 급격히 증가하고, H2/SiH4 유량비가 40배 내지 200배로 거의 일정해진 후 감소한다.
도 15는 완충층의 H2/SiH4 유량비와, 실시예 4의 광전 변환 장치의 개방 전압(Voc)과의 관계를 나타내는 상관도이다. 완충층의 H2/SiH4 유량비의 증가에 대하여 Voc는 증가하고, H2/SiH4 유량비가 80배 내지 200배로 거의 일정해진 후 감소한다.
도 12 내지 15로부터 알 수 있듯이, 완충층의 H2/SiH4 유량비를 40배보다 작게 하면 Eff가 급격히 저하되는 것은 FF, Jsc, Voc 모두 저하되는 것에 의한다. 이는 도 3에 도시한 바와 같이, 완충층의 H2/SiH4 유량비가 낮을 때, 완충층의 광전 변환층측의 계면의 수소량이 낮아짐으로써, 결정화 직전의 상태를 형성할 수 없고, 그 위에 제막하는 n형 Si1-xOx층의 저저항화가 불충분하기 때문이라 할 수 있다. 완충층의 H2/SiH4 유량비가 200배보다 크게 하면 Eff가 감소되는 것은, 주로 Jsc와 FF의 저하에 의한다. H2/SiH4 유량비가 지나치게 크면, 제막시에 발생하는 수소 원자에 의해서 광전 변환층이 에칭 또는 손상을 받아 광전 변환층의 계면에 결함이 증가하여, FF가 저하되었다고 생각된다. 또한, 제막시의 수소 원자에 의한 에칭에 의해서 광전 변환층의 막 두께가 얇아지고, Jsc가 저하되었다고 생각된다. 완충층의 H2/SiH4 유량비를 40배 이상 300배 이하로 하면 비교예 2의 Eff보다 높아지기 때문에 바람직하다. 완충층의 H2/SiH4 유량비를 80배 이상 200배 이하로 하면, 비교예 2보다도 5％ 이상 Eff가 높아지기 때문에 보다 바람직하다.
이하의 실시예 5 내지 6 및 비교예 3에서, 비정질 광전 변환 유닛 및 결정질 광전 변환 유닛을 구비하는 하이브리드형의 적층형 광전 변환 변환 장치를 제조하고, 그 구조를 변경하여 실험하였다. 이 때, 투명 기판/투명 전극층/p형 비정질 탄화 실리콘층/실질적으로 i형인 수소화 비정질 실리콘의 광전 변환층/"구조 변경 부분"/p형 미결정 실리콘층/실질적으로 i형인 박막 다결정 실리콘층/n형 미결정 실리콘층/이면 전극층을 차례로 적층한 구조로 하고, "구조 변경 부분" 이외에는 동일한 구조, 제조 방법으로 하였다. 하기 표 2에 실시예 5,6, 및 비교예 3의 광전 변환 장치의 출력 특성을 통합하여 나타낸다. 출력 특성은 AM 1.5의 빛을 100 mW/㎠의 광량으로 조사하여 실온에서 측정하였다. 표 2의 "구조 변경 부분"의 란의 약칭은 표 1과 마찬가지로 하였다.
Figure 112008022461490-pct00002
(실시예 5)
도 5에 실시예 5의 적층형 광전 변환 장치의 단면도를 나타낸다. 투명 기판 (1), 투명 전극층 (2)는 비교예 1과 마찬가지로 제조하였다. 투명 전극층 (2) 위에 두께 15 nm의 p형 비정질 탄화 실리콘층 (51), 두께 350 nm의 실질적으로 i형인 수소화 비정질 실리콘의 광전 변환층 (52), 두께 20 nm의 실질적으로 i형인 주로 수소화 비정질 실리콘으로 이루어지는 완충층 (53), 두께 50 nm의 n형 Si1 - xOx층 (54)로 이루어지는 비정질 광전 변환 유닛의 전방 광전 변환 유닛 (5)를 형성하고, 추가로 두께 15 nm의 p형 미결정 실리콘층 (61), 두께 2.5 ㎛가 실질적으로 i형인 결정질 실리콘층의 광전 변환층 (62), 및 두께 15 nm의 n형 미결정 실리콘층 (63)으로 이루어지는 결정질 실리콘 광전 변환층 유닛의 후방 광전 변환 유닛 (6)을 차례로 플라즈마 CVD법으로 형성하였다. 그 후, 이면 전극층 (4)로서 두께 90 nm의 Al이 도핑된 ZnO막과 두께 300 nm의 Ag막이 스퍼터법으로 차례로 형성되고, 적층형 광전 변환 장치를 제조하였다.
n형 Si1 - xOx층의 제막 조건은 비교예 2와 마찬가지로 하였다. 이 때, 동일한 제막 조건으로 유리 상에 200 nm 퇴적한 n형 Si1 - xOx층의 파장 600 mn의 빛에 대한 굴절률은 2.0이었다. 완충층 (53)의 제막 조건은 H2/SiH4 유량비=200, 가스 유량은 H2/SiH4=16000/80 sccm, 전원 주파수는 13.56 MHz, 파워 밀도는 200 mW/㎠, 압력은 1100 Pa, 그리고 기판 온도는 200 ℃였다. 완충층의 광전 변환층측의 계면에서, SIMS에서 측정한 수소 농도는 2.05×1022 atoms/cc이고, n형 Si1 - xOx층측의 계면의 수소 농도는 5.03×1021 atoms/cc였다.
표 2에 나타낸 바와 같이, 실시예 5의 광전 변환 장치의 출력 특성을 측정한 바, 개방 전압(Voc)이 1.331 V, 단락 전류 밀도(Jsc)가 12.96 mA/㎠, 곡선 인자(FF)가 0.712, 변환 효율(Eff)이 12.28 ％였다.
(실시예 6)
실시예 6으로서, n형 Si1 - xOx층의 굴절률을 1.9로 한 적층형 광전 변환 장치가 제조되었다. 실시예 6의 광전 변환 장치는 n형 Si1 - xOx층의 조건을 제외하고, 실시예 5의 광전 변환 장치와 동일한 구조, 제조 방법으로 하였다. n형 Si1 - xOx층의 제막 조건은 CO2의 가스 유량을 220 sccm으로 변경한 점을 제외하고, 실시예 5와 동일하게 하였다. 또한, 이것과 동일한 제막 조건으로 유리 상에 200 nm 퇴적한 n형 Si1-xOx층의 여러 가지 특성은 이하와 같았다. 분광 엘립소메트리에 의해 측정한 파장 600 nm의 빛에 대한 굴절률이 1.9였다. 도전율은 1×10-5 S/cm였다. 또한, 라만 산란으로 측정한 비정질 실리콘 성분의 TO 모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비가 1.5였다. X선 광전자 분광법으로 측정한 산소 농도는 47 원자％였다.
표 2에 나타낸 바와 같이, 실시예 5의 광전 변환 장치의 출력 특성을 측정한 바, 개방 전압(Voc)이 1.336 V, 단락 전류 밀도(Jsc)가 13.23 mA/㎠, 곡선 인자(FF)가 0.711, 변환 효율(Eff)이 12.57 ％였다.
(비교예 3)
비교예 3으로서, 도 5의 광전 변환 장치의 완충층 (53)을 두께 20 nm의 n형 미결정 실리콘으로 변경한 것만 다른 적층형 광전 변환 장치를 제조하였다.
표 2에 나타낸 바와 같이, 비교예 3의 광전 변환 장치의 출력 특성을 측정한 바, 개방 전압(Voc)이 1.319 V, 단락 전류 밀도(Jsc)가 12.98 mA/㎠, 곡선 인자(FF)가 0.699, 변환 효율(Eff)이 11.96 ％였다.
비교예 3에 비하여 실시예 5는 주로 FF와 Voc가 증가하여, Eff가 향상되고 있다. 이는 n형 미결정 실리콘층 대신에 완충층을 이용함으로써, 인에 의한 불순물 결함이 감소한 것, 완충층 (33)으로부터 n형 Si1 - xOx층 (34)에 걸친 계면의 연속성이 양호해졌기 때문이라고 생각된다.
실시예 6은 실시예 5에 비하여 Jsc가 증가하여, Eff가 향상되고 있다. 이는 n형 Si1 - xOx층의 굴절률을 낮춤으로써, 반사 특성이 개선되어 전방 광전 변환 유닛의 광전류가 증가함과 동시에, n형 Si1 - xOx층이 투과율이 높아지고, 후방 광전 변환 유닛의 광전류도 증가했기 때문이라 할 수 있다.
적층형 광전 변환 장치의 n형 Si1 - xOx층 (53)은 전방 광전 변환 유닛의 n형층과 중간 투과 반사층을 겸비한 구조로 되어 있다. 실시예 1 내지 4의 경우의 단접합 광전 변환 장치의 경우는 n형 Si1 - xOx층은 주로 반사 특성이 중요하였다. 이에 대하여 적층형 광전 변환 장치의 n형 Si1 - xOx층은 반사 특성과 동시에 장파장의 빛의 투과율이 중요하므로, 단접합 광전 변환 장치의 경우에 비하여 보다 굴절률이 낮고, 산소 농도가 높은 것이 요구된다. 그러나 n형 Si1 - xOx층의 굴절률을 낮게 하면 급격히 도전율이 저하되고, 접촉 저항의 증가로부터 FF의 저하를 억제하는 것이 곤란해진다. 실시예 6에서는 완충층을 이용함으로써, 실시예 5와 거의 동일한 FF를 유지하면서, n형 Si1 - xOx층의 굴절률을 2.0 내지 1.9로 낮추는 것을 실현하고 있다.
도 16은 실시예 6의 적층형 광전 변환 장치의 투과형 전자 현미경법(TEM)에 의한 단면의 명시야상(bright-field image)이다. 도 16에서 하얗게 보이고 있는 부분이 n형 Si1 - xOx층이다. 완충층의 n형 Si1 - xOx층측의 계면에서 미립자상의 실리콘 결정상이 인정된다.
도 17은 도 16과 동일한 부분의 TEM에 의한 암시야상(dark-field image)이다. 암시야상은 특정한 결정면에서 회절된 전자선에 의한 영상이다. 즉, 비정질 부분에서는 회절은 발생하지 않고, 전자선에 대하여 특정한 브래그각을 이루는 결정면을 포함하는 결정만이 회절을 일으킨다. 따라서, 암시야상에서 밝게 결상한 영역은 반드시 결정상을 나타내고 있다. 즉, 도 17은 완충층의 n형 Si1 - xOx층측의 계면에 밝은 부분이 명확히 인정되어, 실리콘 결정상이 발생하고 있는 것을 확인할 수 있다. 완충층의 n형 Si1 - xOx층측의 계면에 실리콘 결정상이 존재함으로써, n형 Si1 - xOx층의 저저항화가 용이해지고, 실시예 6에서 n형 Si1 - xOx층의 굴절률을 낮춰 Eff를 증가시킬 수 있었다고 할 수 있다. 또한, 이 때 완충층의 n형 Si1 - xOx층측의 계면은 수소화 비정질 실리콘의 광전 변환층보다 수소 농도가 낮아져 있고, 실리콘 결정상의 발생 부분과 대응하고 있다.
이하의 실시예 7 내지 8 및 비교예 4에서 수소화 비정질 실리콘, 수소화 비정질 실리콘 게르마늄, 결정질 실리콘을 각각 광전 변환층에 이용한 광전 변환 유닛를 구비하는 3단의 적층형 광전 변환 변환 장치를 제조하고, 그 구조를 변경하여 실험하였다. 이 때, 투명 기판/투명 전극층/p형 비정질 탄화 실리콘층/실질적으로 i형인 수소화 비정질 실리콘의 광전 변환층/"구조 변경 부분(1)"/p형 비정질 탄화 실리콘층/실질적으로 i형인 수소화 비정질 실리콘 게르마늄의 광전 변환층/"구조 변경 부분(2)"/p형 미결정 실리콘층/실질적으로 i형인 박막 다결정 실리콘층/n형 미결정 실리콘층/이면 전극층을 차례로 적층한 구조로 하고, "구조 변경 부분(1)"과 "구조 변경 부분(2)" 이외에는 동일한 구조, 제조 방법으로 하였다. 하기 표 3에 실시예 7, 8, 및 비교예 4의 광전 변환 장치의 출력 특성을 통합하여 나타낸다. 출력 특성은 AM 1.5의 빛을 100 mW/㎠의 광량으로 조사하여 측정하였다. 표 3의 "구조 변경 부분(1)", "구조 변경 부분(2)"의 란의 약칭은 표 1과 마찬가지로 하였다.
Figure 112008022461490-pct00003
(실시예 7)
도 18에 실시예 7의 적층형 광전 변환 장치의 단면도를 나타낸다. 투명 기판 (1), 투명 전극층 (2)는 비교예 1과 마찬가지로 제조하였다. 투명 전극층 (2) 위에, 두께 15 nm의 p형 비정질 탄화 실리콘층 (71), 두께 100 nm의 실질적으로 i형인 수소화 비정질 실리콘의 광전 변환층 (72), 두께 20 mn의 실질적으로 i형인 주로 수소화 비정질 실리콘으로 이루어지는 완충층 (73), 두께 30 nm의 n형 Si1 - xOx층 (74)로 이루어지는 비정질 광전 변환 유닛의 제1 광전 변환 유닛 (7)을 플라즈마 CVD로 형성하였다. 또한, 두께 15 nm의 p형 비정질 탄화 실리콘층 (81), 두께 350 nm의 실질적으로 i형인 수소화 비정질 실리콘 게르마늄의 광전 변환층 (82), 두께 20 nm의 실질적으로 i형인 주로 수소화 비정질 실리콘으로 이루어지는 완충층 (83), 두께 50 nm의 n형 Si1 - xOx층 (84)로 이루어지는 비정질 광전 변환 유닛의 제2 광전 변환 유닛을 플라즈마 CVD로 형성하였다. 계속하고, 두께 15 nm의 p형 미결정 실리콘층 (91), 두께 2.0 ㎛가 실질적으로 i형인 결정질 실리콘층의 광전 변환층 (92), 및 두께 15 nm의 n형 미결정 실리콘층 (93)으로 이루어지는 결정질 실리콘 광전 변환층 유닛의 제3 광전 변환 유닛 (9)를 차례로 플라즈마 CVD법으로 형성하였다. 그 후, 이면 전극층 (4)로서, 두께 90 nm의 Al이 도핑된 ZnO막과 두께 300 nm의 Ag막이 스퍼터법으로 차례로 형성하여, 적층형 광전 변환 장치를 제조하였다.
n형 Si1-xOx층 (74), (84)는 실시예 5와 마찬가지로 제조하여 동일한 제막 조건으로 유리 상에 200 nm 퇴적한 막의 600 mn의 빛에 대한 굴절률은 2.0이었다. 또한, 완충층 (73), (83)도 실시예 5와 마찬가지로 제조하고, H2/SiH4 유량비=200,완충층의 광전 변환층측의 계면에서, SIMS에서 측정한 수소 농도는 2.05×1022 atoms/cc이고, n형 Si1-xOx층측의 계면의 수소 농도는 5.03×1021 atoms/cc였다. 수소화 비정질 실리콘 게르마늄을 포함하는 광전 변환층 (82)의 제막 조건은 가스 유량은 SiH4/GeH4/H2=200/30/2000 sccm, 전원 주파수는 13.56 MHz, 파워 밀도는 20 mW/㎠, 압력은 200 Pa, 그리고 기판 온도는 200 ℃였다. 또한, 이것과 동일한 제막 조건으로 유리 상에 300 nm 퇴적한 수소화 실리콘 게르마늄층은 게르마늄 농도 30 원자％, 광학 갭 1.57 eV였다. 또한, 광학 갭은 빛 에너지(E)에 대하여 흡수 계수(α)와 E의 곱의 평방근(√(αE))를 플로팅하고, 그 직선 부분의 연장선이 α=0의 축과 교차하는 에너지로서 구하였다(소위 타우스 플로팅(Tauc's plotting)으로부터 광학 갭을 구함).
표 3에 나타낸 바와 같이, 실시예 5의 광전 변환 장치의 출력 특성을 측정한 바, 개방 전압(Voc)이 2.211 V, 단락 전류 밀도(Jsc)가 8.56 mA/㎠, 곡선 인자(FF)가 0.741, 변환 효율(Eff)이 14.02 ％였다.
(실시예 8)
실시예 8로서, 도 18의 광전 변환 장치의 완충층 (73)을 두께 20 nm의 n형 미결정 실리콘으로 변경한 것만 다른 적층형 광전 변환 장치를 제조하였다.
표 3에 나타낸 바와 같이, 실시예 8의 광전 변환 장치의 출력 특성을 측정한 바, 개방 전압(Voc)이 2.185 V, 단락 전류 밀도(Jsc)가 8.57 mA/㎠, 곡선 인자(FF)가 0.722, 변환 효율(Eff)이 13.53 ％였다.
(비교예 4)
비교예 4로서, 도 18의 광전 변환 장치의 완충층 (73) 및 완충층 (83)을 각각 두께 20 nm의 n형 미결정 실리콘으로 변경한 것만 다른 적층형 광전 변환 장치를 제조하였다.
표 3에 나타낸 바와 같이, 비교예 4의 광전 변환 장치의 출력 특성을 측정한 바, 개방 전압(Voc)이 2.163 V, 단락 전류 밀도(Jsc)가 8.53 mA/㎠, 곡선 인자(FF)가 0.707, 변환 효율(Eff)이 13.05 ％였다.
비교예 4에 비하여 실시예 8은 FF와 Voc가 증가하여, Eff가 향상되고 있다. 이는 제2 광전 변환 유닛의 n형 미결정 실리콘층 대신에 완충층을 이용함으로써, 인에 의한 불순물 결함이 감소한 것, 완충층 (83)으로부터 n형 Si1 - xOx층 (84)에 걸쳐 계면의 연속성이 양호하게 이루어졌기 때문이라고 생각된다. 또한, 광전 변환층 (82)가 수소화 비정질 실리콘 게르마늄의 실리콘 합금층이어도 완충층이 유효하다고 할 수 있다.
실시예 7은 실시예 8에 비하여 추가로 FF와 Voc가 증가하여, Eff가 향상되고 있다. 제1 광전 변환 유닛와 제2 광전 변환 유닛의 2개소에 완충층을 포함함으로써, 완충층의 효과가 현저히 나타나, 광전 변환 장치의 특성이 향상되었다고 할 수 있기 때문에, 2단의 적층형 광전 변환 장치에 비하여 3단의 적층형 광전 변환 장치로 완충층의 도입은 보다 효과적이라고 할 수 있다.

Claims (8)

  1. 순서대로 적층된 수소화 비정질 실리콘 또는 수소화 비정질 실리콘 합금을 포함하는 실질적으로 i형인 광전 변환층, 수소화 비정질 실리콘을 포함하는 실질적으로 i형인 완충층, 및 n형 Si1-xOx층(X는 0.25 내지 0.6)을 포함하며, 상기 완충층은 상기 광전 변환층측의 계면에서 수소 농도가 상기 광전 변환층보다 높고, 또한 그 막 두께가 5 nm 이상, 50 nm 이하인 것을 특징으로 하는, 실리콘계 박막 광전 변환 장치.
  2. 제1항에 있어서, 상기 완충층은 상기 광전 변환층측의 계면에서 SIMS에서 측정한 수소 농도가 1×1022 atoms/cc 이상인 것을 특징으로 하는 실리콘계 박막 광전 변환 장치.
  3. 제1항에 있어서, 상기 완충층은 상기 n형 Si1-xOx층측의 계면에서 수소 농도가 상기 광전 변환층보다 낮은 것을 특징으로 하는 실리콘계 박막 광전 변환 장치.
  4. 제1항에 있어서, 상기 완충층은 상기 n형 Si1-xOx층측의 계면에서 결정상을 포함하는 것을 특징으로 하는 실리콘계 박막 광전 변환 장치.
  5. 제1항에 있어서, 상기 n형 Si1-xOx층이 실리콘과 산소의 비정질 합금상 중에 실리콘이 풍부한 상을 포함하는 것을 특징으로 하는 실리콘계 박막 광전 변환 장치.
  6. 제5항에 있어서, 상기 실리콘이 풍부한 상은 실리콘 결정상을 포함하는 것을 특징으로 하는 실리콘계 박막 광전 변환 장치.
  7. 순서대로 적층된 수소화 비정질 실리콘 또는 수소화 비정질 실리콘 합금을 포함하는 실질적으로 i형인 광전 변환층, 수소화 비정질 실리콘을 포함하는 실질적으로 i형인 완충층, 및 n형 Si1-xOx층(X는 0.25 내지 0.6)을 포함하는 실리콘계 박막 광전 변환 장치의 제조 방법이며,
    상기 완충층이 상기 광전 변환층측의 계면에서 수소 농도가 상기 광전 변환층보다 높고, 또한 그 막 두께가 5 nm 이상, 50 nm 이하가 되도록 제조되고,
    상기 완충층을 원료 가스로서 수소와 실란을 포함하는 혼합 가스를 이용하고, 그 수소/실란의 유량비가 40 내지 300의 범위에서 제막하는 것을 특징으로 하는, 실리콘계 박막 광전 변환 장치의 제조 방법.
  8. 제7항에 있어서, 상기 광전 변환층의 일부와 상기 완충층을 동일한 제막 챔버 내에서 제막하는 것을 특징으로 하는 실리콘계 박막 광전 변환 장치의 제조 방법.
KR1020087007516A 2005-08-30 2006-07-25 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법 KR100976010B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00249551 2005-08-30
JP2005249551 2005-08-30

Publications (2)

Publication Number Publication Date
KR20080050449A KR20080050449A (ko) 2008-06-05
KR100976010B1 true KR100976010B1 (ko) 2010-08-17

Family

ID=37808583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087007516A KR100976010B1 (ko) 2005-08-30 2006-07-25 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US7960646B2 (ko)
EP (1) EP1939947B1 (ko)
JP (1) JP5156379B2 (ko)
KR (1) KR100976010B1 (ko)
WO (1) WO2007026480A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876613B1 (ko) * 2008-05-27 2008-12-31 한국철강 주식회사 탄뎀 박막 실리콘 태양전지 및 그 제조방법
US20100186811A1 (en) * 2008-08-26 2010-07-29 Sixtron Advanced Materials, Inc. Silicon Carbonitride Antireflective Coating
TWI381534B (zh) * 2009-03-24 2013-01-01 Au Optronics Corp 光學感測器與其製作方法以及具有光學感測器之顯示面板
KR100989615B1 (ko) * 2009-09-02 2010-10-26 엘지전자 주식회사 태양전지
US9059193B2 (en) * 2010-01-08 2015-06-16 Mitsubishi Electric Corporation Epitaxial wafer and semiconductor element
WO2011105160A1 (ja) * 2010-02-24 2011-09-01 株式会社カネカ 薄膜光電変換装置およびその製造方法
KR101084984B1 (ko) * 2010-03-15 2011-11-21 한국철강 주식회사 플렉서블 기판 또는 인플렉서블 기판을 포함하는 광기전력 장치의 제조 방법
JP2012023317A (ja) * 2010-07-16 2012-02-02 Kaneka Corp 積層型光電変換装置
JP2014063769A (ja) * 2011-01-21 2014-04-10 Sanyo Electric Co Ltd 太陽電池
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP5675993B2 (ja) * 2011-08-11 2015-02-25 株式会社カネカ 積層型光電変換装置の製造方法
US20130224899A1 (en) 2012-02-28 2013-08-29 International Business Machines Corporation Enhancing efficiency in solar cells by adjusting deposition power
US9214577B2 (en) 2012-02-28 2015-12-15 International Business Machines Corporation Reduced light degradation due to low power deposition of buffer layer
US20140217408A1 (en) * 2013-02-06 2014-08-07 International Business Machines Corporaton Buffer layer for high performing and low light degraded solar cells
KR102045001B1 (ko) * 2013-06-05 2019-12-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
IT201700004876A1 (it) * 2017-01-18 2018-07-18 Enel Green Power Spa Apparato a cella solare e relativo metodo di produzione per celle singole, tandem e sistemi a eterogiunzione
JP6791274B2 (ja) * 2017-02-20 2020-11-25 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
CN109755257A (zh) * 2017-11-03 2019-05-14 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
JP6860514B2 (ja) * 2018-03-14 2021-04-14 株式会社東芝 Ｍｅｍｓ素子及びその製造方法
US11539011B2 (en) * 2018-07-30 2022-12-27 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
KR102709186B1 (ko) * 2021-11-17 2024-09-26 한양대학교 에리카산학협력단 리튬이차전지 음극용 박막, 리튬이차전지 음극의 제조방법 및 이를 이용한 리튬이차전지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007465B1 (ko) * 1988-10-27 1991-09-26 삼성전관 주식회사 비정질 실리콘 태양전지의 제조방법
KR930020744A (ko) * 1992-03-17 1993-10-20 장진 수소화된 비정질 규소와 그 제조방법 및 그를 이용한 태양전지와 액정표시장치의 박막트랜지스터
KR950009906A (ko) * 1993-09-28 1995-04-26 엄길용 수소화된 비정질 실리콘 박막 제조방법
KR100882234B1 (ko) 2000-12-08 2009-02-09 소니 가부시끼 가이샤 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824566A (en) * 1995-09-26 1998-10-20 Canon Kabushiki Kaisha Method of producing a photovoltaic device
BR9907023A (pt) * 1998-01-22 2000-10-17 Citizen Watch Co Ltd "dispositivo de célula solar e método de fabricação do mesmo"
JP4284582B2 (ja) * 2002-03-04 2009-06-24 富士電機システムズ株式会社 多接合型薄膜太陽電池とその製造方法
EP1650812B2 (en) 2003-07-24 2019-10-23 Kaneka Corporation Method for making a silicon based thin film solar cell
JP4063735B2 (ja) 2003-07-24 2008-03-19 株式会社カネカ 積層型光電変換装置を含む薄膜光電変換モジュール
AU2004259485B2 (en) 2003-07-24 2009-04-23 Kaneka Corporation Stacked photoelectric converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910007465B1 (ko) * 1988-10-27 1991-09-26 삼성전관 주식회사 비정질 실리콘 태양전지의 제조방법
KR930020744A (ko) * 1992-03-17 1993-10-20 장진 수소화된 비정질 규소와 그 제조방법 및 그를 이용한 태양전지와 액정표시장치의 박막트랜지스터
KR950009906A (ko) * 1993-09-28 1995-04-26 엄길용 수소화된 비정질 실리콘 박막 제조방법
KR100882234B1 (ko) 2000-12-08 2009-02-09 소니 가부시끼 가이샤 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치

Also Published As

Publication number Publication date
EP1939947A1 (en) 2008-07-02
US7960646B2 (en) 2011-06-14
JP5156379B2 (ja) 2013-03-06
KR20080050449A (ko) 2008-06-05
US20090133753A1 (en) 2009-05-28
EP1939947B1 (en) 2018-11-21
EP1939947A4 (en) 2017-03-29
JPWO2007026480A1 (ja) 2009-03-26
WO2007026480A1 (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100976010B1 (ko) 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법
KR101024288B1 (ko) 실리콘계 박막 태양전지
JP5180590B2 (ja) 積層型光電変換装置
WO2012020682A1 (ja) 結晶シリコン系太陽電池
JP5314697B2 (ja) シリコン系薄膜太陽電池およびその製造方法
JP5222434B2 (ja) 薄膜光電変換装置およびその製造方法
JP2010283161A (ja) 太陽電池及びその製造方法
JP5400322B2 (ja) シリコン系薄膜太陽電池およびその製造方法
JP5291633B2 (ja) シリコン系薄膜光電変換装置およびその製造方法
JPWO2005109526A1 (ja) 薄膜光電変換装置
JP4565912B2 (ja) 多接合型半導体素子及びこれを用いた太陽電池素子
JP6047494B2 (ja) 薄膜光電変換装置およびその製造方法
WO2006006368A1 (ja) 薄膜光電変換装置の製造方法
JP2011216586A (ja) 積層型光電変換装置および積層型光電変換装置の製造方法
JP4971755B2 (ja) 薄膜光電変換装置とその製造方法
JP2005039252A (ja) 半導体／電極のコンタクト構造とこれを用いた半導体素子、太陽電池素子、並びに太陽電池モジュール
WO2011016490A1 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2000068533A (ja) 微結晶シリコン薄膜太陽電池及びその製造方法
JP2001284612A (ja) 光起電力装置
JP2007150230A (ja) 多接合型シリコン系薄膜光電変換装置
WO2013065538A1 (ja) 光電変換装置
JP2006140339A (ja) シリコン系薄膜光電変換装置、及びその製造方法
JP2011249469A (ja) 薄膜光電変換装置の製造方法
JP2010283159A (ja) 太陽電池及びその製造方法
JP2010283160A (ja) 太陽電池及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee