Nothing Special   »   [go: up one dir, main page]

KR100947779B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100947779B1
KR100947779B1 KR1020030042570A KR20030042570A KR100947779B1 KR 100947779 B1 KR100947779 B1 KR 100947779B1 KR 1020030042570 A KR1020030042570 A KR 1020030042570A KR 20030042570 A KR20030042570 A KR 20030042570A KR 100947779 B1 KR100947779 B1 KR 100947779B1
Authority
KR
South Korea
Prior art keywords
data
liquid crystal
output channels
integrated circuit
driver
Prior art date
Application number
KR1020030042570A
Other languages
English (en)
Other versions
KR20050004939A (ko
Inventor
이석우
최선영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030042570A priority Critical patent/KR100947779B1/ko
Publication of KR20050004939A publication Critical patent/KR20050004939A/ko
Application granted granted Critical
Publication of KR100947779B1 publication Critical patent/KR100947779B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 액정패널의 좌측부를 구동하기 위한 제 1 데이터 구동부는 제 1 및 제2 데이터 집적회로를 포함하고, 상기 액정패널의 우측부를 구동하기 위한 제 2 데이터 구동부는 제 3 및 제 4 데이터 집적회로들을 포함한다. 상기 제 1 데이터 집적회로의 출력 채널 수는 상기 제 2 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 2 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수와 동일하다. 상기 제 3 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 1 데이터 집적회로의 출력 채널 수와 동일하다.

Description

액정표시장치{Liquid Crystal Display Device}
도 1은 종래의 액정표시장치를 나타내는 도면.
도 2는 종래의 다른 실시예에 의한 액정표시장치를 나타내는 도면.
도 3은 도 2의 데이터 구동부에 포함되는 데이터 집적회로를 나타내는 도면.
도 4는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2,12,32 : 액정패널 4,18,38 : 데이터 드라이버
6,20,40 : 게이트 드라이버 8,22,42 : 타이밍 제어부
10 : 공통전압 생성부 14,34 : 좌측부
16,36 : 우측부 24,44,46,48,50 : 데이터 집적회로
본 발명은 액정표시장치에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 가지는 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 표시패널에 표시되도록 화소 매트릭스를 구동하게 된다.
도 1은 종래의 액정표시장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 액정표시장치는 액정패널(2)과, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(6)와, 데이터 및 게이트 드라이버(4,6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)와, 액정셀에 공통전압(Vcom)을 공급하기 위한 공통전압 생성부(10)를 구비한다.
타이밍 제어부(8)는 외부 시스템으로부터 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(Data Enable ; DE) 및 데이터(Data) 등을 입력받는다. 데이터를 입력받은 타이밍 제어부(8)는 데이터를 재배치하여 데이터 드라이버(4)로 공급한다. 데이터 클럭, 수평동기신호, 수직동기신호 및 데이터 인에이블 신호를 입력받은 타이밍 제어부(8)는 데이터 및 게이트 드라이버(4,6)의 타이밍을 제어하기 위한 타이밍 신호들과 극성반전신호 등과 같은 제어신호들을 발생하게 된다.
액정패널(2)은 n개의 게이트라인들(GL1 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT) 에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.
박막 트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(Cst)를 포함한다.
게이트 드라이버(6)는 타이밍 제어부(8)로부터의 제어신호에 따라 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트신호를 공급한다. 데이터 드라이버(4)는 타이밍 제어부(8)로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 1수평라인분의 비디오신호를 데이터라인들(DL1 내지 DLm)로 공급한다.
데이터 드라이버(4)는 데이터(R,G,B)의 휘도값에 따라 소정 직류레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터라인들(DL1 내지 DLm)로 공급한다.
공통전압 생성부(10)는 공통전압(Vcom)을 생성하고, 생성된 공통전압(Vcom)을 액정 캐패시터(Clc)의 일측전극인 공통전극으로 공급한다.
이와 같은 종래의 액정표시장치는 1수평기간 안에 m개의 데이터를 데이터 드라이버로 공급하여야 하기 때문에 데이터 클럭이 높은 주파수를 가져야 한다. 이와 같이 데이터 클럭이 높은 주파수를 갖게되면 액정표시장치에서 높은 EMI(Electromagnetic Interference)가 발생된다. 아울러, 종래의 액정표시장치는 1수평기간안이 m개의 데이터를 데이터 드라이버로 공급하여야 하기 때문에 빠른 전송속도가 요구됨과 아울러 많은 소비전력이 소비되는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여 도 2와 같은 종래의 다른 실시예에 의한 액정표시장치가 제안되었다.
도 2는 종래의 다른 실시예에 의한 액정표시장치를 나타내는 도면이다. 도 2의 구성에서 게이트 드라이버 및 액정셀의 상세한 구조는 생략되었다.
도 2를 참조하면, 종래의 다른 실시예에 의한 액정표시장치는 좌측부(14)와 우측부(16)로 분할되는 액정패널(12)과, 좌측부(14)의 데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 제 1 데이터 구동부(18)와, 우측부(16)의 데이터라인들(DLm/2+1 내지 DLm)을 구동하기 위한 제 2 데이터 구동부(20)와, 제 1 및 제 2 데이터 구동부(18,20)의 구동 타이밍을 제어하기 위한 타이밍 제어부(22)를 구비한다.
액정패널(12)은 좌측부(14)와 우측부(16)로 분할되어 구동된다. 여기서, 좌측부(14) 및 우측부(16)는 동시에 구동된다.
타이밍 제어부(22)는 외부 시스템으로부터 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(DE) 및 데이터(Data)등을 입력받는다. 데이터를 입력받은 타이밍 제어부(22)는 좌측부(14) 및 우측부(16) 데이터로 데이터를 분할하고, 분할된 데이터를 제 1 및 제 2 데이터 구동부(18,20)로 동시에 공급한다. 데이터 클럭, 수평동기신호, 수직동기신호 및 데이터 인에이블 신호를 입력받은 타이밍 제어부(22)는 제 1 및 제 2 데이터 구동부(18,20)를 제어하기 위한 타이밍 신호들과 극성반전신호 등과 같은 제어신호들을 발생한다.
제 1 데이터 구동부(18)는 자신에게 공급되는 데이터를 아날로그 비디오신호로 변환하여 좌측부(14)의 데이터라인들(DL1 내지 DLm/2)로 공급한다. 제 2 데이터 구동부(20)는 자신에게 공급되는 데이터를 아날로그 비디오신호로 변환하여 우측부(16)의 데이터라인들(DLm/2+1 내지 DLm)로 공급한다. 이때, 제 1 및 제 2 데이터 구동부(18,20)에서 공급되는 비디오신호는 게이트라인에 게이트신호가 공급되는 1수평주기마다 동시에 공급된다.
도 2에 도시된 액정표시장치에서 타이밍 제어부(22)는 1수평기간동안 제 1 및 제 2 데이터 구동부(18,20) 각각으로 m/2개의 데이터를 공급하기 때문에 도 1에 도시된 액정표시장치에 비하여 낮은 주파수의 데이터 클럭을 갖게 되고, 이에 따라 EMI가 저감된다. 아울러, m/2개의 데이터가 각각 제 1 및 제 2 데이터 구동부(18,20)로 공급되기 때문에 도 1에 도시된 액정표시장치에 비하여 전송속도 및 소비전력을 낮출수 있고, 이에 따라 고해상도 및 대형화면의 액정표시장치에 쉽게 적용될 수 있다.
그러나, 도 2에 도시된 액정표시장치와 같이 액정패널(12)이 좌측부(14) 및 우측부(16)로 나누어지기 위해서는 제 1 데이터 구동부(18) 및 제 2 데이터 구동부(20)에 포함되는 데이터 집적회로(Integrated Circuit : 이하 "IC"라 함)의 수가 동일하여야 한다.(즉, 전체 데이터 IC의 수가 짝수로 설정되어야 한다)
이를 도 3을 참조하여 상세히 설명하면, 제 1 데이터 구동부(18) 및 제 2 데이터 구동부(20)는 타이밍 제어부(22)로부터 동시에 데이터를 공급받는다. 따라서, 각각의 데이터 구동부(18,20)에 포함된 데이터 IC(D-IC : 24)들의 수가 동일해야만 동시구동이 가능하게 된다. 다시 말하여, 제 1 및 제 2 데이터 구동부(18,20)에 포함된 데이터 IC(24)들의 수가 상이하다면 제 1 데이터 구동부(18) 또는 제 2 데이터 구동부(20)로 공급되어야 할 데이터의 양이 상이해지기 때문에 액정패널(12)이 좌측부(14)와 우측부(16)로 분할되지 못한다.
한편, 현재 일반적으로 사용되고 있는 데이터 IC(24)들은 채널수가 일정하게 정해져 출시된다. 예를 들어, 데이터 IC(24)는 384채널 및 480채널 등으로 일정하게 채널수가 정해진다. 이와 같이, 데이터 IC(24)의 채널수가 일정하게 정해져 출시되기 때문에 액정패널(12)이 좌측부(14)와 우측부(16)로 분할되지 못하는 경우가 발생된다. 예를 들어, SVGA(800×600)급의 액정패널(12)의 경우 800×3(R,G,B서브픽셀) = 2400(데이터라인의 수)개의 채널이 필요하게 된다.
여기서, 종래에는 384채널을 가지는 데이터 IC(24) 7개(2688 채널)를 이용하여 액정패널(12)을 구동하였다. 즉, 종래의 SVGA급의 액정패널(12)은 7개의 데이터 IC(24)가 이용되었고, 이에 따라 액정패널(12)을 좌측부(14)와 우측부(16)로 분할되지 못한다. 한편, 480채널의 데이터 IC를 5개를 이용하여 SVGA급의 액정패널(12)을 구동할 수 있다. 하지만, 480채널의 데이터 IC 비용이 높기 때문에 종래에는 일반적으로 384 채널의 데이터 IC(24) 7개를 이용하여 SVGA급의 액정패널(12)을 구동한다.
따라서, 본 발명의 목적은 액정패널의 해상도(데이터 라인 개수)와 무관하게 좌/우 분할구동이 가능하도록 한 액정표시장치를 제공하는 것이다.
본 발명의 액정표시장치는 액정패널; 상기 액정패널의 좌측부를 구동하기 위한 제 1 데이터 구동부; 상기 액정패널의 우측부를 구동하기 위한 제 2 데이터 구동부; 및 외부 시스템으로부터 입력받은 데이터를 좌측부 데이터와 우측부 데이터로 분할하고, 상기 좌측부 데이터를 상기 제 1 데이터 구동부에 공급함과 동시에, 상기 우측부 데이터를 상기 제 2 데이터 구동부에 공급하고, 상기 제 1 및 제 2 데이터 구동부들을 제어하는 타이밍 제어부를 구비한다.
상기 제 1 데이터 구동부는 제 1 및 제2 데이터 집적회로를 포함하고, 상기 제 2 데이터 구동부는 제 3 및 제 4 데이터 집적회로들을 포함한다. 상기 제 1 데이터 집적회로의 출력 채널 수는 상기 제 2 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 2 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수와 동일하다. 상기 제 3 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 1 데이터 집적회로의 출력 채널 수와 동일하다.
상기 제 1 데이터 구동부에 속한 데이터 집적회로들의 개수와 상기 제 2 데이터 구동부에 속한 데이터 집적회로들의 개수는 동일하다.
삭제
삭제
삭제
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시예에 의한 액정표시장치는 좌측부(34)와 우측부(36)로 분할되는 액정패널(32)과, 좌측부(34)의 데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 제 1 데이터 구동부(38)와, 우측부(36)의 데이터라인들(DLm/2+1 내지 DLm)을 구동하기 위한 제 2 데이터 구동부(40)와, 제 1 및 제 2 데이터 구동부(38,40)의 구동 타이밍을 제어하기 위한 타이밍 제어부(42)를 구비한다.
액정패널(32)은 좌측부(34)와 우측부(36)로 분할되어 구동된다. 여기서, 좌 측부(34) 및 우측부(36)는 동시에 구동된다.
타이밍 제어부(42)는 외부 시스템으로부터 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(DE) 및 데이터(Data)등을 입력받는다. 데이터를 입력받은 타이밍 제어부(42)는 좌측부(34) 및 우측부(36) 데이터로 데이터를 분할하고, 분할된 데이터를 제 1 및 제 2 데이터 구동부(38,40)로 동시에 공급한다. 데이터 클럭, 수평동기신호, 수직동기신호 및 데이터 인에이블 신호를 입력받은 타이밍 제어부(42)는 제 1 및 제 2 데이터 구동부(38,40)를 제어하기 위한 타이밍 신호들과 극성반전신호 등과 같은 제어신호들을 발생한다.
제 1 데이터 구동부(38)는 자신에게 공급되는 데이터를 아날로그 비디오신호로 변환하여 좌측부(34)의 데이터라인들(DL1 내지 DLm/2)로 공급한다. 제 2 데이터 구동부(40)는 자신에게 공급되는 데이터를 아날로그 비디오신호로 변환하여 우측부(36)의 데이터라인들(DLm/2+1 내지 DLm)로 공급한다. 이때, 제 1 및 제 2 데이터 구동부(38,40)에서 공급되는 비디오신호는 게이트라인에 게이트신호가 공급되는 1수평주기마다 동시에 공급된다.
제 1 데이터 구동부(38) 및 제 2 데이터 구동부(40)는 다수의 데이터 IC(44 내지 50)들을 구비한다. 제 1 데이터 구동부(38)는 출력 채널 수가 서로 다른 적어도 2 개 이상의 데이터 IC들(44,46)을 포함한다. 예를 들어, 제 1 데이터 구동부(38)에 포함된 제 1 데이터 IC(44)는 제 1 출력 채널수 예를 들면, 480 개의 출력 채널 수 만큼의 출력 채널들을 통해 데이터 라인들에 아날로그 비디오 신호들을 공급한다. 제 2 데이터 IC(46)는 제 2 출력 채널수 예를 들면, 384 개의 출력 채널 수 만큼의 출력 채널들을 통해 데이터 라인들에 아날로그 비디오 신호들을 공급한다. 제 2 데이터 구동부(40)는 출력 채널 수가 서로 다른 적어도 2 개 이상의 데이터 IC들(48,50)을 포함한다. 제 3 데이터 IC(48)는 제 1 출력 채널수 만큼의 출력 채널들을 통해 데이터 라인들에 아날로그 비디오 신호들을 공급한다. 제 4 데이터 IC(50)는 제 2 출력 채널수 만큼의 만큼의 출력 채널들을 통해 데이터 라인들에 아날로그 비디오 신호들을 공급한다.
본 발명에서는 데이터 구동부(38,40)의 제 1 내지 제 4 데이터 IC(44 내지 50)의 수를 적당히 조절함으로써 총 데이터 IC(44 내지 50)의 수가 짝수로 되도록 한다. 다시 말하여, 본 발명에서는 제 1 및 제 2 데이터 구동부(38,40) 각각에 동일한 수의 데이터 IC(44 내지 50)가 포함되도록 제 1 출력 채널수를 가지는 제 1 및 제 3 데이터 IC(44,48)와 제 2 출력 채널수를 가지는 제 2 및 제 4 데이터 IC(46,50)의 수를 조절하게 된다. 이와 같이 제 1 출력 채널수 및 제 2 출력 채널수를 가지는 데이터 IC(44 내지 50)들을 각각의 데이터 구동부(38,40)에 조합함으로써 본 발명에서는 채널수와 무관하게 액정패널(32)을 좌측부(34)와 우측부(36)로 분할하여 구동할 수 있다.
이를 상세히 설명하면, 액정패널(32)이 SVGA(800×600)급의 해상도를 갖는다면 필요한 총 채널수는 2400개가 된다. 이때, 제 1 데이터 구동부(38)는 480 개의 제 1 출력 채널수를 가지는 하나의 제 1 데이터 IC(44)와, 384 개의 제 2 출력 채널수를 가지는 두개의 제 2 데이터 IC(46)를 포함한다. 그리고, 제 2 데이터 구동부(40)는 480 개의 제 1 출력 채널수를 가지는 하나의 제 3 데이터 IC(48)와, 384 개의 제 2 출력 채널수를 가지는 두개의 제 4 데이터 IC(50)를 포함한다. 제 1 및 제 2 데이터 구동부(38,40)에 포함된 데이터 IC(44 내지 50)들의 총 채널수는 2496으로 설정되므로 2400개의 데이터라인들의 개수(또는 데이터 채널 수)를 가지는 SVGA급의 액정패널(32)을 구동할 수 있다. 따라서, 본 발명은 384 개의 채널 수를 가지는 데이터 IC 7개(2688 채널)를 이용하는 종래 기술에 비하여 채널의 낭비를 방지할 수 있다. 본 발명은 제 1 및 제 2 데인터 구동부(38,40)에 포함되는 데이터 IC들의 수가 동일하므로 액정패널이 분할구동될 수 있다.
상술한 바와 같이, 본 발명은 적어도 2종류의 채널을 가지는 데이터 집적회로들이 사용됨으로써 액정패널의 해상도와 데이터 라인 개수와 무관하게 상기 액정패널을 좌우로 분할 구동할 수 있다. 다시 말하여, 데이터 집적회로의 수가 짝수가 될 수 있도록 2종류의 채널을 가지는 데이터 집적회로들이 배치됨으로써 액정패널이 분할구동될 수 있고, 이에 따라 EMI가 저감됨과 아울러 고해상도 및 대화면에 쉽게 적용될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 액정패널;
    상기 액정패널의 좌측부를 구동하기 위한 제 1 데이터 구동부;
    상기 액정패널의 우측부를 구동하기 위한 제 2 데이터 구동부; 및
    외부 시스템으로부터 입력받은 데이터를 좌측부 데이터와 우측부 데이터로 분할하고, 상기 좌측부 데이터를 상기 제 1 데이터 구동부에 공급함과 동시에, 상기 우측부 데이터를 상기 제 2 데이터 구동부에 공급하고, 상기 제 1 및 제 2 데이터 구동부들을 제어하는 타이밍 제어부를 구비하고,
    상기 제 1 데이터 구동부는 제 1 및 제2 데이터 집적회로를 포함하고, 상기 제 2 데이터 구동부는 제 3 및 제 4 데이터 집적회로들을 포함하며,
    상기 제 1 데이터 집적회로의 출력 채널 수는 상기 제 2 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 2 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수와 동일하고,
    상기 제 3 데이터 집적회로의 출력 채널 수는 상기 제 4 데이터 집적회로의 출력 채널 수보다 많고, 상기 제 1 데이터 집적회로의 출력 채널 수와 동일하며,
    상기 제 1 데이터 구동부에 속한 데이터 집적회로들의 개수와 상기 제 2 데이터 구동부에 속한 데이터 집적회로들의 개수는 동일한 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 및 제 3 데이터 집적회로들 각각의 출력 채널수는 480이고, 상기 제 2 및 제 4 데이터 집적회로들 각각의 출력 채널수는 384인 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 액정패널의 데이터라인들의 개수가 2400이라면 상기 제 1 데이터 구동부는 하나의 제 1 데이터 집적회로와 두개의 제 2 데이터 집적회로를 포함하고, 상기 제 2 데이터 구동부는 하나의 제 3 데이터 집적회로와 두개의 제 4 데이터 집적회로를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 삭제
KR1020030042570A 2003-06-27 2003-06-27 액정표시장치 KR100947779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042570A KR100947779B1 (ko) 2003-06-27 2003-06-27 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042570A KR100947779B1 (ko) 2003-06-27 2003-06-27 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050004939A KR20050004939A (ko) 2005-01-13
KR100947779B1 true KR100947779B1 (ko) 2010-03-15

Family

ID=37219379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042570A KR100947779B1 (ko) 2003-06-27 2003-06-27 액정표시장치

Country Status (1)

Country Link
KR (1) KR100947779B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311913A (ja) * 2001-04-16 2002-10-25 Nec Corp 液晶表示装置及び制御回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311913A (ja) * 2001-04-16 2002-10-25 Nec Corp 液晶表示装置及び制御回路

Also Published As

Publication number Publication date
KR20050004939A (ko) 2005-01-13

Similar Documents

Publication Publication Date Title
KR102081135B1 (ko) 저속 구동이 가능한 표시장치
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
KR101310379B1 (ko) 액정표시장치와 그 구동방법
US20140320478A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR20070121318A (ko) 액정표시장치 및 이의 구동방법
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
KR20160129207A (ko) 저속 구동이 가능한 표시장치와 그 구동방법
KR20030083312A (ko) 액정표시장치
KR101165844B1 (ko) 액정표시장치 및 그의 구동방법
KR20070025662A (ko) 액정표시장치 및 그의 구동방법
US20070176878A1 (en) Liquid crystal display device and driving method thereof
KR100962502B1 (ko) 액정표시장치의 구동장치
KR101560394B1 (ko) 액정표시장치 및 그 구동 방법
KR20010036308A (ko) 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법
KR100947779B1 (ko) 액정표시장치
KR20130037490A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR20050105574A (ko) 화면 잔상 개선을 위한 액정표시장치와 그 구동방법
KR100831284B1 (ko) 액정표시장치의 구동방법
KR100864980B1 (ko) 액정표시장치의 잔상방지장치
KR100933446B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20030029698A (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR101332050B1 (ko) 액정표시장치
KR20080097530A (ko) 액정표시장치 및 그 구동방법
KR100947774B1 (ko) 액정표시장치의 구동장치
KR20100007601A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 11