KR100922405B1

KR100922405B1 - Printed Circuit Board Security and Copy Protection Circuit

Info

Publication number: KR100922405B1
Application number: KR1020070136204A
Authority: KR
Inventors: 김성준
Original assignee: 주식회사 도담시스템스
Priority date: 2007-12-24
Filing date: 2007-12-24
Publication date: 2009-10-16
Also published as: KR20090068538A

Abstract

본 발명은 인쇄회로기판의 보안 및 복제방지에 관한 것으로, 더욱 상세하게는 보안의 중요도가 높은 장치의 회로도, 패턴도 및 소스 코드 등이 유출되어 모방을 시도하여도 장치가 동작하지 않도록 하거나 제조사가 원하는 동작을 하도록 유도하여 인쇄회로기판의 복제를 방지하기 위한 회로 기술에 관한 것이다.The present invention relates to security and copy protection of a printed circuit board, and more particularly, a circuit diagram, a pattern diagram, a source code, etc. of a device having high security is leaked so that the device does not operate even if the manufacturer attempts to imitate it. The present invention relates to a circuit technology for preventing copying of a printed circuit board by inducing a desired operation.

이를 위한 본 발명은 데이터가 전송되는 하나 이상의 데이터 라인(40)의 임피던스 및 컨덕턴스 값을 조절하는 프로세서부(10); 데이터 라인(40) 상에 구비되며 임피던스 및 컨덕턴스 값을 변형시키는 하나 이상의 임피던스 트랜스미션 라인부(20); 및 컨트롤 라인(50)을 통해 프로세서부(10)와 연결되며, 변형되는 임피던스 및 컨덕턴스 값을 입력받는 A/D 컨버터 단자(33), 임피던스 트랜스미션 라인부(20)에 구비되는 비아 홀(25)로 임의의 주파수 파형(34)을 보내는 제 1 입출력 단자(31), 및 임피던스 트랜스미션 라인부(20)를 통과한 임의의 주파수 파형(34)을 입력받는 제 2 입출력 단자(32)를 포함하여 이루어지는 회로소자부(30);를 포함하여 구성되는 것을 특징으로 한다.The present invention for this purpose is a processor unit for adjusting the impedance and conductance value of one or more data lines 40 to which data is transmitted; At least one impedance transmission line unit 20 provided on the data line 40 and configured to modify impedance and conductance values; And an A / D converter terminal 33 for receiving a modified impedance and conductance value through the control line 50 and a via hole 25 provided in the impedance transmission line unit 20. A first input / output terminal 31 for sending an arbitrary frequency waveform 34 to the second input / output terminal 32 and an arbitrary input / output terminal 32 for receiving an arbitrary frequency waveform 34 passing through the impedance transmission line unit 20. The circuit device unit 30; characterized in that comprises a.

임피던스, 컨덕턴스, 트랜스미션 라인, 스트립 라인, 주파수 파형 Impedance, Conductance, Transmission Line, Strip Line, and Frequency Waveform

Description

Printed circuit board security and copy protection circuit {Security and copy protect circuit of printed circuit board}

본 발명은 인쇄회로기판의 보안 및 복제방지회로에 관한 것으로, 보안의 중요도가 매우 높은 장치의 회로도, 패턴도 및 소스 코드 등이 유출되어 모방을 시도하여도 장치가 동작하지 않도록 하거나 제조사가 원하는 동작을 하도록 유도하여 인쇄회로기판의 복제를 방지하기 위한 회로 기술에 관한 것이다.The present invention relates to a security and a copy protection circuit of a printed circuit board, the circuit diagram, pattern diagram and source code of a device having a very high security is leaked to try to imitate the device does not operate or the manufacturer wants to operate It relates to a circuit technology for preventing the duplication of the printed circuit board by inducing to.

통상적으로 인쇄회로기판은 전열기판 상에 전기적 신호를 전달할 수 있는 도체를 형성 시킨 것으로 전자부품 탑재 시 전기회로를 구성하여 작동하는 것으로, 더 상세하게는 에폭시 수지 등으로 형성된 기판 상에 금속 박막을 입혀서 소정의 형상을 갖는 회로 패턴을 형성하게 되는데, 이는 기판 상에 적층된 동판 상에 내산성 잉크 등으로 소정의 패턴을 인쇄한 다음 나머지 부분을 산성 수용액 등으로 부식시켜 미리 인쇄된 패턴을 남기는 방식으로 이루어진다.In general, a printed circuit board is formed by forming a conductor capable of transmitting an electrical signal on a heat transfer board. The printed circuit board operates by constructing an electric circuit when mounting an electronic component. More specifically, by printing a metal thin film on a substrate formed of epoxy resin A circuit pattern having a predetermined shape is formed, which is formed by printing a predetermined pattern with an acid resistant ink or the like on a copper plate laminated on a substrate and then etching the remaining portion with an acidic aqueous solution or the like to leave a preprinted pattern. .

상기 인쇄회로기판은 오늘날 소형 가전제품에서부터 첨단 이동 통신 기기에 이르기까지 전자기기에 상용되는 핵심 부품으로 여겨짐에 따라 상기 인쇄회로기판의 보안 및 복제 방지에 대한 기술은 주목되고 있다.As the printed circuit board is regarded as a core component commonly used in electronic devices from today's small household appliances to advanced mobile communication devices, the technology for security and copy protection of the printed circuit board is attracting attention.

종래에 이와 같은 인쇄회로기판은 도 1에 도시한 바와 같이 기판(1)상에 전기적으로 연결되도록 소정의 패턴(2) 및 상기 패턴(2)들과 연결되는 반도체칩(3)이나 실장부품(4)등이 장착되어 있다.Conventionally, such a printed circuit board has a predetermined pattern 2 and a semiconductor chip 3 or mounting component connected to the patterns 2 so as to be electrically connected to the substrate 1 as shown in FIG. 1. 4) lights are installed.

이와 같이, 종래의 인쇄회로기판은 육안으로 패턴의 설계기술이 노출됨으로써 패턴 설계 기술의 무단 복제 등이 용이하게 이루어지게 되고, 이로 인하여 많은 기술적인 투자와 노력에 의해 설계된 패턴을 보호할 수 없음은 물론 시간적이나 금전적으로 입게 되는 피해가 막대한 문제점이 있었다.As such, the conventional printed circuit board is exposed to the naked eye, and thus, the design technology of the pattern is exposed to the naked eye, and thus, the unauthorized copying of the pattern design technology can be easily performed. Of course, the damage caused by time or money was a huge problem.

전술한 문제점을 보완하기 위해 FPGA(Field Programmable Gate Array)에 회로를 내장하는 방법이 안출되었으며 이는 대한민국특허청 특허공보의 공고번호 특1994-0009697에 공고되어 있다. In order to solve the above problems, a method of embedding a circuit in a field programmable gate array (FPGA) has been devised, which is disclosed in Korean Patent Application Publication No. 1994-0009697.

도 2를 참조하여 설명하면 도 2에 도시된 바와 같이, FPGA의 복사방지회로는 임의의 입력데이타를 입력받아 일련의 암호 시퀀스를 출력하는 회로를 복사가 방지된 PAL(Programmable Arrary Logic) 이나 GAL(Generic Arrary Logic)소자에 전용의 프로그래머를 사용하여 프로그래밍하여 FPGA(5)의 외부에 설치하는 외부 스테이트머신(6)과, 상기 FPGA(5)의 초기화 루틴에 의해 상기 외부 스테이트머신(6)과 동일한 회로로 그 FPGA(1)의 내부에 형성되어, 상기 외부 스테이트머신(6)과 동일한 입력데이터에 의해 동일한 암호 시퀀스를 출력하는 내부 스테이트머신(7)과, 상기 FPGA(5)의 초기화 루틴에 의해 그 FPGA(5)의 내부에 형성되어, 상기 외부 스테이트머신(6)과 내부 스테이트머신(7)의 시퀀스 출력을 비교하여 서로 같은 경우에만 그 FPGA(5) 내부에 형성되는 FPGA(5) 메인회로의 출력이 FPGA(5)의 외부로 출력될 수 있게 하고, 두 스테이트머신(6)(7)의 출력이 서로 다른 경우에는 상기 FPGA(5) 메인회로의 출력이 FPGA(5)의 외부로 출력되지 못하게 제어하는 스테이트 비교기(8)로 구성된다.Referring to FIG. 2, as illustrated in FIG. 2, a copy protection circuit of an FPGA receives a random input data and outputs a series of cipher sequences. The copy-protected programmable logic logic (PAL) or GAL ( Generic Arrary Logic) An external state machine 6 that is programmed using a dedicated programmer and installed outside the FPGA 5, and the initialization state of the FPGA 5 is the same as the external state machine 6. The internal state machine 7 which is formed inside the FPGA 1 and outputs the same encryption sequence by the same input data as the external state machine 6, and by the initialization routine of the FPGA 5; The FPGA 5 main circuit formed inside the FPGA 5 and formed inside the FPGA 5 only when the sequence outputs of the external state machine 6 and the internal state machine 7 are compared with each other. Output of FPGA To output to the outside of (5), and if the outputs of the two state machines (6) and (7) are different from each other, to control the output of the FPGA (5) main circuit from being output to the outside of the FPGA (5). It consists of a state comparator 8.

상기 외부 스테이트머신(6)은 PAL이나 GAL등을 이용하여 특정한 회로를 출력하여 롬 라이트방식으로 구워서 만든 것으로서, 그 PAL이나 GAL 소자의 복사방지를 위한 안전퓨즈를 끊어둠으로써, 내부회로를 복사할 수 없게 되고, FPGA(5)의 초기화 루틴을 복사하였다 하더라도, 외부 스테이트머신(6)을 복사할 수 없기 때문에 FPGA(5)의 내부 스테이트 비교기(8)가 초기화 루틴에 의해 형성되면서 자동으로 FPGA의 외부 출력을 차단해 주므로 복사방지를 할 수 있다.The external state machine 6 is made by outputting a specific circuit using PAL or GAL and baking it in a ROM light method, and by copying the internal circuit by cutting off the safety fuse for copy protection of the PAL or GAL element. Even if the initialization routine of the FPGA 5 is copied, the external state machine 6 cannot be copied, so that the internal state comparator 8 of the FPGA 5 is formed by the initialization routine and automatically The external output is cut off for copy protection.

여기서, FPGA(5)는 프로그램이 가능한 로직 칩의 한 형태로서, 사용자가 프로그램 할 수 있는 게이트 배열 정도로 생각할 수 있는데 임의의 논리 회로를 사용자가 의도한대로 설계할 수 있는 장점이 있었다.Here, the FPGA 5 is a form of a programmable logic chip, which can be thought of as a gate arrangement that can be programmed by a user, and has an advantage of designing an arbitrary logic circuit as intended by the user.

그러나 이러한 FPGA 복사방지회로의 FPGA는 SRAM(Static Random Access Memory)과 유사한 성질을 가지며 PAL 또는 GAL과 같이 프로그램에 의해서 일정한 내부회로를 구성할 수 있는 것으로서, 전원을 인가할 때마다 외부에서 매번 초기화 데이터를 입력시켜주는 초기화 작업을 행함으로써 FPGA의 내부에 일정한 로직회로가 구성되게 하는 소자이다. 즉, SRAM은 데이터를 저장하여 두고 그 데이터를 반복해서 읽어서 이용할 수 있되 전원이 오프되면 저장되어 있던 데이터가 모두 지워지는 성질을 가진 메모리이기 때문에 데이터를 저장하기 위해서는 외부 메모리가 필요한데 이것이 보안 위험성을 야기하는 문제점이 있었다.However, the FPGA of the FPGA copy protection circuit has a similar property to the static random access memory (SRAM) and can configure a constant internal circuit by a program such as PAL or GAL, and initializes the external data every time the power is applied. It is a device to make a certain logic circuit inside the FPGA by performing the initialization work to input. In other words, SRAM can store data and read and use the data repeatedly, but when the power is turned off, all the stored data is erased. Therefore, external memory is needed to store data. There was a problem.

상기한 문제점 때문에 PAL이나 GAL을 사용하는데, PAL 이나 GAL은 프로그램에 의해 특정한 회로를 설계하여 ROM(Read Only Memory)을 굽는 것과 같은 방식으로 전용프로그래머에 의해 프로그램되어 반영구적으로 기억시켜둔 것으로서, 전원이 오프되어도 회로가 지워지지 않는 장점이 있었다. Because of the above problems, PAL or GAL is used. PAL or GAL is programmed by a dedicated programmer and stored semi-permanently in the same way as designing a specific circuit by a program and burning ROM (Read Only Memory). There was an advantage that the circuit is not erased even when off.

그러나 특정한 회로를 시스템에 맞추어서 설계할 경우에 상기한 PAL과 GAL이 이용되고 있으나, PAL이나 GAL은 내부 회로를 형성시키기 위해서 전용의 프로그래머를 사용하여 회로를 설계하여만 이용할 수 있기 때문에 전용프로그래머와 같은 인력이 필요하고, 대량 생산이 아닌 경우에는 PAL 및 GAL을 설계하여 생산하는 것이 생산성 및 효율성이 떨어져 원가가 상승되는 요인이 되고, 쉽게 설계변경을 할 수 없는 문제점이 있었다.However, the above PAL and GAL are used to design a specific circuit for the system, but the PAL or GAL can be used only by designing a circuit using a dedicated programmer to form an internal circuit. If manpower is required and mass production is not performed, designing and producing PALs and GALs is a factor that increases costs due to low productivity and efficiency, and makes it difficult to easily change designs.

또한, FPGA에 회로를 내장하여도 SRAM의 내용을 가로채거나 레이저나 집중 이온빔을 이용하여 칩의 특수 부분을 공격하거나 화학제품을 이용하여 칩의 실리콘 레이어 뒷면을 에칭 하여 복제하는 방법이 많이 사용되어 내부에서의 유출 또는 장치 자체가 유출되는 경우에는 복제를 막을 수 있는 방도가 없는 문제점이 있다.In addition, even if the circuit is embedded in the FPGA, there are many methods of intercepting the contents of the SRAM, attacking a special part of the chip using a laser or a concentrated ion beam, or etching back the silicon layer of the chip using chemicals. If there is a leak inside or the device itself leaks, there is a problem that there is no way to prevent replication.

또한, 복제는 단순히 디자인을 복사하는 것으로서, 통상적으로 도용자는 이 디자인이 어떻게 동작하는지 모르고 있으나 SRAM 기반의 FPGA는 특히 이 위협에 영향을 받기 쉽다. 온 보드 프로세서에서 boot PROM(Programmable Read Only Memory)을 복사하거나 구성 비트 스트림을 중간에서 가로챔으로써 도용자는 이 작동 방법에 관한 본질적 지식 없이도 디자인을 쉽게 다시 제작할 수 있는 문제점이 있었다.Also, cloning is simply a copy of a design, which typically means that the hijacker does not know how the design works, but SRAM-based FPGAs are particularly vulnerable to this threat. By copying boot PROM (Programmable Read Only Memory) from the on-board processor or intercepting the configuration bit stream in the middle, the hijacker had the problem of easily recreating the design without the essential knowledge of how this works.

결국, 전술한 도면 또는 소스 코드의 유출을 방지하거나 FPGA 소자를 이용하 여 회로를 내장하는 방법은 소형 저장 매체의 증가 및 무선 데이터 전송 장치, 소형 카메라 등의 기술이 발달함에 따라 도면 또는 소스 코드의 유출을 완전 차단하는 것은 현실적으로 어려운 문제점이 있다.As a result, the method of preventing the leakage of the above-described drawing or source code or embedding a circuit using an FPGA device is a leak of drawing or source code due to the increase of small storage media and the development of wireless data transmission devices and small cameras. Blocking it completely is a difficult problem in reality.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서 본 발명의 인쇄회로기판 보안 및 복제방지회로는 인쇄회로기판 내부에 컨덕턴스 트랩을 위한 하나 이상의 임피던스 트랜스미션 라인을 설정하고 보안성이 충분한 IC나 회로소자로 컨덕턴스 및 임피던스 값의 측정과 비아 홀(via hole)을 통해 임의의 주파수를 가진 파형을 흘려보내 되돌아온 파형을 측정하여 설계된 컨덕턴스 및 임피던스 값과 비교하여 설계된 값과 차이가 나면 인쇄회로기판에 구비되는 장치가 작동하지 않게 되는 인쇄회로기판 보안 및 복제방지회로를 제공하는데 있다.The present invention has been made to solve the above problems, the printed circuit board security and copy protection circuit of the present invention is to set up one or more impedance transmission line for conduction trap inside the printed circuit board and sufficient security IC or circuit Measure the conductance and impedance value with the device and send the waveform with arbitrary frequency through the via hole, measure the returned waveform, and compare it with the designed conductance and impedance value to be provided on the printed circuit board To provide a printed circuit board security and copy protection circuit that the device is not working.

상기한 목적을 달성하기 위한 본 발명의 인쇄회로기판 보안 및 복제방지회로는 인쇄회로기판에 구비되어 인쇄회로기판의 보안에 이용되는 인쇄회로기판의 보안 및 복제방지회로에 있어서, 데이터가 전송되는 하나 이상의 데이터 라인(40)의 임피던스 및 컨덕턴스 값을 조절하는 프로세서부(10); 상기 데이터 라인(40) 상에 구비되며 상기 임피던스 및 컨덕턴스 값을 변형시키는 하나 이상의 임피던스 트랜스미션 라인부(20); 및 컨트롤 라인(50)을 통해 상기 프로세서부(10)와 연결되며, 상기 변형되는 임피던스 및 컨덕턴스 값을 입력받는 A/D 컨버터 단자(33), 상기 임피 던스 트랜스미션 라인부(20)에 구비되는 비아 홀(25)로 임의의 주파수 파형(34)을 보내는 제 1 입출력 단자(31), 및 상기 임피던스 트랜스미션 라인부(20)를 통과한 상기 임의의 주파수 파형(34)을 입력받는 제 2 입출력 단자(32)를 포함하여 이루어지는 회로소자부(30);를 포함하여 구성되는 것을 특징으로 가진다.Printed circuit board security and copy protection circuit of the present invention for achieving the above object is provided on the printed circuit board in the security and copy protection circuit of the printed circuit board used for the security of the printed circuit board, one data is transmitted A processor unit 10 for adjusting impedance and conductance values of the data line 40; At least one impedance transmission line unit 20 provided on the data line 40 and configured to modify the impedance and conductance values; And vias provided in the A / D converter terminal 33 and the impedance transmission line unit 20 that are connected to the processor unit 10 through a control line 50 and receive the modified impedance and conductance values. A first input / output terminal 31 for sending an arbitrary frequency waveform 34 to the hole 25 and a second input / output terminal for receiving the arbitrary frequency waveform 34 passing through the impedance transmission line unit 20 ( And a circuit element section 30 including 32).

여기서, 상기 데이터 라인(40)은 스트립 라인(110) 구조인 것을 특징으로 가지며 상기 스트립 라인(110) 구조는 상기 스트립 라인 구조(110)의 물리적인 배치관계에 따라 임피던스가 조절되는 것을 특징으로 가진다.Here, the data line 40 is characterized in that the strip line 110 structure and the strip line 110 structure is characterized in that the impedance is adjusted according to the physical arrangement of the strip line structure (110). .

또한, 상기 회로소자부(30)의 제 1 입출력 단자(31)에서 전송되는 상기 임의의 주파수 파형(34)은 상기 임피던스 트랜스미션 라인부(20)의 비아 홀(25)로 유입되며 상기 비아 홀(25)은 상기 임의의 주파수 파형(34)에 의해 인덕턴스 성분을 가지는 것을 특징으로 가지고 상기 임의의 주파수 파형(34)은 상기 데이터 라인(40)의 임피던스 및 컨덕턴스 값에 의해 특정한 주파수 파형을 가지는 것을 특징으로 가진다.In addition, the arbitrary frequency waveform 34 transmitted from the first input / output terminal 31 of the circuit element part 30 flows into the via hole 25 of the impedance transmission line part 20 and the via hole ( 25 is characterized in that the arbitrary frequency waveform 34 has an inductance component and the arbitrary frequency waveform 34 has a specific frequency waveform by the impedance and conductance values of the data line 40. To have.

여기서, 상기 특정한 주파수 파형은 상기 회로소자부(30)의 제 2 입출력 단자(32)로 입력되는 것을 특징으로 가진다.The specific frequency waveform may be input to the second input / output terminal 32 of the circuit element unit 30.

또한, 상기 회로소자부(30)에는 상기 변형된 임피던스 값, 변형된 컨덕턴스 값 및 특정한 주파수 파형이 인쇄회로기판 생산 시의 주변 환경, 상기 스트립 라인의 물리적인 배치관계, 및 상기 인쇄회로기판에 실장되는 회로 패턴의 물리적인 조건에 따라 미리 설계되어 그 값이 기억되는 것을 특징으로 가지며. 상기 회로소자부(30)는 상기 변형된 임피던스 값, 변형된 컨덕턴스 값 및 특정한 주파수 파형과 설계된 임피던스 값, 설계된 컨덕턴스 값 및 설계된 특정한 주파수 파형이 일치하는지 비교하여 그 결과를 상기 컨트롤 라인(50)을 통해 상기 프로세서부(10)로 피드백하는 것을 특징으로 가진다.In addition, the circuit device unit 30 has the modified impedance value, the modified conductance value and a specific frequency waveform mounted on the printed circuit board, the surrounding environment, the physical arrangement of the strip line, and the printed circuit board. According to the physical condition of the circuit pattern to be designed in advance, the value is stored. The circuit unit 30 compares the modified impedance value, the modified conductance value, and the specific frequency waveform with the designed impedance value, the designed conductance value, and the designed specific frequency waveform to compare the result with the control line 50. It is characterized in that the feedback to the processor unit 10 through.

여기서, 상기 프로세서부(10)는 상기 비교한 결과에 따라 내장된 제어 프로그램(15)을 작동하여 상기 컨트롤 라인(50)을 통하여 외부장치(120)를 제어하는 것을 특징으로 가진다.In this case, the processor unit 10 controls the external device 120 through the control line 50 by operating the embedded control program 15 according to the comparison result.

본 발명에 따른 인쇄회로기판 보안 및 복제방지회로는 회로도, 패턴도 및 소스 코드가 유출되어 복제품이 제작되어도 인쇄회로기판의 내층에 적재 된 하나 이상의 컨덕턴스 트랩을 경유한 신호선의 컨덕턴스 값과 상기 컨덕턴스 값을 이용한 주파수 파형의 데이터를 알지 못하면 회로가 동작하지 않는 보안 효과가 있다.The printed circuit board security and copy protection circuit according to the present invention has the conductance value and the conductance value of the signal line via at least one conductance trap loaded on the inner layer of the printed circuit board even when the circuit diagram, the pattern diagram and the source code are leaked. If you do not know the data of the frequency waveform using the circuit has a security effect that does not work.

또한, 인쇄회로기판 내부의 저항성, 용량성 및 인덕턴스성의 요소를 모두 만족하여야 회로가 정상 동작함으로써 인쇄회로기판의 복제 방지효과가 있다.In addition, since the circuit operates normally only when the resistive, capacitive and inductance elements inside the printed circuit board are satisfied, there is a copy protection effect of the printed circuit board.

또한, 인쇄회로기판 내층에 물리적 구조를 형성함으로서 외관상 발견이 어려우며 복제된 경우 적발이 용이한 효과가 있다.In addition, by forming a physical structure on the inner layer of the printed circuit board it is difficult to find in appearance and there is an effect that it is easy to catch when duplicated.

이하 첨부한 도면들을 참조하여 본 발명의 인쇄회로기판 보안 및 복제방지회로를 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, the printed circuit board security and copy protection circuit of the present invention will be described in detail with reference to the accompanying drawings. The drawings introduced below are provided by way of example so that the spirit of the invention to those skilled in the art can fully convey. Therefore, the present invention is not limited to the drawings presented below and may be embodied in other forms. Also, like reference numerals denote like elements throughout the specification.

이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.At this time, if there is no other definition in the technical terms and scientific terms used, it has a meaning commonly understood by those of ordinary skill in the art to which the present invention belongs, the gist of the present invention in the following description and the accompanying drawings Descriptions of well-known functions and configurations that may be unnecessarily blurred are omitted.

도 3은 본 발명의 인쇄회로기판 보안 및 복제방지회로 구성도이며, 도 4는 본 발명의 데이터 라인의 스트립 라인 구조를 도시한 구조도이다.3 is a block diagram of a printed circuit board security and copy protection circuit of the present invention, Figure 4 is a structural diagram showing a strip line structure of a data line of the present invention.

본 발명은 도 3 내지 도 4에 도시된 바와 같이, 데이터가 전송되는 하나 이상의 데이터 라인(40)의 임피던스 및 컨덕턴스 값을 조절하는 프로세서부(10); 상기 데이터 라인(40) 상에 구비되며 상기 임피던스 및 컨덕턴스 값을 변형시키는 하나 이상의 임피던스 트랜스미션 라인부(20); 및 컨트롤 라인(50)을 통해 상기 프로세서부(10)와 연결되며, 상기 변형되는 임피던스 및 컨덕턴스 값을 입력받는 A/D 컨버터 단자(33), 상기 임피던스 트랜스미션 라인부(20)에 구비되는 비아 홀(25)로 임의의 주파수 파형(34)을 보내는 제 1 입출력 단자(31), 및 상기 임피던스 트랜스미션 라인부(20)를 통과한 상기 임의의 주파수 파형(34)을 입력받는 제 2 입출력 단자(32)를 포함하여 이루어지는 회로소자부(30);를 포함하여 구성된 것이다.3 to 4, the processor unit 10 for adjusting the impedance and conductance values of one or more data lines 40 to which data is transmitted; At least one impedance transmission line unit 20 provided on the data line 40 and configured to modify the impedance and conductance values; And an A / D converter terminal 33 that is connected to the processor unit 10 through a control line 50 and receives the modified impedance and conductance values, and a via hole provided in the impedance transmission line unit 20. First input / output terminal 31 for sending arbitrary frequency waveform 34 to 25 and second input / output terminal 32 for receiving the arbitrary frequency waveform 34 passing through the impedance transmission line section 20. It is configured to include; circuit element unit 30 comprising a).

여기서, 상기 데이터 라인(40)은 상기 데이터 라인(40)의 임피던스가 조절되어 특정한 임피던스를 가지도록 하는 스트립 라인(110) 구조로 이루어진 것이다.Here, the data line 40 is formed of a strip line 110 structure in which the impedance of the data line 40 is adjusted to have a specific impedance.

상기 스트립 라인(110)의 구조는 도 3에 도시된 바와 같이, 신호선(90), 상기 신호선(90) 상측에 도체로 이루어진 제 1 그라운드 판(70), 상기 신호선(90) 하 측에 도체로 이루어진 제 2 그라운드 판(80), 및 상기 신호선(90)의 양 측으로 구비되며 상기 제 1 그라운드 판(70) 및 제 2 그라운드 판(80) 사이의 통로가 되는 비아 홀(25)을 포함하여 구성되며 상기 제 1 그라운드 판(70) 및 제 2 그라운드 판(80) 사이는 유전체(100)로 채워진다.As shown in FIG. 3, the strip line 110 has a signal line 90, a first ground plate 70 made of a conductor above the signal line 90, and a conductor below the signal line 90. A second ground plate 80 formed on both sides of the signal line 90 and a via hole 25 that serves as a passage between the first ground plate 70 and the second ground plate 80. And between the first ground plate 70 and the second ground plate 80 is filled with a dielectric material 100.

상기 스트립 라인(110) 구조의 임피던스 값은 상기 유전체(100)의 형상, 제 1 그라운드 판(70), 제 2 그라운드 판(80) 및 신호선(90)의 물리적인 배치관계에 따라 계속 변화한다.The impedance value of the strip line 110 structure is continuously changed depending on the shape of the dielectric 100, the physical arrangement of the first ground plate 70, the second ground plate 80, and the signal line 90.

상기 유전체(100)의 형상, 제 1 그라운드 판(70), 제 2 그라운드 판(80) 및 신호선(90)의 물리적인 배치관계를 의도적으로 변화시키는 방법은 상기 신호선(90)의 너비, 신호선(90)의 두께, 및 제 1 그라운드 판(70) 및 제 2 그라운드 판(80) 사이의 거리를 변화시키는 것으로서 이를 위해 상기 스트립 라인(110)의 특성 임피던스를 구하는 수식을 이용하여 설명한다.The method of intentionally changing the shape of the dielectric 100, the physical arrangement of the first ground plate 70, the second ground plate 80, and the signal line 90 may include a width of the signal line 90 and a signal line ( The thickness of 90 and the distance between the first ground plate 70 and the second ground plate 80 are changed. For this purpose, the equation for obtaining characteristic impedance of the strip line 110 will be described.

무한히 넓은 그라운드 Layer를 가정하면 상기 스트립 라인(110)의 특성 임피던스인

는 아래와 같다.Assuming an infinitely wide ground layer, the characteristic impedance of the strip line 110

Is shown below.

··········· (1)

··········· (One)

상기 수식 (1)에서 r은 상기 유전체의 비유전율을 나타내는 것이며, w는 상기 신호선(90)의 너비이며, t는 상기 신호선(90)의 두께이며, b는 상기 제 1 그라 운드 판(70) 및 제 2 그라운드 판(80) 사이의 거리를 나타내는 것이다.In Equation (1), r represents the relative dielectric constant of the dielectric, w is the width of the signal line 90, t is the thickness of the signal line 90, and b is the first ground plate 70. And the distance between the second ground plates 80.

상기 신호선(90)의 너비, 신호선(90)의 두께, 및 제 1 그라운드 판(70) 및 제 2 그라운드 판(80) 사이의 거리가 변화하면 상기 수식 (1)의 임피던스 값이 변화함은 당업자라면 별 어려움 없이 확인할 수 있는 것이다.If the width of the signal line 90, the thickness of the signal line 90, and the distance between the first ground plate 70 and the second ground plate 80 changes, the impedance value of Equation (1) is changed. Ramen can be confirmed without any difficulty.

도 4에 도시된 바와 같이 신호선(90)의 너비 및 신호선(90)의 두께는 당업자에 의해 선택되어지는 신호선에 의해 결정되므로 의도적으로 변화 시킬 수 있으며, 상기 제 1 그라운드 판(70) 및 제 2 그라운드 판(80) 사이의 거리도 마찬가지로 당업자에 의해 결정될 수 있는 것이므로 의도적으로 변화 시킬 수 있다.As shown in FIG. 4, the width of the signal line 90 and the thickness of the signal line 90 are determined by the signal line selected by those skilled in the art, and thus may be intentionally changed. The first ground plate 70 and the second may be changed. Since the distance between the ground plate 80 can be determined by those skilled in the art as well can be intentionally changed.

전술한 방법과 같이 상기 임피던스 값이 변화되는 것을 의도적으로 이용하여 특정한 임피던스 값을 가지도록 상기 데이터 라인(40)의 구조를 스트립 라인(110) 구조로 구성한 것이다.As described above, the structure of the data line 40 is configured as the strip line 110 so that the impedance value is intentionally used to have a specific impedance value.

본 발명에서는 상기와 같은 구조의 데이터 라인(40) 상에 임피던스 트랜스미션 라인부(20)를 설정하는 것을 컨덕턴스 트랩이라 칭하며, 상기 컨덕턴스 트랩의 임피던스 트랜스미션 라인부(20)의 측으로는 비아 홀(25)이 구비되어 이루어지며 상기 임피던스 트랜스미션 라인부(20)는 하나 이상이 설정되는 것이 바람직하다.In the present invention, setting the impedance transmission line portion 20 on the data line 40 having the above structure is called a conductance trap, and the via hole 25 is located on the side of the impedance transmission line portion 20 of the conductance trap. The impedance transmission line unit 20 is preferably provided with one or more is provided.

본 발명의 작동에 대해서 설명하면 다음과 같다.Referring to the operation of the present invention as follows.

상기 프로세서부(10)에서 상기 스트립 라인(110)의 임피던스 및 컨덕턴스 값을 특정한 임피던스 및 컨덕턴스 값으로 조절하여 데이터를 상기 회로소자부(30)로 전송하면 상기 회로소자부(30)의 제 1 입출력 단자(31)에서는 임의의 주파수 파형(34)을 출력한다.When the processor unit 10 transmits data to the circuit element unit 30 by adjusting the impedance and conductance values of the strip line 110 to specific impedance and conductance values, the first input / output of the circuit element unit 30 is performed. The terminal 31 outputs an arbitrary frequency waveform 34.

상기 회로소자부(30)에서 출력되는 상기 임의의 주파수 파형(34)은 상기 컨덕턴스 트랩의 임피던스 트랜스미션 라인부(20)의 측으로 구비된 비아 홀(25)을 향하여 흘러가게 된다. 이때, 상기 비아 홀(25)은 상기 임의의 주파수 파형(34)에 의해 인덕턴스 성분을 가지게 되고 상기 스트립 라인(110)의 컨덕턴스 및 임피던스 값은 상기 인덕턴스 성분에 의해 변형되어 변형된 컨덕턴스 값 및 변형된 임피던스 값이 되어 상기 회로소자부(30)의 A/D 컨버터 단자(33)로 입력되어 진다.The arbitrary frequency waveform 34 output from the circuit element portion 30 flows toward the via hole 25 provided on the side of the impedance transmission line portion 20 of the conductance trap. In this case, the via hole 25 has an inductance component by the arbitrary frequency waveform 34 and the conductance and impedance values of the strip line 110 are deformed by the inductance component. It becomes an impedance value and is input to the A / D converter terminal 33 of the circuit element part 30.

여기서, 상기 컨덕턴스 트랩을 통과한 상기 스트립 라인(110)의 변형된 임피던스 값 및 변형된 컨덕턴스 값은 인쇄회로기판 생산 시의 주변 환경, 상기 스트립 라인의 물리적인 배치관계, 및 상기 인쇄회로기판에 실장되는 회로 패턴의 물리적인 조건에 따라 미리 설계되어 상기 회로소자부(30)에 기억되어 있다.Here, the modified impedance value and the modified conductance value of the strip line 110 passing through the conductance trap are mounted on the printed circuit board and the surrounding environment, the physical arrangement of the strip line, and the printed circuit board. It is designed in advance according to the physical condition of the circuit pattern to be stored and stored in the circuit element section 30.

또한, 상기 임의의 주파수 파형(34)은 상기 비아 홀(25)을 통해 흘러나오면서 상기 임피던스 및 컨덕턴스 값에 의해 특정한 주파수 파형이 되어 상기 회로소자부(30)의 제 2 입출력 단자(32)로 입력된다.In addition, the arbitrary frequency waveform 34 flows through the via hole 25 and becomes a specific frequency waveform by the impedance and conductance values, and is input to the second input / output terminal 32 of the circuit element part 30. do.

여기서, 상기 특정한 주파수 파형은 인쇄회로기판 생산 시의 주변 환경, 상기 스트립 라인의 물리적인 배치관계, 및 상기 인쇄회로기판에 실장되는 회로 패턴의 물리적인 조건에 따라 미리 설계되어 상기 회로소자부(30)에 기억되어져 있으며, 상기 회로소자부(30)는 미리 기억되어져 있는 설계된 임피던스 값, 설계된 컨덕턴스 값 및 설계된 특정한 주파수 파형과 상기 컨덕턴스 트랩을 통과하여 상기 회로소자부(30)에 입력되는 변형된 임피던스 값, 변형된 컨덕턴스 값 및 특정한 주파수 파형이 각각 일치하는지 비교하여 그 비교 결과가 모두 일치하면 상기 인쇄회 로기판은 복제되지 아니 한 것으로 판단하여 상기 회로소자부(30)와 상기 프로세서부(10)사이 및 상기 회로소자부(30)와 상기 인쇄회로기판 상에 구비되는 외부장치(120)에 연결된 상기 컨트롤 라인(50)을 통해 제 1 제어신호를 전송하여 상기 인쇄회로기판 상에 구비되는 외부장치(120)가 작동되도록 하거나 상기 임피던스 값 및 컨덕턴스 값과 특정한 주파수 파형 중 하나라도 차이가 나면 보안 누출되어 복제된 인쇄회로기판으로 판단하여 상기 컨트롤 라인(50)을 통해 상기 프로세서부(10)로 제 2 제어신호를 전송한다.Here, the specific frequency waveform is pre-designed according to the physical environment of the peripheral environment during the production of the printed circuit board, the physical arrangement relationship of the strip line, and the circuit pattern mounted on the printed circuit board, the circuit element portion 30 And the modified impedance inputted to the circuit element 30 through the conductance trap and the designed impedance value, the designed conductance value, and the designed specific frequency waveform, which are stored in advance. The printed circuit board is determined not to be duplicated, and the printed circuit board is determined not to be duplicated. The control connected to and between the circuit element unit 30 and an external device 120 provided on the printed circuit board. Sending the first control signal through the in (50) to operate the external device 120 provided on the printed circuit board, or if the difference between any one of the impedance value and conductance value and a specific frequency waveform is leaked and replicated The control circuit 50 transmits the second control signal to the processor unit 10 through the control line 50.

상기 제 2 제어신호를 전송받은 상기 프로세서부(10)는 상기 프로세서부(10)에 내장되어 있는 제어 프로그램(15)을 작동시켜 인쇄회로기판에 구비되는 외부장치(120)가 작동되지 않도록 제어한다.The processor unit 10 receiving the second control signal operates the control program 15 embedded in the processor unit 10 so that the external device 120 provided on the printed circuit board is not operated. .

전술한 바와 같은 작동에 의해 인쇄회로기판이 복제되었을 경우에 상기 설계된 임피던스, 설계된 컨덕턴스 및 설계된 특정한 주파수파형 값을 알지 못하는 경우에는 인쇄회로기판의 외부장치가 동작하지 않으므로 복제를 방지할 수 있다.When the printed circuit board is duplicated by the operation as described above, when the designed impedance, the designed conductance, and the designed specific frequency waveform value are not known, the external device of the printed circuit board does not operate and thus the copying can be prevented.

한편, 상기 프로세서부(10)는 프로세서 또는 IC 중 선택적으로 구성될 수 있으며, 상기 회로소자부(30)는 IC 또는 회로 중 선택적으로 구성될 수 있는 것이 바람직하고, 상기 컨덕턴스 트랩은 인쇄회로기판의 의도된 위치에 하나 이상이 구비되는 것이 바람직하다.Meanwhile, the processor unit 10 may be selectively configured among a processor or an IC, and the circuit device unit 30 may be selectively configured among an IC or a circuit, and the conductance trap may include a printed circuit board. It is preferred that at least one is provided at the intended position.

도 1은 종래 기술의 인쇄회로기판을 도시한 평면도이며,1 is a plan view showing a conventional printed circuit board,

도 2는 종래 기술의 FPGA 복사방지회로 블록도이며,Figure 2 is a block diagram of a prior art FPGA copy protection circuit,

도 3은 본 발명의 인쇄회로기판 보안 및 복제방지회로 구조도이며,3 is a schematic diagram of a printed circuit board security and copy protection circuit of the present invention;

도 4은 본 발명의 데이터 라인의 스트립 구조를 도시한 구조도이다.4 is a structural diagram showing a strip structure of a data line of the present invention.

*도면의 주요 부호에 대한 설명** Description of Major Symbols in Drawings *

1:기판 2:패턴 3:반도체칩 4:실장부품 5:FPGA 6:외부 스테이트머신 7:내부 스테이트머신 8:스테이트 비교기 10:프로세서부 15:제어 프로그램 20:임피던스 트랜스미션 라인부 25:비아 홀 30:회로소자부 31:제 1 입출력 단자 32:제 2 입출력 단자 33:A/D 컨버터 단자 34:임의의 주파수 파형 40:데이터 라인 50:컨트롤 라인 60:비아 홀 70:제 1 그라운드 판 80:제 2 그라운드 판 90:신호선 100: 유전체 110: 스트립 라인 120:외부장치DESCRIPTION OF SYMBOLS 1: Substrate 2: Pattern 3: Semiconductor chip 4: Mounting part 5: FPGA 6: External state machine 7: Internal state machine 8: State comparator 10: Processor part 15: Control program 20: Impedance transmission line part 25: Via hole 30 : Circuit element section 31: First input / output terminal 32: Second input / output terminal 33: A / D converter terminal 34: Arbitrary frequency waveform 40: Data line 50: Control line 60: Via hole 70: First ground plate 80: First 2 Ground plate 90: Signal line 100: Dielectric 110: Strip line 120: External device

Claims

In the security and copy protection circuit of the printed circuit board provided in the printed circuit board used for the security of the printed circuit board,

A processor unit 10 for adjusting impedance and conductance values of one or more data lines 40 to which data is transmitted;

At least one impedance transmission line unit 20 provided on the data line 40 and configured to modify the impedance and conductance values; And an A / D converter terminal 33 that is connected to the processor unit 10 through a control line 50 and receives the modified impedance and conductance values, and a via hole provided in the impedance transmission line unit 20. First input / output terminal 31 for sending arbitrary frequency waveform 34 to 25 and second input / output terminal 32 for receiving the arbitrary frequency waveform 34 passing through the impedance transmission line section 20. Printed circuit board security and copy protection circuit, characterized in that comprises a; circuit device portion 30 comprising a).

The method of claim 1,

The data line 40 is a printed circuit board security and copy protection circuit, characterized in that the strip line 110 structure.

The method of claim 2,

The strip line 110 structure is a printed circuit board security and copy protection circuit, characterized in that the impedance is adjusted according to the physical arrangement of the signal line and the ground plate of the strip line structure.

The method of claim 1,

The arbitrary frequency waveform 34 transmitted from the first input / output terminal 31 of the circuit element part 30 flows into the via hole 25 of the impedance transmission line part 20 and the via hole 25. Printed circuit board security and copy protection circuitry characterized in that it has an inductance component by said arbitrary frequency waveform (34).

The method of claim 4, wherein

The arbitrary frequency waveform (34) comprises a specific frequency waveform by the impedance and conductance values of the data line (40).

The method of claim 5, wherein

Printed circuit board security and copy protection circuit, characterized in that the specific frequency waveform is input to the second input and output terminal (32) of the circuit element portion (30).

The method of claim 1,

The circuit device unit 30 includes the modified impedance value, the modified conductance value, and the arbitrary frequency waveforms in the surrounding environment during production of the printed circuit board, the physical arrangement of the data line 40, and Printed circuit board security and copy protection circuit, characterized in that the value is stored in advance designed according to the physical conditions of the circuit pattern mounted on the printed circuit board.

The method of claim 7, wherein

The circuit unit 30 compares the modified impedance value, the modified conductance value, and the specific frequency waveform with the designed impedance value, the designed conductance value, and the designed specific frequency waveform, respectively, and compares the result with the control line 50. Printed circuit board security and copy protection circuit, characterized in that for feeding back to the processor unit (10) through.

The method of claim 8,

The processor unit 10 controls the external device 120 through the control line 50 by operating the embedded control program 15 according to the comparison result. Circuit.