KR100900229B1 - Fine-pitch ball grid array package - Google Patents
Fine-pitch ball grid array package Download PDFInfo
- Publication number
- KR100900229B1 KR100900229B1 KR1020060120925A KR20060120925A KR100900229B1 KR 100900229 B1 KR100900229 B1 KR 100900229B1 KR 1020060120925 A KR1020060120925 A KR 1020060120925A KR 20060120925 A KR20060120925 A KR 20060120925A KR 100900229 B1 KR100900229 B1 KR 100900229B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- circuit board
- printed circuit
- bonding pad
- bond finger
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명에 따른 FBGA 패키지는, 중앙부에 캐버티를 구비하고 하면에 본드핑거 및 볼랜드를 포함한 회로배선이 구비된 인쇄회로기판과, 상기 인쇄회로기판의 상면에 페이스 다운 타입으로 부착되며 본딩패드들이 중앙에 배열된 반도체 칩과, 상기 캐버티를 관통하여 반도체 칩의 본딩패드와 인쇄회로기판의 본드핑거간을 전기적으로 연결시키는 금속와이어와, 상기 반도체 칩을 포함한 인쇄회로기판의 상면 및 상기 금속와이어를 포함한 인쇄회로기판의 캐버티 부분을 밀봉하는 봉지제와, 상기 인쇄회로기판의 하면의 볼랜드에 부착된 솔더 볼;을 포함하며, 상기 인쇄회로기판은 상기 반도체 칩의 본딩패드 배열 선상에 일치되게 상기 회로배선 형성을 위한 도금선이 구비되어 상기 도금선과 반도체 칩의 본딩패드 배열 사이의 비교를 통해 상기 반도체 칩과의 X축 정렬 상태가 파악되고, 그리고, 최외곽 본드핑거가 단차를 갖는 형상으로 구비되어, 상기 반도체 칩의 가장자리와 최외곽 본드핑거간 비교틀 통해 상기 반도체 칩과의 Y축 정렬 상태가 파악되도록 된 것을 특징으로 한다.The FBGA package according to the present invention includes a printed circuit board having a cavity at a center portion and a circuit wiring including a bond finger and a borland at a lower surface thereof, and a face down type attached to an upper surface of the printed circuit board and bonding pads at the center thereof. A metal wire configured to electrically connect the bonding chip of the semiconductor chip to the bonding pad of the printed circuit board through the cavity, the upper surface of the printed circuit board including the semiconductor chip, and the metal wire. An encapsulant for sealing a cavity portion of a printed circuit board, and a solder ball attached to a ball land of a lower surface of the printed circuit board, wherein the printed circuit board is aligned with a bonding pad array line of the semiconductor chip. A plating line for forming circuit wiring is provided to compare the plating line with the bonding pad arrangement of the semiconductor chip. The X-axis alignment state of the semiconductor chip is determined, and the outermost bond finger is provided in a step-shaped shape, and the Y-axis alignment state of the semiconductor chip is determined through a comparison frame between the edge of the semiconductor chip and the outermost bond finger. Characterized as possible.
Description
도 1은 본 발명의 실시예에 따른 FBGA 패키지를 도시한 단면도.1 is a cross-sectional view showing an FBGA package according to an embodiment of the present invention.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 FBGA 패키지의 사진.2a to 2c are photographs of the FBGA package according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100, 200 : 캐버티 102 : 금속와이어100, 200: cavity 102: metal wire
104 : 솔더볼 106 : 솔더레지스트104: solder ball 106: solder resist
108 : 구리배선 110 : 반도체칩108: copper wiring 110: semiconductor chip
112 : 봉지제 114 : 접착제112: sealing agent 114: adhesive
216 : 인쇄회로기판 218 : 본딩패드216: printed circuit board 218: bonding pads
220 : 도금선 222 : 본드핑거220: plating wire 222: bond finger
본 발명은 FBGA 패키지에 관한 것으로, 보다 자세하게는, FBGA 패키지 형성시 반도체 칩과 인쇄회로기판간의 부착 정확성을 향상시킨 FBGA 패키지에 관한 것이다.The present invention relates to an FBGA package, and more particularly, to an FBGA package having improved adhesion accuracy between a semiconductor chip and a printed circuit board when forming the FBGA package.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실 장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다. In the semiconductor industry, packaging technology for integrated circuits continues to evolve to meet the demand for miniaturization and mounting reliability. For example, the demand for miniaturization is accelerating the development of technology for packages that are close to chip size, and the demand for mounting reliability highlights the importance of packaging technologies that can improve the efficiency of mounting and mechanical and electrical reliability after mounting. I'm making it.
상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.One example of miniaturization of the package is a ball grid array (BGA) package. The BGA package has an overall package size that is substantially the same as or similar to that of a semiconductor chip. In particular, the BGA package is a solder ball as a means for mounting on the outside, that is, a printed circuit board (PCB). This has the advantage that it can be very advantageously applied to the trend that the mounting area is reduced.
한편, 반도체 패키지 분야에서는 점점 고용량의 반도체 모듈을 제공하기 위하여 많은 연구가 진행되어 왔으며, 반도체 칩의 패키징 밀도를 높이기 위한 일환으로서 소위 칩 스케일 패키지라 불리는 FBGA 패키지가 개발되었다. 이러한 FBGA 패키지는 비지에이(Ball Grid Array: 이하, BGA라 함)의 일종으로서 BGA에 비해 상대적으로 크기가 작고 매우 좁은 간격으로 배열된 솔더볼(solder ball array) 어레이를 채용하고 있다. On the other hand, in the semiconductor package field, a lot of research has been conducted in order to provide a higher capacity semiconductor module, and as a part to increase the packaging density of semiconductor chips, a so-called FBGA package called a chip scale package has been developed. The FBGA package is a kind of BG (Ball Grid Array), which employs a solder ball array that is relatively smaller than BGA and is arranged at very narrow intervals.
한편, 센터 패드 웨이퍼(center pad wafer) 즉, 칩 패드가 반도체 칩의 가운데에 배열되는 웨이퍼를 이용하여 FBGA 반도체 패키지를 제조하는 경우 센터 패드면이 기판을 향하도록 반도체 칩을 인쇄회로기판에 탑재하는 페이스 다운 타입(Face down type)의 FBGA 반도체 패키지를 제조하는 것이 일반적인 방법이다.Meanwhile, when manufacturing an FBGA semiconductor package using a center pad wafer, that is, a wafer in which chip pads are arranged in the center of the semiconductor chip, the semiconductor chip is mounted on the printed circuit board so that the center pad surface faces the substrate. It is common practice to fabricate face down type FBGA semiconductor packages.
이하에서는, 센터 패드 형의 FBGA에 대해 간략하게 설명하도록 한다.Hereinafter, the center pad type FBGA will be briefly described.
FBGA 패키지는 중앙부에 캐비티를 구비한 인쇄회로기판상에 접착제를 매개로 하여 센터 패드형 반도체 칩이 페이스 다운 타입(Face Down Type)으로 부착되고, 상기 반도체 칩의 본딩패드와 인쇄회로기판의 금속배선이 금 와이어에 의해 전기적으로 연결되며, 상기 금 와이어 및 반도체 칩의 상부면이 봉지제에 의해 밀봉된 다음, 상기 인쇄회로기판 금속배선의 볼 랜드에 솔더 볼이 부착된 구조를 갖는다.In the FBGA package, a center pad-type semiconductor chip is attached to a face down type by means of an adhesive on a printed circuit board having a cavity in the center, and a bonding pad of the semiconductor chip and a metal wiring of the printed circuit board. The gold wire is electrically connected to each other, and the upper surface of the gold wire and the semiconductor chip are sealed by an encapsulant, and then solder balls are attached to the ball lands of the metallization of the printed circuit board.
그러나, 상기와 같은 종래의 센터 패드 형의 FBGA 타입의 패키지는, 반도체 칩이 인쇄회로기판에 부착될 때 상기 인쇄회로기판의 하면에 반도체 칩을 부착하기 때문에 상기 반도체 칩과 인쇄회로기판간이 서로 X축 및 Y축의 정확한 위치에 정렬되었는지 확인하기가 어렵다.However, in the conventional center pad type FBGA type package, when the semiconductor chip is attached to the printed circuit board, the semiconductor chip is attached to the lower surface of the printed circuit board so that the semiconductor chip and the printed circuit board are mutually X. It is difficult to verify that the axes and the Y-axis are aligned in the correct position.
그 결과, 반도체 칩을 인쇄회로기판에 부착시 소망하는 부착시간이 초과하여 그에 따른 공정시간의 손실이 발생하며, 반도체 칩이 인쇄회로기판에 정확히 부착되지 않아 불량이 발생할 경우 불량에 대한 기준이 없으므로 작업자 간에 판단착오가 생기게 된다.As a result, when the semiconductor chip is attached to the printed circuit board, the desired attachment time is exceeded, resulting in a loss of processing time. If the semiconductor chip is not correctly attached to the printed circuit board, a defect occurs, there is no standard for the defect. Judgment and error occur between workers.
또한, 반도체 칩을 인쇄회로기판에 부착시 반도체 칩이 인쇄회로기판과 어느 정도 오정렬 되었는지 판단 및 확인을 할 수 없으며, 반도체 칩이 인쇄회로기판에 정확히 부착되지 않은 상태로 패키지 공정이 수행되어 와이어본딩될 경우 와이어간의 쇼트가 발생된다.In addition, when the semiconductor chip is attached to the printed circuit board, it is impossible to determine and confirm how misaligned the semiconductor chip is with the printed circuit board, and the wire bonding process is performed because the semiconductor chip is not correctly attached to the printed circuit board. If a short circuit occurs between the wires.
따라서, 본 발명은 반도체 칩과 인쇄회로기판간을 정확하게 정렬시켜 부착 공정시간의 손실을 방지한 FBGA 패키지를 제공한다.Accordingly, the present invention provides an FBGA package that accurately aligns a semiconductor chip with a printed circuit board to prevent loss of an attachment process time.
또한, 본 발명은 반도체 칩과 인쇄회로기판간을 부착시 작업자간의 판단착오를 방지한 FBGA 패키지를 제공한다.In addition, the present invention provides an FBGA package that prevents the operator from making a mistake when attaching between the semiconductor chip and the printed circuit board.
게다가, 본 발명은 반도체 칩과 인쇄회로기판 간이 오정렬 정도를 판단 및 확인하여 후속의 와이어간의 쇼트 발생을 방지한 FBGA 패키지를 제공한다.In addition, the present invention provides an FBGA package which prevents the occurrence of a short circuit between subsequent wires by determining and confirming the degree of misalignment between the semiconductor chip and the printed circuit board.
일 실시예에 있어서 FBGA 패키지는, 중앙부에 캐버티를 구비하고 하면에 본드핑거 및 볼랜드를 포함한 회로배선이 구비된 인쇄회로기판; 상기 인쇄회로기판의 상면에 페이스 다운 타입으로 부착되며 본딩패드들이 중앙에 배열된 반도체 칩; 상기 캐버티를 관통하여 반도체 칩의 본딩패드와 인쇄회로기판의 본드핑거간을 전기적으로 연결시키는 금속와이어; 상기 반도체 칩을 포함한 인쇄회로기판의 상면 및 상기 금속와이어를 포함한 인쇄회로기판의 캐버티 부분을 밀봉하는 봉지제; 및 상기 인쇄회로기판의 하면의 볼랜드에 부착된 솔더 볼;을 포함하며, 상기 인쇄회로기판은 상기 반도체 칩의 본딩패드 배열 선상에 일치되게 상기 회로배선 형성을 위한 도금선이 구비되어 상기 도금선과 반도체 칩의 본딩패드 배열 사이의 비교를 통해 상기 반도체 칩과의 X축 정렬 상태가 파악되고, 그리고, 최외곽 본드핑거가 단차를 갖는 형상으로 구비되어, 상기 반도체 칩의 가장자리와 최외곽 본드핑거간 비교틀 통해 상기 반도체 칩과의 Y축 정렬 상태가 파악된다.In one embodiment, the FBGA package includes a printed circuit board having a cavity at a center thereof and a circuit wiring including a bond finger and a borland at a lower surface thereof; A semiconductor chip attached to an upper surface of the printed circuit board in a face-down type and having bonding pads arranged at a center thereof; A metal wire penetrating the cavity to electrically connect the bonding pad of the semiconductor chip and the bond finger of the printed circuit board; An encapsulant for sealing an upper surface of the printed circuit board including the semiconductor chip and a cavity portion of the printed circuit board including the metal wire; And a solder ball attached to a ball land of a lower surface of the printed circuit board, wherein the printed circuit board is provided with a plating line for forming the circuit wiring so as to match a bonding pad array line of the semiconductor chip. The comparison between the bonding pad arrangements of the chips determines the X-axis alignment with the semiconductor chip, and the outermost bond finger is provided in a stepped shape, and the edge between the edge and the outermost bond finger of the semiconductor chip are compared. The Y-axis alignment state with the semiconductor chip is determined through the frame.
상기 도금선은 니켈 및 금으로 이루어진다.The plated wire is made of nickel and gold.
상기 도금선은 상기 반도체 칩의 본딩패드 배열에 따라 하나 또는 둘 이상이 될 수 있는 것을 특징으로 한다.The plating line may be one or two or more depending on the bonding pad arrangement of the semiconductor chip.
(실시예)(Example)
이하 첨부된 도면을 참조하며 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은, 센터 패드 형의 반도체 칩을 캐버티가 구비된 FBGA 패키지용 인쇄회로기판에 부착시, 상기 인쇄회로기판 상에서 X축으로는 본드핑거, Y축으로는 Ni 및 Au의 도금선으로 패턴을 형성하여 상기 패턴에 맞추어 반도체 칩을 부착한다.According to the present invention, when a center pad-type semiconductor chip is attached to a printed circuit board for an FBGA package equipped with a cavity, a pattern is formed on the printed circuit board by bonding fingers of X-axis and Ni-Au on Y-axis. To form a semiconductor chip in accordance with the pattern.
이렇게 하면, 반도체 칩을 인쇄회로기판에 부착시 아무런 패턴 없이 부착하던 종래의 FBGA 타입 패키지와 달리, 일정한 형상을 가진 패턴을 인쇄회로기판 상에 형성하여 상기 패턴에 맞추어 반도체 칩을 인쇄회로기판에 부착함으로써, 반도체 칩이 인쇄회로기판에 정확히 일치되어 부착되는지의 여부를 판단할 수 있다.In this case, unlike the conventional FBGA type package in which the semiconductor chip is attached to the printed circuit board without any pattern, a pattern having a certain shape is formed on the printed circuit board to attach the semiconductor chip to the printed circuit board in accordance with the pattern. As a result, it is possible to determine whether the semiconductor chip is exactly matched with the printed circuit board and attached.
또한, 반도체 칩이 인쇄회로기판에 정확히 일치되어 부착되는지를 확인할 수 있음으로써, 그에 따른 반도체 칩을 인쇄회로기판에 부착하는 공정시간의 손실을 방지할 수 있다. In addition, it is possible to confirm whether the semiconductor chip is exactly matched to the printed circuit board, thereby preventing the loss of the process time for attaching the semiconductor chip to the printed circuit board.
게다가, 일정한 형상의 패턴을 반도체 칩이 부착되는 기준으로 형성함으로써 작업자 간에 판단착오를 방지할 수 있으며, 상기 패턴을 통하여 어느 정도 오정렬 되었는지 판단 및 확인할 수 있다.In addition, by forming a pattern having a predetermined shape as a reference to which the semiconductor chip is attached, it is possible to prevent misunderstanding between operators, and to determine and confirm how misaligned through the pattern.
아울러, 반도체 칩과 인쇄회로기판간의 오정렬에 의한 불량을 방지할 수 있음으로써 후속의 와이어본딩시 와이어 간의 쇼트를 원천적으로 방지할 수 있다.In addition, it is possible to prevent a defect due to misalignment between the semiconductor chip and the printed circuit board to prevent the short between the wires at the time of subsequent wire bonding.
도 1은 본 발명의 실시예에 따른 FBGA 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.1 is a cross-sectional view illustrating an FBGA package according to an embodiment of the present invention.
중앙부에 캐버티(100)를 구비하고 하면에 본드핑거(도시안됨) 및 실장 부재인 솔더 볼(104)의 부착을 위한 볼랜드(도시안됨) 및 상기 볼랜드와 연결된 구리배선(108)이 구비된 인쇄회로기판 상에 본딩패드(도시안됨)들이 중앙에 배열된 반도체 칩(110)이 접착제(114)를 매개로 하여 페이스 다운 타입으로 배치된다. A cavity having a
상기 반도체 칩(110) 상에는 상기 인쇄회로기판의 캐버티(100)를 관통하며 상기 반도체 칩(110)의 본딩패드와 상기 인쇄회로기판의 본드핑거간을 전기적으로 연결시켜주는 금속와이어(102)가 본딩된다. The
또한, 상기 반도체 칩(110)을 인쇄회로기판의 상면 및 상기 금속와이어(102)를 포함한 캐버티(100) 영역이 외부의 스트레스로부터 보호하기 위해 EMC(epoxy molding compound)와 같은 봉지제(112)로 밀봉되며, 상기 인쇄회로기판 하면에는 솔더 볼을 부착시키는 볼랜드 부분을 제외한 전 영역에 솔더레지스트(106)가 도포되고, 상기 볼랜드에는 실장수단으로서의 다수의 솔더 볼(104)이 부착된다.In addition, an
도 2a 내지 도 2c는 본 발명의 실시예에 따른 FBGA 패키지의 사진으로서, 이를 설명하면 다음과 같다. 2A to 2C are photographs of an FBGA package according to an embodiment of the present invention.
도 2a를 참조하면, 상기 인쇄회로기판(216)은, 상기 반도체 칩(210)의 본딩패드(218) 배열 선상에 일치되게 상기 회로배선 형성을 위하여 니켈 및 금으로 이루어진 도금선(220)이 형성된다.Referring to FIG. 2A, the printed
여기서, 상기 니켈 및 금으로 이루어진 도금선(220)과 반도체 칩(210)의 본 딩패드(218) 배열 사이의 비교를 통해서 반도체 칩(210)과 인쇄회로기판(216) 간의 X축 정렬 상태를 확인하여 반도체 칩(210)이 부착된다.Here, the X-axis alignment state between the
한편, 상기 도금선은 상기 반도체 칩의 본딩패드 배열에 따라서 하나 또는 둘 이상으로 형성하도록 한다.Meanwhile, the plating line may be formed in one or two or more depending on the bonding pad arrangement of the semiconductor chip.
도 2b를 참조하면, 상기 반도체 칩(210)의 본딩패드(218)가 2열로 이루어진 구조로서, 니켈 및 금으로 이루어진 도금선(220)도 또한 2열의 구조로 이루어지며 반도체 칩(210)과 인쇄회로기판(216)간이 부착되는 원리는 도 2a의 사진에서 주지한 설명과 동일하다.Referring to FIG. 2B, the
이때, 상기 니켈 및 금으로 이루어진 도금선(220)은 경우에 따라 솔더레지스트가 도포되지 않고 노출된 상태로 형성된다.At this time, the
한편, 도 2c를 참조하면, 상기 인쇄회로기판(216)의 본드핑거(222)는 최외곽 본드핑거(222)가 단차를 갖는 형상으로 인쇄회로기판(216) 상에 구비되어, 상기 반도체 칩(210)의 가장자리와 상기 인쇄회로기판(216)의 최외곽 본드핑거(222)간 비교를 통해서 상기 반도체 칩(210)과 인쇄회로기판(216) 간의 Y축 정렬 상태를 확인하여 반도체 칩(210)을 부착시킨다.2C, the
이렇게 하면, 반도체 칩을 인쇄회로기판에 부착시 아무런 패턴 없이 부착하던 종래의 FBGA 타입 패키지와 달리, 일정한 형상을 가진 패턴을 인쇄회로기판 상에 형성하여 상기 패턴에 맞추어 반도체 칩을 인쇄회로기판에 부착함으로써, 반도체 칩이 인쇄회로기판에 정확히 일치되어 부착되는지의 여부를 판단할 수 있다.In this case, unlike the conventional FBGA type package in which the semiconductor chip is attached to the printed circuit board without any pattern, a pattern having a certain shape is formed on the printed circuit board to attach the semiconductor chip to the printed circuit board in accordance with the pattern. As a result, it is possible to determine whether the semiconductor chip is exactly matched with the printed circuit board and attached.
또한, 반도체 칩이 인쇄회로기판에 정확히 일치되어 부착되는지를 확인할 수 있음으로써, 그에 따른 반도체 칩을 인쇄회로기판에 부착하는 공정시간의 손실을 방지할 수 있다. In addition, it is possible to confirm whether the semiconductor chip is exactly matched to the printed circuit board, thereby preventing the loss of the process time for attaching the semiconductor chip to the printed circuit board.
게다가, 일정한 형상의 패턴을 반도체 칩이 부착되는 기준으로 형성함으로써 작업자 간에 판단착오를 방지할 수 있으며, 상기 일정한 형상의 패턴을 통하여 반도체 칩과 인쇄회로기판간이 어느 정도 오정렬 되었는지 판단 및 확인할 수 있다.In addition, by forming a pattern of a predetermined shape as a reference to which the semiconductor chip is attached, it is possible to prevent the misunderstanding between operators, and to determine and determine how much misalignment between the semiconductor chip and the printed circuit board through the pattern of the predetermined shape.
아울러, 반도체 칩과 인쇄회로기판간의 오정렬에 의한 불량을 방지할 수 있음으로써 후속의 와이어본딩시 와이어 간의 쇼트를 원천적으로 방지할 수 있다.In addition, it is possible to prevent a defect due to misalignment between the semiconductor chip and the printed circuit board to prevent the short between the wires at the time of subsequent wire bonding.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
이상에서와 같이 본 발명은, FBGA 패키지에서, 인쇄회로기판 상에 일정한 형상을 가진 패턴을 형성하여 반도체 칩을 부착함으로써 반도체 칩이 인쇄회로기판에 정확히 일치되어 부착되는지의 여부를 판단할 수 있다.As described above, the present invention, in the FBGA package, by forming a pattern having a predetermined shape on the printed circuit board and attaching the semiconductor chip can determine whether or not the semiconductor chip is exactly matched to the printed circuit board.
또한, 본 발명은 반도체 칩이 인쇄회로기판에 정확히 일치되어 부착되는지를 확인할 수 있음으로써, 그에 따른 반도체 칩을 인쇄회로기판에 부착하는 공정시간의 손실을 방지할 수 있다. In addition, the present invention can determine whether the semiconductor chip is exactly matched to the printed circuit board, thereby preventing the loss of the process time for attaching the semiconductor chip to the printed circuit board.
게다가, 본 발명은 일정한 형상의 패턴을 반도체 칩이 부착되는 기준으로 형성함으로써 작업자 간에 판단착오를 방지할 수 있으며, 패턴을 통하여 반도체 칩과 인쇄회로기판간이 어느 정도 오정렬 되었는지 판단 및 확인할 수 있다.In addition, the present invention can prevent a misunderstanding between operators by forming a pattern of a certain shape as a reference to which the semiconductor chip is attached, it is possible to determine and confirm how misaligned between the semiconductor chip and the printed circuit board through the pattern.
아울러, 본 발명은 반도체 칩과 인쇄회로기판간의 오정렬에 의한 불량을 방지할 수 있음으로써 후속의 와이어본딩시 와이어 간의 쇼트를 원천적으로 방지할 수 있다.In addition, the present invention can prevent the defect due to misalignment between the semiconductor chip and the printed circuit board can prevent the short between the wires at the time of subsequent wire bonding.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060120925A KR100900229B1 (en) | 2006-12-01 | 2006-12-01 | Fine-pitch ball grid array package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060120925A KR100900229B1 (en) | 2006-12-01 | 2006-12-01 | Fine-pitch ball grid array package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080050103A KR20080050103A (en) | 2008-06-05 |
| KR100900229B1 true KR100900229B1 (en) | 2009-06-02 |
Family
ID=39805610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060120925A KR100900229B1 (en) | 2006-12-01 | 2006-12-01 | Fine-pitch ball grid array package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100900229B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864748A (en) * | 1994-08-25 | 1996-03-08 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| KR100276781B1 (en) | 1992-02-03 | 2001-01-15 | 비센트 비. 인그라시아 | Lead-on-Chip Semiconductor Device and Manufacturing Method Thereof |
| JP2005197355A (en) | 2004-01-05 | 2005-07-21 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof, circuit board, and electronic equipment |
| JP2006135237A (en) | 2004-11-09 | 2006-05-25 | Seiko Epson Corp | Packaging method of electronic device, circuit board, and electronic equipment |
-
2006
- 2006-12-01 KR KR1020060120925A patent/KR100900229B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100276781B1 (en) | 1992-02-03 | 2001-01-15 | 비센트 비. 인그라시아 | Lead-on-Chip Semiconductor Device and Manufacturing Method Thereof |
| JPH0864748A (en) * | 1994-08-25 | 1996-03-08 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
| JP2005197355A (en) | 2004-01-05 | 2005-07-21 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof, circuit board, and electronic equipment |
| JP2006135237A (en) | 2004-11-09 | 2006-05-25 | Seiko Epson Corp | Packaging method of electronic device, circuit board, and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080050103A (en) | 2008-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9054117B1 (en) | Wafer level package and fabrication method | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US6828665B2 (en) | Module device of stacked semiconductor packages and method for fabricating the same | |
| JP5661225B2 (en) | Semiconductor device packaging method | |
| KR100608608B1 (en) | Semiconductor chip package having bonding pad structure of mixing type and manufacturing method thereof | |
| JP5342422B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20070088177A (en) | Semiconductor package and method of manufacturing the same | |
| US20070023910A1 (en) | Dual BGA alloy structure for improved board-level reliability performance | |
| KR20090025593A (en) | An semiconductor package embedded print circuit board | |
| US6841884B2 (en) | Semiconductor device | |
| KR20100069589A (en) | Semiconductor device | |
| KR20100133764A (en) | A printed circuit board and a device comprising the same, and method of manufacturing the same | |
| US6523254B1 (en) | Method for gate blocking x-outs during a molding process | |
| JP2000040676A (en) | Manufacture of semiconductor device | |
| KR100900229B1 (en) | Fine-pitch ball grid array package | |
| JP2009182004A (en) | Semiconductor device | |
| JP4889359B2 (en) | Electronic equipment | |
| KR20100123415A (en) | Printed circuit board | |
| KR20070079654A (en) | Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same | |
| JP5592526B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP2004327652A (en) | Semiconductor device and its manufacturing method | |
| JP2001085604A (en) | Semiconductor device | |
| KR20070016399A (en) | chip on glass package using glass substrate | |
| KR100247507B1 (en) | Printed circuit board of matrix type | |
| KR20100078960A (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |