KR100881543B1 - 비휘발성 메모리 소자의 제조 방법 - Google Patents

Abstract

본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 반도체 기판상에 결정 구조를 가지는 시드막을 형성하는 단계와, 상기 시드막에 대해 재결정화 방지 공정을 실시하는 단계와, 상기 시드막 상에 결정 구조를 가지는 제1 도전층을 형성하는 단계 및 상기 제1 도전층 상에 제2 도전층을 형성하는 단계를 포함하기 때문에, 플로팅 게이트에 미세하고 균일한 결정이 형성되어 플래시 메모리 소자의 문턱 전압 산포를 개선할 수 있다.

시드막, 플로팅 게이트, 문턱 전압 산포, 플래시 메모리

Description

비휘발성 메모리 소자의 제조 방법{Method of manufacturing nonvolatile memory device}

본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 특히 플로팅 게이트에 미세하고 균일한 그레인(grain)을 형성할 수 있는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.

반도체 소자 중 플래시 메모리(flash memory)는 전원이 차단되었을 때 데이터를 보관할 수 있는 불휘발성 메모리 중의 하나이다. 플래시 메모리는 전기적으로 프로그램(program)과 소거(erase)가 가능하며 일정 주기로 데이터(data)를 재작성하는 리프레쉬(refresh) 기능이 필요없는 특징이 있다. 이러한 플래시 메모리 소자는 셀의 구조 및 동작 조건에 의해서 크게 NOR 플래시 메모리와 NAND 플래시 메모리로 나뉜다. NOR 플래시 메모리는 복수의 워드 라인(word line)이 병렬로 연결되어 임의의 주소에 대한 프로그램 및 소거가 가능하여 고속의 동작을 요구하는 응용분야에 주로 사용되고 있다. 반면 NAND 플래시 메모리는 복수의 메모리 셀 트랜지스터(memory cell transistor)가 직렬로 연결되어 한 개의 스트링(string)을 구성하고, 한 개의 스트링이 소스(source)와 드레인(drain)에 연결되어 있는 구조로서 고집적 데이터 보관 응용 분야에서 주로 사용된다.

이러한 플래시 메모리 소자는 반도체 기판 상부에 터널 절연막, 플로팅 게이트, 유전체막 및 콘트롤 게이트 등을 적층하여 형성한 뒤 게이트 식각 공정으로 적층막을 패터닝함으로써 형성한다. 이 중에서 플로팅 게이트는 플래시 메모리 소자의 프로그램/소거 동작에 따라 전하를 저장하고 제거하는 역할을 하며, 플래시 메모리 소자의 리텐션 특성이나 소거 속도 등에 영향을 주기 때문에 플래시 메모리 소자의 특성에 많은 영향을 미친다. 특히, 터널 절연막과 대면하는 플로팅 게이트의 계면은 플래시 메모리 소자의 문턱 전압의 산포에 영향을 주기 때문에, 플로팅 게이트의 계면에 형성되는 결정의 크기를 미세하게 형성하는 것이 중요하다.

본 발명은 미세하고 균일한 결정이 형성된 시드막 상에 플로팅 게이트를 형성함으로써, 플로팅 게이트에 미세하고 균일한 결정이 형성되어 플래시 메모리 소자의 문턱 전압 산포를 개선할 수 있다.

본 발명의 일실시예에 따른 비휘발성 메모리 소자의 제조 방법은, 반도체 기판상에 결정 구조를 가지는 시드막을 형성하는 단계와, 상기 시드막에 대해 재결정화 방지 공정을 실시하는 단계와, 상기 재결정화 방지 공정이 실시된 상기 시드막 상에 제1 도전층을 형성하되, 상기 시드막에 형성된 상기 결정 구조로 인하여 상기 제1 도전층에 결정 구조가 형성되는 단계 및 상기 제1 도전층 상에 제2 도전층을 형성하는 단계를 포함한다.

상기 시드막은 다결정 실리콘으로 형성할 수 있다. 상기 시드막은 560∼650℃의 온도에서 30∼200Å의 두께로 형성할 수 있다. 상기 재결정화 방지 공정은 560∼650℃의 온도와 0.5∼300 토르의 압력에서 2∼60분 동안 실시할 수 있다. 상기 재결정화 방지 공정은 N₂가스, Ar 가스, He가스 중 어느 하나를 공급하여 실시할 수 있다. 상기 제1 도전층은 비정질 실리콘으로 형성할 수 있다. 상기 제1 도전층은 450∼550℃의 온도에서 상기 시드막과 합친 두께가 200∼400Å이 되도록 형성할 수 있다. 상기 제1 도전층은 600∼1000℃의 온도에서 열처리 공정을 실시하여 결정 구조를 형성할 수 있다. 상기 제2 도전층은 p형 불순물이 도프트된 폴리 실리콘층 으로 형성할 수 있다. 상기 제2 도전층은 SiH₄ 가스, Si₂H₆ 가스, SiH₂Cl₂ 가스 중 어느 하나의 가스와 PH₃ 가스를 혼합한 혼합 가스로 형성할 수 있다. 상기 혼합 가스에 N₂ 가스 ,He 가스, Ar가스 중 어느 하나를 추가로 혼합할 수 있다.

본 발명에 따른 비휘발성 메모리 소자의 제조 방법은 미세하고 균일한 결정이 형성된 시드막 상에 플로팅 게이트를 형성함으로써, 플로팅 게이트에 미세하고 균일한 결정이 형성되어 플래시 메모리 소자의 문턱 전압 산포를 개선할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.

그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

도 1a 내지 도 1d는 본 발명에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 도시한 단면도이다.

도 1a를 참조하면, 액티브 영역(도시하지 않음)과 소자 분리 영역(도시하지 않음)을 포함하는 반도체 기판(102) 상에 스크린 산화막(screen oxide; 도시하지 않음)을 형성한다. 그리고, 반도체 기판(102)에 대해 웰 이온 주입 공정과 문턱 전압 이온 주입 공정을 실시한다. 웰 이온 주입 공정은 반도체 기판(102)에 웰 영역을 형성하기 위해 실시되고, 문턱 전압 이온 주입 공정은 트랜지스터와 같은 반도체 소자의 문턱 전압을 조절하기 위해 실시된다. 이때, 스크린 산화막(도시하지 않음)은 웰 이온 주입 공정 또는 문턱 전압 이온 주입 공정시 반도체 기판(102)의 계면(surface)이 손상되는 것을 방지한다. 이로써, 반도체 기판(102)에는 웰 영역(도시하지 않음)이 형성되고, 웰 영역은 트리플(triple) 구조로 형성될 수 있다.

이어서, 스크린 산화막(도시하지 않음)을 제거한 뒤, 반도체 기판(102) 상에 게이트 절연막(도시하지 않음)을 형성한다. 게이트 절연막(도시하지 않음)은 반도체 기판(102) 상의 전면에 형성되며, 고전압이 인가되는 반도체 기판(102)의 고전압 영역에 형성되는 고전압 게이트에 적합한 두께인 150∼600Å로 형성하는 것이 바람직하다. 이어서, 메모리 셀이 형성되는 반도체 기판(102) 상에 터널 절연막(104)을 형성한다. 터널 절연막(104)은 40∼120Å두께의 산화막으로 형성하는 것이 바람직하다.

도 1b를 참조하면, 터널 절연막(104) 상에 시드막(seed layer; 106)을 형성한다. 시드막(106)은 미세한 그레인이 다수 형성되어 미세하고 균일한 결정 구조를 가지기 때문에, 시드막(106) 상에 형성되는 플로팅 게이트가 미세하고 균일한 결정 구조로 형성될 수 있다. 시드막(106)은 다결정 실리콘을 이용하여 560∼650℃의 온 도에서 30∼200Å의 두께로 형성하는 것이 바람직하다.

이어서, 시드막(106)에 대해 재결정화 방지 공정을 실시한다. 시드막(106)에 형성된 미세한 결정 구조는 후속하는 열처리 공정을 통해 재결정화되거나 결정끼리 연합하여 조대해질 수 있기 때문에, 재결정화 방지 공정을 실시하여 시드막(106)에 형성된 미세한 결정 구조를 유지할 수 있도록 한다. 재결정화 방지 공정은 560∼650℃의 온도와 0.5∼300 토르(torr)의 압력에서 N₂가스, Ar가스, He 가스 등과 같은 비활성 가스 중 어느 하나를 공급하여 2∼60분 동안 실시할 수 있다.

도 1c를 참조하면, 시드막(106) 상에 플로팅 게이트용 제1 도전층(108)을 형성한다. 제1 도전층(108)을 형성함으로써 후속하는 게이트 식각 공정에서 요구되는 플로팅 게이트의 두께를 확보할 수 있다. 제1 도전층(108)은 450∼550℃의 온도에서 비정질 실리콘을 이용하여 형성하며, 시드막(106)과 합친 두께가 200∼400Å이 되도록 형성할 수 있다.

이어서, 제1 도전층(108)에 대해 결정화 공정을 실시한다. 이로써, 제1 도전층(108)은 시드막(106)에 형성된 미세한 결정 구조로 인하여 터널 절연막(104)과 대면하는 플로팅 게이트의 계면에 미세하고 균일한 결정 구조를 형성할 수 있다. 또한, 후속하는 공정에서 제1 도전층(108) 상에 형성되는 도프트 실리콘 막으로부터 도펀트의 확산을 최소화할 수 있다. 결정화 공정은 600∼1000℃의 온도에서 열처리 공정으로 실시할 수 있다.

도 1d를 참조하면, 제1 도전층(108) 상에 플로팅 게이트용 제2 도전층(110) 을 형성한다. 제2 도전층(110)은 450∼650℃의 온도에서, SiH₄ 가스, Si₂H₆ 가스, SiH₂Cl₂ 가스 중 어느 하나의 가스와 PH₃ 가스를 혼합하거나, N₂ 가스 ,He 가스, Ar가스 등을 추가로 혼합하여 공급함으로써 p형 불순물이 도프트된 폴리 실리콘층으로 형성할 수 있다.

도 1a 내지 도 1d는 본 발명에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기위하여 도시한 소자의 단면도이다.

<도면의 주요 부분에 대한 부호 설명>

102 : 반도체 기판 104 : 터널 절연막

106 : 시드막 108 : 제1 도전층

110 : 제2 도전층

Claims (11)

1. 반도체 기판상에 결정 구조를 가지는 시드막을 형성하는 단계;

   상기 시드막에 대해 재결정화 방지 공정을 실시하는 단계;

   상기 재결정화 방지 공정이 실시된 상기 시드막 상에 제1 도전층을 형성하되, 상기 시드막에 형성된 상기 결정 구조로 인하여 상기 제1 도전층에 결정 구조가 형성되는 단계;

   상기 제1 도전층 상에 제2 도전층을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조 방법.
2. 제1항에 있어서,

   상기 시드막은 다결정 실리콘으로 형성하는 비휘발성 메모리 소자의 제조 방법.
3. 제1항에 있어서,

   상기 시드막은 560∼650℃의 온도에서 30∼200Å의 두께로 형성하는 비휘발성 메모리 소자의 제조 방법.
4. 제1항에 있어서,

   상기 재결정화 방지 공정은 560∼650℃의 온도와 0.5∼300 토르의 압력에서 2∼60분 동안 실시하는 비휘발성 메모리 소자의 제조 방법.
5. 제1항에 있어서,

   상기 재결정화 방지 공정은 N₂가스, Ar 가스, He가스 중 어느 하나를 공급하여 실시하는 비휘발성 메모리 소자의 제조 방법.
6. 제1항에 있어서,

   상기 제1 도전층은 비정질 실리콘으로 형성하는 비휘발성 메모리 소자의 제조 방법.
7. 제1항에 있어서,

   상기 제1 도전층은 450∼550℃의 온도에서 상기 시드막과 합친 두께가 200∼400Å이 되도록 형성하는 비휘발성 메모리 소자의 제조 방법.
8. 제1항에 있어서,

   상기 제1 도전층은 600∼1000℃의 온도에서 열처리 공정을 실시하여 결정 구조를 형성하는 비휘발성 메모리 소자의 제조 방법.
9. 제1항에 있어서,

   상기 제2 도전층은 p형 불순물이 도프트된 폴리 실리콘층으로 형성하는 비휘발성 메모리 소자의 제조 방법.
10. 제1항에 있어서,

    상기 제2 도전층은 SiH₄ 가스, Si₂H₆ 가스, SiH₂Cl₂ 가스 중 어느 하나의 가스와 PH₃ 가스를 혼합한 혼합 가스로 형성하는 비휘발성 메모리 소자의 제조 방법.
11. 제10항에 있어서,

    상기 혼합 가스에 N₂ 가스 ,He 가스, Ar가스 중 어느 하나를 추가로 혼합하는 비휘발성 메모리 소자의 제조 방법.

Images