Nothing Special   »   [go: up one dir, main page]

KR100884288B1 - 질화물 반도체, 질화물 반도체를 이용한 발광 소자, 발광다이오드, 레이저 소자 및 램프, 및 그 제조 방법 - Google Patents

질화물 반도체, 질화물 반도체를 이용한 발광 소자, 발광다이오드, 레이저 소자 및 램프, 및 그 제조 방법 Download PDF

Info

Publication number
KR100884288B1
KR100884288B1 KR1020067006481A KR20067006481A KR100884288B1 KR 100884288 B1 KR100884288 B1 KR 100884288B1 KR 1020067006481 A KR1020067006481 A KR 1020067006481A KR 20067006481 A KR20067006481 A KR 20067006481A KR 100884288 B1 KR100884288 B1 KR 100884288B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
barrier layer
light emitting
growth temperature
Prior art date
Application number
KR1020067006481A
Other languages
English (en)
Other versions
KR20060076312A (ko
Inventor
마사토 코바야카와
히데키 토모자와
미네오 오쿠야마
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20060076312A publication Critical patent/KR20060076312A/ko
Application granted granted Critical
Publication of KR100884288B1 publication Critical patent/KR100884288B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3407—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers characterised by special barrier layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명의 목적은 역내압에서의 시간 의존 열화를 발생시키지 않고 만족스러운 초기 역내압을 유지하는 질화물 반도체 제품을 제공하는 것이다. 본 발명의 질화물 반도체 제품은 질화물 반도체로 형성되고 순차적으로 기판상에 적층되는 n형층, 발광층, 및 p형층을 상기 순서로 포함하고, 상기 발광층은 우물층이 우물층의 밴드갭보다 넓은 밴드갭을 갖는 장벽층에 의해 샌드위칭되는 양자 우물 구조를 갖고, 각 장벽층은 상기 우물층의 성장 온도보다 높은 온도에서 성장된 장벽층(C) 및 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(E)을 포함하고, 상기 장벽층(C)은 상기 장벽층(E)에 대하여 상기 기판측에 배치된다.
질화물 반도체, 양자 우물 구조, 발광층, 장벽층

Description

질화물 반도체, 질화물 반도체를 이용한 발광 소자, 발광 다이오드, 레이저 소자 및 램프, 및 그 제조 방법{NITRIDE SEMICONDUCTOR, LIGHT-EMITTING DEVICE, LIGHT-EMITTING DIODE, LASER DEVICE AND LAMP USING THE SEMICONDUCTOR, AND PRODUCTION METHODS THEREOF}
관련 출원의 교차 참조
본 출원은 35 U.S.C. §111(b)에 따라 2003년 10월 10일자로 출원된 미국 가출원 일련번호 제 60/509,997 호의 출원일의 35 U.S.C. §119(e)(1)에 따른 이익을 청구하면서 35 U.S.C.의 §111(a)에 따라 출원된 출원서이다.
본 발명은 질화물 반도체 제품; 질화물 반도체 제품을 모두 이용한 발광 소자, 발광 다이오드, 레이저 소자 및 램프; 및 그 제조 방법에 관한 것이다.
최근, 단파장의 광을 발광하는 반도체 발광 소자 제조를 위한 재료로서 질화물 반도체 재료가 주목을 받고 있다. 일반적으로, 질화물 반도체는 기판(예컨대, 사파이어 단결정 등의 산화물 결정 또는 Ⅲ-Ⅴ족 화합물 반도체 결정)상에 유기 금속 기상 화학 반응(MOCVD), 분자선 에피택시(MBE법), 또는 수소화물 기상 에피택시법(HVPE) 등의 방법을 통해 성장되어, n형층, 발광층, 및 p형층이 형성되어 기판상에 적층된다.
현재, 이들 방법 중에서, 유기 금속 기상 화학 반응법(MOCVD)이 화합물 반도체의 결정 성장법으로서 공업에서 가장 널리 채용되어 있다. MOCVD에서는, 기판에 사파이어, SiC, GaN, 또는 AlN 등이 설치된 반응관 내에 Ⅲ족 원료 가스로서의 유기 금속 화합물이 V족 원료 가스와 함께 공급되고, 결정 성장이 700℃∼1,200℃ 정도에서 수행되어 n형층, 발광층 및 p형층을 형성한다.
상기 반도체층의 성장 완료 후, 기판 혹은 음전극이 n형층에 형성되고, 양전극이 p형층에 형성됨으로써 발광 소자가 제공된다.
종래에, 발광층은 소망의 발광 파장을 위해서 조정된 조성을 갖는 InGaN을 이용한다. InGaN층이 보다 넓은 밴드갭을 갖는 층에 의해 샌드위칭될 때, 다중 양자 우물 구조의 발광층이 제조된다. 대안으로, 다중 양자 우물 구조의 발광층이 양자 우물 효과에 기초한 InGaN층으로부터 제조된다.
종래에 공지된 다중 양자 우물 구조는 예컨대, Ⅲ-V족(GaN계)의 발광 소자에 포함되는 InGaN-GaN의 양자 우물 구조를 포함한다[F. Scholz et al., "Investigation on Structural Properties of GaInN-GaN Multi Quantum Well Structures," Phys. Stat. Sol. (a), Vol. 180, (2000), p.315]. 양자 우물 구조의 성장 방법은 기판을 1000℃에 유지하고, 고온에서의 장벽층을 형성하고, 계속해서 기판을 저온으로 유지하고, InGaN 우물층을 형성하는 것을 포함한다. 상기 장벽층과 상기 우물층의 교대 형성이 반복되고, 발광층을 형성한다.
상술한 공지 기술의 변화에서는, 온도 상승하면서 장벽층이 성장되고, 장벽층이 고속으로 적층되고, 캐리어 가스로서의 질소가 수소에 변경된다(일본 특허 공 개 제 2002-43618 호 공보). 상기 기술은 발광 효율의 향상, 발광층의 형성 시간의 단축화에 의한 제조 가격을 저감, 및 온도 상승하면서 성장하는 것에 의한 In의 승화 방지 등을 적합하게 이룬다.
상술한 방법 중 어느 하나에 의거한 적층을 통해 제조되는 발광 소자는 역내압(逆耐壓)(즉, P-N접합을 가지는 발광 소자에서, 역방향으로 10㎂의 전류 흐름을 유도하기 위해서 필요로 하는 전압의 절대치)이 에이징(aging) 프로세스에서 시간 경과로 열화한다는 문제가 있다. 구체적으로, 각 발광 소자에서 순방향으로 30㎃ 전류의 흐름을 일으키고, 소정의 시간 주기동안 소자가 유지되도록 허용되는 것의 전후에서 발광 소자의 역내압이 측정된다. 본 명세서의 일예에 기재된 실험에서는 역내압이 0시간, 20시간, 40시간의 유지 후에 측정된다.
상술한 종래 기술에 의거하여 적층을 통해 제조된 발광 소자는 소망하는 발광 강도에 이룰 수 없다. 따라서, 새로운 방사 효율의 더 큰 향상이 요구된다.
본 발명의 목적은 역내압에서 시간에 따른 열화가 발생되지 않고, 초기의 양호한 역내압을 유지하는 질화물 반도체 소자를 제공하는 것이다.
본 발명의 다른 목적은 양호한 발광 강도를 이루고, 효율이 좋은 질화물 반도체를 제공하는 것이다.
본 발명의 또 다른 목적은 양호한 초기 역내압을 유지할뿐만 아니라, 구동 전압이 낮은 질화물 반도체 소자를 제공하는 것이다.
따라서, 본 발명은 하기의 내용을 제공한다.
(1) 질화물 반도체로 형성되고 순차적으로 기판상에 적층되는 n형층, 발광층, 및 p형층을 상기 순서로 포함하고,
상기 발광층은 우물층이 상기 우물층의 밴드갭보다 넓은 밴드갭을 갖는 장벽층에 의해 샌드위칭되는 양자 우물 구조를 갖고,
각 장벽층은 상기 우물층의 성장 온도보다 높은 온도에서 성장된 장벽층(C) 및 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(E)을 포함하고, 상기 장벽층(C)의 성장 온도와 상기 장벽층(E)의 성장 온도 간의 차이가 50℃ 이상 300℃ 이하이고, 상기 장벽층(C)은 장벽층(E)에 대하여 기판측에 배치되는 것을 특징으로 하는 질화물 반도체 제품.
(2) 상기 질화물 반도체는 식 InxAlyGa1 -x- yN (0≤ x <1, 0≤ y <1, 0≤x + y <1)으로 표시되는 것을 특징으로 하는 상기 (1)에 기재된 질화물 반도체 제품.
(3) 상기 장벽층 중 하나 이상은 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(A)을 더 포함하고, 상기 장벽층(A, C, 및 E)은 A, C, E의 순서로 적층되는 것을 특징으로 하는 상기 (1) 또는 (2)에 기재된 질화물 반도체 제품.
(4) 상기 장벽층 중 하나 이상은 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(B)을 포함하고, 상기 장벽층(B)은 장벽층(A)과 (C) 사이에 개재되는 것을 특징으로 하는 상기 (3)에 기재된 질화물 반도체 제품.
(5) 상기 장벽층 중 하나 이상은 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(D)을 포함하고, 상기 장벽층(D)은 장벽층(C)과 (E) 사이에 개재되는 것을 특징으로 하는 상기 (1) 내지 (4) 중 어느 하나에 기재된 질화물 반도체 제품.
(6) 상기 장벽층(C)의 성장 온도와 상기 우물층의 성장 온도간의 차이는 50℃ 이상 300℃ 이하인 것을 특징으로 하는 상기 (1) 내지 (5) 중 어느 하나에 기재된 질화물 반도체 제품.
삭제
(8) 상기 장벽층(C)의 성장 온도와 상기 장벽층(A)의 성장 온도간의 차이는 50℃ 이상 300℃ 이하인 것을 특징으로 하는 상기 (3) 내지 (7) 중 어느 하나에 기재된 질화물 반도체 제품.
(9) 상기 우물층의 성장 온도는 600℃ 내지 1,000℃의 범위내에 있는 것을 특징으로 하는 상기 (1) 내지 (8) 중 어느 하나에 기재된 질화물 반도체 제품.
(10) 상기 우물층은 GaInN으로 이루어지는 것을 특징으로 하는 상기 (2) 내지 (9) 중 어느 하나에 기재된 질화물 반도체 제품.
(11) 상기 장벽층은 GaInN 또는 GaN으로 이루어지는 것을 특징으로 하는 상기 (2) 내지 (10) 중 어느 하나에 기재된 질화물 반도체 제품.
(12) 상기 우물층 및 상기 장벽층으로부터 선택되는 하나 이상의 층은 n형 도펀트를 포함하는 것을 특징으로 하는 상기 (1) 내지 (11) 중 어느 하나에 기재된 질화물 반도체 제품.
(13) 상기 n형 도펀트는 Si인 것을 특징으로 하는 상기 (12)에 기재된 질화물 반도체 제품.
(14) 상기 n형 도펀트는 Ge인 것을 특징으로 하는 상기 (12)에 기재된 질화물 반도체 제품.
(15) 상기 우물층 및 장벽층으로부터 선택되는 하나 이상의 층 내의 상기 n형 도펀트 농도는 주기적으로 변화하는 것을 특징으로 하는 상기 (12) 내지 (14) 중 어느 하나에 기재된 질화물 반도체 제품.
(16) 상기 n형 도펀트를 포함하는 층과 비도핑된 층은 교대로 적층되어 있는 것을 특징으로 하는 상기 (15)에 기재된 질화물 반도체 제품.
(17) 상기 n형 도펀트 농도에서의 높은 층은 낮은 층보다 두껍지 않은 것을 특징으로 하는 상기(15) 또는 (16)에 기재된 질화물 반도체 제품.
(18) 상기 n형 도펀트를 포함하는 층은 1×1016㎝-3 내지 5×1019㎝-3의 n형 도펀트 농도를 갖는 특징으로 하는 상기 (12) 내지 (17) 중 어느 하나에 기재된 질화물 반도체 제품.
(19) 상기 (1) 내지 (18) 중 어느 하나에 기재된 질화물 반도체 제품의 n형층에 음전극이 제공되고, 상기 질화물 반도체 제품의 p형층에 양전극이 제공된 질화물 반도체 발광 소자.
(20) 상기 (1) 내지 (18) 중 어느 하나에 기재된 질화물 반도체 제품을 포함하는 발광 다이오드.
(21) 상기 (1) 내지 (18) 중 어느 하나에 기재된 질화물 반도체 제품을 포함하는 레이저 소자.
(22) 상기 (1) 내지 (18) 중 어느 하나에 기재된 질화물 반도체 제품을 포함하는 램프.
(23) 기판상에 질화물 반도체 n형층, 양자 우물 구조의 질화물 반도체 발광층, 및 질화물 반도체 p형층을 순차 적층하여, 양자 우물 구조를 갖는 질화물 반도체 제품의 제조 방법에 있어서:
우물층을 성장시키는 공정;
성장 온도를 상승시키는 공정;
상기 우물층의 성장 온도보다 높은 상승된 온도에서 양자 우물 구조의 장벽층을 성장시키는 공정;
상기 성장 온도를 하강시키는 공정; 및
상기 장벽층의 성장 온도보다 낮은 하강된 온도에서 상기 장벽층을 더 성장시키는 공정을 포함하는 것을 특징으로 하는 질화물 반도체 제품의 제조 방법.
(24) 상기 성장 온도를 상승시키기 전에 상기 장벽층을 성장시키는 공정을 더 포함하는 것을 특징으로 하는 상기 (23)에 기재된 질화물 반도체의 제조 방법.
(25) 상기 장벽층의 성장은 상기 성장 온도를 상승시키는 공정 및 상기 성장 온도를 하강시키는 공정 중 어느 하나의 공정에서 수행되는 것을 특징으로 하는 상기 (23) 또는 (24)에 기재된 질화물 반도체 제품의 제조 방법.
(26) 상기 장벽층은 n형 도펀트를 함유하고 있는 것을 특징으로 하는 상기 (23) 내지 (25) 중 어느 하나에 기재된 질화물 반도체 제품의 제조 방법.
(27) 상기 (1) 내지 (18) 중 어느 하나에 기재된 질화물 반도체 제품의 발광층 및 p형층의 일부를 제거하여 n형층을 노출시키는 공정;
상기 노출된 n형층에 음전극을 제공하는 공정; 및
상기 p형층에 양전극을 제공하는 공정으로 이루어지는 것을 특징으로 하는 질화물 반도체 발광 소자의 제조 방법.
(28) 상기 (19)에 기재된 질화물 반도체 발광 소자를 제조하는 공정; 및
상기 질화물 반도체 발광 소자에 리드 선을 설치하는 공정을 포함하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
(29) 상기 (19)에 기재된 질화물 반도체 발광 소자를 제조하는 공정; 및
상기 질화물 반도체 발광 소자에 리드 선을 설치하는 공정을 포함하는 것을 특징으로 하는 레이저 소자의 제조 방법.
(30) 상기 (19)에 기재된 질화물 반도체 발광 소자를 제조하는 공정; 및
상기 질화물 반도체 발광 소자에 형광체를 갖는 커버를 설치하는 공정을 포함하는 것을 특징으로 하는 램프의 제조 방법.
본 발명에 의하면, 고결정성의 반도체를 갖고, 발광 효율이 높고, 역내압 특성의 열화를 최소화하는 질화물 반도체 발광 소자는 우물층의 성장에 적합한 기판 온도로 우물층을 성장시킨 후 장벽층의 성장 온도를 제어함으로써 형성될 수 있다.
또한, 만족스러운 초기 역내압을 유지할 뿐만 아니라, 순방향 전압이 낮은 질화물 반도체 발광 소자는 성장 온도를 제어하면서 우물층 및/또는 장벽층에서 n형 도펀트를 도핑함으로써 형성될 수 있다.
도 1은 실시예 1의 질화물 반도체 발광층의 양자 우물 구조의 성장 온도 프로파일을 나타내는 도면이다.
도 2는 실시예 2의 질화물 반도체 발광층의 양자 우물 구조의 성장 온도 프로파일을 나타내는 도면이다.
도 3은 비교예 1의 질화물 반도체 발광층의 양자 우물 구조의 성장 온도 프로파일을 나타내는 도면이다.
도 4는 비교예 2의 질화물 반도체 발광층의 양자 우물 구조의 성장 온도 프로파일을 나타내는 도면이다.
도 5는 실시예 1 및 2의 에이징 테스트 결과를 나타내는 도면이다.
도 6은 비교예 1 및 2의 에이징 테스트 결과를 나타내는 도면이다.
본 발명의 특징적 형태는 기판상에 순차적으로 적층된 n형층, 발광층, 및 p형층을 포함하고, 발광층은 우물층이 우물층의 밴드갭보다 넓은 밴드갭을 갖는 장벽층에 의해 샌드위칭되는 양지 우물 구조를 갖는 질화물 반도체에 있어서, 그 양자 우물 구조는 특정한 온도 조건하에서 제조되는 것이다.
도 1은 실시예 1의 질화물 반도체 발광층의 양자 우물 구조의 성장 온도 프로파일을 나타내는 그래프다. 상기 성장 온도 프로파일에서, 우물층(6)의 성장 완료 후, 저온에서 성장이 개시되는 장벽층(1)을 이후 "장벽층(A)"으로 언급한다. 같은 방식으로, 온도 상승 단계에서 성장되는 장벽층(2)을 "장벽층(B)"으로 언급하고, 상승된 성장 온도를 유지함으로써 성장되는 장벽층(3)을 "장벽층(C)"으로 언급하고, 온도 하강 단계에서 성장되는 장벽층(4)을 "장벽층(D)"으로 언급하고, 온도 하강 후에 하강된 성장 온도를 유지함으로써 성장되는 장벽층(5)을 "장벽층(E)"으 로 언급한다.
본 발명의 질화물 반도체 제품에 있어서, 각 n형층, 발광층, 및 p형층의 조성은 어떤 종래의 공지된 조성일 수 있다. 일반적으로, 상기 각 층은 식InxAlyGa1 -x-yN (0≤ x <1, 0≤ y <1, 0≤ x + y <1)로 나타난 범위 내에 있는 특정한 조성을 이용한다. n형층 및 p형층은 AlyGa1 -yN(0≤ y <1)의 조성을 갖는 것이 바람직하다. 반도체 제품의 어떤 통상적으로 이용된 구성도 이용될 수 있다. 예컨대, 발광층이 p형층과 n형층에 의해 샌드위칭되고, 접촉층이 접촉 전극을 제공하기 위해 p형층 또는 n형층의 일부에 형성될 수 있다. 발광이 p형 전극 또는 n형 전극에 각각 접한 전극을 통한 전류의 주입을 통해 실행된다.
본 발명의 질화물 반도체 제품의 기판에는 어떤 특별한 제한이 지워지지 않고, 어떤 통상적으로 공지된 기판도 이용될 수 있다. 기판 재료의 예는 사파이어, SiC, GaN, AlN, Si, ZnO 및 기타의 산화물 기판을 포함한다. 이 중, 사파이어가 바람직하다. 기판상에 질화물 반도체를 에피택시를 통하여 성장시키기 위해서, 버퍼층(예컨대, GaN 버퍼, AlN 버퍼, SiN 버퍼, 또는 AlGaN 버퍼)이 제공될 수도 있다.
본 발명의 질화물 반도체 제품에 있어서, 발광층은 밴드갭 에너지가 작은 우물층이 밴드갭 에너지가 큰 장벽층에 의해 샌드위칭된 양자 우물 구조를 갖는 것이 바람직하다. 우물층과 장벽층으로 구성되는 양자 우물 구조에서 페어(pair)수(각 페어는 1개의 우물층 및 1개의 장벽층을 포함함)가 특별히 제한되지 않고, 수는 일반적으로 1 내지 100, 바람직하게는 1 내지 50, 보다 바람직하게는 1 내지 20이다. 수가 100보다 클 경우, 반도체 제품의 생산성이 감소되어 바람직하지 않다.
우물층은 소망의 파장의 발광을 이루기 위해서 Inx1Ga1 -x1N (0≤ x1 ≤0.5)의 조성을 갖는 것이 바람직하다. x1은 0.01보다 큰 것이 바람직하고, 0.05보다 큰 것이 보다 바람직하다. 장벽층은 캐리어 제한 효과의 점에서 Inx2Ga1 -x2N (0≤ x2 <x1)의 조성을 갖는 것이 바람직하다. x1과 x2간의 차이(즉, x1 - x2)는 0.01보다 큰 것이 바람직하고, 0.05보다 큰 것이 더욱 바람직하다. 상기 차이가 0.01보다 작으면, 캐리어의 제한이 이루어질 수 없다. "x2"는 0.1보다 작은 것이 특히 바람직하다.
또한, 우물층 및/또는 장벽층은 n형 도펀트를 함유할 수 있다. n형 도펀트를 함유하는 것에 관계없이, 종래의 발광 소자에 비하여 고효율의 발광이 얻어질 수 있다. n형 도펀트를 함유했을 경우, 발광 강도가 약간 저하되지만, 순방향 전압은 대폭 저하된다. 예컨대 전류 20㎃에서 순방향 전압은 0.4V정도 저하한다. 특히, 장벽층이 n형 도펀트를 함유할 경우, 순방향 전압은 더욱 저하된다.
이용가능한 n형 도펀트가 특별히 제한되지 않고, 종래의 공지된 어떤 n형 도펀트도 본 발명에 이용될 수 있다. 예컨대, 이들은 Si, Ge, Sｎ, S, Se 및 Te을 포함한다. Si 및 Ge이 바람직하다.
일반적으로, 도펀트의 종류에 의해 변화되는 n형 도펀트 함유량은 1×1016㎝-3 내지 5×1019㎝-3인 것이 바람직하다. 상기 범위에서, 발광 강도가 그다지 저하되 지 않고, 순방향 전압이 대폭 저하된다.
n형 도펀트 농도(함유량)는 층 전체에 걸쳐 일정할 수 있다. 이는 층에서 주기적으로 변화될 수도 있다. 주기적으로 변화될 경우, 각 층의 표면 평탄성이 바람직하게 개선된다. 농도를 주기적으로 변화시킬 경우, 도펀트의 공급이 3 내지 30초 간 격으로 바뀌는 것이 바람직하고, 5 내지 20초 간격이 보다 바람직하다.
농도가 주기적으로 변화될 경우, 고농도층이 상술한 농도를 만족하면, 저농도층은 더욱 저농도일 수 있다. 오히려, 표면 평탄성이 개선되고 순방향 전압이 저하되기 때문에, 저농도층은 비도핑층인 것이 바람직하다. 일반적으로, 고농도층 및 저농도층의 두께는 0.1 내지 0.2㎚인 것이 바람직하다. 상기 범위내에서, 고농도층의 표면의 피트(pit)가 저농도층으로 채워져, 좋은 평탄성을 얻을 수 있으므로, 고농도층이 저농도층보다 두껍지 않은 것이 바람직하다.
본 발명에 있어서 장벽층이 형성될 때의 온도는 중요한 요소이다. 본 발명의 장벽층은 필수적으로 장벽층(C) 및 장벽층(E)를 포함하고, 이것은 이 순서로 기판상에 적층된다. 장벽층(C)이 우물층의 성장 온도보다 고온으로 형성되고 장벽층(E)이 장벽층(C)의 성장 온도보다 저온으로 형성된다. 층(C) 또는 (E) 중 어느 하나가 반도체 제품에 없으면, 역내압 특성의 시간 경과 열화가 방지될 수 없다.
우물층의 온도 범위는 600℃ 내지 1,000℃가 바람직하고, 더욱 바람직하게는 650℃ 내지 950℃이며, 특히 바람직하게는 700℃ 내지 800℃이다. 우물층의 성장 온도가 600℃보다 낮은 경우, 형성된 우물층은 결정성이 악화되고, 반면에 성장 온도가 1,000℃보다 높을 경우, 소망의 In 농도가 얻어질 수 없다. 장벽층(C)의 성장 온도는 650℃ 내지 1,300℃가 바람직하고, 더욱 바람직하게는 700℃ 내지 1,250℃도이며, 특히 바람직하게는 750℃ 내지 1,200℃이다. 장벽층(C)의 성장 온도가 650℃보다 낮은 경우, 형성된 층은 결정성이 악화되고, 반면에 성장 온도가 1,300℃보다 높은 경우, 우물층은 악영향을 받게 된다. 장벽층(E)의 성장 온도는 600℃ 내지 1,250℃가 바람직하고, 더욱 바람직하게는 650℃ 내지 1,000℃이며, 특히 바람직하게는 700℃ 내지 900℃이다. 장벽층(E)의 성장 온도가 600℃보다 낮은 경우, 형성된 층의 반도체는 결정성이 악화되어 바람직하지 않고, 반면에 성장 온도가 1,250℃보다 높은 경우, 역내압 특성의 시간 경과 열화가 방지될 수 없다.
우물층의 성장 온도와 장벽층(C)의 성장 온도간의 차이는 실효 온도로서 50℃ 이상 300℃ 이하의 범위 내에 있는 것이 바람직하다. 온도 차이는 더욱 바람직하게는 100℃ 이상이며, 특히 바람직하게는 150℃ 이상이다. 유사하게, 장벽층(C)의 성장 온도와 장벽층(E)의 온도간의 차이는 실효 온도로서 50℃ 이상 300℃ 이하가 바람직하고, 더욱 바람직하게는 100℃ 이상이며, 특히 바람직하게는 150℃ 이상이다. 우물층의 성장 온도와 장벽층(C)의 온도간의 차이 또는 장벽층(C)의 성장 온도와 장벽층(E)의 온도간의 차이가 50℃보다 작은 경우, 본 발명의 하나의 특징적 특성에 의한 고발광 효율이 이루어질 수 없고, 에이징 동안 역내압의 저하 방지 효과도 저하하고, 반면에 온도 차이가 300℃보다 큰 경우, 우물층은 악영향을 받게 되고, 발광 효율의 저하를 초래한다.
장벽층(C) 및 (E)가 성장 온도를 변경시키면서(예컨대, 장벽층(C)이 일정 온도에서 성장되지 않고 변온시키면서) 성장될 때, 장벽층(C)의 성장 온도가 장벽 층(E)의 것보다 높은 한, 우수한 발광 효율 및 역내압 특성의 저하 방지 효과가 이루어질 수 있다.
또한, 장벽층(C)의 성장 온도보다도 저온으로 성장된 장벽층(A)이 장벽층(C) 및 우물층 사이에 제공될 수 있어서, 장벽층(A, C 및 E)가 이 순서로 적층된 3층 구조로 형성된다. 3층 구조는 발광 강도가 높으므로 바람직하다. 장벽층(A)의 성장 온도와 장벽층(C)의 성장 온도간의 차이는 장벽층(E)에 대하여 언급된 바와 같이 동일 범위 내인 것이 바람직하다.
장벽층의 성장은 온도 상승 공정[장벽층(C)의 성장 온도에 도달] 및 온도 하강 공정[장벽층(E)의 성장 온도에 도달]에서 행해져, 각각 장벽층(B) 및 장벽층(D)을 형성할 수도 있다. 발광 강도가 높으므로, 장벽층(B) 및 장벽층(D)이 바람직하게 제공된다.
본 발명 양자 우물 구조를 제조하기 위해서 우물층의 적당한 두께는 1㎚ 내지 8㎚가 바람직하고, 더욱 바람직하게는 1㎚ 내지 6㎚이며, 특히 바람직하게는 1㎚ 내지 4㎚이다. 두께가 1㎚ 미만인 경우, 발광 강도가 나쁘고, 반면에 두께가 8㎚를 초과하는 경우, 우물층의 제한 효과가 나빠진다. 장벽층(A) 내지 (E)의 총두께는 3㎚ 내지 40㎚가 바람직하고, 더욱 바람직하게는 3㎚ 내지 30㎚이며, 특히 바람직하게는 3㎚ 내지 20㎚이다. 총두께가 40㎚를 초과하는 경우, 순방향의 전류 특성이 악화되고, 반면에 총두께가 3㎚ 미만인 경우 캐리어 제한 효과가 불충분하다. 장벽층(C) 및 (E)의 두께는 각각 1㎚ 이상인 것이 바람직하다. 장벽층(C)의 두께가 1㎚보다 작으면 발광 강도가 충분하지 않다. 장벽층(E)의 두께가 1㎚보다 작으면 역내압 특성의 시간 경과 열화 방지 효과가 충분하지 않다. 다른 각 장벽층은 장벽층 전체 두께가 상기의 범위 내에 있도록 적절히 선택될 수 있다.
본 발명의 질화물 반도체 제품의 제조 방법에는 어떤 특별한 제한이 가해지지 않지만, 유기 금속 기상 성장(MOCVD)법이 바람직하다. 상기 이외에, 분자선 에피택시(MBE)법 및 수소화물 기상 에피택시(HVPE)법 등의 종래의 공지된 어떤 방법도 이용될 수 있다.
MOCVD법은 이 기술 분야에 널리 공지되어 있고, 반도체 제품은 어떤 공지된 조건하의 기술을 통해서 제조될 수 있다.
예컨대, 캐리어 가스로서 수소 또는 질소가 이용될 수 있고, 질소원으로서 암모니아(NH3) 또는 히드라진이 이용될 수 있다. Ⅲ족 원소원의 예는, 트리메틸갈륨(TMG), 트리에틸갈륨(TEG), 트리메틸알루미늄(T㎃) 및 트리메틸인듐(TMI) 등을 포함한다. 이용되는 장치에 의존하는 이들 원료 가스의 압력은 일반적으로 20㎪ 내지 120㎪이다.
n형 도펀트 원료로서 이용가능한 Si원의 예는 예컨대 모노실란(SiH4) 등을 포함하고, 이용가능한 Ge원의 예는 게르만(GeH4) 및 테트라메틸게르마늄((CH3)4Ge)과 테트라에틸게르마늄 ((C2H5)4Ge) 등의 유기 게르마늄 화합물을 포함한다. MBE법에서는 원소상의 게르마늄도 이용될 수 있다. 예컨대, MOCVD법에서는 Ge-도핑된 n형 GaN층은 사파이어 기판상에 (CH3)4Ge를 이용하여 형성된다. 또한, 이용가능한 p 형 도펀트원의 예는 디메틸아연[Zn(CH3)2] 및 시클로펜타디에닐마그네슘(Cp2Mg)을 포함한다.
[실시예]
이하, 본 발명의 질화물 반도체 제품은 실시예를 통해 상세히 후술될 것이며, 본 발명을 제한하는 것으로 해석되지 않아야 한다.
(실시예 1)
실시예 1에서는 버퍼층 및 n형층이 MOCVD법을 통해 사파이어 기판상에 형성되고, 그 위에 다중 양자 우물 구조가 형성된다. 양자 우물 구조상에는 Mg-도핑된 p형 GaN층이 형성되어, 질화물 반도체 제품을 제작하였다.
상술한 GaN층을 포함하는 질화물 반도체 제품은 이하의 순서에 의해 MOCVD법을 통해 제작되었다. 우선, 사파이어 기판이 유도 가열식 히터의 RF 코일 내에 설치된 석영제의 반응로에 배치되었다. 사파이어 기판이 가열용 카본 서스셉터(susceptor)상에 설치된 후, 반응로의 내부가 진공화되어 가스를 방출하고, 질소 가스가 퍼징(purging)의 목적으로 반응로에 10분간 유통되었다. 그 결과, 유도 가열식 히터가 작동되어, 10분을 지나 기판 온도가 1,170℃로 상승되었다. 기판 온도가 1,170℃로 유지되고, 기판이 수소와 질소의 유통하에 9분간 방치되는 동안, 기판의 표면이 열적으로 크리닝되었다. 열 크리닝 동안, 반응로에 접속되고 기상 성장 원료로서의 트리메틸갈륨(TMG), 시클로펜타디에닐마그네슘(Cp2Mg)이 개별적으로 포함되는 각 용기[버블러(bubbler)]의 배관을 통하여 수소 캐리어 가스가 유통되게 된다. 각 버블러는 온도를 조정하기 위한 항온조를 이용함으로써 항온 조건하에서 유지되었다. GaN층의 성장이 시작될 때까지, 버블링에 의해 발생되는 각 원료의 증기는 캐리어 가스와 함께 제거 장치로의 배관을 통하여 공급되어, 성장 시스템 외측으로 배출되었다. 열 크리닝의 종료 후, 유도 가열식 히터를 조절함으로써 기판 온도가 510℃로 하강되고, 질소가 질소 캐리어 가스 밸브를 개방함으로써, 반응로 내로 공급되었다. 질소 공급 개시 10분 후, TMG와 암모니아가 TMG의 배관 및 암모니아 가스의 배관의 밸브가 개방됨으로써, 반응로 내로 공급되어, GaN 버퍼층을 기판상에 형성하였다. 버퍼층의 성장이 약 10분간 계속된 후, TMG 밸브가 닫혀져, TMG의 공급을 정지하고, 버퍼층의 성장을 종료하였다.
버퍼층을 형성한 후, n형층이 버퍼층에 형성되었다. 우선, 기판이 1,060℃로 가열되었다. 버퍼층의 승화를 방지하기 위해, 캐리어 가스(질소와 수소) 및 암모니아 가스가 반응로 내에 공급되었다. 그 후, 온도가 1,150℃로 상승되었다. 안정한 온도 상태의 확인 후, TMG의 배관의 밸브를 개방함으로써, 갈륨 원료의 증기를 포함하는 가스가 반응로에 공급되어, 버퍼층상에 GaN층을 성장시켰다. GaN층의 성장이 약 1시간 동안 계속되었다. 그 후, SiH4가 SiH4의 배관 밸브를 개방함으로써, 반응로에 공급되고, Si-도핑된 GaN층이 약 1시간 동안 성장되었다. 성장이 밸브 폐쇄에 의해 중단되고, 온도가 800℃로 하강되었다. 그 후, 트리에틸갈륨(TEG), 트리메틸인듐(TMI), 및 암모니아 가스가 대응하는 밸브를 개방시킴으로써 반응로로 공급되어, In0 .04Ga0 .96N 클래드층을 성장시켰다.
그 후, 본 발명에 의한 양자 우물 구조를 갖는 발광층이 형성되었다. 도 1은 실시예 1의 양자 우물 구조를 형성하는 온도의 성장 그래프를 나타낸다.
800℃로 유지된 기판에, 암모니아(14L/분) 및 TEG(30cc/분)가 캐리어 가스로서의 질소(14L/분)의 조정에 의해 공급되어, 양자 우물 구조의 GaN 장벽층(A)을 1분간 성장시켰다. 그 후, 1000℃까지 2분에 걸쳐 상승시키는 동안, 장벽층(B)이 성장되고, 뒤이어 온도가 1000℃에서 2분 동안 유지되는 동안 장벽층(C)을 성장시켰다. 그 후, 800℃에 2분에 걸쳐 하강하는 동안, 장벽층(D)이 성장되고, 뒤이어 온도가 800℃에서 4분간 유지되면서 장벽층(E)을 성장시켰다. 이후, 양자 우물 구조의 최초의 장벽층을 장벽층(1)으로 언급하고, 최초의 우물층을 우물층(1)으로 언급한다. 같은 방식으로, 다음 장벽층을 장벽층(2)으로 언급하고, 동일한 관행이 그 이후 장벽층에 적용된다.
그 후, 온도가 800℃로 유지되는 동안, TMI(30cc/분)가 더 공급되어, In0.07Ga0.93N으로 형성된 양자 우물 구조의 우물층(1)을 성장시켰다.
같은 순서가 5회 반복되어, 5층의 양자 우물 구조를 형성하고, 장벽층(6)이 더 성장되어, 다중 양자 우물 구조를 제작하였다. 원료 가스의 공급 압력은 50㎪로 제어되었다.
5층을 갖는 양자 우물 구조의 형성 후, 온도가 1,050℃로 상승된다. 해당하는 밸브를 개방시킴으로써, TMG, Cp2Mg 및 암모니아 가스가 반응로에 공급되어, p형 GaN층을 성장시킨다. 이로서, 본 발명의 질화물 반도체 제품이 제작되었다.
GaN층의 성장 완료 후, 기판의 온도가 유도 가열식 히터를 제어함으로써, 실온까지 20분에 걸쳐 하강되었다. 온도의 하강 중에, 반응로 내의 분위기는 반도체층의 성장 중에 또한 이용되는, 암모니아, 질소 및 수소로 구성되었다. 기판 온도가 400℃로 된 것이 확인된 후, 암모니아 및 수소의 공급이 정지되었다. 기판 온도는 그 후 질소 가스의 유통하에서 실온까지 하강되고, 이렇게 제작된 질화물 반도체 제품이 반응로로부터 대기로 제거되었다.
상술한 공정을 통해 제조되는 본 발명의 질화물 반도체 제품은 GaN 버퍼층을 갖는 사파이어 기판상에 순차 적층되는, 비도핑된 GaN층(두께: 2㎛); Si-도핑된 n형 GaN층(두께: 2㎛); InGaN 클래드층(두께: 2㎛); 장벽층(두께: 7㎚)과 우물층(두께: 3㎚)을 포함하는 다중 양자 우물 구조의 발광층; 및 p형 GaN층(두께: 150㎚)을 포함하는 구조를 가진다.
본 반도체 제품의 Si-도핑된 n형 GaN층에 음전극이 제공되었고, p형 GaN층에 양전극이 제공되었고, 이 기술 분야에 널리 공지된 통상적인 수단을 통해 질화물 반도체 발광 소자를 제작했다.
본 발광 소자는 30㎃의 순방향 전류를 흘려보냄으로써 에이징 테스트되었다. 테스트에서 역내압(P-N접합을 가지는 발광 소자에서 역방향으로 10㎂의 전류 흐름을 유도하기 위해서 요구되는 전압의 절대값)은 테스트의 스타트 0시간, 20시간 후, 및 40시간 후에 측정되었다. 그 결과가 도 5에 기재되어 있다. 도 5에서, 첨부 번호 1 내지 5는 실시예 1의 샘플을 나타낸다. 역내압의 열화는 테스트의 스타트 40시간 후에서도 전혀 관찰되지 않았다.
전류 20㎃에서 소자는 하기의 발광 특성을 나타냈다: 발광은 발광 파장 462㎚, 순방향 전압 3.4㎷, 및 출력 6.0㎽이며, 뛰어난 발광 효율을 나타낸다.
이 기술 분야에 널리 알려진 종래의 수단을 통해, 리드 선 또는 형광체-포함 커버가 발광 소자에 부착되어, 발광 다이오드, 레이저 소자, 또는 램프를 제작했다.
(실시예 2）
온도 상승이 In0 .04Ga0 .96N 클래드층의 성장 후 즉시 시작되는 것, 온도가 2분에 걸쳐 1000℃까지 상승되는 것, 장벽층(A)이 형성되지 않은 것 이외는 실시예 1의 순서가 반복되어 질화물 반도체 제품 및 질화물 반도체 발광 소자를 제작하였다. 도 2는 실시예 2의 양자 우물 구조의 성장 온도 프로파일을 나타낸다.
도 5에서, 첨부 번호 6 내지 10은 실시예 2의 샘플을 나타낸다. 실시예 1과 같이, 역내압의 열화는 테스트의 스타트 40시간 후에서도 전혀 관찰되지 않았다.
전류 20㎃에서 소자는 하기의 발광 특성을 나타냈다: 발광 파장 462㎚, 순방향 전압 3.4㎷ 및 출력 5.5㎽이며, 뛰어난 발광 효율을 나타낸다.
(실시예 3)
T㎃(2cc/분)가 장벽층의 성장 시에 더 공급되어, Al0 .03Ga0 .97N 장벽층을 성장시키고, 우물층의 성장시에 TMI의 유량을 10cc/분으로 변경하여, In0 .03Ga0 .97N 우물층을 성장시키는 것 외에는 실시예 1의 순서가 반복되어 질화물 반도체 제품 및 질화물 반도체 발광 소자를 제작하였다.
실시예 1과 같이 질화물 반도체 발광 소자가 에이징 테스트되었다. 역내압의 열화는 테스트의 스타트 40시간 후에서도 전혀 관찰되지 않았다.
전류 20㎃에서, 소자는 하기의 발광 특성을 나타냈다: 발광 파장 395㎚, 순방향 전압 3.4㎷ 및 출력 6.5㎽이며, 자외선의 발광에서도 뛰어난 발광 효율을 나타낸다.
(실시예 4)
Si 도핑된 n형 GaN층 대신에 Ge 도핑된 n형 GaN층을 이용하는 것 이외는 실시예 1의 순서가 반복되어 질화물 반도체 제품 및 질화물 반도체 발광 소자를 제작하였다.
Ge 도핑된 n형 GaN층은 하기의 방식으로 형성된다. 테트라메틸게르마늄(TMGe)이 실시예 1에서의 SiH4 대신에, 유통되고 그 후 TMGe이 중단된다. 상기 사이클은 100회 반복되어, Ge 농도가 주기적으로 변화되는 Ge 도핑된 n형 GaN층(두께: 2.0㎛)을 형성하였다.
실시예 1과 같이 질화물 반도체 발광 소자가 에이징 테스트되었다. 역내압의 열화는 테스트의 스타트 40시간 후에서도 전혀 관찰되지 않았다.
20㎃의 전류에서, 소자는 하기의 발광 특성을 나타냈다: 발광 파장 461㎚, 순방향 전압 3.4㎷, 및 출력 5.4㎽이며, 뛰어난 발광 효율을 나타낸다.
(실시예 5)
Si 도핑된 n형 GaN층 대신에 실시예 4의 Ge 도핑된 n형 GaN층을 채용한 것, 및 비도핑된 GaN 장벽층(두께: 7㎚) 대신에 Ge 도핑된 GaN 장벽층(두께: 16㎚)을 채용하는 것을 제외하고, 실시예 1의 공정이 반복되어 질화물 반도체 제품 및 질화물 반도체 발광 소자를 제작했다. 장벽층의 Ge 농도는 5×1017㎝-3에서 제어되었다.
장벽층의 형성 공정에 대하여, 테트라에틸게르마늄(TEGe)이 장벽층(E)의 성장 동안 더 첨가된 것, 및 장벽층(C) 및 (E)의 성장 시간이 각각 8분으로 변화된 것 이외는 실시예 1의 공정이 반복되었다.
실시예 1과 같이 질화물 반도체 발광 소자가 에이징 테스트되었다. 역내압의 열화는 테스트의 스타트 40시간 후에서도 전혀 관찰되지 않았다.
20㎃의 전류에서, 소자는 하기와 같은 발광 특성을 나타냈다: 발광 파장 461㎚, 순방향 전압 3.0㎷ 및 출력 5.0㎽이며, 뛰어난 발광 효율을 나타냈다.
(비교예 1）
실시예 1의 공정이 In0 .04Ga0 .96N 클래드층의 성장 단계에 이용되었다. 성장 후 즉시, 온도가 2분에 걸쳐 1,000℃로 상승되는 동안, 캐리어 가스로서 질소를 매개로 암모니아 및 TEG를 공급되어, 비도핑된 GaN 장벽층(B)을 형성하였다. 그 후, 장벽층(C)이 1,000℃도로 9분간 형성되었다.
TEG의 공급 중단 후, 기판은 800℃로 하강되었다. 비교예 1에서는 장벽층(D)은 형성되지 않았다. 기판이 800℃에 달할 때, TEG의 공급이 재개되고, TMI도 또한 공급되었다. 온도가 3분간 유지되어, 양자 우물 구조에 포함되는 InGaN로 이루어지는 최초의 우물층을 위해 성장되었다. 비교예 1에서는 장벽층(E)은 전혀 형성되지 않았다.
그 후, TMI의 공급이 중단되고, 온도가 1,000℃로 상승되어, 장벽층(2)의 장벽층(B)을 성장시켰다. 같은 공정이 5회 반복되어, 5층의 양자 우물 구조를 형성하고, 장벽층(6)이 더 성장되어, 다중 양자 우물 구조를 제작하였다. 실시예 1에 이용된 바와 같은 원료 가스의 동일한 유량 및 압력이 이용되었다. 도 3은 비교예 1의 양자 우물 구조의 온도의 성장 프로파일을 나타낸다.
이로서, 5층을 갖는 다중 양자 우물 구조가 제작되었다. 그 후, p형 GaN층이 형성되어, 질화물 반도체 제품을 제조하였다. 상기 질화물 반도체에 실시예 1의 것과 유사한 방식으로 음전극과 양전극을 제공하여 질화물 반도체 발광 소자를 제조하였다.
실시예 1과 같이 상기 질화물 반도체 발광 소자가 에이징 테스트되었다. 그 결과가 도 6에 나타난다. 도 6에서, 첨부 번호 1 내지 5는 비교예 1의 샘플을 나타낸다. 도 6으로부터 명확한 바와 같이, 역내압이 테스트의 스타트 20시간 후 대폭 열화되었다.
20㎃의 전류에서, 소자는 하기와 같은 발광 특성을 나타냈다: 발광 파장 463㎚, 순방향 전압 3.5㎷ 및 출력 3.0㎽이다.
(비교예 2)
장벽층(C)의 형성 후, TEG가 1,000℃ 내지 800℃의 하강시에 공급이 계속되어 장벽층(D)를 형성하는 것 이외는, 비교예 1의 공정이 반복되어 질화물 반도체 제품 및 질화물 반도체 발광 소자를 제작하였다. 도 4는 비교예 2의 양자 우물 구 조의 온도의 성장 프로파일을 나타낸다.
도 6에서, 첨부 번호 6 내지 10은 비교예 2의 샘플을 나타낸다. 비교예 1과 같이, 역내압이 테스트의 스타트 20시간 후 대폭 열화되었다. 20㎃의 전류에서, 소자는 발광 특성을 나타냈다: 발광 파장 461㎚, 순방향 전압 3.4㎷ 및 출력 3.0㎽이다.
(비교예 3）
Si 도핑된 n형 GaN층 및 비도핑된 GaN 장벽층 대신에 실시예 5에서의 Ge 도핑된 n형 GaN층 및 Ge 도핑된 GaN 장벽층을 이용한 것 이외는 비교예 1의 공정이 반복되어, 질화물 반도체 제품 및 질화물 반도체 발광 소자를 제작하였다.
실시예 1과 같이 질화물 반도체 발광 소자가 에이징 테스트되었다. 비교예 1과 비교하여 역내압의 시간 경과 열화는 억제될 수 있었지만, 각 실시예와 비교하여 보다 심했다. 20㎃의 전류에서, 소자는 발광 특성을 나타냈다: 발광 파장 463㎚, 순방향 전압 3.3㎷ 및 출력 3.0㎽이다.
본 발명의 질화물 반도체 제품은 발광 소자 제조에 유용하고, 이 질화물 반도체 제품으로부터 제작되는 발광 소자는 인디케이터 등의 전자기기에 채용되는 청색 발광 소자로서 유용하다.

Claims (30)

  1. 질화물 반도체로 형성되고 순차적으로 기판상에 적층되는 n형층, 발광층, 및 p형층을 상기 순서로 포함하고,
    상기 발광층은 우물층이 상기 우물층의 밴드갭보다 넓은 밴드갭을 갖는 장벽층에 의해 샌드위칭되는 양자 우물 구조를 갖고,
    각 장벽층은 상기 우물층의 성장 온도보다 높은 온도에서 성장된 장벽층(C) 및 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(E)을 포함하고, 상기 장벽층(C)의 성장 온도와 상기 장벽층(E)의 성장 온도 간의 차이가 50℃ 이상 300℃ 이하이고, 상기 장벽층(C)은 상기 장벽층(E)에 대하여 상기 기판측에 배치되는 것을 특징으로 하는 질화물 반도체 제품.
  2. 제 1 항에 있어서,
    상기 질화물 반도체는 식 InxAlyGa1 -x- yN (0≤ x <1, 0≤ y <1, 0≤x + y <1)으로 표시되는 것을 특징으로 하는 질화물 반도체 제품.
  3. 제 1 항에 있어서,
    상기 장벽층 중 하나 이상은 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(A)을 더 포함하고, 상기 장벽층(A, C, 및 E)은 A, C, E의 순서로 적층되는 것을 특징으로 하는 질화물 반도체 제품.
  4. 제 3 항에 있어서,
    상기 장벽층 중 하나 이상은 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(B)을 포함하고, 상기 장벽층(B)은 상기 장벽층(A)과 (C) 사이에 개재되는 것을 특징으로 하는 질화물 반도체 제품.
  5. 제 1 항에 있어서,
    상기 장벽층 중 하나 이상은 상기 장벽층(C)의 성장 온도보다 낮은 온도에서 성장된 장벽층(D)을 포함하고, 상기 장벽층(D)은 장벽층(C)과 (E) 사이에 개재되는 것을 특징으로 하는 질화물 반도체 제품.
  6. 제 1 항에 있어서,
    상기 장벽층(C)의 성장 온도와 상기 우물층의 성장 온도간의 차이는 50℃ 이상 300℃ 이하인 것을 특징으로 하는 질화물 반도체 제품.
  7. 삭제
  8. 제 3 항에 있어서,
    상기 장벽층(C)의 성장 온도와 상기 장벽층(A)의 성장 온도간의 차이는 50℃ 이상 300℃ 이하인 것을 특징으로 하는 질화물 반도체 제품.
  9. 제 1 항에 있어서,
    상기 우물층의 성장 온도는 600℃ 내지 1,000℃의 범위내에 있는 것을 특징으로 하는 질화물 반도체 제품.
  10. 제 2 항에 있어서,
    상기 우물층은 GaInN으로 이루어지는 것을 특징으로 하는 질화물 반도체 제품.
  11. 제 2 항에 있어서,
    상기 장벽층은 GaInN 또는 GaN으로 이루어지는 것을 특징으로 하는 질화물 반도체 제품.
  12. 제 1 항에 있어서,
    상기 우물층 및 상기 장벽층으로부터 선택되는 하나 이상의 층은 n형 도펀트를 포함하는 것을 특징으로 하는 질화물 반도체 제품.
  13. 제 12 항에 있어서,
    상기 n형 도펀트는 Si인 것을 특징으로 하는 질화물 반도체 제품.
  14. 제 12 항에 있어서,
    상기 n형 도펀트는 Ge인 것을 특징으로 하는 질화물 반도체 제품.
  15. 제 12 항에 있어서,
    상기 우물층 및 상기 장벽층으로부터 선택되는 하나 이상의 층 내의 상기 n형 도펀트 농도는 주기적으로 변화하는 것을 특징으로 하는 질화물 반도체 제품.
  16. 제 15 항에 있어서,
    상기 n형 도펀트를 포함하는 층과 비도핑 층은 교대로 적층되어 있는 것을 특징으로 하는 질화물 반도체 제품.
  17. 제 15 항에 있어서,
    상기 n형 도펀트 농도에서의 높은 층은 낮은 층보다 두껍지 않은 것을 특징으로 하는 질화물 반도체 제품.
  18. 제 12 항에 있어서,
    상기 n형 도펀트를 포함하는 층은 1×1016㎝-3 내지 5×1019㎝-3의 n형 도펀트 농도를 갖는 특징으로 하는 질화물 반도체 제품.
  19. 제 1 항 내지 제 6 항, 제 8 항 내지 제 18 항 중 어느 한 항에 기재된 질화물 반도체 제품의 n형층에 음전극이 제공되고, 상기 질화물 반도체 제품의 p형층에 양전극이 제공된 것을 특징으로 하는 질화물 반도체 발광 소자.
  20. 상기 제 1 항 내지 제 6 항, 제 8 항 내지 제 18 항 중 어느 한 항에 기재된 질화물 반도체 제품을 포함하는 발광 다이오드.
  21. 상기 제 1 항 내지 제 6 항, 제 8 항 내지 제 18 항 어느 한 항에 기재된 질화물 반도체 제품을 포함하는 레이저 소자.
  22. 상기 제 1 항 내지 제 6 항, 제 8 항 내지 제 18 항 중 어느 한 항에 기재된 질화물 반도체 제품을 포함하는 램프.
  23. 기판상에 질화물 반도체 n형층, 양자 우물 구조의 질화물 반도체 발광층, 및 질화물 반도체 p형층을 순차 적층하여, 양자 우물 구조를 갖는 질화물 반도체 제품을 제조하는 방법에 있어서:
    우물층을 성장시키는 공정;
    성장 온도를 상승시키는 공정;
    상기 우물층의 성장 온도보다 높은 상승된 온도에서 양자 우물 구조의 장벽층을 성장시키는 공정;
    상기 성장 온도를 하강시키는 공정; 및
    상기 장벽층의 성장 온도보다 낮은 하강된 온도에서 상기 장벽층을 더 성장시키는 공정을 포함하는 것을 특징으로 하는 질화물 반도체 제품의 제조 방법.
  24. 제 23 항에 있어서,
    상기 성장 온도를 상승시키기 전에 상기 장벽층을 성장시키는 공정을 더 포함하는 것을 특징으로 하는 질화물 반도체의 제조 방법.
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 장벽층의 성장은 상기 성장 온도를 상승시키는 공정 및 상기 성장 온도를 하강시키는 공정 중 어느 하나의 공정에서 수행되는 것을 특징으로 하는 질화물 반도체 제품의 제조 방법.
  26. 제 23 항 또는 제 24 항에 있어서,
    상기 장벽층은 n형 도펀트를 함유하고 있는 것을 특징으로 하는 질화물 반도체 제품의 제조 방법.
  27. 상기 제 1 항 내지 제 6 항, 제 8 항 내지 제 18 항 중 어느 한 항에 기재된 질화물 반도체 제품의 발광층 및 p형층의 일부를 제거하여 n형층을 노출시키는 공정;
    상기 노출된 n형층에 음전극을 제공하는 공정; 및
    상기 p형층에 양전극을 제공하는 공정으로 이루어지는 것을 특징으로 하는 질화물 반도체 발광 소자의 제조 방법.
  28. 상기 제 19 항에 기재된 질화물 반도체 발광 소자를 제조하는 공정; 및
    상기 질화물 반도체 발광소자에 리드 선을 설치하는 공정을 포함하는 것을 특징으로 하는 발광 다이오드의 제조 방법.
  29. 상기 제 19 항에 기재된 질화물 반도체 발광 소자를 제조하는 공정; 및
    상기 질화물 반도체 발광소자에 리드 선을 설치하는 공정을 포함하는 것을 특징으로 하는 레이저 소자의 제조 방법.
  30. 상기 제 19 항에 기재된 질화물 반도체 발광 소자를 제조하는 공정; 및
    상기 질화물 반도체 발광소자에 형광체를 갖는 커버를 설치하는 공정을 포함하는 것을 특징으로 하는 램프의 제조 방법.
KR1020067006481A 2003-10-02 2004-10-01 질화물 반도체, 질화물 반도체를 이용한 발광 소자, 발광다이오드, 레이저 소자 및 램프, 및 그 제조 방법 KR100884288B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003344599 2003-10-02
JPJP-P-2003-00344599 2003-10-02

Publications (2)

Publication Number Publication Date
KR20060076312A KR20060076312A (ko) 2006-07-04
KR100884288B1 true KR100884288B1 (ko) 2009-02-18

Family

ID=36284180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006481A KR100884288B1 (ko) 2003-10-02 2004-10-01 질화물 반도체, 질화물 반도체를 이용한 발광 소자, 발광다이오드, 레이저 소자 및 램프, 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7488971B2 (ko)
EP (1) EP1668709B1 (ko)
JP (1) JP2011238971A (ko)
KR (1) KR100884288B1 (ko)
CN (1) CN100446281C (ko)
TW (1) TWI252595B (ko)
WO (1) WO2005034253A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160039754A (ko) * 2014-10-01 2016-04-12 삼성전자주식회사 반도체 발광소자 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482511B1 (ko) 2004-02-05 2005-04-14 에피밸리 주식회사 Ⅲ-질화물계 반도체 발광소자
KR100456063B1 (ko) 2004-02-13 2004-11-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
KR100486177B1 (ko) 2004-03-25 2005-05-06 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
JP2009501925A (ja) * 2005-07-20 2009-01-22 スミスズ ディテクション−ワトフォード リミテッド 検出システム
JPWO2007023722A1 (ja) * 2005-08-25 2009-02-26 住友電気工業株式会社 ＧａｘＩｎ１−ｘＮ（０≦ｘ≦１）結晶の製造方法、ＧａｘＩｎ１−ｘＮ（０≦ｘ≦１）結晶基板、ＧａＮ結晶の製造方法、ＧａＮ結晶基板および製品
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
JP2008218740A (ja) * 2007-03-05 2008-09-18 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法
US7994066B1 (en) * 2007-10-13 2011-08-09 Luxtera, Inc. Si surface cleaning for semiconductor circuits
JP2010021290A (ja) * 2008-07-09 2010-01-28 Sumitomo Electric Ind Ltd 量子井戸構造の製造方法
JP2010123920A (ja) * 2008-10-20 2010-06-03 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP5394717B2 (ja) * 2008-12-15 2014-01-22 日本オクラロ株式会社 窒化物半導体光素子の製造方法
TWI362772B (en) * 2009-05-07 2012-04-21 Lextar Electronics Corp Fabrication method of light emitting diode
JP2011054935A (ja) * 2009-06-19 2011-03-17 Rohm & Haas Electronic Materials Llc ドーピング方法
CN103915535A (zh) * 2012-12-31 2014-07-09 比亚迪股份有限公司 一种量子阱发光层及其形成方法
CN106299038B (zh) * 2015-06-04 2018-08-17 东莞市中镓半导体科技有限公司 一种制备具有掺杂浓度及Al组分阶梯式变化的p型AlGaN/AlInGaN电子阻挡层近紫外LED的方法
CN106328771B (zh) * 2015-07-04 2018-08-17 东莞市中镓半导体科技有限公司 一种在金属氮化镓复合衬底上外延无裂纹高晶体质量led外延层的方法
CN109065678B (zh) * 2018-06-20 2020-04-10 华灿光电股份有限公司 一种发光二极管外延片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102629A (ja) * 1999-09-28 2001-04-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2002043618A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
JP2002133925A (ja) * 2000-10-25 2002-05-10 Sanken Electric Co Ltd 蛍光カバー及び半導体発光装置
JP2003229645A (ja) * 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3740744B2 (ja) * 1996-07-12 2006-02-01 ソニー株式会社 半導体の成長方法
JP3304787B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
US5831277A (en) * 1997-03-19 1998-11-03 Northwestern University III-nitride superlattice structures
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
JP2000156544A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP3705047B2 (ja) * 1998-12-15 2005-10-12 日亜化学工業株式会社 窒化物半導体発光素子
US6577073B2 (en) * 2000-05-31 2003-06-10 Matsushita Electric Industrial Co., Ltd. Led lamp
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102629A (ja) * 1999-09-28 2001-04-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2002043618A (ja) * 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
JP2002133925A (ja) * 2000-10-25 2002-05-10 Sanken Electric Co Ltd 蛍光カバー及び半導体発光装置
JP2003229645A (ja) * 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160039754A (ko) * 2014-10-01 2016-04-12 삼성전자주식회사 반도체 발광소자 제조방법
KR102223037B1 (ko) 2014-10-01 2021-03-05 삼성전자주식회사 반도체 발광소자 제조방법

Also Published As

Publication number Publication date
US20070012932A1 (en) 2007-01-18
US7488971B2 (en) 2009-02-10
EP1668709A4 (en) 2010-07-28
EP1668709B1 (en) 2019-05-01
TW200514285A (en) 2005-04-16
TWI252595B (en) 2006-04-01
EP1668709A1 (en) 2006-06-14
CN1864277A (zh) 2006-11-15
WO2005034253A1 (en) 2005-04-14
JP2011238971A (ja) 2011-11-24
KR20060076312A (ko) 2006-07-04
CN100446281C (zh) 2008-12-24

Similar Documents

Publication Publication Date Title
KR100884288B1 (ko) 질화물 반도체, 질화물 반도체를 이용한 발광 소자, 발광다이오드, 레이저 소자 및 램프, 및 그 제조 방법
JP3639789B2 (ja) 窒化物系半導体発光素子
KR101423459B1 (ko) 질화갈륨계 반도체 헤테로 구조체 성장 방법
JP5634368B2 (ja) 半導体装置
US7612363B2 (en) N-type group III nitride semiconductor stacked layer structure
US8445938B2 (en) Nitride semi-conductive light emitting device
KR101308130B1 (ko) 발광 소자 및 그 제조 방법
JPWO2008153130A1 (ja) 窒化物半導体発光素子及び窒化物半導体の製造方法
US8728237B2 (en) Crystal growth method for nitride semiconductor having a multiquantum well structure
JP4724901B2 (ja) 窒化物半導体の製造方法
JPH05110139A (ja) 窒化ガリウムアルミニウム半導体の結晶成長方法。
JPH07302929A (ja) ３−５族化合物半導体と発光素子
KR101008856B1 (ko) Ⅲ족 질화물 반도체 소자의 제조방법
JP2005129923A (ja) 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法
KR100604617B1 (ko) Ⅲ-ⅴ족화합물반도체의제조방법
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
KR100881053B1 (ko) 질화물계 발광소자
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP2006310886A (ja) ３−５族化合物半導体発光素子
JP4757976B2 (ja) ＧａＮ系化合物半導体の製造方法
JP3788344B2 (ja) ３−５族化合物半導体の生産性向上方法
JP2001085735A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2005252294A (ja) 発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 10