Nothing Special   »   [go: up one dir, main page]

KR100874910B1 - 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법 - Google Patents

수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법 Download PDF

Info

Publication number
KR100874910B1
KR100874910B1 KR1020060105628A KR20060105628A KR100874910B1 KR 100874910 B1 KR100874910 B1 KR 100874910B1 KR 1020060105628 A KR1020060105628 A KR 1020060105628A KR 20060105628 A KR20060105628 A KR 20060105628A KR 100874910 B1 KR100874910 B1 KR 100874910B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
cooling
hole
stacked
heat dissipation
Prior art date
Application number
KR1020060105628A
Other languages
English (en)
Other versions
KR20080038577A (ko
Inventor
백중현
이희진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060105628A priority Critical patent/KR100874910B1/ko
Priority to US11/927,457 priority patent/US7626261B2/en
Priority to TW096140536A priority patent/TW200830491A/zh
Priority to JP2007282225A priority patent/JP5324075B2/ja
Publication of KR20080038577A publication Critical patent/KR20080038577A/ko
Application granted granted Critical
Publication of KR100874910B1 publication Critical patent/KR100874910B1/ko
Priority to US12/581,920 priority patent/US8049329B2/en
Priority to US13/235,850 priority patent/US8310046B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

수직형 열방출 통로를 갖는 적층형 반도체 패키지에 관해 개시한다. 이를 위해 본 발명은 반도체 칩이 탑재될 수 있는 기판과, 상기 기판 위에 수직으로 탑재된 복수개의 반도체 칩과, 상기 수직으로 탑재된 복수개의 반도체 칩에서 수직방향으로 형성되고 밀봉된 냉각용 관통홀과, 상기 냉각용 관통홀과 연결된 주변을 따라 형성되고 밀봉된 마이크로 홀과, 상기 냉각용 관통홀 내부를 채우는 냉매를 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그 제조방법을 제공한다. 따라서 적층형 반도체 패키지에서 개별 반도체 칩에서 발생되는 열에 의한 온도 차이를 줄이고, 외부로 열을 신속히 방출할 수 있다.
적층형 반도체 패키지, 히트 파이프, 비아 콘택, 열방출.

Description

수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그 제조방법{Wafer stack Package having vertical heat emission path and manufacturing method the same}
도 1은 종래 기술에 의한 적층형 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 도1의 II 부분에 대한 확대단면도이다.
도 3은 4개의 반도체 칩이 적층된 적층형 반도체 패키지에서 위의 두 개의 반도체 칩에서 발생하는 열에 의한 접합온도를 시뮬레이션한 그래프이다.
도 4은 본 발명의 바람직한 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 단면도이다.
도 5는 도 4에서 비아 콘택에 대한 확대단면도이다.
도 6은 도 4의 수직형 열방출 통로의 동작원리를 설명하는 단면도이다.
도 7은 도6의 A-A' 부분의 절단면도이다.
도 8은 반도체 칩에서 냉각용 관통홀의 위치를 설명하기 위한 평면도이다.
도 9는 본 발명의 제1 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 설명하기 위한 공정흐름도(process flowchart)이다.
도 10은 본 발명의 제1 실시예에 의해 열방출 통로가 만들어지는 것을 보여 주는 단면도이다.
도 11은 본 발명의 제2 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 설명하기 위한 공정흐름도(process flowchart)이다.
도 12은 본 발명의 제2 실시예에 의해 열방출 통로가 만들어지는 것을 보여주는 단면도이다.
도 13은 도 12에 사용되는 브릿지 링의 평면도이다.
도 14는 본 발명의 제3 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 설명하기 위한 공정흐름도(process flowchart)이다.
도 15은 본 발명의 제3 실시예에 의해 열방출 통로가 만들어지는 것을 보여주는 단면도이다.
도 16은 도 16에서 냉각용 관통홀에 삽입되는 마이크로 히트 파이프의 사시도이다.
도 17은 본 발명의 제3 실시예의 변형예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 설명하기 위한 공정흐름도(process flowchart)이다.
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 적층형 반도체 칩 내부에 수직형 열방출 통로를 갖는 적층형 반도체 패키지(WSP: Wafer Stacked Package) 및 그 제조방법에 관한 것이다.
메모리 반도체 소자에서 고집적화가 달성되는 방향은, 종래에는 웨이퍼 제조단계에서 디자인 룰(design rule)을 보다 가늘게 만들고, 트랜지스터나 커패시터와 같은 내부의 구성 요소를 3차원적으로 배열하여 작은 웨이퍼 면적내에 보다 많은 집적회로를 집어넣음으로써 집적도를 높이는 방향이 주류였다. 그러나 최근에는 두께가 얇아진 반도체 칩을 수직으로 적층하여 하나의 반도체 패키지 내부에 보다 많은 반도체 칩을 실장하여 그 집적도를 높이고 있다. 이렇게 반도체 패키지 제조기술을 통하여 메모리 반도체 소자의 집적도를 높이는 방식은, 웨이퍼 제조단계에서 집적도를 높일 때와 비교하여, 비용, 연구개발에 소용되는 시간 및 공정의 실현 측면에서 많은 장점을 지니고 있기 때문에 이에 연구가 활발히 전개되고 있다.
한편, 낸드 플래시(NAND flash)와 같은 메모리 반도체 소자의 반도체 칩은 입출력 패드(IO pad)가 반도체 칩의 한쪽 영역에만 편중되어 있다. 이 때문에 낸드 플레시 소자가 고속으로 동작시 이 부분에서 열이 많이 발생되는 '핫 스팟(Hot spot)' 현상이 나타난다. 또한 고속 DDR DRAM이 4개 이상 적층된 적층형 반도체 패키지(WSP)는 비교적 소모 전력이 높은 반도체 칩들이 여러개 적층되었기 때문에 적층된 반도체 칩들이 동작 중에 높은 열을 발생시킨다. 특히 적층형 반도체 패키지는 상하간 반도체 칩을 접착하는 과정에서 많은 양의 접착제를 사용하기 때문에, 반도체 칩의 중앙부에서는 외부로 열을 효과적으로 방출시키지 못하는 문제가 적층형 반도체 패키지의 신뢰성을 떨어뜨리는 요인이 되고 있다.
특히 최근들어 마이크로 프로세서나 마이크로 콘트롤러 기능의 반도체 칩을 메모리 기능의 반도체 칩과 함께 적층하여 하나의 통합형 반도체 패키지로 만드는 SIP(System In Package)에 대한 연구가 활발하게 진행되고 있다. 이 경우 마이크로 프로세서나 마이크로 콘트롤러 기능의 반도체 칩에서 발생하는 많은 양의 열을 외부로 효과적으로 방출시키는 것은 상용화가 가능한 SIP를 실현시키기 위하여 해결해야할 중요한 과제가 되고 있다.
도 1은 종래 기술에 의한 적층형 반도체 패키지를 설명하기 위한 단면도이고, 도 2는 도1의 II 부분에 대한 확대단면도이다.
도 1 및 도 2를 참조하면, 종래 기술에 의한 반도체 패키지(50)는, 인쇄회로패턴이 형성된 기판(10) 위에 4개의 반도체 칩(16)이 적층되고, 상기 각각의 반도체 칩(16)은 비아 콘택(Via contact, 18)을 통해 하부의 기판(10)과 전기적으로 서로 연결된다. 상기 기판(10)은 관통홀(12) 및 솔더볼(12)을 통해 적층된 반도체 칩(16)의 기능을 외부로 확장시킨다. 도면에서 참조부호 20은 상기 기판(10) 상부 및 반도체 칩(16)을 밀봉하는 봉지수지를 나타낸다.
여기서 상부 반도체 칩(16)과 하부 반도체 칩(16)의 전기적 연결은 도 2와 같이 금속재질의 비아 콘택(18)을 통해 이루어지고, 비아 콘택(18) 이외의 영역은 접착제(22)에 의해 물리적으로 서로 접합된다.
도 3은 4개의 반도체 칩이 적층된 적층형 반도체 패키지에서 위의 두 개의 반도체 칩에서 발생하는 열에 의한 접합온도를 시뮬레이션한 그래프이다.
도 3을 참조하면, DDR DRAM이 4개 적층된 적층형 반도체 패키지에서 열방출 환경이 자연 대류 환경일 때에 발생하는 열로서, 그래프의 X축은 상부에 있는 2개 의 반도체 칩의 소모 전력을 나타내고, Y축은 이 때에 발생하는 열을 가리킨다. 소모전력이 0.2W 이상일 경우, 적층형 반도체 패키지의 온도는 제품의 규격(specification)에서 신뢰성을 보증하는 최대 온도인 85℃를 상회할 것으로 예상된다. 특히 NAND 플래시 제품이 적층된 경우나, 마이크로 프로세서와 메모리 제품이 적층된 경우에는 핫 스팟 현상 및 마이크로 프로세서에서 발생하는 많은 열로 인하여 반도체 패키지 표면의 온도는 더욱 높아질 것으로 예상된다. 따라서, 적층형 반도체 패키지의 신뢰성을 높이기 위하여 적층형 반도체 패키지 내부에서 발생하는 많은 열을 외부로 효과적으로 방열시키기 위한 대책이 필요한 실정이다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 적층된 반도체 칩들 내부에서 수직형 열방출 통로를 갖는 적층형 반도체 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 제1 및 제2 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지는, 반도체 칩이 탑재될 수 있는 기판과, 상기 기판에 수직으로 적층된 2개 이상의 반도체 칩과, 상기 첫 번째 적층된 반도체 칩 위에 있는 증발부과, 상기 증발부 위에서 두 번째 이후로 적층된 반도체 칩들을 관통하여 형성된 냉각용 관통홀과, 상기 적층된 반도체 칩의 최상부에 위치 하고 상기 냉각용 관통홀 상부를 밀봉하는 응축부과, 상기 증발부, 냉각용 관통홀 및 응축부에 의해 밀폐되는 냉각통로를 채우는 냉매를 구비하는 것을 특징으로 한다.
본 발명의 제1 실시예에 의하면, 상기 열방출 관통홀이 있는 적층된 반도체 칩 사이 및 최상부에 있는 반도체 칩과 상기 응축부는, 금속층에 의한 금속 접합에 의하여 밀봉되는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 냉각용 관통홀은, 상기 냉각용 관통홀과 연결되어 그 가장자리를 따라 형성되고 구경이 냉각용 관통홀보다 더 작은 복수개의 마이크로 홀을 더 구비하는 것이 적합하다.
본 발명의 제2 실시예에 의하면, 상기 열방출 관통홀이 있는 적층된 반도체 칩 사이 및 최상부에 있는 반도체 칩과 상기 응축부는, 절연 재질의 브릿지 링(bridge ring)에 의해 밀봉되는 것이 적합하다.
바람직하게는, 상기 수직으로 적층된 2개 이상의 반도체 칩은, 내부를 관통하여 상기 기판에 전기적으로 연결되는 비아콘택을 더 구비하는 것이 적합하며, 상기 적층형 반도체 패키지는, 상기 기판 상부와, 상기 적층된 반도체 칩들을 밀봉하는 봉지수지와, 상기 기판의 하부에 부착된 솔더볼을 더 구비하는 것이 적합하다.
또한 상기 응축부는, 상부면이 상기 봉지수지 외부로 노출된 것이 적합하며, 이때, 상기 응축부 위에 형성된 열전달 물질(TIM)층 및 상기 열전달 물질(TIM)층 위에 형성된 냉각장치를 더 구비할 수 있다. 상기 냉각장치는, 히트 스프레더, 히트 싱크, 펠티에 효과를 내는 물질 및 냉각팬 중에 하나일 수 있다.
상기 기술적 과제를 달성하기 위해 본 발명의 제3 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지는, 반도체 칩이 탑재될 수 있는 기판과, 상기 기판에 수직으로 적층된 2개 이상의 반도체 칩과, 상기 두 번째부터 적층된 반도체 칩들을 관통하여 형성된 냉각용 관통홀과, 상기 냉각용 관통홀 내부에 삽입되고, 중앙에 형성된 제1 관통홀과 상기 제1 관통홀의 주변에 마이크로 홀이 형성된 마이크로 히트 파이프 본체와, 상기 마이크로 히트 파이프 본체의 하부를 밀봉하는 제1 밀봉마개와, 상기 마이크로 히트 파이프 본체의 상부를 밀봉하는 제2 밀봉마개와, 상기 밀봉된 상기 마이크로 히트 파이프 본체 내부에 있는 냉매를 포함하는 마이크로 히트 파이프를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 적층형 반도체 패키지는, 하부는 상기 첫 번째 적층된 반도체 칩 위와 접촉되고 상부는 상기 제1 밀봉마개와 접촉되는 증발부와, 상부는 외부로 노출되고 하부는 상기 제2 밀봉마개와 접촉되는 응축부를 더 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제1 및 제2 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지 제조방법은, 제1 반도체 칩을 기판 위에 탑재하고 상기 제1 반도체 칩 위에 증발부를 적층하고, 상기 제1 반도체 칩이 탑재된 기판 위에 냉각용 관통홀을 갖는 다른 반도체 칩을 적재하고, 상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키고, 상기 적층된 다른 반도체 칩의 냉각용 관통홀 주변에 복수개의 마이크로 홀을 형성하고, 상기 다른 반도체 칩 위에 응축부를 형성하고 냉매를 주입하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 반도체 칩은 내부에 냉각용 관통홀이 없는 것이 적합하고, 상기 증발부 및 응축부는 열전달 특성이 우수한 금속판인 것이 적합하고, 상기 냉각용 관통홀 및 마이크로 홀을 형성하는 방법은 레이저 드릴링(LASER drilling)에 의한 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 제1 반도체 칩 및 다른 반도체 칩은 메모리 소자, 마이크로 프로세서 및 마이크로 컨트롤러 중에서 선택된 하나인 것이 적합하고, 상기 냉매를 주입하는 공정은, 상기 냉매가 상기 냉각용 관통홀 내부를 30~90% 범위로 채우도록 주입하는 것이 적합하고, 상기 냉매 주입 후, 상기 냉각용 관통홀 내부는 진공 상태인 것이 적합하다.
바람직하게는, 상기 제1 반도체 칩과 다른 반도체 칩은 밑면이 연마되어 두께가 10~90㎛ 범위인 것이 적합하다.
본 발명의 제1 실시예에 의하여 상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키는 방법은, 상기 금속층이 형성된 냉각용 관통홀이 상하 방향으로 연결되도록 정렬시키고, 금속층을 이용하여 상하 방향에 있는 다른 반도체 칩을 금속 접합하는 것이 적합하다.
또한 본 발명의 제2 실시예에 의하여 상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키는 방법은, 내부에 상기 냉각용 관통홀과 동일 형성의 구멍이 형성된 브릿지 링을 상하 방향의 다른 반도체 패키지 사이에 삽입하여 냉각용 관통홀이 연결되도록 정렬시키고, 접착제를 이용하여 상기 냉각용 관통홀 측벽이 밀봉되도록 접합을 실시하는 것이 적합하다. 상기 냉각용 관통홀 및 상기 마이크로 홀 은 원형인 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제3 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지 제조방법은, 제1 반도체 칩을 기판 위에 탑재하고 상기 제1 반도체 칩 위에 증발부를 적층하고, 상기 증발부가 적층된 기판 위에 냉각용 관통홀을 갖고 상기 냉각용 관통홀 상부에 금속층이 형성된 다른 반도체 칩을 적층하고, 상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키고, 상기 접합이 완료된 냉각용 관통홀에 마이크로 히트 파이프를 삽입하고, 상기 마이크로 히트 파이프가 삽입된 다른 반도체 칩 위에 응축부를 형성하여 밀봉하는 것을 특징으로 한다. 이때, 상기 제1 반도체 패키지는 내부에 냉각용 관통홀이 형성되지 않은 것이 적합하다.
상술한 본 발명의 제3 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지 제조방법은, 다른 반도체 칩을 정렬 및 접합시킨 후, 냉각용 관통홀을 뚫고 마이크로 히트 파이프를 삽입시키는 방식으로 변형될 수 있다.
상기 마이크로 히트 파이프는, 중앙에 형성된 제1 관통홀과 상기 제1 관통홀의 주변에 마이크로 홀이 형성된 마이크로 히트 파이프 본체와, 상기 마이크로 히트 파이프 본체의 하부를 밀봉하는 제1 밀봉마개와, 상기 마이크로 히트 파이프 본체의 상부를 밀봉하는 제2 밀봉마개와, 상기 제1 및 제2 밀봉마개에 의해 밀봉된 상기 마이크로 히트 파이프 본체 내부에 있는 냉매를 포함하는 것이 적합하다.
본 발명에 따르면, 적층형 반도체 패키지에서 적층된 반도체 칩의 수직 방향으로 냉각용 관통홀을 만들고, 내부에 마이크로 히트 파이프 구조의 냉각 경로를 형성하여 개별 반도체 칩에서 발생되는 열에 의한 온도 차이를 줄일 수 있고, 적층형 반도체 패키지가 동작중에 발생하는 많은 열을 외부로 열을 신속히 방출할 수 있다. 따라서, 적층형 반도체 패키지의 열적 신뢰성을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 4는 본 발명의 바람직한 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 단면도이다.
도 4를 참조하면, 본 발명에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지(100)는, 반도체 칩이 탑재될 수 있고 인쇄회로패턴(104)이 형성된 기판(102)과, 상기 기판(102) 위에 수직으로 탑재된 복수개의 반도체 칩(108)과, 상기 수직으로 탑재된 복수개의 반도체 칩(108)에서 수직방향으로 형성되고 밀봉된 냉각용 관통홀(120), 상기 냉각용 관통홀과 연결된 주변을 따라 형성되고 밀봉된 마이크로 홀(도 7의 122), 상기 냉각용 관통홀 내부를 채우는 냉매(도6의 130)를 포함한다.
상기 냉각용 관통홀(120) 내부에 있는 냉매는 금속판 형태의 증발부(110) 및 응축부(126)에 의하여 밀봉된다. 상기 증발부(110) 및 응축부(126)는 열전도성이 우수한 금속재질로서 구리를 사용하여 만들 수 있다. 상기 냉매는 기화 및 액화가 가능한 액체로서 물(water)을 사용할 수 있으며, 기타 프레온 가스나 다른 물질로 대체도 가능하다. 상기 냉매는 상기 냉각용 관통홀(120) 내부를 30~90%의 범위로 채우고, 채워지지 않은 부분은 진공상태인 것이 바람직하다.
따라서, 반도체 칩(108)에서 발생하는 많은 열을 적층형 반도체 패키지(100) 외부로 노출되는 응축부(126)로 냉매의 기화 및 액화 과정을 통해 신속히 전달할 수 있는 수직형 열방출 통로를 갖게 된다. 상기 응축부(126)는 상부에 외부로의 열방출 효과를 극대화하기 위하여 열전달 물질층(TIM: Thermal Interface Material layer, 116) 및 냉각장치(118)를 별도로 장착할 수 있다.
상기 냉각장치(118)는 응축부(126)로 전달된 열을 보다 신속히 공기 중으로 방출할 수 있는 기능의 수단이면 어느 것이나 대체 가능하며, 대표적인 예로 히트 스프레더(heat spreader), 히트 싱크(heat sink), 펠티에 효과(peltier effect)를 내는 물질 및 냉각 팬(cooling fan) 중에 하나가 될 수 있다. 한편, 상기 반도체 칩(108)은 메모리 소자, 마이크로 프로세서 및 마이크로 컨트롤러 중에서 선택된 하나일 수 있으며, 적층형 반도체 패키지(100)의 두께를 얇게 만들기 위하여 밑면이 연마되어 두께가 10~90㎛이 것이 적합하다.
도면에서 참조부호 114는 기판(102) 상부 및 반도체 칩(108)을 밀봉하는 봉지수지이고, 106은 기판(102) 하부에 부착된 솔더볼이고, 112는 비아콘택(via contact)을 각각 가리킨다.
도 5는 도 4에서 비아콘택에 대한 확대단면도이다.
도 5를 참조하면, 상기 수직으로 적층된 복수개의 반도체 칩(108)은, 내부를 관통하여 상기 기판에 전기적으로 연결되는 복수개의 비아콘택(112)을 갖는다. 이러한 비아콘택(112)의 개수는 반도체 칩(108)에 형성된 패드(pad)의 개수와 서로 대응한다. 상기 비아콘택(112)은 도전성이 우수한 금속재질로서, 상하 반도체 칩(108) 사이의 전기적 연결통로이다. 상기 비아콘택(112)을 제외한 영역의 상하 반도체 칩(108)의 접합은 도면과 같이 접착제(112)에 의하여 이루어진다.
도 6은 도 4의 수직형 열방출 통로의 동작원리를 설명하는 단면도이고, 도 7은 도6의 A-A' 부분의 절단면도이고, 도 8은 반도체 칩에서 냉각용 관통홀의 위치를 설명하기 위한 평면도이다.
도 6 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 의한 적층형 반도체 패키지에서 수직형 열방출 통로의 작동원리를 설명한다. 수직형 열방출 통로는, 도 6과 같이 측벽은 반도체 칩(108)의 냉각용 관통홀(120)에 의해 밀봉되고, 하부는 증발부(110), 상부는 응축부(126)에 의하여 각각 밀봉되어 있다. 상기 반도체 칩(108)의 냉각용 관통홀(120) 측벽 및 상부는 금속층(124)이 형성되어 있다. 따라서 증발부(110)에서 발생하는 열에 의해 냉매(130), 예컨대 물이 수증기로 기화되어 화살표 방향으로 올라간다. 그 상태에서 기화된 냉매(130)는 다시 응축부(126)에서 식혀져 물로 다시 액화된다. 이렇게 액화된 냉매(130)는 냉각용 관통홀과 연결되어 주위에 형성되어 있는 마이크로 홀(122)을 타고 화살표와 같이 아래로 내려온다.
이러한 과정이 반복되면서 증발부(110) 및 그 상부에 반도체 칩(108)에서 발생된 열을 냉매(130)에 의하여 냉각된다. 따라서, 적층된 반도체 칩(108)에서 '핫 스팟' 현상이 발생하거나, 마이크로 프로세서나 마이크로 컨트롤러와 같이 많은 열을 발생하는 반도체 칩이 포함되더라도 수직형 열방출 통로를 통해 외부로 열을 신속히 방열시킬 수 있다. 이러한 방식의 수직형 열방출 통로를 이용한 열전도 특성은, 기존의 구리의 열전도를 이용하여 반도체 칩에서 발생한 열을 외부로 방출시킬 때와 비교하여 100배 이상의 우수한 열전도 특성을 갖는다.
또한 이러한 수직형 열방출 통로가 형성되는 냉각용 관통홀(120)의 위치를 도 8과 같이 반도체 칩(108) 내부에서 열발생이 심한 '핫스팟' 영역에 배치함으로써 효과적으로 반도체 칩(108) 내부의 온도 편차를 줄일 수 있다.
제1 실시예
도 9는 본 발명의 제1 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 설명하기 위한 공정흐름도(process flowchart)이고, 도 10은 본 발명의 제1 실시예에 의해 열방출 통로가 만들어지는 것을 보여주는 단면도이다.
도 9 및 도 10을 참조하면, 본 발명의 제1 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지는, 적층된 반도체 칩(108)에서 냉각용 관통홀(120)의 연결이 구리 재질의 금속층(124)을 통하여 이루어지는 특징이 있다. 또한 최상부 반도체 칩(108)과 응집부(126)의 연결 역시 금속층(124)을 통하여 이루어진다.
제조방법을 설명하면, 먼저 인쇄회로패턴이 포함된 BGA용 기판을 준비(S100)한다. 상기 기판내에는 비아콘택을 연결시킬 수 있는 인쇄회로패턴이 준 비되어 있는 것이 적합하다. 이어서 내부에 냉각용 관통홀이 뚫려있지 않은 제1 반도체 칩을 상기 기판과 전기적으로 연결되도록 탑재(S102)한다. 이때, 상기 제1 반도체 칩은 회로면이 아래쪽 혹은 위쪽으로 향하도록 선택적으로 탑재할 수 있다.
계속해서 상기 제1 반도체 칩에서 열방출이 비교적 많은 영역에 증발부(110)를 적층(S104)한다. 상기 증발부(110)가 적층된 결과물 위에 다른 반도체 칩(108), 예컨대 내부에 냉각용 관통홀이 형성된 복수의 반도체 칩(108)을 정렬하여 적층(S106)한다. 물론 상기 제1 반도체 칩 및 다른 반도체 칩(108)은 내부에 비아콘택이 형성된 것이 적합하다.
상기 냉각용 관통홀을 형성하는 방법은 레이저 드릴링 혹은 에칭 방식으로 형성할 수 있다. 또한 상기 다른 반도체 칩은, 상기 냉각용 관통홀(120) 내부 및 상부에 정해진 크기의 금속층(124)이 형성되어 있다. 상기 금속층(124)은 구리 재질로서 포토마스크를 사용한 CVD(Chemical Vapor Deposition) 혹은 PVD(Physical Vapor Deposition) 방식으로 형성할 수 있다.
계속해서 상기 적층된 다른 반도체 칩(108)을 내부의 냉각용 관통홀(120)이 상하 방향에서 서로 연결되도록 정렬시킨다. 그리고 200℃ 이하의 저온에서 금속접합을 실시(S108)하여 상기 상하 방향으로 정렬된 반도체 칩(108)에서 냉각용 관통홀(120)이 금속층에 의하여 측벽이 밀봉되도록 한다. 계속해서 상기 적층된 반도체 칩(108) 내부의 냉각용 관통홀(120) 주위에 마이크로 홀(122)을 형성(S110)한다. 상기 마이크로 홀(122)은 상기 냉각용 관통홀(120)과 연결된 주위를 따라 복수개가 형성되고, 그 구경은 상기 냉각용 관통홀(120)보다 작은 것이 적합하다. 상기 마이크로 홀(122)을 형성하는 방식은 레이저 드릴링이 적합하다.
이때, 냉각용 관통홀(120) 및 마이크로 홀(122)은 모양이 여러 형태로 변형할 수 있으나, 레이저 드릴링을 진행할 때, 물리적 저항을 적게 하기 위하여 원형으로 만드는 것이 적합하다.
계속해서 적층된 다른 반도체 칩(108)의 최상부에 응축부, 예컨대 구리 재질의 금속판을 이용하여 상기 마이크로 홀이 주변에 형성된 냉각용 관통홀을 밀봉하고, 내부에 물과 같은 냉매를 30~90%의 범위로 주입(S112)한다. 상기 냉매가 투입된 후, 냉각용 관통홀 내부는 진공상태를 유지하는 것이 적합하다.
이어서 상기 냉각용 관통홀에 대한 밀봉이 이루어진 결과물에 봉지수지를 이용한 몰딩(molding) 공정을 진행(S114)하여 기판 상부 및 반도체 칩(108)을 밀봉하고, 기판 하부에 솔더볼을 부착(S116)한다. 상기 몰딩 공정은 상기 응축부의 상부가 봉지수지 외부로 노출되도록 진행하는 것이 적합하며, 계속해서 상기 응축부(126) 위에 열전달 물질층과 냉각장치를 각각 부착(S118)한다.
제2 실시예
도 11은 본 발명의 제2 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 설명하기 위한 공정흐름도(process flowchart)이고, 도 12는 본 발명의 제2 실시예에 의해 열방출 통로가 만들어지는 것을 보여주는 단면도이고, 도 13은 도 12에 사용되는 브릿지 링의 평면도이다.
도 11 내지 도 13을 참조하면, 본 발명의 제2 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지는, 적층된 반도체 칩(108)에서 냉각용 관통 홀(120)의 연결이 절연 재질의 브릿지 링(128)을 통하여 이루어지는 특징이 있다. 또한 최상부 반도체 칩(108)과 응집부(126)의 연결 역시 브릿지 링(128)을 통하여 이루어진다. 상기 브릿지 링(128)은 도 13과 같이 내부에 반도체 칩(108) 내부 있는 것과 동일한 구조의 냉각용 관통홀(120A)과 마이크로 홀(122A)이 형성되어 있는 구조이며, 재질은 폴리이미드와 같은 절연재질로 만들 수 있다. 상기 브릿지 링(128)의 재질은 필요시 내구성과 열팽창 특성을 고려하여 다른 재질로 변경 적용할 수도 있다.
제조방법에 관하여 설명하면, 먼저 인쇄회로패턴이 포함된 BGA용 기판을 준비(S200)한다. 이어서 내부에 냉각용 관통홀이 뚫려있지 않은 제1 반도체 칩을 상기 기판과 전기적으로 연결되도록 탑재(S202)한다.
계속해서 상기 제1 반도체 칩 위에 증발부(110)를 적층(S204)한다. 상기 증발부(110)가 적층된 결과물 위에 다른 반도체 칩(108), 예컨대 내부에 냉각용 관통홀이 형성된 복수의 반도체 칩(108)을 도 13과 같은 구조의 브릿지 링(128)을 사용하여 정렬하면서 적층(S206)한다. 이때 상기 제1 반도체 칩 및 다른 반도체 칩(108)은 내부에 비아콘택이 형성된 것이 적합하다.
계속해서 상기 적층된 다른 반도체 칩(108)과 브릿지 링(128)을 내부의 냉각용 관통홀(120, 120A)이 상하 방향으로 서로 연결되도록 정렬한다. 그리고 상기 다른 반도체 칩(108)과 브릿지 링(128)과의 접합을 실시(S208)한다. 따라서 적층된 반도체 칩(108)에서 냉각용 관통홀(120)이 브릿지 링(128) 및 다른 반도체 칩(108)에 의하여 측벽이 밀봉된다.
계속해서 상기 적층된 반도체 칩(108) 내부의 냉각용 관통홀(120) 주위에 마이크로 홀(122)을 형성(S210)한다. 상기 마이크로 홀(122)은 상기 냉각용 관통홀(120)과 연결된 주위를 따라 복수개가 형성되고, 그 구경은 상기 냉각용 관통홀(120)보다 작은 것이 적합하다. 상기 마이크로 홀(122)을 형성하는 방식은 레이저 드릴링이 적합하다.
계속해서 적층된 다른 반도체 칩(108)의 최상부에 브릿지 링(128)을 정렬시킨 후, 응축부를 이용하여 상기 마이크로 홀이 주변에 형성된 냉각용 관통홀을 밀봉하고, 내부에 물과 같은 냉매를 30~90%의 범위로 주입(S212)한다. 상기 냉매가 투입된 후, 냉각용 관통홀 내부는 진공상태를 유지하는 것이 적합하다.
이어서 상기 냉각용 관통홀에 대한 밀봉이 이루어진 결과물에 봉지수지를 이용한 몰딩공정을 진행(S214)하여 기판 상부 및 반도체 칩(108)을 밀봉하고, 기판 하부에 솔더볼을 부착(S116)한다. 상기 몰딩 공정은 상기 응축부의 상부가 봉지수지 외부로 노출되도록 진행하는 것이 적합하며, 계속해서 상기 응축부(126) 위에 열전달 물질층과 냉각장치를 각각 부착(S218)한다.
제3 실시예
도 14는 본 발명의 제3 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 설명하기 위한 공정흐름도(process flowchart)이고, 도 15는 본 발명의 제3 실시예에 의해 열방출 통로가 만들어지는 것을 보여주는 단면도이고, 도 16은 도 16에서 냉각용 관통홀에 삽입되는 마이크로 히트 파이프의 사시도이다.
도 14 내지 도 16을 참조하면, 본 발명의 제3 실시예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지는, 적층된 반도체 칩(108)에서 냉각용 관통홀(120)을 뚫고 이미 도 16과 만들어진 상태의 마이크로 히트 파이프를 삽입하는 특징이 있다.
제조방법을 설명하면, 먼저 인쇄회로패턴이 포함된 상기 제1 실시예와 같은 BGA용 기판을 준비(S300)한다. 이어서 내부에 냉각용 관통홀이 뚫려있지 않은 제1 반도체 칩을 상기 기판과 전기적으로 연결되도록 탑재(S302)한다. 계속해서 상기 제1 반도체 칩 위에 증발부(110)를 적층(S304)한다. 그 후, 상술한 제1 실시예와 같이 구리 재질의 금속층(124)을 이용하거나 제2 실시예와 같이 브릿지 링을 이용하여 냉각용 관통홀을 갖는 다른 반도체 칩을 적층(S306)한다.
계속해서 상기 적층된 다른 반도체 칩을 정렬하고 접합(S308)시킨다. 그 후 상기 냉각용 관통홀(120)에 도 16과 같이 이미 만들어져 있는 마이크로 히트 파이프(140)를 삽입(S310)한다. 이어서 마이크로 히트 파이프(140)가 삽입된 다른 반도체 칩(108)의 최상부에 응축부(126)를 이용하여 냉각용 관통홀을 밀봉(S312)하고, 상기 냉각용 관통홀에 대한 밀봉이 이루어진 결과물에 봉지수지를 이용한 몰딩공정을 진행(S314)하여 기판 상부 및 반도체 칩(108)을 밀봉하고, 기판 하부에 솔더볼을 부착(S316)한다. 상기 몰딩 공정은 상기 응축부의 상부가 봉지수지 외부로 노출되도록 진행하는 것이 적합하며, 계속해서 상기 응축부(126) 위에 열전달 물질층과 냉각장치를 각각 부착(S318)한다.
도 17은 본 발명의 제3 실시예의 변형예에 의한 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법을 설명하기 위한 공정흐름도(process flowchart)이다. 본 제3 실시예의 변형예는 내부에 냉각용 관통홀(120)이 없는 반도체 칩을 먼저 적층하여 접합하고, 레이저 드릴링을 이용하여 상기 적층된 반도체 칩에 냉각용 관통홀과 마이크로 홀을 뚫은 다음, 마지막으로 마이크로 히트 파이프를 삽입시키는 특징이 있다.
도 17을 참고하여 제조방법을 설명하면, 먼저 인쇄회로패턴이 포함된 상기 제1 실시예와 같은 BGA용 기판을 준비(S300)한다. 이어서 내부에 냉각용 관통홀이 뚫려있지 않은 제1 반도체 칩을 상기 기판과 전기적으로 연결되도록 탑재(S302)한다. 계속해서 상기 제1 반도체 칩 위에 증발부(110)를 적층(S304)한다. 그 후, 상기 제1 반도체 칩과 같이 내부에 냉각용 관통홀이 없는 다른 반도체 칩을 상기 증발부(110)가 적층된 제1 반도체 칩 위에 복수개 적층(S320)한다. 계속해서 상기 적층된 다른 반도체 칩을 정렬하고 접합(S308)시킨다. 그 후 레이저 드릴링 방법으로 상기 적층된 다른 반도체 칩에 냉각용 관통홀(120)을 뚫는다. 이어서 상기 냉각용 관통홀(120)에 도 16과 같이 이미 만들어져 있는 마이크로 히트 파이프(140)를 삽입(S310)한다.
이어서 마이크로 히트 파이프(140)가 삽입된 다른 반도체 칩(108)의 최상부에 응축부(126)를 이용하여 냉각용 관통홀을 밀봉(S312)하고, 상기 냉각용 관통홀에 대한 밀봉이 이루어진 결과물에 봉지수지를 이용한 몰딩공정을 진행(S314)하여 기판 상부 및 반도체 칩(108)을 밀봉하고, 기판 하부에 솔더볼을 부착(S316)한다. 상기 몰딩 공정은 상기 응축부의 상부가 봉지수지 외부로 노출되도록 진행하는 것 이 적합하며, 계속해서 상기 응축부(126) 위에 열전달 물질층과 냉각장치를 각각 부착(S318)한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 적층형 반도체 패키지에서 적층된 반도체 칩의 수직 방향으로 냉각용 관통홀을 만들고, 내부에 마이크로 히트 파이프 구조의 냉각 경로를 형성하여 개별 반도체 칩에서 발생되는 열에 의한 온도 차이를 줄일 수 있고, 적층형 반도체 패키지가 동작중에 발생하는 많은 열을 외부로 열을 신속히 방출할 수 있다. 따라서, 적층형 반도체 패키지의 열적 신뢰성을 개선할 수 있다.

Claims (42)

  1. 반도체 칩이 탑재될 수 있는 기판;
    상기 기판에 수직으로 적층된 2개 이상의 반도체 칩;
    상기 첫 번째 적층된 반도체 칩 위에 있는 증발부;
    상기 증발부 위에서 두 번째 이후로 적층된 반도체 칩들을 관통하여 형성된 냉각용 관통홀;
    상기 적층된 반도체 칩의 최상부에 위치하고 상기 냉각용 관통홀 상부를 밀봉하는 응축부; 및
    상기 증발부, 냉각용 관통홀 및 응축부에 의해 밀폐되는 냉각통로를 채우는 냉매를 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  2. 제1항에 있어서,
    상기 수직으로 적층된 2개 이상의 반도체 칩은,
    내부를 관통하여 상기 기판에 전기적으로 연결되는 비아콘택을 더 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  3. 제1항에 있어서,
    상기 적층형 반도체 패키지는,
    상기 기판 상부와, 상기 적층된 반도체 칩들을 밀봉하는 봉지수지를 더 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  4. 제1항에 있어서,
    상기 적층형 반도체 패키지는,
    상기 기판의 하부에 부착된 솔더볼을 더 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  5. 제3항에 있어서,
    상기 응축부는,
    상부면이 상기 봉지수지 외부로 노출된 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  6. 제5항에 있어서,
    상기 적층형 반도체 패키지는,
    상기 응축부 위에 형성된 열전달 물질(TIM)층; 및
    상기 열전달 물질(TIM)층 위에 형성된 냉각장치를 더 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  7. 제6항에 있어서,
    상기 냉각장치는,
    히트 스프레더, 히트 싱크, 펠티에 효과를 내는 물질 및 냉각팬 중에서 선택된 하나인 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  8. 제1항에 있어서,
    상기 냉각용 관통홀은,
    상기 냉각용 관통홀과 연결되어 그 가장자리를 따라 형성되고 구경이 냉각용 관통홀보다 더 작은 복수개의 마이크로 홀을 더 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  9. 제1항에 있어서,
    상기 냉각용 관통홀은 상기 적층된 반도체 칩에서 열발생이 심한 영역에 형성된 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  10. 제1항에 있어서,
    상기 냉매는 기화 및 액화가 가능한 액체인 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  11. 제1항에 있어서,
    상기 열방출 관통홀이 있는 적층된 반도체 칩 사이는,
    금속 접합에 의해 밀봉되는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  12. 제1항에 있어서,
    상기 열방출 관통홀이 있는 적층된 반도체 칩과 상기 응축부는, 금속 접합에 의해 밀봉되는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  13. 제1항에 있어서,
    상기 열방출 관통홀이 있는 적층된 반도체 칩 사이는,
    절연 재질의 브릿지 링(bridge ring)에 의해 밀봉되는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  14. 제1항에 있어서,
    상기 열방출 관통홀이 있는 적층된 반도체 칩과 상기 응축부 사이는,
    금속 재질의 브릿지 링(bridge ring)에 의해 밀봉되는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  15. 반도체 칩이 탑재될 수 있는 기판;
    상기 기판에 수직으로 적층된 2개 이상의 반도체 칩;
    상기 두 번째부터 적층된 반도체 칩들을 관통하여 형성된 냉각용 관통홀; 및
    상기 냉각용 관통홀 내부에 삽입되고, 중앙에 형성된 제1 관통홀과 상기 제1 관통홀의 주변에 마이크로 홀이 형성된 마이크로 히트 파이프 본체와, 상기 마이크로 히트 파이프 본체의 하부를 밀봉하는 제1 밀봉마개와, 상기 마이크로 히트 파이프 본체의 상부를 밀봉하는 제2 밀봉마개와, 상기 밀봉된 상기 마이크로 히트 파이프 본체 내부에 있는 냉매를 포함하는 마이크로 히트 파이프를 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  16. 제15항에 있어서,
    상기 적층형 반도체 패키지는,
    하부는 상기 첫 번째 적층된 반도체 칩 위와 접촉되고 상부는 상기 제1 밀봉마개와 접촉되는 증발부; 및
    상부는 외부로 노출되고 하부는 상기 제2 밀봉마개와 접촉되는 응축부를 더 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
  17. 제1 반도체 칩을 기판 위에 탑재하고 상기 제1 반도체 칩 위에 증발부를 적층하는 공정;
    상기 제1 반도체 칩이 탑재된 기판 위에 냉각용 관통홀을 갖는 다른 반도체 칩을 적재하는 공정;
    상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키는 공정;
    상기 적층된 다른 반도체 칩의 냉각용 관통홀 주변에 복수개의 마이크로 홀을 형성하는 공정; 및
    상기 다른 반도체 칩 위에 응축부를 형성하고 냉매를 주입하는 공정을 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  18. 제17항에 있어서,
    상기 제1 반도체 칩은 내부에 냉각용 관통홀이 없는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  19. 제17항에 있어서,
    상기 증발부 및 응축부는 열전달 특성이 우수한 금속판인 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  20. 제17항에 있어서,
    상기 냉각용 관통홀을 형성하는 방법은 레이저 드릴링(LASER drilling)에 의한 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  21. 제17항에 있어서,
    상기 마이크로 홀을 형성하는 방법은 레이저 드릴링(LASER drilling)에 의한 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  22. 제17항에 있어서,
    상기 제1 반도체 칩 및 다른 반도체 칩은 메모리 소자, 마이크로 프로세서 및 마이크로 컨트롤러 중에서 선택된 하나인 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  23. 제17항에 있어서,
    상기 냉매를 주입하는 공정은, 상기 냉매가 상기 냉각용 관통홀 내부를 30~90% 범위로 채우도록 주입하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  24. 제23항에 있어서,
    상기 냉매 주입 후, 상기 냉각용 관통홀 내부는 진공 상태인 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  25. 제17항에 있어서,
    상기 제1 반도체 칩과 다른 반도체 칩은 밑면이 연마되어 두께가 10~90㎛ 범위인 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조 방법.
  26. 제17항에 있어서,
    상기 다른 반도체 칩은, 상기 냉각용 관통홀 상부 및 내벽에 금속층이 형성된 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  27. 제26항에 있어서,
    상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키는 방법은,
    상기 금속층이 형성된 냉각용 관통홀이 상하 방향으로 연결되도록 정렬시키는 공정; 및
    상기 금속층을 이용하여 상하 방향에 있는 다른 반도체 칩을 금속 접합하는 공정을 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  28. 제27항에 있어서,
    상기 금속접합을 시키는 방법은 온도가 200℃ 이하의 온도에서 실시하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  29. 제17항에 있어서,
    상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키는 방법은,
    내부에 상기 냉각용 관통홀과 동일 형성의 구멍이 형성된 브릿지 링을 상하 방향의 다른 반도체 패키지 사이에 삽입하여 냉각용 관통홀이 연결되도록 정렬시키는 공정; 및
    접착제를 이용하여 상기 냉각용 관통홀 측벽이 밀봉되도록 접합을 실시하는 공정을 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  30. 제17항에 있어서,
    상기 냉매를 주입하는 공정 후,
    상기 제1 반도체 칩, 다른 반도체 칩 및 기판 상부를 밀봉하는 몰딩 공정을 더 진행하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  31. 제30항에 있어서,
    상기 몰딩은 상기 응축부의 상부면이 외부로 노출되도록 진행하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  32. 제30항에 있어서,
    상기 몰딩 공정 후,
    상기 기판 하부에 솔더볼을 부착하는 공정을 더 진행하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  33. 제31항에 있어서,
    상기 몰딩 공정 후,
    상기 외부로 노출된 응축부 위에 열전달 물질층을 형성하는 공정; 및
    상기 열전달 물질층 위에 냉각장치를 부착하는 공정을 더 진행하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  34. 제33항에 있어서,
    상기 냉각장치는 히트 스프레더, 히트 싱크, 펠티에 효과를 내는 물질 및 냉각팬 중에서 선택된 하나인 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  35. 제17항에 있어서,
    상기 냉각용 관통홀 및 상기 마이크로 홀은 원형인 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  36. 제1 반도체 칩을 기판 위에 탑재하고 상기 제1 반도체 칩 위에 증발부를 적층하는 공정;
    상기 증발부가 적층된 기판 위에 냉각용 관통홀을 갖고 상기 냉각용 관통홀 상부에 금속층이 형성된 다른 반도체 칩을 적층하는 공정;
    상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키는 공정;
    상기 접합이 완료된 냉각용 관통홀에 마이크로 히트 파이프를 삽입하는 공정; 및
    상기 마이크로 히트 파이프가 삽입된 다른 반도체 칩 위에 응축부를 형성하여 밀봉하는 공정을 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  37. 제36항에 있어서,
    상기 제1 반도체 칩은 내부에 냉각용 관통홀의 형성 유무에 있어서, 상기 다른 반도체 칩과 모양이 서로 다른 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  38. 제36항에 있어서,
    상기 마이크로 히트 파이프는,
    중앙에 형성된 제1 관통홀과 상기 제1 관통홀의 주변에 마이크로 홀이 형성된 마이크로 히트 파이프 본체;
    상기 마이크로 히트 파이프 본체의 하부를 밀봉하는 제1 밀봉마개;
    상기 마이크로 히트 파이프 본체의 상부를 밀봉하는 제2 밀봉마개; 및
    상기 제1 및 제2 밀봉마개에 의해 밀봉된 상기 마이크로 히트 파이프 본체 내부에 있는 냉매를 포함하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  39. 제1 반도체 칩을 기판 위에 탑재하고 상기 제1 반도체 칩 위에 증발부를 적층하는 공정;
    상기 증발부가 적층된 기판 위에 다른 반도체 칩을 적재하는 공정;
    상기 제1 반도체 칩과 다른 반도체 칩을 정렬 및 접합시키는 공정;
    상기 접합이 완료된 다른 반도체 칩에 레이저 드릴링에 의한 냉각용 관통홀을 형성하는 공정;
    상기 냉각용 관통홀에 마이크로 히트 파이프를 삽입하는 공정; 및
    상기 마이크로 히트 파이프가 삽입된 다른 반도체 칩 위에 응축부를 형성하여 밀봉하는 공정을 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  40. 제39항에 있어서,
    상기 제1 반도체 칩은 내부에 냉각용 관통홀의 형성유무에 있어서, 상기 다른 반도체 칩과 모양이 서로 다른 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  41. 제39항에 있어서,
    상기 마이크로 히트 파이프는,
    중앙에 형성된 제1 관통홀과 상기 제1 관통홀의 주변에 마이크로 홀이 형성된 마이크로 히트 파이프 본체;
    상기 마이크로 히트 파이프 본체의 하부를 밀봉하는 제1 밀봉마개;
    상기 마이크로 히트 파이프 본체의 상부를 밀봉하는 제2 밀봉마개; 및
    상기 제1 및 제2 밀봉마개에 의해 밀봉된 상기 마이크로 히트 파이프 본체 내부에 있는 냉매를 포함하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지의 제조방법.
  42. 반도체 칩이 탑재될 수 있는 기판;
    상기 기판 위에 수직으로 탑재된 복수개의 반도체 칩;
    상기 수직으로 탑재된 복수개의 반도체 칩에서 수직방향으로 형성되고 밀봉된 냉각용 관통홀;
    상기 냉각용 관통홀과 연결된 주변을 따라 형성되고 밀봉된 마이크로 홀; 및
    상기 냉각용 관통홀 내부를 채우는 냉매를 구비하는 것을 특징으로 하는 수직형 열방출 통로를 갖는 적층형 반도체 패키지.
KR1020060105628A 2006-10-30 2006-10-30 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법 KR100874910B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060105628A KR100874910B1 (ko) 2006-10-30 2006-10-30 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US11/927,457 US7626261B2 (en) 2006-10-30 2007-10-29 Wafer stacked package having vertical heat emission path and method of fabricating the same
TW096140536A TW200830491A (en) 2006-10-30 2007-10-29 Wafer stacked package having vertical heat emission path and method of fabricating the same
JP2007282225A JP5324075B2 (ja) 2006-10-30 2007-10-30 垂直型熱放出通路を持つ積層型半導体パッケージ及びその製造方法
US12/581,920 US8049329B2 (en) 2006-10-30 2009-10-20 Wafer stacked package waving bertical heat emission path and method of fabricating the same
US13/235,850 US8310046B2 (en) 2006-10-30 2011-09-19 Wafer stacked package waving bertical heat emission path and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060105628A KR100874910B1 (ko) 2006-10-30 2006-10-30 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20080038577A KR20080038577A (ko) 2008-05-07
KR100874910B1 true KR100874910B1 (ko) 2008-12-19

Family

ID=39329149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060105628A KR100874910B1 (ko) 2006-10-30 2006-10-30 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법

Country Status (4)

Country Link
US (3) US7626261B2 (ko)
JP (1) JP5324075B2 (ko)
KR (1) KR100874910B1 (ko)
TW (1) TW200830491A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046384B1 (ko) * 2009-03-06 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
KR101078746B1 (ko) 2011-01-04 2011-11-02 주식회사 하이닉스반도체 반도체 패키지
KR101111921B1 (ko) 2009-05-12 2012-03-14 주식회사 하이닉스반도체 반도체 패키지
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
WO2013074454A3 (en) * 2011-11-14 2013-07-11 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US8513802B2 (en) 2010-02-05 2013-08-20 Samsung Electronics Co., Ltd. Multi-chip package having semiconductor chips of different thicknesses from each other and related device
US8633579B2 (en) 2010-08-25 2014-01-21 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same
US9390997B2 (en) 2013-07-05 2016-07-12 SK hynix, Inc. Semiconductor chip and stacked type semiconductor package having the same

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038313B1 (ko) * 2008-01-30 2011-06-01 주식회사 하이닉스반도체 스택 패키지
KR101615990B1 (ko) * 2008-09-18 2016-04-28 고쿠리츠다이가쿠호우진 도쿄다이가쿠 반도체장치의 제조방법
JP5683961B2 (ja) * 2008-10-28 2015-03-11 株式会社アドバンテスト 試験装置および回路モジュール
KR101013564B1 (ko) * 2009-03-06 2011-02-14 주식회사 하이닉스반도체 적층 반도체 패키지
US8081468B2 (en) * 2009-06-17 2011-12-20 Laird Technologies, Inc. Memory modules including compliant multilayered thermally-conductive interface assemblies
US20100321897A1 (en) * 2009-06-17 2010-12-23 Laird Technologies, Inc. Compliant multilayered thermally-conductive interface assemblies
KR101046393B1 (ko) * 2009-07-07 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
JP5347886B2 (ja) * 2009-10-05 2013-11-20 日本電気株式会社 ３次元半導体装置および３次元半導体装置の冷却方法
US10181454B2 (en) * 2010-03-03 2019-01-15 Ati Technologies Ulc Dummy TSV to improve process uniformity and heat dissipation
US8563365B2 (en) * 2011-03-09 2013-10-22 Georgia Tech Research Corporation Air-gap C4 fluidic I/O interconnects and methods of fabricating same
US9029173B2 (en) * 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9313921B2 (en) 2012-08-30 2016-04-12 International Business Machines Corporation Chip stack structures that implement two-phase cooling with radial flow
CN102915984A (zh) * 2012-09-20 2013-02-06 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
KR102041502B1 (ko) * 2013-04-01 2019-11-07 삼성전자 주식회사 관통 전극 및 접착 층을 갖는 반도체 패키지
US8884425B1 (en) * 2013-05-10 2014-11-11 Futurewei Technologies, Inc. Thermal management in 2.5 D semiconductor packaging
KR102127772B1 (ko) 2013-05-16 2020-06-29 삼성전자주식회사 방열 판을 갖는 반도체 패키지 및 그 형성 방법
KR102066015B1 (ko) 2013-08-13 2020-01-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
CN104733406B (zh) * 2013-12-19 2017-11-14 中芯国际集成电路制造(上海)有限公司 芯片、集成电路和微电子机械系统以及形成芯片的方法
US9741635B2 (en) * 2014-01-21 2017-08-22 Infineon Technologies Austria Ag Electronic component
US9406650B2 (en) 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US10276468B2 (en) 2015-03-27 2019-04-30 Hewlett-Packard Development Company, L.P. Circuit package
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10231364B2 (en) 2016-10-24 2019-03-12 Toyota Motor Engineering & Manufacturing North America, Inc. Fluidly cooled power electronics assemblies having a thermo-electric generator
US10566265B2 (en) 2016-11-18 2020-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a cooling chip layer with impingement channels and through substrate vias
US10192814B2 (en) 2016-11-18 2019-01-29 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a cooling chip layer with fluid channels and through substrate vias
KR102492530B1 (ko) 2018-03-13 2023-01-31 삼성전자주식회사 열 방출 소자, 이를 포함하는 반도체 패키지 및 반도체 소자
US10629512B2 (en) * 2018-06-29 2020-04-21 Xilinx, Inc. Integrated circuit die with in-chip heat sink
CN109192734B (zh) * 2018-09-28 2020-10-16 长江存储科技有限责任公司 3d存储器件
CN118921987A (zh) * 2018-09-28 2024-11-08 长江存储科技有限责任公司 3d存储器件
US11057983B2 (en) * 2019-01-30 2021-07-06 Rohde & Schwarz Gmbh & Co. Kg PCB assembly and method of manufacturing a PCB assembly
US11416048B2 (en) * 2019-07-22 2022-08-16 Micron Technology, Inc. Using a thermoelectric component to improve memory sub-system performance
CN111508913A (zh) * 2020-05-06 2020-08-07 贵州大学 一种基于硅通孔的大功率芯片背面散热方法
JP7556504B2 (ja) * 2020-12-25 2024-09-26 国立大学法人東京工業大学 半導体装置及びその製造方法
US11647579B2 (en) 2021-05-04 2023-05-09 Toyota Motor Engineering & Manufacturing North America, Inc. Chip-on-chip power devices embedded in PCB and cooling systems incorporating the same
KR20230041252A (ko) 2021-09-17 2023-03-24 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110896A (ja) 2000-09-26 2002-04-12 Denso Corp 積層型マルチチップパッケージ
JP2006140194A (ja) 2004-11-10 2006-06-01 Sony Corp 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
KR100487683B1 (ko) * 1996-06-29 2005-08-17 로베르트 보쉬 게엠베하 멀티칩모듈의방열장치
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
JP2001156247A (ja) 1999-11-25 2001-06-08 Seiko Epson Corp 半導体装置
JP4381533B2 (ja) 1999-12-14 2009-12-09 株式会社ケミトロニクス 冷却器付半導体集積回路装置及びその製造方法
JP4526107B2 (ja) * 2000-07-21 2010-08-18 株式会社日立メディコ Ｘ線ｃｔ装置
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US6988531B2 (en) * 2002-01-11 2006-01-24 Intel Corporation Micro-chimney and thermosiphon die-level cooling
JP2005093980A (ja) * 2003-09-16 2005-04-07 Irvine Sensors Corp 積み重ねが可能な層、ミニスタック、および積層型電子モジュール
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4688526B2 (ja) * 2005-03-03 2011-05-25 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7603095B2 (en) 2006-02-17 2009-10-13 Silicon Integrated Systems Corp. Apparatus and method of switching intervals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110896A (ja) 2000-09-26 2002-04-12 Denso Corp 積層型マルチチップパッケージ
JP2006140194A (ja) 2004-11-10 2006-06-01 Sony Corp 半導体装置およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046384B1 (ko) * 2009-03-06 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
US8399984B2 (en) 2009-05-12 2013-03-19 Hynix Semiconductor Inc. Semiconductor package
KR101111921B1 (ko) 2009-05-12 2012-03-14 주식회사 하이닉스반도체 반도체 패키지
US8513802B2 (en) 2010-02-05 2013-08-20 Samsung Electronics Co., Ltd. Multi-chip package having semiconductor chips of different thicknesses from each other and related device
US8633579B2 (en) 2010-08-25 2014-01-21 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same
US8884421B2 (en) 2010-08-25 2014-11-11 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same
KR101078746B1 (ko) 2011-01-04 2011-11-02 주식회사 하이닉스반도체 반도체 패키지
WO2013074454A3 (en) * 2011-11-14 2013-07-11 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US9153520B2 (en) 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
US10170389B2 (en) 2011-11-14 2019-01-01 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US10741468B2 (en) 2011-11-14 2020-08-11 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US11594462B2 (en) 2011-11-14 2023-02-28 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US9390997B2 (en) 2013-07-05 2016-07-12 SK hynix, Inc. Semiconductor chip and stacked type semiconductor package having the same

Also Published As

Publication number Publication date
JP2008113010A (ja) 2008-05-15
US8049329B2 (en) 2011-11-01
US20080099909A1 (en) 2008-05-01
US20100038769A1 (en) 2010-02-18
KR20080038577A (ko) 2008-05-07
TW200830491A (en) 2008-07-16
US8310046B2 (en) 2012-11-13
JP5324075B2 (ja) 2013-10-23
US7626261B2 (en) 2009-12-01
US20120001348A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
KR100874910B1 (ko) 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US11961779B2 (en) 3DIC packaging with hot spot thermal management features
US8786067B2 (en) Semiconductor package having improved heat spreading performance
US8159065B2 (en) Semiconductor package having an internal cooling system
US9780079B2 (en) Semiconductor die assembly and methods of forming thermal paths
US8592254B2 (en) Microelectronic devices with improved heat dissipation and methods for cooling microelectronic devices
US10461067B2 (en) Thermally enhanced package to reduce thermal interaction between dies
US20140042607A1 (en) Microbump seal
US20090201643A1 (en) Integrated micro-channels for 3d through silicon architectures
JP2012142458A (ja) インターポーザ及びそれを用いた半導体モジュール
US20060060952A1 (en) Heat spreader for non-uniform power dissipation
US7626260B2 (en) Stack-type semiconductor device having cooling path on its bottom surface
CN108766942A (zh) 热增强型堆叠封装（PoP）
TWM623931U (zh) 晶片封裝組件
CN116825730A (zh) 半导体封装
CN100369243C (zh) 具有散热结构的半导体封装件
KR20090083779A (ko) 스택 패키지
TWI866153B (zh) 半導體裝置、半導體封裝體及其冷卻方法
US20240274504A1 (en) Package lid with a vapor chamber base having an angled portion and methods for forming the same
US20240258190A1 (en) Floating heat spreader with guided mechanism
KR101096446B1 (ko) 스택 패키지
TW202339151A (zh) 半導體封裝
JP2006253488A (ja) 三次元実装モジュール及び三次元実装モジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061030

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070929

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080430

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081215

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201130

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20211124

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 17

End annual number: 17