Nothing Special   »   [go: up one dir, main page]

KR100866886B1 - 오엘이디 소자의 제조 방법 - Google Patents

오엘이디 소자의 제조 방법 Download PDF

Info

Publication number
KR100866886B1
KR100866886B1 KR1020060133078A KR20060133078A KR100866886B1 KR 100866886 B1 KR100866886 B1 KR 100866886B1 KR 1020060133078 A KR1020060133078 A KR 1020060133078A KR 20060133078 A KR20060133078 A KR 20060133078A KR 100866886 B1 KR100866886 B1 KR 100866886B1
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
auxiliary electrode
region
lower electrode
Prior art date
Application number
KR1020060133078A
Other languages
English (en)
Other versions
KR20080058883A (ko
Inventor
김대환
우성호
강진규
최병대
Original Assignee
(재)대구경북과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)대구경북과학기술연구원 filed Critical (재)대구경북과학기술연구원
Priority to KR1020060133078A priority Critical patent/KR100866886B1/ko
Publication of KR20080058883A publication Critical patent/KR20080058883A/ko
Application granted granted Critical
Publication of KR100866886B1 publication Critical patent/KR100866886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

오엘이디 소자의 제조 방법이 제공된다. 본 발명에 의한 오엘이디 소자의 제조 방법은, 기판 상에 하부 전극층을 형성하는 단계; 상기 하부 전극층의 화소 영역 상에 발광 유기물층을 형성하는 단계; 및 상기 발광 유기물층 및 상기 하부 전극층의 보조 전극 영역 상에 상부 전극층을 형성하는 단계를 포함한다.
유기 발광 다이오드, OLED, 보조 전극, 화소 불량

Description

오엘이디 소자의 제조 방법{Method for manufacturing organic light emitting diode device}
도 1 내지 도 5는 본 발명의 제1 실시예에 따른 오엘이디 소자의 제조 방법을 설명하기 위한 공정도들이다.
도 6 내지 도 10은 본 발명의 제2 실시예에 따른 오엘이디 소자의 제조 방법을 설명하기 위한 공정도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110, 610: 기판 120, 620: 하부 전극층
210, 710: 절연막 220, 720: 화소 영역
230, 730: 보조 전극 영역 310, 810: 격벽
410, 910: 발광 유기물층 510, 1100: 상부 전극층
622: 화소용 패턴 624: 보조 전극용 패턴
본 발명은 오엘이디 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 상부 전극을 하부 전극의 보조 전극으로 함께 사용함으로써 신규 보조 전극의 도입 없이 기존의 상부 전극을 하부 전극의 보조 전극으로 활용할 수 있도록 한 오엘이디 소자의 제조 방법에 관한 것이다.
미국 에너지성 보고서에 의하면 종래의 형광등, 백열등 및 고휘도 방전등은 2025년까지 최대 30%의 효율 향상에 그칠 것으로 예측하고 있다. 현재 가정용 조명 램프의 수명이나 가격적인 측면에서 지난 20여 년 동안의 기술개발 성과를 고려하면 향후에는 거의 발전 가능성이 없다고 평가할 수 있다. 최근에는 LED(Light Emitting Diode)나 OLED(Organic Light Emitting Diode; 이하 오엘이디라 한다)와 같은 고체 조명의 기술 개발이 급격히 진행되고 있으며, 2015년 이전에 LED 및 오엘이디는 백열등을 대체할 수준으로 성능 향상이 이루어질 것으로 예상된다.
특히, 오엘이디 고체 조명은 그 두께가 얇고 필요에 따라 플렉시블 형태로 가공할 수 있기 때문에 그 응용 가능성은 매우 높다고 할 수 있다. 각종 평판 표시장치의 백라이트로도 사용할 수 있으며 얇은 박판 형태의 가정용/상업용 실내 조명 장치로도 사용할 수 있다.
이러한 조명 장치로 사용될 수 있는 오엘이디 소자는 평판 표시 소자의 하나로서 투명 기판 상의 양전극층과 음전극층 사이에 유기 발광층을 포함하는 유기 박막층 등을 개재하여 구성하며, 매우 얇은 두께의 매트릭스 형태를 이룬다.
오엘이디 소자는 형광체에 일정 수준 이상의 전기장이 인가되면 빛이 발생되는 전기 발광 현상을 이용한 표시 소자로서, 양전극층 및 음전극층에 소정의 전 기장이 인가되면 양전극층 및 음전극층으로부터 각각 정공과 전자가 유기 발광층으로 이동하고, 이러한 정공과 전자가 유기 발광층 중에서 서로 만나 전자-정공 쌍을 형성하여 높은 에너지를 갖는 여기자를 생성하고, 이러한 여기자가 바닥 상태로 떨어지면서 빛 에너지를 내는 원리로 빛을 발생시키게 된다.
오엘이디 소자는 15V 이하의 낮은 전압으로 구동이 가능하고, 다른 디스플레이 소자, 예를 들어, TFT-LCD에 비해 휘도, 시야각 및 소비 전력 등에서 우수한 특성을 나타낸다. 더구나, 유기 발광 소자는 다른 디스플레이 소자에 비해 1㎲의 빠른 응답 속도를 가지기 때문에 동영상 구현이 필수적인 차세대 멀티미디어용 디스플레이에 적합한 소자이다.
그런데, 오엘이디 소자의 양극으로 사용되는 ITO, IZO, ITZO 등의 투명 전극의 경우, 전기 전도도가 충분하지 않기 때문에 대면적으로 제작할 경우 전류 확산(current spreading)이 원활하지 않아 전원 소스와 거리가 먼 곳의 전압 강하로 인해 휘도가 균일하지 않게 될 수 있다. 따라서, 휘도의 불균일성을 해소하기 위해 전기 전도성이 높은 금속을 투명 전극의 가운데나 측벽에 도입해야 할 필요가 있다. 특히, 수동형 오엘이디(PMOLED: Passive Mode Organic Light Emitting Diode)와 같은 디스플레이에서 2인치 급 정도의 화면 사이즈를 구현하기 위해서는 Cr, Mo, Al, Cu, Ag 등과 같은 버스(bus) 라인을 투명 전극의 에지(edge)에 함께 구비하는 것이 일반적이다.
그러나, 상기와 같이 저저항 복합 양극 배선을 구현하기 위해서는 신규 금속 물질의 성막 공정이 필요하게 되고, 또한 배선 형성을 위해 포토리소그래 피(photolithography) 및 에칭(etching) 공정이 추가로 필요하게 되어 재료 원가, 공정 시간 등 다양한 면에서 불리한 점이 있다고 할 수 있다. 따라서, 오엘이디 소자에 있어서, 음전극인 상부 전극을 양전극인 하부 전극의 보조 배선으로 함께 사용할 수 있다면 그 이점은 매우 크다고 할 수 있겠다.
본 발명이 이루고자 하는 기술적 과제는 전극의 구조를 단순화하여 소자의 제조 공정을 단순화시키고, 소자의 제조 시간을 단축시키며, 소자의 제조 비용을 절감시킬 수 있는 오엘이디 소자의 제조 방법을 제공하는 데에 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기의 기술적 과제를 해결하기 위한 본 발명의 제1 실시예에 따른 오엘이디 소자의 제조 방법은, 기판 상에 하부 전극층을 형성하는 단계; 상기 하부 전극층의 화소 영역 상에 발광 유기물층을 형성하는 단계; 및 상기 발광 유기물층 및 상기 하부 전극층의 보조 전극 영역 상에 상부 전극층을 형성하는 단계를 포함한다.
상기 보조 전극 영역은 상기 상부 전극층과 상기 하부 전극층이 콘택되는 영역이고, 상기 상부 전극층은 상기 보조 전극 영역을 통하여 상기 하부 전극층과 콘택되어 상기 하부 전극층의 보조 전극 역할을 할 수 있다.
본 발명의 제1 실시예에 따른 오엘이디 소자의 제조 방법은 상기 하부 전극층이 형성된 상기 기판 상에 상기 하부 전극층의 일부 영역을 노출시켜 상기 화소 영역 및 상기 보조 전극 영역이 정의되도록 절연막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 제1 실시예에 따른 오엘이디 소자의 제조 방법은 상기 화소 영역과 상기 보조 전극 영역 또는 그 각각이 분리되도록 역테이퍼 형상의 격벽을 형성하는 단계를 더 포함할 수 있다.
상기 발광 유기물층은 쉐도우 마스크를 이용하여 상기 화소 영역의 상기 하부 전극층 상에 형성할 수 있다.
상기 하부 전극층은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 및 인듐 주석 아연 산화물(ITZO) 중 어느 하나를 포함하는 투명 전도성 물질을 포함할 수 있다.
상기 상부 전극층은 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 구리(Cu), 및 크롬(Cr) 중 적어도 하나를 포함하는 불투명 도전성 물질을 포함할 수 있다.
상기의 기술적 과제를 해결하기 위한 본 발명의 제2 실시예에 따른 오엘이디 소자의 제조 방법은, 기판 상에 복수 개로 분리된 화소용 패턴, 및 상기 복수 개의 화소용 패턴 각각과 연결된 보조 전극용 패턴을 가지는 하부 전극층을 형성하는 단계; 상기 화소용 패턴 상에 발광 유기물층을 형성하는 단계; 및 상기 발광 유기물층 및 상기 보조 전극용 패턴 상에 상부 전극층을 형성하는 단계를 포함한다.
상기 화소용 패턴과 상기 보조 전극용 패턴은 넥(neck) 형태로 연결되는 것이 바람직하다.
본 발명의 제2 실시예에 따른 오엘이디 소자의 제조 방법은 상기 하부 전극층이 형성된 상기 기판 상에 상기 하부 전극층의 상기 화소용 패턴 및 보조 전극용 패턴의 일부 영역을 노출시켜 화소 영역 및 보조 전극 영역이 정의되도록 절연막을 형성하는 단계를 더 포함할 수 있다.
상기 보조 전극 영역은 상기 상부 전극층이 상기 보조 전극용 패턴과 콘택되는 영역이고, 상기 상부 전극층은 상기 보조 전극 영역을 통하여 상기 보조 전극용 패턴과 콘택되어 상기 하부 전극층의 보조 전극 역할을 할 수 있다.
본 발명의 제2 실시예에 따른 오엘이디 소자의 제조 방법은 상기 화소용 패턴과 상기 보조 전극용 패턴 또는 그 각각이 분리되도록 역테이퍼 형상의 격벽을 형성하는 단계를 더 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 첨부 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
또한, 도면에서 층과 막 또는 영역들의 크기 두께는 명세서의 명확성을 위하여 과장되어 기술된 것이며, 어떤 막 또는 층이 다른 막 또는 층의 "상에" 형성된다라고 기재된 경우, 상기 어떤 막 또는 층이 상기 다른 막 또는 층의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막 또는 층이 개재될 수도 있다.
도 1 내지 도 5는 본 발명의 제1 실시예에 따른 오엘이디 소자의 제조 방법을 설명하기 위한 공정도들이다.
먼저, 도 1을 참조하면, 기판(110) 상에 일 방향으로 길게 뻗는 스트라이프 패턴으로 하부 전극층(120)을 형성한다. 이때, 기판(110)은 본 발명의 제1 실시예에 따른 오엘이디 소자를 형성하기 위한 베이스 층으로서, 유리 기판과 같은 투명한 절연 기판이 주로 사용된다. 또달리, 투명성이 뛰어난 플라스틱 기판을 사용할 수도 있다.
하부 전극층(120)은 정공(hole) 주입을 위한 애노드(anode) 전극으로서, 주로 스퍼터링(sputtering), 이온 플레이팅(ion plating) 방법 등을 이용하여 형성한다. 하부 전극층(120)은 일함수가 높고 발광된 빛이 소자 밖으로 나올 수 있도록 투명 도전성 물질로 형성된다. 여기서, 상기 투명 도전성 물질은 인듐 주석 산화물(ITO: Indium Tin Oxide), 인듐 아연 산화물(IZO: Indium Zinc Oxide), 또는 인듐 주석 아연 산화물(ITZO: Indium Tin Zinc Oxide 을 포함할 수 있다.
그러나, 하부 전극층(120)의 바람직한 한 실시예인 인듐 주석 산화물(ITO) 전극도 산화물 전극이므로 전기전도도가 낮아 신호의 전달 속도가 현저하게 떨어져 신호 지연(signal delay)의 원인이 될 수 있는바, 이러한 문제점을 해결하기 위해 종래에는 인듐 주석 산화물(ITO)을 따라 실선 형태로 크롬(Cr) 등과 같은 별도의 보조 전극을 배치하였다.
하지만, 본 발명의 실시예에서는 하부 전극층(120)에 별도의 보조 전극을 배치하지 않고, 이후에 형성되는 상부 전극층(도 5 참조)의 일부 영역이 하부 전극층(120)의 일부 영역과 콘택되어 하부 전극층(120)의 보조 전극 역할을 하게 된다. 이에 대한 자세한 설명은 후술하기로 한다.
한편, 기판(110)이 유리인 경우, 유리로부터 하부 전극층(120)의 인듐 주석 산화물(ITO)로 금속이온이 이동하지 않도록 유리와 인듐 주석 산화물(ITO)층 사이에 이산화규소(SiO2)의 얇은 막을 배리어(Barrier)층으로 사용하는 것이 바람직하다.
다음으로, 도 2를 참조하면, 하부 전극층(120)이 형성된 기판(110) 상에 하부 전극층(120)의 일부 영역을 노출시켜 화소 영역(220) 및 보조 전극 영역(230)이 정의되도록 절연막(210)을 형성한다.
절연막(210)은 포토레지스트(photo resist), 폴리이미드(polyimide), 질화 실리콘, 산화 실리콘 등과 같이 전기적 절연 효과가 있으면서 감광 특성을 가지는 감광성 절연 물질로 형성될 수 있다.
화소 영역(220)은 이후에 형성되는 발광 유기물층(도 4 참조)으로부터 발생되는 빛이 실제로 발하는 영역을 가리킨다. 그리고, 보조 전극 영역(230)은 이후에 형성되는 상부 전극층(도 5 참조)과 하부 전극층(120)이 콘택되는 영역이다. 상부 전극층은 보조 전극 영역(230)을 통하여 하부 전극층(120)과 콘택되어 하부 전극층(120)의 보조 전극 역할을 하게 된다.
다음으로, 도 3을 참조하면, 절연막(210) 상에 화소 영역(220)과 보조 전극 영역(230)이 분리되도록 역테이퍼 형상의 격벽(310)을 형성한다. 즉, 격벽(310)은 화소 영역(220)과 보조 전극 영역(230) 사이의 절연막 상에 지그재그 형태로 배치되어 형성될 수 있다. 또한, 격벽(310)은 절연막(210) 상에 화소 영역(220)과 보조 전극 영역(230) 각각이 분리되도록 형성될 수도 있다. 이때, 격벽(310)은 절연막(210) 상에 형성되는 것이 일반적이지만, 꼭 절연막(210) 상에 형성될 필요는 없다.
이러한 격벽(310)은 이후에 형성되는 상부 전극층(도 5 참조)을 형성할 때 상부 전극층에 의한 각 화소 영역(220) 및 보조 전극 영역(230)들의 전기적 쇼트를 방지하기 위한 것으로, 전기적 절연 효과가 있으며 인접한 화소 영역(220)과 보조 전극 영역(230)들 간의 상부 전극층을 차단시킬 수 있는 역테이퍼(Reverse Taper) 형상의 형성이 가능한 네거티브 포토레지스트(Negative Photo Resist)를 사용하여 형성할 수 있다. 하지만, 폴리이미드, 질화 실리콘, 산화 실리콘 등과 같은 감광성 절연 물질로 형성될 수도 있다.
다음으로, 도 3 및 도 4를 참조하면, 화소 영역(220)의 노출된 하부 전극층(120) 상에 발광 유기물층(410)을 형성한다. 이때, 발광 유기물층(410)은 쉐도우 마스크(미도시)를 이용하여 형성할 수 있다. 하지만, 이에 국한되지 않고 잉크젯 프린팅, LITI(LaserInduced Thermal Imaging) 등의 방법을 이용하여 발광 유기물층(410)을 형성할 수도 있다.
발광 유기물층(410)은 전기장을 받으면 전기적으로 여기(excited)되어 그 결과 빛을 발생하는 물질이다. 이러한 발광 유기물층(410)은 발광층 등을 포함하여 단층 또는 다층 구조를 이룬다. 즉, 발광 유기물층(410)은 발광층만의 단층 구조를 이룰 수 있고, 정공을 주입하기 위한 정공 주입층, 정공을 수송하기 위한 정공 수송층, 전자를 주입하기 위한 전자 주입층, 전자를 수송하기 위한 전자 수송층 등을 더 포함하여 이루어질 수도 있다.
여기서, 상기 발광층(EML)의 재료로는 알루미늄착체(Alq3), 안트라센(anthracene) 등의 단분자 유기물과 PPV(poly(p-phenylenevinylene)), PT(polythiophene) 등과 그들의 유도체들인 고분자 유기물들이 사용될 수 있다.
다음으로, 도 4 및 도 5를 참조하면, 발광 유기물층(410) 및 보조 전극 영역(230)의 노출된 하부 전극층(120) 상에 상부 전극층(510)을 형성한다. 이때, 보조 전극 영역(230) 상에 형성되는 상부 전극층(510)은 보조 전극 영역(230)에 노출된 하부 전극층(120)과 콘택되어 하부 전극층(120)의 보조 전극 역할을 하게 된다. 따라서, 하부 전극층(120)의 낮은 전기 전도도로 인해 신호의 전달 속도가 현저하게 감소되어 신호 지연 현상이 발생하는 문제점을 별도의 보조 전극을 두지 않고서도 개선할 수 있다.
상부 전극층(510)은 전자를 주입하기 위한 캐소드(Cathode) 전극으로서, 일반적으로 알루미늄(Al), 구리(Cu), 은(Ag), 칼슘(Ca), 마그네슘(Mg) 등과 같은 일 함수가 작은 금속 물질로 이루어진다. 이러한 일함수가 낮은 금속을 캐소드 전극으로 사용하는 이유는, 상부 전극층(510)과 발광 유기물층(410) 사이에 형성되는 배리어(barrier)를 낮춤으로써 전자 주입에 있어 높은 전류 밀도(current density)를 얻을 수 있기 때문이다. 이를 통해 소자의 발광 효율을 증가시킬 수 있게 된다.
한편, 상부 전극층(510)은 상기와 같이 발광 유기물층(410) 및 보조 전극 영역(230)의 노출된 상부 전극층(510) 상에만 형성할 수 있지만, 공정의 단순화를 위하여 도면에 도시한 바와 같이 기판(110)의 전면에 형성해도 무방하다.
이와 같은 본 발명의 제1 실시예에 따른 오엘이디 소자의 제조 방법은 절연막(도 2 참조) 및 격벽(도 3 참조) 중 적어도 하나를 형성하지 않을 수도 있다. 특히, 격벽을 형성하지 않을 경우, 상부 전극층(510)은 화소 영역과 보조 전극 영역에 대응하는 위치가 개방되어 있는 섀도우 마스크(shadow mask)를 이용하여 형성할 수 있다.
도 6 내지 도 10은 본 발명의 제2 실시예에 따른 오엘이디 소자의 제조 방법을 설명하기 위한 공정도들이다.
먼저, 도 6을 참조하면, 유리 기판 또는 플라스틱 기판과 같은 투명한 기판(610) 상에 화소용 패턴(622)과 보조 전극용 패턴(624)을 가지는 하부 전극층(620)을 형성한다. 이때, 하부 전극층(620)은 적어도 하나의 화소용 패턴(622)과 보조 전극용 패턴(624)이 하나의 라인 형태로 형성되며, 이렇게 하나의 라인 형태로 형성된 하부 전극층(620)은 기판(610) 상에 일 방향으로 길게 뻗는 스트라이프 형상으로 복수 개 형성된다.
여기서, 화소용 패턴(622)은 하부 전극층(620)의 하나의 라인 상에서 서로 분리되어 형성되며, 보조 전극용 패턴(624)은 하부 전극층(620)의 하나의 라인 상에서 서로 일체로 형성된다. 이때, 보조 전극용 패턴(624)은 하부 전극층(620)의 하나의 라인 상에서 서로 분리되어 형성된 화소용 패턴(622) 각각과 넥(neck) 형태로 연결되도록 형성되는 것이 바람직하다. 이는 사후의 소자 검사 과정에서, 하부 전극층(620)의 특정 화소용 패턴(622)에 라인 단락 등으로 인한 화소 결함 등이 발생할 경우, 상기 화소 결함 등이 발생한 특정 화소용 패턴(622)을 용이하게 커팅할 수 있도록 하기 위함이다.
참고로, 화소용 패턴(622)은 이후의 공정에서 절연막(도 7 참조)을 형성 시 화소 영역(720)에 노출되는 전극 패턴이고, 보조 전극용 패턴(624)은 이후의 공정에서 절연막을 형성 시 보조 전극 영역(730)에 노출되는 전극 패턴이다.
이와 같은 하부 전극층(620)은 정공(hole) 주입을 위한 애노드(anode) 전극으로서, 주로 스퍼터링(sputtering), 이온 플레이팅(ion plating) 방법 등을 이용하여 형성한다. 하부 전극층(620)은 일함수가 높고 발광된 빛이 소자 밖으로 나올 수 있도록 투명 도전성 물질로 형성된다. 여기서, 상기 투명 도전성 물질은 인듐 주석 산화물(ITO: Indium Tin Oxide), 인듐 아연 산화물(IZO: Indium Zinc Oxide), 또는 인듐 주석 아연 산화물(ITZO: Indium Tin Zinc Oxide 을 포함할 수 있다.
다음으로, 도 7을 참조하면, 하부 전극층(620)이 형성된 기판(610) 상에 하부 전극층(620)의 화소용 패턴(622) 및 보조 전극용 패턴(624)의 일부 영역을 노출시켜 화소 영역(720) 및 보조 전극 영역(730)이 정의되도록 절연막(710)을 형성한 다.
절연막(710)은 포토레지스트(photo resist), 폴리이미드(polyimide), 질화 실리콘, 산화 실리콘 등과 같이 전기적 절연 효과가 있으면서 감광 특성을 가지는 감광성 절연 물질로 형성될 수 있다.
참고로, 화소 영역(720)은 이후에 형성되는 발광 유기물층(도 9 참조)으로부터 발생되는 빛이 실제로 발하는 영역이고, 보조 전극 영역(730)은 이후에 형성되는 상부 전극층(도 10 참조)과 보조 전극용 패턴(624)의 일부가 콘택되는 영역이다. 상부 전극층은 이러한 보조 전극 영역(730)을 통하여 보조 전극용 패턴(624)과 콘택되어 하부 전극층(620)의 보조 전극 역할을 하게 된다.
다음으로, 도 8을 참조하면, 절연막(710) 상에 화소 영역(720)과 보조 전극 영역(730)이 분리되도록 역테이퍼 형상의 격벽(810)을 형성한다. 격벽(810)은 이후에 형성되는 상부 전극층(도 10 참조)을 형성할 때 상부 전극층에 의한 각 화소 영역(720) 및 보조 전극 영역(730)들의 분리를 위한 것으로, 전기적 절연 효과가 있으며 인접한 화소 영역(720)과 보조 전극 영역(730)들 간의 상부 전극층을 차단시킬 수 있는 역테이퍼(Reverse Taper) 형상의 형성이 가능한 네거티브 포토레지스트(Negative Photo Resist)를 사용하여 형성할 수 있다. 하지만, 폴리이미드, 질화 실리콘, 산화 실리콘 등과 같은 감광성 절연 물질을 사용하여 형성할 수도 있다.
다음으로, 도 8 및 도 9를 참조하면, 화소 영역(720)의 노출된 화소용 패턴(622) 상에 형성된다. 이때, 발광 유기물층(910)은 쉐도우 마스크(미도시)를 이용하여 형성할 수 있다. 하지만, 이에 국한되지 않고 잉크젯 프린팅, LITI(Laser Induced Thermal Imaging) 등의 방법을 이용하여 발광 유기물층(910)을 형성할 수도 있다.
발광 유기물층(910)은 전기장을 받으면 전기적으로 여기(excited)되어 그 결과 빛을 발생하는 물질이다. 이러한 발광 유기물층(910)은 발광층 등을 포함하여 단층 또는 다층 구조를 이룬다. 즉, 발광 유기물층(910)은 발광층만의 단층 구조를 이룰 수 있고, 정공을 주입하기 위한 정공 주입층, 정공을 수송하기 위한 정공 수송층, 전자를 주입하기 위한 전자 주입층, 전자를 수송하기 위한 전자 수송층 등을 더 포함하여 이루어질 수도 있다.
여기서, 상기 발광층(EML)의 재료로는 알루미늄착체(Alq3), 안트라센(anthracene) 등의 단분자 유기물과 PPV(poly(p-phenylenevinylene)), PT(polythiophene) 등과 그들의 유도체들인 고분자 유기물들이 사용될 수 있다.
다음으로, 도 8 내지 도 10을 참조하면, 발광 유기물층(910) 및 보조 전극 영역(730)의 노출된 보조 전극용 패턴(624) 상에 상부 전극층(1100)을 형성한다. 이때, 보조 전극 영역(730) 상에 형성되는 상부 전극층(1100)은 보조 전극 영역(730)에 노출된 보조 전극용 패턴(624)과 콘택되어 하부 전극층(620)의 보조 전극 역할을 하게 된다. 따라서, 하부 전극층(620)의 낮은 전기 전도도로 인해 신호의 전달 속도가 현저하게 감소되어 신호 지연 현상이 발생하는 문제점을 별도의 보조 전극을 두지 않고서도 개선할 수 있다.
상부 전극층(1100)은 전자를 주입하기 위한 캐소드(Cathode) 전극으로서, 일반적으로 알루미늄(Al), 구리(Cu), 은(Ag), 칼슘(Ca), 마그네슘(Mg) 등과 같은 일함수가 작은 금속 물질로 이루어진다. 이러한 일함수가 낮은 금속을 캐소드 전극으로 사용하는 이유는, 상부 전극층(1100)과 발광 유기물층(910) 사이에 형성되는 배리어(barrier)를 낮춤으로써 전자 주입에 있어 높은 전류 밀도(current density)를 얻을 수 있기 때문이다. 이를 통해 소자의 발광 효율을 증가시킬 수 있게 된다.
이러한 상부 전극층(510)은 상기와 같이 발광 유기물층(410) 및 보조 전극 영역(230)의 노출된 보조 전극용 패턴(624) 상에만 형성할 수 있지만, 공정의 단순화를 위하여 도면에 도시한 바와 같이 기판(110)의 전면에 형성해도 무방하다.
이와 같은 본 발명의 제1 실시예에 따른 오엘이디 소자의 제조 방법은 절연막(도 7 참조) 및 격벽(도 8 참조) 중 적어도 하나를 형성하지 않을 수도 있다. 특히, 격벽을 형성하지 않을 경우, 상부 전극층(510)은 화소 영역과 보조 전극 영역에 대응하는 위치가 개방되어 있는 섀도우 마스크(shadow mask)를 이용하여 형성할 수 있다.
한편, 본 발명의 제1 내지 제2 실시예에 따른 오엘이디 소자의 제조 방법에 의해 제조되는 오엘이디 소자는 조명 장치에 적용될 수 있으며, 또한 LCD(Liquid Crystal Display) 등의 백라이트(backlight)로도 사용될 수 있다.
이상 첨부된 도면 및 표를 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
이와 같이, 본 발명의 제1 실시예에 따른 오엘이디 소자의 제조 방법은 캐소드 전극인 상부 전극층을 애노드 전극인 하부 전극층의 보조 전극으로 함께 사용함으로써 신규 보조 전극의 도입 없이 기존의 상부 전극층을 하부 전극층의 보조 전극으로 활용할 수 있다. 따라서, 소자의 제조 공정 과정을 단순화시킬 수 있고, 제조 공정 시간을 단축시킬 수 있으며, 별도의 보조 전극에 들어가는 재료 비용을 절감할 수 있다.
본 발명의 제2 실시예에 따른 오엘이디 소자의 제조 방법은 화소용 패턴과 보조 전극용 패턴이 넥 형태로 연결되어 있으므로, 특정 화소용 패턴의 결함으로 인한 화소 불량 시 용이하게 커팅될 수 있다. 따라서, 특정 화소의 불량이 전체 화소의 불량으로 확산되는 것을 방지할 수 있다.

Claims (12)

  1. 기판 상에 하부 전극층을 형성하는 단계;
    상기 형성된 하부 전극층 내에 화소 영역 및 보조 전극 영역을 정의하는 단계;
    상기 하부 전극층의 화소 영역 상에 발광 유기물층을 형성하는 단계; 및
    상기 발광 유기물층 및 상기 하부 전극층의 보조 전극 영역 상에 상부 전극층을 형성하는 단계
    를 포함하는 오엘이디 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 보조 전극 영역은 상기 상부 전극층과 상기 하부 전극층이 콘택되는 영역이고,
    상기 상부 전극층은 상기 보조 전극 영역을 통하여 상기 하부 전극층과 콘택되어 상기 하부 전극층의 보조 전극 역할을 하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 화소 영역 및 보조 전극 영역을 정의하는 단계는,
    상기 화소 영역 및 보조 전극 영역으로 정의할 영역을 제외한 상기 하부 전극층에 절연막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 화소 영역과 상기 보조 전극 영역 또는 그 각각이 분리되도록 역테이퍼 형상의 격벽을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 발광 유기물층은 쉐도우 마스크를 이용하여 상기 화소 영역의 상기 하부 전극층 상에 형성하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 하부 전극층은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 또는 인듐 주석 아연 산화물(ITZO) 중 적어도 하나를 포함하는 투명 전도성 물질을 포함하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 상부 전극층은 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 구리(Cu), 또는 크롬(Cr) 중 적어도 하나를 포함하는 불투명 도전성 물질을 포함하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  8. 기판 상에 복수 개로 분리된 화소용 패턴, 및 상기 복수 개의 화소용 패턴 각각과 연결된 보조 전극용 패턴을 가지는 하부 전극층을 형성하는 단계;
    상기 화소용 패턴 상에 발광 유기물층을 형성하는 단계; 및
    상기 발광 유기물층 및 상기 보조 전극용 패턴 상에 상부 전극층을 형성하는 단계
    를 포함하는 오엘이디 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 화소용 패턴과 상기 보조 전극용 패턴은 넥(neck) 형태로 연결되는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  10. 제8항에 있어서,
    상기 하부 전극층이 형성된 상기 기판 상에 상기 하부 전극층의 상기 화소용 패턴 및 보조 전극용 패턴의 일부 영역을 노출시켜 화소 영역 및 보조 전극 영역이 정의되도록 절연막을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 보조 전극 영역은 상기 상부 전극층이 상기 보조 전극용 패턴과 콘택되는 영역이고,
    상기 상부 전극층은 상기 보조 전극 영역을 통하여 상기 보조 전극용 패턴과 콘택되어 상기 하부 전극층의 보조 전극 역할을 하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
  12. 제8항에 있어서,
    상기 화소용 패턴과 상기 보조 전극용 패턴 또는 그 각각이 분리되도록 역테이퍼 형상의 격벽을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 오엘이디 소자의 제조 방법.
KR1020060133078A 2006-12-22 2006-12-22 오엘이디 소자의 제조 방법 KR100866886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133078A KR100866886B1 (ko) 2006-12-22 2006-12-22 오엘이디 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133078A KR100866886B1 (ko) 2006-12-22 2006-12-22 오엘이디 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080058883A KR20080058883A (ko) 2008-06-26
KR100866886B1 true KR100866886B1 (ko) 2008-11-04

Family

ID=39804187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133078A KR100866886B1 (ko) 2006-12-22 2006-12-22 오엘이디 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100866886B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403407B1 (ko) * 2010-04-09 2014-06-11 한국전자통신연구원 Ｏｌｅｄ 면광원 장치 및 그 제조 방법
US8421064B2 (en) 2010-04-09 2013-04-16 Electronics And Telecommunications Research Institute Organic-light-emitting-diode flat-panel light-source apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010023412A (ko) * 1998-06-30 2001-03-26 나가이 아츠오 전계발광 디스플레이
JP2003045674A (ja) 2001-08-02 2003-02-14 Seiko Instruments Inc 有機エレクトロルミネセンス素子
KR20030023331A (ko) * 2001-09-13 2003-03-19 엘지전자 주식회사 유기 ｅｌ 소자 제조방법
JP2007009930A (ja) * 2005-06-28 2007-01-18 Toyota Motor Corp 車両用自動変速機のニュートラル制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010023412A (ko) * 1998-06-30 2001-03-26 나가이 아츠오 전계발광 디스플레이
JP2003045674A (ja) 2001-08-02 2003-02-14 Seiko Instruments Inc 有機エレクトロルミネセンス素子
KR20030023331A (ko) * 2001-09-13 2003-03-19 엘지전자 주식회사 유기 ｅｌ 소자 제조방법
JP2007009930A (ja) * 2005-06-28 2007-01-18 Toyota Motor Corp 車両用自動変速機のニュートラル制御装置

Also Published As

Publication number Publication date
KR20080058883A (ko) 2008-06-26

Similar Documents

Publication Publication Date Title
KR100552972B1 (ko) 평판표시장치 및 그의 제조방법
JP6043401B2 (ja) 有機発光素子およびその製造方法
JP2004111369A (ja) 有機電界発光表示装置及びその製造方法
KR102712048B1 (ko) 유기발광소자를 이용한 조명장치 및 그 제조방법
CN109244262B (zh) 使用有机发光器件的照明装置和用于制造照明装置的方法
KR100724483B1 (ko) 유기전계발광표시장치 및 그 제조방법
JP6111487B2 (ja) Ｅｌ表示装置
KR20180077937A (ko) 유기발광소자를 이용한 조명장치 및 그 제조방법
KR102155370B1 (ko) 유기 발광 표시장치 및 그의 제조방법
JP2004152699A (ja) 発光装置及び照明装置
KR100866886B1 (ko) 오엘이디 소자의 제조 방법
WO2012032661A1 (ja) 有機ｅｌパネル
KR20070050796A (ko) 오엘이디 디스플레이 소자 및 그 제조 방법
KR100784707B1 (ko) 오엘이디 디스플레이 패널의 제조방법
KR100836805B1 (ko) 오엘이디 소자의 제조 방법
KR100797529B1 (ko) 백색 오엘이디 소자 및 그 제조방법
WO2014174804A1 (ja) Ｅｌ表示装置の製造方法
JP2007095518A (ja) 有機エレクトロルミネッセンス表示装置
KR100768711B1 (ko) 유기 전계 발광 소자 및 그 제조방법
KR20070037093A (ko) 유기 전계 발광 표시장치 및 그의 제조방법
JP2004152595A (ja) 表示装置
KR100768720B1 (ko) 오엘이디 디스플레이 소자 및 그 제조 방법
JPH10106751A (ja) 有機薄膜エレクトロルミネッセンス表示装置の電極構造
KR100705839B1 (ko) 방열층을 포함하는 유기 이엘 디스플레이 모듈 및 그 제작방법
KR100661161B1 (ko) 유기 전계 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee