Nothing Special   »   [go: up one dir, main page]

KR100833854B1 - Sampling memory operating method in communication system - Google Patents

Sampling memory operating method in communication system Download PDF

Info

Publication number
KR100833854B1
KR100833854B1 KR1020020087739A KR20020087739A KR100833854B1 KR 100833854 B1 KR100833854 B1 KR 100833854B1 KR 1020020087739 A KR1020020087739 A KR 1020020087739A KR 20020087739 A KR20020087739 A KR 20020087739A KR 100833854 B1 KR100833854 B1 KR 100833854B1
Authority
KR
South Korea
Prior art keywords
coherent
sample buffer
input sample
searcher
engine
Prior art date
Application number
KR1020020087739A
Other languages
Korean (ko)
Other versions
KR20040061472A (en
Inventor
한철희
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020087739A priority Critical patent/KR100833854B1/en
Publication of KR20040061472A publication Critical patent/KR20040061472A/en
Application granted granted Critical
Publication of KR100833854B1 publication Critical patent/KR100833854B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 다중채널 지원을 위한 통신 시스템에서의 샘플링 메모리 운용 방법에 관한 것으로 특히 다수의 사용자들의 기저대역 신호를 복조(Demodulation)하기에 적당한 다중채널 지원을 위한 통신 시스템에서의 샘플링 메모리 운용 방법에 관한 것이다. 이와 같은 본 발명 통신 시스템에서의 샘플링 메모리 운용 방법은 아날로그 신호를 입력샘플 버퍼 포맷에 맞춰 저장하는 입력 샘플 버퍼에 있어서, 상기 입력 샘플 버퍼의 워드 사이즈에 따라 상기 입력 샘플 버퍼의 데이터를 복조기(Demodulator)내의 복수의 엔진이 설정된 페치 타임에 시분할로 서로 다른 시간에 직접 액세스하여 읽어오도록 제어한다.

Figure R1020020087739

샘플링 메모리

The present invention relates to a method of operating a sampling memory in a communication system for multichannel support, and more particularly to a method of operating a sampling memory in a communication system for multichannel support suitable for demodulating baseband signals of a plurality of users. will be. In the sampling memory operating method of the present invention, an input sample buffer for storing an analog signal in accordance with an input sample buffer format includes: demodulating data of the input sample buffer according to a word size of the input sample buffer. A plurality of engines in the control are controlled to access and read different times directly by time division at a set fetch time.

Figure R1020020087739

Sampling memory

Description

통신 시스템에서의 샘플링 메모리 운용 방법{Sampling memory operating method in communication system}Sampling memory operating method in communication system

도 1은 종래 기술에 따른 통신 시스템 복조기의 블록 구성도1 is a block diagram of a communication system demodulator according to the related art.

도 2는 본 발명에 따른 통신 시스템 복조부의 블록 구성도2 is a block diagram of a communication system demodulator according to the present invention.

도 3은 본 발명 제 1 실시예에 따른 통신 시스템에서의 샘플링 메모리 운용 방법을 설명하기 위한 도면3 is a view for explaining a sampling memory operating method in a communication system according to a first embodiment of the present invention;

도 4는 본 발명 제 2 실시예에 따른 통신 시스템에서의 샘플링 메모리 운용 방법을 설명하기 위한 도면4 is a diagram illustrating a sampling memory operating method in a communication system according to a second exemplary embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 데이터 패킹부 110 : 입력 샘플 버퍼부100: data packing part 110: input sample buffer part

120 : 논-코히어런트 탐색기 입력 버퍼부 130 : 핑거부120: non-coherent searcher input buffer unit 130: finger portion

140 : 코히어런트 탐색부 150 : 논-코히어런트 탐색부140: coherent search unit 150: non-coherent search unit

본 발명은 다중채널 지원을 위한 통신 시스템에서의 샘플링 메모리 운용 방법에 관한 것으로 특히 다수의 사용자들의 기저대역 신호를 복조(Demodulation)하 기에 적당한 다중채널 지원을 위한 통신 시스템에서의 샘플링 메모리 운용 방법에 관한 것이다. The present invention relates to a method of operating a sampling memory in a communication system for multichannel support, and more particularly, to a method of operating a sampling memory in a communication system for multichannel support suitable for demodulating baseband signals of a plurality of users. will be.

CDMA 복조기 시스템(demodulator system)은 여러 사용자(user)를 동시에 지원하기 위해서 빠른 클럭 스피드(clock speed)를 이용하여 256PN에 해당하는 슬롯(slot)에 각 사용자(user)를 위한 서브 슬롯(subslot)을 두고 256PN의 시간 동안 여러 사용자 데이터(user data)를 처리(processing)한다.In order to support multiple users simultaneously, the CDMA demodulator system uses a fast clock speed to allocate a subslot for each user in a slot corresponding to 256 PN. It processes several user data for 256PN.

이를 위해 복조기(demodulator)의 내부 엔진인 핑거(finger), 코히어런트 탐색기(coherent searcher), 논-코히어런트 탐색기(non-coherent searcher)는 입력 샘플 버퍼(input sample buffer)를 액세스(access)하여 각 필요한 기저대역 신호(baseband signal)를 페치(fetch)하게 된다.To do this, the internal engines of the demodulator, finger, coherent searcher, and non-coherent searcher, access the input sample buffer. This fetches each of the necessary baseband signals.

이하 첨부된 도면을 참조하여 종래 기술에 따른 통신 시스템 복조기를 설명하기로 한다. Hereinafter, a communication system demodulator according to the related art will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 통신 시스템 복조기의 블록 구성도이다.1 is a block diagram of a communication system demodulator according to the prior art.

도 1은 통신 시스템 그 중에서도 CDMA 복조기 시스템(demodulator system)에서의 복조기 구성을 나타낸 것으로, 아날로그 수신기(Analog receiver)로부터의 수신 신호(received signal)를 입력샘플 버퍼(input sample buffer)(20)의 포맷(format)에 맞추는 데이터 패킹부(data packing)(10)와, 데이터 패킹부(10)에서 포맷에 맞춘 기저대역 신호(baseband signal)를 저장하는 입력샘플 버퍼부(input sample buffer)(20)와, 각 엔진의 입력 데이터(input data)를 위한 핑거 입력 버퍼부(finger input buffer)(30)와, 코히어런트 탐색기 입력 버퍼부(coherent searcher input buffer)(40)와, 논 코히어런트 탐색기 입력 버퍼부(non-coherent searcher input buffer)(50)로 구성되어 있다. 참고적으로 입력샘플 버퍼(20)는 샘플링 메모리라고도 한다. FIG. 1 illustrates a demodulator configuration in a CDMA demodulator system, in which a received signal from an analog receiver is formatted in an input sample buffer 20. Referring to FIG. a data packing unit 10 that fits in a format, an input sample buffer 20 that stores a baseband signal that is formatted in a format in the data packing unit 10, and A finger input buffer 30 for input data of each engine, a coherent searcher input buffer 40, and a non-coherent searcher input. It consists of a non-coherent searcher input buffer (50). For reference, the input sample buffer 20 is also called a sampling memory.

즉 종래의 복조기(demodulator)에서는 내부 엔진인 핑거(finger) 엔진과 입력 샘플 버퍼부(20)사이에 핑거 입력 버퍼부(30)가 구성되고, 코히어런트 탐색기(coherent searcher) 엔진과, 입력 샘플 버퍼부(20)사이에는 코히어런트 탐색기 입력 버퍼부(coherent searcher input buffer)(40)가 구성되며, 논 코히어런트 탐색기(non-coherent searcher) 엔진과 입력 샘플 버퍼부(20)사이에는 논 코히어런트 탐색기 입력 버퍼부(non-coherent searcher input buffer)(50)가 구성되어 있다.That is, in a conventional demodulator, a finger input buffer unit 30 is formed between a finger engine, which is an internal engine, and an input sample buffer unit 20, and a coherent searcher engine and an input sample. A coherent searcher input buffer 40 is formed between the buffer unit 20, and a non-coherent searcher engine and an input sample buffer unit 20 are provided between the buffer unit 20. A non-coherent searcher input buffer 50 is configured.

이와 같은 종래 기술의 복조부는 다수의 사용자 신호(user signal)를 처리하기 위해 같은 신호처리를 하는 복조기(demodulator) 회로를 다수 가지고 있어야 하는 단점을 보안하기 위해, 아날로그 수신기(analog receiver)로부터 수신된 기저대역(baseband) 신호를 입력 샘플 버퍼부(input sample buffer)(20)에 저장하고 빠른 속도로 동작하는 엔진, 즉 핑거 엔진, 코히어런트 탐색기 엔진, 논코히어런트 탐색기 엔진을 두고, 시간 다중화(time multiplexing)에 의해 처리함으로서 필요로 하는 회로의 수를 줄이며, 핑거(finger) 엔진과 탐색기(searcher)를 위한 입력 샘플 버퍼부(20)를 두어 핑거(finger)와 탐색기(searcher)가 입력 샘플 버퍼부(20)를 공유할 수 있도록 하였다. In order to secure the disadvantage of having a plurality of demodulator circuits that perform the same signal processing in order to process a plurality of user signals, the prior art demodulator may be based on a base received from an analog receiver. The baseband signal is stored in the input sample buffer 20 and has a high speed engine, such as a finger engine, a coherent search engine, and a noncoherent search engine, and time multiplexing (time multiplexing). The number of circuits required by processing by multiplexing is reduced, and an input sample buffer unit 20 for a finger engine and a searcher is provided so that a finger and a searcher are input sample buffer units. 20 to share.

이때, 핑거 엔진, 코히어런트 탐색기 엔진, 논코히어런트 탐색기 엔진은 클 럭(clock)당 처리하는 데이터양과 시간이 약간씩 다르며, 제어로직(도시하지 않음)에서는 각 클럭 당 처리하는 데이터양과 시간에 따라서 핑거 입력 버퍼부(30), 코히어런트 탐색기 입력 버퍼부(40) 및 논 코히어런트 탐색기 입력 버퍼부(50)의 입력 샘플 버퍼부(20)의 액세스 시간 등을 제어한다. At this time, the finger engine, the coherent search engine, and the non-coherent search engine differ slightly in the amount and time of data processed per clock, and in the control logic (not shown), the amount and time of data processed in each clock is different. Therefore, the access time of the input sample buffer unit 20 of the finger input buffer unit 30, the coherent searcher input buffer unit 40, and the non-coherent searcher input buffer unit 50 is controlled.

그러나 이와 같은 종래 기술에 있어서는 다수의 사용자 신호를 처리하기 위한 복조부 회로내에 입력 샘플 버퍼와 엔진(핑거(finger), 코히어런트 탐색기(coherent searcher), 논 코히어런트 탐색기(non-coherent searcher)) 사이의 각각에 다수개의 버퍼가 필요하므로 회로 구성의 복잡성 및 대형화하여야 한다는 문제점이 있었다.However, in such a prior art, the input sample buffer and engine (finger, coherent searcher, non-coherent searcher) in a demodulator circuit for processing a plurality of user signals. Since a large number of buffers are required in each case, there is a problem in that the complexity and size of the circuit configuration must be increased.

본 발명은 상기한 바와 같은 종래 기술의 문제점을 감안하여 안출한 것으로, 기저대역 신호를 입력샘플 버퍼에 저장하고 시간 다중화(time multiplexing)에 의해 수신신호를 처리함으로서 복수개의 각각의 엔진(engine)을 위한 입력 버퍼(input buffer)의 필요성을 제거함으로서 보다 작은 하드웨어(hardware) 구성을 갖는 복조부를 제공할 수 있는 통신 시스템에서의 샘플링 메모리 운용 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems of the prior art, and stores a baseband signal in an input sample buffer and processes a plurality of engines by processing a received signal by time multiplexing. The present invention provides a method of operating a sampling memory in a communication system that can provide a demodulator having a smaller hardware configuration by eliminating the need for an input buffer.

이와 같은 본 발명 통신 시스템에서의 샘플링 메모리 운용 방법은, 아날로그 신호를 입력샘플 버퍼 포맷에 맞춰 저장하는 입력 샘플 버퍼에 있어서, 상기 입력 샘플 버퍼의 워드 사이즈에 따라 상기 입력 샘플 버퍼의 데이터를 복조기(Demodulator)내의 복수의 엔진이 설정된 페치 타임에 시분할로 서로 다른 시간에 직접 액세스하여 읽어오도록 제어하는 것을 특징으로 한다.In the sampling memory operating method of the present invention, an input sample buffer for storing an analog signal in accordance with an input sample buffer format includes: demodulating data of the input sample buffer according to a word size of the input sample buffer. A plurality of engines in the parenthesis is controlled so as to directly access and read different times by time division at a set fetch time.

보다 구체적으로, 엔진은 핑거 엔진, 코히어런트 탐색기 엔진, 논 코히어런트 탐색기 엔진 중 하나 이상인 것을 특징으로 한다.More specifically, the engine is characterized in that at least one of the finger engine, coherent search engine, non-coherent search engine.

보다 구체적으로, 상기 입력 샘플 버퍼와 상기 논 코히어런트 탐색기 엔진 사이에 논 코히어런트 탐색기 입력 버퍼를 더 구비하여 상기 논 코히어런트 탐색기 엔진은 상기 논 코히어런트 탐색기 입력 버퍼를 통해 상기 데이터를 액세스하는 것을 특징으로 한다.More specifically, there is further provided a non-coherent searcher input buffer between the input sample buffer and the non-coherent search engine so that the non-coherent searcher engine stores the data through the non-coherent searcher input buffer. And access.

본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해 질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 본 발명에 따른 통신 시스템에서의 샘플링 메모리 운용 방법을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a method of operating a sampling memory in a communication system according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 통신 시스템 복조부의 블록 구성도이다.2 is a block diagram of a communication system demodulator according to the present invention.

본 발명에 따른 통신 시스템의 복조부는 도 2에 나타낸 바와 같이, 아날로그 수신기(Analog receiver)로부터의 수신 신호(received signal)를 입력샘플 버퍼(input sample buffer)(110)의 포맷(format)에 맞추는 데이터 패킹부(data packing)(100)와, 데이터 패킹부(100)에서 포맷에 맞춘 기저대역 신호(baseband signal)를 저장하는 입력샘플 버퍼부(input sample buffer)(110)와, 설정된 시간에 상기 입력샘플 버퍼부(110)의 워드 사이즈(word size)에 따라서 시간 다중화(Time multiplexing)를 이용하여 각 엔진에 전용된 입력버퍼를 거치지 않고 직접 입력샘 플 버퍼부(110)에 액세스하여 필요한 데이터를 읽어오는 핑거부(130), 코히어런트 탐색부(140) 및 논 코히어런트 탐색부(150)로 구성된다. As shown in FIG. 2, a demodulation unit of a communication system according to the present invention fits a received signal from an analog receiver to a format of an input sample buffer 110. A data packing unit 100, an input sample buffer 110 for storing a baseband signal adapted to a format in the data packing unit 100, and the input at a set time According to the word size of the sample buffer unit 110, time multiplexing is used to directly access the input sample buffer unit 110 and read necessary data without going through an input buffer dedicated to each engine. Coming finger 130, the coherent search unit 140 and the non-coherent search unit 150 is composed of.

이때, 입력 샘플 버퍼부(110)와 논 코히어런트 탐색부(150) 사이에는 논 코히어런트 탐색부(150)가 내부적으로 패스트 하다마드 트랜스폼(fast hadamard transform : FHT)을 돌리기 위해 매 클럭(clock)마다 입력 샘플 버퍼(input sample buffer)를 액세스(access)하기 위한 전용 입력 버퍼인 논 코히어런트 탐색기 입력 버퍼부(120)를 더 구성할 수 있다. At this time, between the input sample buffer unit 110 and the non-coherent search unit 150, the non-coherent search unit 150 internally rotates every clock to turn a fast hadamard transform (FHT). The non-coherent searcher input buffer unit 120, which is a dedicated input buffer for accessing the input sample buffer for each clock, may be further configured.

도 3은 본 발명 제 1 실시예에 따른 통신 시스템에서의 샘플링 메모리 운용 방법을 설명하기 위한 도면으로, 각 엔진이 입력 샘플 버퍼부(110)를 공유하는 클럭 다이어그램(block diagram)으로써, 이때 논 코히어런트 탐색기부(150)와 입력 샘플 버퍼부(110) 사이에 논 코히어런트 탐색기 입력 버퍼부(120)가 있는 경우이다.FIG. 3 is a diagram illustrating a sampling memory operating method in a communication system according to a first embodiment of the present invention. FIG. 3 is a clock diagram in which each engine shares an input sample buffer unit 110. This is the case where the non-coherent searcher input buffer unit 120 exists between the high searcher unit 150 and the input sample buffer unit 110.

이와 같은 본 발명 제 1 실시예에서는, 입력 샘플 버퍼부(110)의 워드 사이즈(word size)가 4PN이고, *64 클럭(clock)을 사용할 경우 핑거부(130), 코히어런트 탐색부(140) 및 논 코히어런트 탐색부(150)가 각각 클럭(Clock)당 2PN, 1PN, 4PN을 처리(processing)하기 위한 입력 샘플 버퍼부(110)의 공유(sharing)를 보여주고 있다.In the first exemplary embodiment of the present invention, when the word size of the input sample buffer unit 110 is 4PN and a * 64 clock is used, the finger unit 130 and the coherent search unit 140 are used. And non-coherent searcher 150 show sharing of input sample buffer 110 for processing 2PN, 1PN, and 4PN per clock, respectively.

즉, 제어 로직(도시하지 않음)은 각 엔진(130,140,150)이 입력 샘플 버퍼부(110)의 액세스 시간 제어(memory read enable, selected engine signals, ack signals등)를 각 클럭에 할당된 엔진에 맞게 제어하는 경우, 핑거부(130), 코 히어런트 탐색부(140) 및 논 코히어런트 탐색부(150)가 한 클럭에 2PN, 1PN, 4PN을 처리하기 때문에 4 클럭동안 입력 샘플 버퍼부(110)를 2번, 1번, 4번 액세스 하도록 한다. 이때, 논 코히어런트 탐색부(150)는 전용 입력 버퍼인 논 코히어런트 탐색기 입력 버퍼부(120)를 가지고 있기 때문에 입력 샘플 버퍼부(110) 액세스시 필요한 만큼의 데이터를 페치(fetch)한다. 따라서 4 클럭을 이용하면 각 엔진(130,140,150)이 입력 샘플 버퍼부(110)를 공유(sharing)할 수 있다.That is, the control logic (not shown) allows each engine 130, 140, or 150 to control access time control (memory read enable, selected engine signals, ack signals, etc.) of the input sample buffer unit 110 according to the engine assigned to each clock. In this case, since the finger unit 130, the coherent search unit 140, and the non-coherent search unit 150 process 2PN, 1PN, and 4PN in one clock, the input sample buffer unit 110 for 4 clocks is used. To access 2, 1 and 4 times. In this case, since the non-coherent search unit 150 has a non-coherent searcher input buffer unit 120 that is a dedicated input buffer, the non-coherent search unit 150 fetches as much data as necessary when the input sample buffer unit 110 is accessed. . Therefore, when four clocks are used, each of the engines 130, 140, and 150 may share the input sample buffer unit 110.

도 4는 본 발명 제 2 실시예에 따른 통신 시스템에서의 샘플링 메모리 운용 방법을 설명하기 위한 도면으로써, 도 2에 나타낸 바와 같은 논 코히어런트 탐색기부(150)와 입력 샘플 버퍼부(110) 사이의 논 코히어런트 탐색기 입력 버퍼부(120)를 없앤 경우 입력 샘플 버퍼부(120)의 워드 사이즈를 늘린 경우의 클럭 다이어그램이다.4 is a diagram illustrating a sampling memory operating method in a communication system according to a second exemplary embodiment of the present invention. The noncoherent searcher 150 and the input sample buffer 110 as shown in FIG. When the non-coherent searcher input buffer unit 120 is removed, the clock diagram in the case of increasing the word size of the input sample buffer unit 120 is shown.

도 4에서와 같이 논 코히어런트 탐색기 입력 버퍼부(120)를 없앤 경우는 입력 샘플 버퍼부(110)의 워드 사이즈를 8PN으로 구성하고, 핑거부(130), 코히어런트 탐색부(140) 및 논 코히어런트 탐색부(150)는 8 클럭 동안 각각 2번, 1번, 4번 입력 샘플 버퍼부(110)를 액세스한다. When the non-coherent searcher input buffer unit 120 is removed as shown in FIG. 4, the word size of the input sample buffer unit 110 is configured as 8 PN, the finger unit 130, and the coherent search unit 140. And the non-coherent search unit 150 accesses the input sample buffer unit 110 twice, eight times, and four times for eight clocks, respectively.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

이상에서 설명한 바와 같은 본 발명은 각 복조기(demodulator) 내부 엔진의 입력 샘플 버퍼(Input sample buffer)에 대한 액세스 타임 다중화(access time multiplexing)를 이용하여 각 엔진에 전용한 입력 버퍼(dedicated input buffer)를 줄일 수 있고 따라서 다수 사용자를 위한 CDMA 복조기의 크기를 소형화할 수 있다. As described above, the present invention utilizes access time multiplexing for the input sample buffer of each demodulator internal engine to provide a dedicated input buffer dedicated to each engine. It is possible to reduce the size of the CDMA demodulator for multiple users.

Claims (3)

아날로그 신호를 입력 샘플 버퍼 포맷에 맞춰 입력 샘플 버퍼에 저장하는 단계;Storing the analog signal in the input sample buffer in accordance with the input sample buffer format; 상기 입력 샘플 버퍼의 워드 사이즈에 따라 복조기(Demodulator) 내의 하나 이상 엔진에 대한 페치 시간을 설정하는 단계;Setting fetch times for one or more engines in a demodulator according to the word size of the input sample buffer; 상기 하나 이상의 엔진에 설정된 각 페치 시간만큼 시분할로 서로 다른 시간에 직접 상기 입력 샘플 버퍼에 직접 액세스하여 상기 입력 샘플 버퍼에 저장된 데이터를 읽도록 제어하는 단계를 포함하는 통신 시스템에서의 샘플링 메모리 운용 방법.Controlling access to read the data stored in the input sample buffer by directly accessing the input sample buffer at different times by time division by each fetch time set in the one or more engines. 제 1 항에 있어서, 상기 엔진은 핑거 엔진, 코히어런트 탐색기 엔진, 논 코히어런트 탐색기 엔진 중 하나 이상인 것을 특징으로 하는 통신 시스템에서의 샘플링 메모리 운용 방법. The method of claim 1, wherein the engine is at least one of a finger engine, a coherent search engine, and a non-coherent search engine. 제 2 항에 있어서, 상기 입력 샘플 버퍼와 상기 논 코히어런트 탐색기 엔진 사이에 논 코히어런트 탐색기 입력 버퍼를 더 구비하여 상기 논 코히어런트 탐색기 엔진은 상기 논 코히어런트 탐색기 입력 버퍼를 통해 상기 데이터를 액세스하는 것을 특징으로 하는 통신 시스템에서의 샘플링 메모리 운용 방법. 3. The non-coherent searcher engine of claim 2, further comprising a non-coherent searcher input buffer between the input sample buffer and the non-coherent searcher engine such that the non-coherent searcher engine is configured to pass the non-coherent searcher input buffer through the non-coherent searcher input buffer. A method of operating a sampling memory in a communication system characterized by accessing data.
KR1020020087739A 2002-12-31 2002-12-31 Sampling memory operating method in communication system KR100833854B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087739A KR100833854B1 (en) 2002-12-31 2002-12-31 Sampling memory operating method in communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087739A KR100833854B1 (en) 2002-12-31 2002-12-31 Sampling memory operating method in communication system

Publications (2)

Publication Number Publication Date
KR20040061472A KR20040061472A (en) 2004-07-07
KR100833854B1 true KR100833854B1 (en) 2008-06-02

Family

ID=37353015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087739A KR100833854B1 (en) 2002-12-31 2002-12-31 Sampling memory operating method in communication system

Country Status (1)

Country Link
KR (1) KR100833854B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11137502B2 (en) * 2018-05-29 2021-10-05 Star Ally International Limited Method and system for signal detection including positioning signals

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084969A (en) * 2001-05-03 2002-11-16 엘지전자 주식회사 CDMA demodulation system and method of finger signal management

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020084969A (en) * 2001-05-03 2002-11-16 엘지전자 주식회사 CDMA demodulation system and method of finger signal management

Also Published As

Publication number Publication date
KR20040061472A (en) 2004-07-07

Similar Documents

Publication Publication Date Title
EP1083572A1 (en) Three port content addressable memory device and methods for implementing the same
US20070079167A1 (en) Clock domain crossing
US5553246A (en) Shared bus mediation system for multiprocessor system
KR20060120637A (en) Dynamic memory allocation and sharing in electronic systems
KR100407548B1 (en) Trace control circuit
US5423012A (en) Apparatus and method in a computer for executing calculation instructions and data instructions having uniform word lengths
US5659688A (en) Technique and circuit for providing two or more processors with time multiplexed access to a shared system resource
KR100833854B1 (en) Sampling memory operating method in communication system
CN115952132A (en) Asynchronous bridge, SOC, electronic assembly, electronic equipment and chip design method
WO2004008326A3 (en) System and method for improved synchronous data access
US6516020B1 (en) Correlator and despreading code switching method
US20090052502A1 (en) Rake receiver interface
KR20010007309A (en) Spread spectrum receiver
US20040034748A1 (en) Memory device containing arbiter performing arbitration for bus access right
JP3225589B2 (en) Multi-channel multiplex communication controller
US6480478B1 (en) Data demodulator for multicode CDMA system
US7471116B2 (en) Dynamic constant folding of a circuit
CN106526627A (en) Track engine and method for realizing correlation integral processing
KR20180080463A (en) Semiconductor device and method for operating the same
KR100217384B1 (en) Method and apparatus of interrupt control
RU1833917C (en) Associative memory
KR100827130B1 (en) Multiple register interface device for cdma modem
JP2853736B2 (en) Cluster number conversion circuit
SU1123055A1 (en) Address unit for storage
WO2004019510A1 (en) Delay line for multiple propagation paths reception

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110329

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee