KR100817936B1

KR100817936B1 - Method and apparatus of converting a series of data words into a modulated signal

Info

Publication number: KR100817936B1
Application number: KR1020010026247A
Authority: KR
Inventors: 서상운; 김진용; 이재진; 이준
Original assignee: 엘지전자 주식회사
Priority date: 2001-05-14
Filing date: 2001-05-14
Publication date: 2008-03-31
Also published as: KR20020087220A

Abstract

본 발명은, 일련의 데이터 워드를 변조신호로 변환하는 방법에 관한 것이다. 이 방법은, 기록매체에 기록될 입력 데이터 워드에, 서로 다른 방식에 의해 인터리빙하여 다수의 중간 시퀀스들을 생성하고, 상기 다수의 중간 시퀀스들에 해당 인터리빙 방식을 특정하기 위한 디지털 워드를 부가한 다음, 상기 디지털 워드가 부가된 다수의 선택 시퀀스들을, 사전에 설정된 m/n 코딩 비율에 따라 (d,k) 조건에 부합하는 시퀀스로 변조하고, 상기 변조된 (d,k)조건 부합 시퀀스들에서, 바람직하지 않은 부 시퀀스의 포함정도를 측정하여 그에 따라 하나의 (d,k)조건 부합 시퀀스를 선택하여, 광학적 또는 광자기적 디스크와 같은 정보 기록 매체에 기록하게 된다. 이로써, 기록 데이터의 직류성분을 억제할 수 있게 된다. The present invention relates to a method of converting a series of data words into a modulated signal. The method comprises interleaving the input data words to be recorded on the recording medium in different ways to generate a plurality of intermediate sequences, and adding the digital words for specifying the interleaving scheme to the plurality of intermediate sequences. Modulating a plurality of selection sequences appended with the digital word into a sequence meeting a condition (d, k) according to a preset m / n coding ratio, and in the modulated (d, k) condition matching sequences, The degree of inclusion of undesirable subsequences is measured and one (d, k) condition matching sequence is selected accordingly, and recorded on an information recording medium such as an optical or magneto-optical disc. This makes it possible to suppress the direct current component of the recording data.

변조, 인터리빙, 인터리버, DSV, 코딩, 데이터, EFM Modulation, Interleaving, Interleaver, DSV, Coding, Data, EFM

Description

Method and apparatus of converting a series of data words into a modulated signal

도 1은 본 발명에 따른 코딩 시스템의 실시예에 대한 구성도를 도시한 것이고, 1 shows a block diagram of an embodiment of a coding system according to the present invention,

도 2는 디지털 워드의 스크램블링(Scrambling)과 오그멘팅(Augmenting)을 수행하는 코딩 구조의 일부 실시예의 구성도를 도시한 것이고, FIG. 2 illustrates a schematic diagram of some embodiments of a coding structure that performs scrambling and augmenting of a digital word.

도 3은 입력된 데이터 워드로부터 다수의 선택 시퀀스를 생성하는 과정을 도식화한 것이고,3 is a diagram illustrating a process of generating a plurality of selection sequences from input data words,

도 4는 본 발명에 따른 코딩 시스템에 사용되는 선택기(Selector)에 대한 구성을 도시한 것이고,4 illustrates a configuration of a selector used in a coding system according to the present invention.

도 5는 선택 가능한 시퀀스를 판별하기 위한 방법을 설명하기 위한 구성도를 도시한 것이고,5 is a block diagram illustrating a method for determining a selectable sequence;

도 6은 본 발명에 따라 기록된 시퀀스를 데이터 워드로 복조하는 복조장치의 구성을 도시한 것이다.
6 shows a configuration of a demodulation device for demodulating a recorded sequence into data words according to the present invention.

※ 도면의 주요부분에 대한 부호의 설명 ※ Explanation of code for main part of drawing

40 : 인터리버(Interleaver) 42 : 오그멘터(Agumentor)40: Interleaver 42: Agumentor

50 : 엔코더(Encoder) 52 : 판별기(Judge)50: Encoder 52: Judge

54 :선택기(Selector) 101 : 동기 검출기54: Selector 101: Synchronous Detector

102 : 디코더 103: 오그멘트 제거기102: Decoder 103: Ogment Eliminator

104 : 디인터리버(de-Interleaver)
104: de-interleaver

본 발명은, 사전에 설정된 (d,k) 코드 규정을 준수하면서 직류 성분을 억제하는 데이터 변조 방법에 관한 것이다.
The present invention relates to a data modulation method for suppressing a DC component while complying with a preset (d, k) code regulation.

일반적으로 (d,k) 코드로 표시되는 런 랭스 제한 코드는, 현대의 자기(Magnetic) 및 광학 기록시스템에 광범위하고 성공적으로 적용되고 있는 것으로, 상기 코드들과, 상기 코드들을 구현하기 위한 수단들은, Codes for Mass Data Storage Systems" (ISBN 90-74249-23-X, 1999)라는 제목의 책에서 K.A. Schouhamer Immink에 의해 상세히 설명되고 있다. Run length restriction codes, generally denoted as (d, k) codes, have been widely and successfully applied to modern magnetic and optical recording systems. The codes and means for implementing the codes are , Codes for Mass Data Storage Systems "(ISBN 90-74249-23-X, 1999), described in detail by KA Schouhamer Immink.

상기 런렝스 제한 코드는, 초기의 NRZ(non return to zero) 코드의 연장으로서, 이진으로 기록된 0(Zeros)들은 기록 매체에서 어떠한 (자속) 변화도 없음을 나타내는 것인 반면, 이진의 1(Ones)들은 기록매체에서 자속이 어느 한 방향에서 반대 방향으로 천이되었음을 나타내는 것이다. The run length restriction code is an extension of the initial non return to zero (NRZ) code, where zeros written in binary indicate no (magnetic flux) change in the recording medium, whereas binary 1 ( Ones indicate that the magnetic flux has shifted from one direction to the other in the recording medium.

상기 (d,k) 코드에서는, 상기의 기록 규정외에, 연속된 데이터 '1' 사이에 적어도 '0'이 d 개 만큼 부가된 상태를 유지해야 하고, 연속된 데이터 '1' 사이에 '0'이 적어도 d개가 존재해야하고 k 개는 초과하지 않아야 하는 추가적인 조건을 갖는 다. 첫 번째 조건은, 일련의 '1'이 연속적으로 기록되는 경우, 재생되는 펄스 군에 의해 발생되는 심볼간의 간섭을 제거하기 위한 것이고, 두 번째 조건은, PLL 을 재생신호의 천이에 로킹시킴으로써 재생데이터로부터 클럭을 회복시키기 위한 것이다.In the above (d, k) code, in addition to the above-described recording rule, at least '0' must be added between d consecutive data '1' by 'd', and '0' between consecutive data '1'. There is an additional condition that at least d must exist and k must not exceed. The first condition is for eliminating interference between symbols generated by a group of pulses to be reproduced when a series of '1's are continuously recorded, and the second condition is for reproducing data by locking the PLL to the transition of the reproduction signal. To recover the clock from.

만일, '1'이 간삽되지 않은 연속되는 '0'의 스트링이 너무 길면, 상기 클럭 재현 PLL의 동기가 틀어지게 된다. If the string of consecutive '0's in which' 1 'is not interleaved is too long, the clock reproduction PLL is out of sync.

예를 들어, (1,7) 코드는, 기록된 '1'들 사이에 적어도 1 개의 '0'이 존재하고, 기록된 '1'들 사이에 연속적인 '0'이 7 개를 초과하지 않아야 한다. 일련의 엔코딩된 비트열은, 모듈로 2 적분 동작(modulo-2 intergration)을 통해, 하이 또는 로우 신호 값을 갖는 비트 셀(Bit Cell)로 구성된 변조신호로 변환되는 데, 상기 변환된 변조신호에서, 비트 '1'은 하이(High)에서 로우(Low), 또는 그 반대의 변화를 나타내며, 비트 '0'은, 변조신호의 변화가 없음을 나타낸다. For example, the (1,7) code must have at least one '0' between the '1's recorded and no more than seven consecutive' 0s' between the '1s' recorded. do. A series of encoded bit strings is converted into a modulated signal consisting of bit cells having a high or low signal value through modulo-2 intergration, in which the modulated signal Bit '1' represents a change from high to low, or vice versa, and bit '0' represents no change in the modulation signal.

그리고, (d+1) T 로 표현될 수 있는 최소 반전 시간 Tmin 은, 기록 파형에서 한비트 시간 간격인 T 의 2 배에 해당하는 2T와 동일하게 되며, (k+1) T로 표현될 수 있는 최대 반전 시간 Tmax는, 상기 비트 시간 간격 T 의 8 배에 해당하는 8T와 동일하게 된다. In addition, the minimum inversion time Tmin, which can be expressed as (d + 1) T, is equal to 2T corresponding to two times T of a one-bit time interval in the recording waveform, and can be represented by (k + 1) T. The maximum inversion time Tmax is equal to 8T corresponding to eight times the bit time interval T.

한편, (1,7) 코드에 의해 생성되는 채널 비트열에서, 최소 반전 시간 Tmin는, 3T, 4T 등의 반전 시간 보다 자주 나타난다. 많은 에지 정보들이 2T 및 3T 와 같은 짧은 간격으로 나타나는 것은, 많은 경우에 클럭신호의 발생에 유리한 점이다. On the other hand, in the channel bit string generated by the (1,7) code, the minimum inversion time Tmin appears more frequently than the inversion times such as 3T and 4T. Many edge information appearing at short intervals, such as 2T and 3T, is advantageous for the generation of the clock signal in many cases.

그러나, 기록매체의 기록 밀도가 증가하게 되면서, 최소 반전 시간 Tmin 이 문제가 되고 있는 데, 이는 최소 길이 2T가 기록 파형에 연속적으로 발생하게 되는 경우에는, 그 파형에는 왜곡이 발생할 가능성이 커진다는 점이다. 이는, 2T 파형의 출력 크기가 다른 파형의 출력 크기보다 상대적으로 작기 때문이며, 이로 인해 초점흐림(defocus) 및 수평적 틸트(Tilt)와 같은 요소에 쉽게 영향을 받게 된다. However, as the recording density of the recording medium increases, the minimum inversion time Tmin becomes a problem, which is that when the minimum length of 2T is continuously generated in the recording waveform, the waveform becomes more likely to be distorted. to be. This is because the output size of the 2T waveform is relatively smaller than the output size of other waveforms, which is easily influenced by factors such as defocus and horizontal tilt.

더욱이, 높은 선밀도에서, 최소 마크(2T)가 연속적으로 기록되는 경우에는, 노이즈와 같은 외란의 영향을 더욱 쉽게 받게 되므로, 데이터 재생 동작에도 에러가 쉽게 발생하게 된다.Furthermore, when the minimum mark 2T is continuously recorded at a high linear density, the disturbances such as noise are more easily affected, so that errors are easily generated even in the data reproduction operation.

이러한 경우에는, 데이터 재생에서의 에러 패턴이, 많은 경우에 최소 마크 에지(Edge)의 전단 및 후단이 시프트(Shift)되는 현상으로 나타나므로, 결국 비트 에러의 길이가 증가하게 된다.In such a case, since the error pattern in data reproduction appears in many cases as the front and rear ends of the minimum mark edge Edge are shifted, the length of the bit error is increased.

데이터가 전송 선로를 통해 전송되거나, 또는 기록매체에 기록되는 경우, 전술한 바와 같이, 그 데이터는 전송 또는 기록전에, 전송 선로 또는 기록매체에 적합한 코드 시퀀스로 변조된다. 만일 상기 변조된 코드 시퀀스에 직류 성분이 포함되는 경우, 디스크 드라이버의 서보 제어에서 발생되는 트랙킹 에러와 같은 다양한 에러신호들이 편이되거나 또는 지터(Jitter)가 쉽게 발생하게 된다. When data is transmitted through the transmission line or recorded on the recording medium, as described above, the data is modulated into a code sequence suitable for the transmission line or the recording medium before transmission or recording. If a DC component is included in the modulated code sequence, various error signals such as tracking errors generated in the servo control of the disk driver may be shifted or jitter may be easily generated.

따라서, 직류성분이 없는 신호를 사용하여야 하는 데, 그 첫 번째 이유는, 기록 채널들이 저주파 성분에는 통상적으로 응답하지 않기 때문이다, 신호에서 저주파 성분을 억제하는 것은, 신호가 트랙에 기록되는 광학적 기록 매체로부터 신호를 읽어낼 때는 매우 유리하게 작용하는 데, 이는 연속되는 트래킹 제어가 기록 신호에 의해 방해받지 않도록 할 수 있게 때문이다. Therefore, a signal without direct current component should be used because the first reason is that the recording channels typically do not respond to low frequency components. Suppressing low frequency components in a signal is an optical recording in which the signal is recorded in a track. This works very advantageously when reading signals from the medium, as it allows the continuous tracking control to be unobstructed by the recording signal.

그리고, 저주파 성분을 충분히 억제시키면, 가청 노이즈가 감소되는 개선된 트랙킹을 수행케 할 수 있다. 이러한 다양한 이유로 인하여, 변조된 시퀀스가 가능한한 직류 성분을 포함하지 않도록 많은 노력이 기울이는 것이 바람직하다. And, by sufficiently suppressing low frequency components, it is possible to perform improved tracking in which audible noise is reduced. For these various reasons, it is desirable to make a lot of effort to ensure that the modulated sequence does not contain direct current components as much as possible.

변조된 시퀀스에 직류성분이 포함되는 것을 방지하기 위한 방법으로 DSV(Digital Sum Value) 제어 방법이 이미 제안된 바 있다. DSV는, 비트열 값을 이 비트열은 채널 비트열의 NRZI 변조의 결과이다 -, 1에는 +1을, 0에는 -1을 할당한 상태에서, 가산함으로써 얻어진 총 값으로서, 하나의 시퀀스 열에 포함된 직류 성분을 나타내는 지시자(Indicator)가 된다. As a method for preventing the DC component from being included in the modulated sequence, a DSV (Digital Sum Value) control method has already been proposed. The DSV is a total value obtained by adding a bit string value to the bit string as a result of NRZI modulation of the channel bit string, with 1 assigned to +1 and 0 assigned to -1. It becomes an indicator indicating a direct current component.

DSV를 계산하고 있는 값이 사실상 상수가 되면, 이는, 신호의 주파수 스펙트럼에 저주파 성분이 포함되어 있지 않음을 의미하는 것이 된다. DSV 제어는 일반적으로 표준 (d,k) 코드에 의해 발생된 시퀀스에는 적용되어 있지 않다. 표준 (d,k) 코드를 위한 DSV 제어는, 설정된 시간동안 변조된 이후의 엔코드 비트 열의 DSV를 계산하고, 사전에 설정된 수의 DSV 제어 비트를, 상기 엔코드 비트열에 삽입함으로써 이루어지게 된다. 이때 코드 효율을 개선하기 위하여, 상기 DSV 제어 비트의 수가 가능한한 가장 작도록 선택하는 것이 바람직하다. If the value for which the DSV is being calculated becomes substantially constant, it means that the low frequency component is not included in the frequency spectrum of the signal. DSV control is generally not applied to sequences generated by standard (d, k) codes. DSV control for the standard (d, k) code is achieved by calculating the DSV of the encoded bit string after being modulated for a set time and inserting a preset number of DSV control bits into the encoded bit string. At this time, in order to improve the code efficiency, it is preferable to select the number of the DSV control bits as small as possible.

바람직하게는, 엔코드된 신호는 q개의 코드워드 시퀀스를 포함하도록 하며, 상기 엔코드된 신호 부분들간에는 동기 신호를 삽입하게 되는 데, 상기 동기신호는 엔코드된 신호의 시퀀스 내에서는 발생되지 않아야 한다. Advantageously, the encoded signal comprises a sequence of q codewords, and inserts a synchronization signal between the encoded signal portions, wherein the synchronization signal should not be generated within the sequence of encoded signals. do.

통상적으로, 상기 동기 패턴은 논리적 '0'이 , k보다는 큰 s 만큼 연속된 비트를 포함하거나, 또는 논리적 '1'로 구분된 k 비트길이의 2 개로 구성된다. 즉 2 개의 연속된 k 길이의 '0' 시퀀스를 갖는다. Typically, the sync pattern consists of two bits of k bits whose logical '0' contains bits contiguous by s greater than k, or divided by logical '1'. That is, two consecutive k length '0' sequences.

한편, 이와 같은 동기 패턴의 사용은, 신호의 길이가 상대적으로 길어지게 되어 기록효율이 저하되는 단점을 갖게 되므로, '0' 이 2 개 이상 연속되는 시퀀스를 포함하는 짧은 동기 패턴을 사용하는 것이 바람직하다. On the other hand, the use of such a sync pattern has a disadvantage in that the signal length becomes relatively long and the recording efficiency is lowered. Therefore, it is preferable to use a short sync pattern in which '0' includes two or more consecutive sequences. Do.

광학적 또는 광자기적 기록매체에 기록 및 독출하기 위해 이러한 신호를 사용하는 예로서는, 미국특허 4,501,000에 기재되어 있는 데, 상기 명세서에는 CD 또는 MD에 정보를 기록하기 위한 EFM(Eight to Fourteen Modulation) 변조 방식에 대해 상세히 기술되어 있으며, 상기 EFM 변조신호는, 8 비트의 정보워드를 14 비트의 코드워드로 변조함으로써 얻어진다. 그리고 연속되는 코드워드들간에는 3 비트의 머징 워드(Merging Words)가 삽입된다. An example of using such a signal for recording and reading to an optical or magneto-optical recording medium is described in US Pat. No. 4,501,000, which describes an EFM (Eight to Fourteen Modulation) modulation scheme for recording information on a CD or MD. The EFM modulated signal is obtained by modulating an 8-bit information word into a 14-bit codeword. Three consecutive merging words are inserted between consecutive codewords.

각각의 14 비트 코드워드는, 2 개의 연속되는 '1'들 사이에. '0'이 적어도 2개(d=2), 많아도 10개(k=10)가 삽입되는 조건을 만족시켜야 하는 데, 이 조건을 만족시키기 위하여도, 코드워드들 간에 3 비트의 머징 워드들이 사용된다. Each 14 bit codeword is between two consecutive '1's. At least two (d = 2) and at least ten (k = 10) '0's must be satisfied. To satisfy this condition, three bit merging words are used between the codewords. do.

상기 3 비트 머징 워드는, 가능한 8 개(=2³)의 머징 워드들 중에서 4 개의 3 비트 머징 워드, 즉 001,010,000,100만을 사용하게 되는 데, 이는 나머지 4 개의 3 비트 머징 워드 "111", "011", "101","110"이 d=2의 조건을 위반하기 때문이다. The 3-bit merging word will use only four 3-bit merging words, 001,010,000,100, out of the eight possible (= 2 ³ ) merging words, which is the remaining four 3-bit merging words "111", "011". This is because "101" and "110" violate the condition of d = 2.

상기 4 개의 사용 가능한 머징 워드에서, 몇 가지 선택 가능한 코드워드와 머징 워드를 연이음으로써 획득된 비트 스트링이 (d,k) 조건을 만족하고, 그에 상응하는 모듈로 2 적분신호에서, DSV의 값이 사실상 상수를 유지하게 하는 하나가 선택되는 데, 상기와 같은 방식에 따라 머징 워드를 선택하는 경우, 변조 신호에서 의 저주파 성분을 최소화시킬 수 있게 된다. In the four available merging words, a bit string obtained by concatenating several selectable codewords and merging words satisfies the condition (d, k), and in the corresponding modulo 2 integral signal, the value of DSV One that selects to maintain this virtual constant is selected. When the merging word is selected in the above manner, it is possible to minimize the low frequency components in the modulated signal.

한편, 상기 3 비트의 머징 워드 선택은, 채널 신호에 직류성분이 존재하지 않으면서도 채널신호의 (d,k) 조건을 만족해야 하는 조건에 근거하여 선택되며, 상기 EFM 신호의 디코딩은, 매우 간단하다. 상기 동기패턴은 33 개의 17비트열 (3 비트 머징 워드와 14 비트 코드워드) 사이에 다중화되는 것으로, CD 포맷에 사용되는 27 비트 동기 패턴은, 3비트의 머징 워드가 부가된 연속된 10 개의 '0'으로 구성된 비트열 2 개로 구성된다. On the other hand, the 3-bit merging word selection is selected based on the condition that the channel signal (d, k) must be satisfied without the direct current component present in the channel signal, and the decoding of the EFM signal is very simple. Do. The sync pattern is multiplexed between 33 17-bit strings (3-bit merging word and 14-bit codeword). The 27-bit sync pattern used for the CD format includes 10 consecutive ' It consists of two bit strings of 0's.

상기 머징 워드의 선택은, 출력 시퀀스에 상기 동기 패턴이 발생되는 것을 방지시키게 된다. 상기와 같은 기록포맷에서, 상대적인 동기패턴의 빈도는 총 588 비트 중 27비트이므로 4.6 %가 된다. 디코더는 3 비트 머징워드를 무시하고, 룩업(Look-Up) 테이블 또는 PLA (Programmable Logic Array)등을 이용하여, 14 비트 코드워드를 8 비트의 정보 바이트로 변환하게 된다. The selection of the merging word prevents the synchronization pattern from occurring in the output sequence. In the above recording format, the frequency of the relative synchronization pattern is 4.6% since it is 27 bits out of a total of 588 bits. The decoder ignores the 3-bit merging word and converts the 14-bit codeword into an 8-bit information byte by using a look-up table or a programmable logic array (PLA).

정보 기록은 독출 및 기록 속도의 증가를 위한 꾸준한필요성을 갖고 있다. 하지만, 기록 속도를 증가시키기 위해서는, 트랙킹 메카니즘의 높은 서보 밴드 폭이 요구되며, 이는 곧 기록 신호에서 저주파성분이 제한되어야 하는 좀 더 엄격한 제한사항의 만족을 요구하게 된다. Information recording has a constant need for reading and increasing the speed of writing. However, in order to increase the recording speed, a high servo band width of the tracking mechanism is required, which in turn requires satisfying more stringent restrictions that the low frequency component of the recording signal should be limited.

저주파성분을 억제하는 것에 대한 개선은, 트랙킹 메커니즘으로부터의 가청 노이즈 발생을 줄여주는 장점을 또한 가지므로, 변조 신호가 저주파 성분을 포함하지 않도록 하기 위한 연구 개발이 요구되고 있는 실정이다.
Improvements to suppressing low frequency components also have the advantage of reducing the generation of audible noise from the tracking mechanisms, and therefore, research and development are required to ensure that the modulated signal does not contain low frequency components.

본 발명은 데이터를 사전에 설정된 (d,k) 코드 규정을 준수하면서 기록함에 있어서, 직류 성분을 억제하고, 동기 패턴이 포함되지 않으며, '0'들의 스트링이 길지 않고, 최소 d 런렝스가 길지 않은 시퀀스의 데이터 코드를 기록하는 코딩 시스템을 제공함을 목적으로 한다.
According to the present invention, in recording data while complying with a preset (d, k) code regulation, the DC component is suppressed, the synchronization pattern is not included, the string of '0's is not long, and the minimum d run length is long. It is an object of the present invention to provide a coding system for recording data codes of unsequential sequences.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 일련의 데이터 워드를 변조신호로 변환하는 방법은, 입력되는 데이터 워드를 서로 다른 방식에 의해 인터리빙(interleaving)하고, 그 인터리빙 방식을 각각 특정하기 위한 정보를 부가하여, 다수의 시퀀스들을 생성하고, 상기 생성된 다수의 시퀀스들을, 사전에 설정된 m/n 코딩 비율에 따라 (d,k) 조건에 부합하는 시퀀스로 변조하며, 상기 변조된 각 (d,k)조건 부합 시퀀스들의 기록의 적합성을 측정하고, 그 측정된 결과에 의거하여, 가장 기록에 적절한 특성을 갖는 하나의 (d,k)조건 부합 시퀀스를 기록매체에 기록하기 위해 선택하는 것을 특징으로 한다.
The method for converting a series of data words into a modulated signal according to the present invention for achieving the above object, interleaving the input data words by different methods, and information for specifying the interleaving method, respectively In addition, a plurality of sequences are generated, and the generated plurality of sequences are modulated into a sequence meeting a condition (d, k) according to a preset m / n coding ratio, and the modulated angle (d, k) measuring the suitability of the recording of the condition matching sequences and, based on the measured result, selecting one (d, k) condition matching sequence having the most suitable characteristics for recording on the recording medium. do.

도 1은 본 발명의 실시예에 따른 엔코딩 시스템에 대한 구성도를 도시한 것으로, 상기 코딩 시스템은, 발생기(20)와 선택기(22)를 사용하여, 사용자 데이터(19)를, (d,k)조건에 부합된 시퀀스(23)로 변환하게 된다. 이 때, 변환되는 시퀀스(23)에는 사전에 정의된 다수의 부 시퀀스(Sub Sequence)가 완전히 배제되거 나, 또는 낮은 확률로 존재하게 된다. 상기 (d,k)조건 부합된 시퀀스는 전치 코딩기(24)에 의해 저주파 성분이 억제된 런렝스 제한된 시퀀스(25)로 변환된다.1 shows a block diagram of an encoding system according to an embodiment of the present invention, wherein the coding system uses a generator 20 and a selector 22 to generate user data 19, (d, k Is converted into a sequence 23 that satisfies the condition. In this case, the pre-defined number of sub-sequences (Sub Sequence) are completely excluded or have a low probability in the transformed sequence 23. The (d, k) conditionalized sequence is converted into a run length limited sequence 25 in which low frequency components are suppressed by the precoder 24.

도 1에 보여진 대로,상기 코딩 시스템은, 상세 블록이 도 2에 도시된 발생기(20)를 그 구성으로 하고 있는 데, 상기 발생기(20)에는, 각 데이터 워드(19)에 대해 그 데이터 워드를 각기 다른 방식으로 인터리빙(interleaving)하여 다수의 중간 시퀀스(41)를 발생시키는 인터리버(Interleaver)(40)가 포함되어 있다.As shown in FIG. 1, the coding system has a generator 20 having a detailed block shown in FIG. 2. The generator 20 has a data word for each data word 19. An interleaver 40 is included that interleaves in different ways to generate a plurality of intermediate sequences 41.

또한, 상기 발생기(20)에는, 상기 중간 시퀀스(41)들의 인터리빙 방식을 재생시에 구분하기 위한 디지털 워드를 각 중간 시퀀스(41)에 부가하여 다수의 선택 시퀀스(21)를 생성하는 오그멘터(augmentor)(42)가 포함되어 있다. 상기 디지털 워드는 상기 중간 시퀀스(41)의 전단, 후단 또는 중간에 배치시킬 수 있으며, 다르게는 선택 시퀀스(21)의 지정된 위치에 한 비트 또는 몇 비트씩 각기 분산하여 배치시킬 수도 있다.In addition, the generator 20 includes an augmentor for generating a plurality of selection sequences 21 by adding a digital word for distinguishing interleaving schemes of the intermediate sequences 41 to each intermediate sequence 41. 42 is included. The digital word may be placed at the front end, the rear end, or the middle of the intermediate sequence 41. Alternatively, the digital word may be distributed in one or a few bits at designated positions of the selection sequence 21, respectively.

도 3은 상기 발생기(20)가 다수의 선택 시퀀스(21)를 생성하는 과정을 도식화한 것이다. 도 3의 과정에서 상기 인터리버(40)는 입력된 A크기의 데이터 워드(19)를 길이가 s인 t개의 단위크기로 분할하여 블록을 구성한 다음, 그 하나의 블록에 대해서 L개의 각기 다른 방식의 인터리버에 의해 L개의 인터리빙된 중간 시퀀스(41)를 생성하게 된다. 이와 같이 생성된 L개의 중간 시퀀스(41) 각각에 대해, r비트의 서로 다른 순차적인 값의 디지털 워드를 부가하여 L개의 선택 시퀀스(21)를 출력하게 된다. 3 illustrates a process in which the generator 20 generates a plurality of selection sequences 21. In the process of FIG. 3, the interleaver 40 forms a block by dividing an input A-sized data word 19 into t unit sizes of length s, and then uses L different methods for the one block. The interleaver generates L interleaved intermediate sequences 41. For each of the L intermediate sequences 41 generated in this way, digital selects of different sequential values of r bits are added to output L selection sequences 21.

이 때 부가되는 서로 다른 디지털 워드의 값은, 해당 선택 시퀀스(21)를 생성한 인터리버를 특정하게 된다.The values of the different digital words added at this time specify the interleaver that generated the selection sequence 21.

한편, 도 4는 상기 선택기(22)의 상세 구성을 보여주고 있다. 상기 선택기(22)는, (d,k) 엔코더(50)를 포함하는 데, 이 (d,k) 엔코더(50)는 각각의 선택 시퀀스(21)들을 (d,k) 조건 부합 시퀀스(51)로 변환한다. 이를 위해서, 상기 선택 시퀀스(21)는 q개의 m 비트길이 워드로 구획되며 이는 상기 (d,k) 엔코더에 의해 q개의 n 비트길이 워드로 변환하게 된다. 여기서 n은 m 보다 크며, 상기 (d,k) 엔코더(50)는 파라미터 m=2, n=3, d=1, k=7, 다르게는 m=1, n=2, d=2, k=7을 갖는 표준 유형이 될 수 있다. 4 shows the detailed configuration of the selector 22. The selector 22 comprises a (d, k) encoder 50, which (d, k) encoder 50 assigns each selection sequence 21 to the (d, k) condition matching sequence 51. To. To this end, the selection sequence 21 is partitioned into q m bit length words, which are converted into q n bit length words by the (d, k) encoder. Where n is greater than m and the (d, k) encoder 50 has parameters m = 2, n = 3, d = 1, k = 7, otherwise m = 1, n = 2, d = 2, k Can be a standard type with = 7.

바람직하게는, 엔코딩 효율을 높이기 위하여, 상기 엔코더(50)는 m=9, n=13, d=1 혹은 m=11, n=16, d=1, 혹은 m=13, n=19, d=1로 정의되는 파라미터를 가질 수 있는 데, 이에 대한 내용은 아직 공개되지 않은 PCT출원 번호 PCT/KR00/01292 (미국출원 제 09/707,947)에 기재되어 있다. 또한 상기 엔코더(50)는 m=6, n=11, d=2 또는 m=11, n=20, d=2 또는 m=7, n=13, d=2로 정의되는 파라미터를 가질 수 있는 데, 이에 대한 내용도 아직 공개되지 않은 PCT출원 번호 PCT/KR/01/00359에 기재되어 있다. Preferably, in order to increase the encoding efficiency, the encoder 50 is m = 9, n = 13, d = 1 or m = 11, n = 16, d = 1, or m = 13, n = 19, d It may have a parameter defined as = 1, the content of which is described in PCT application number PCT / KR00 / 01292 (US application Ser. No. 09 / 707,947) which has not yet been published. In addition, the encoder 50 may have parameters defined as m = 6, n = 11, d = 2 or m = 11, n = 20, d = 2 or m = 7, n = 13, d = 2. This is also described in PCT application number PCT / KR / 01/00359, which has not yet been published.

상기 선택기(22)에는, 각 선택 가능한 (d,k) 조건 부합 시퀀스(51)들에 대하여, 동기 패턴, '0'들이 긴 스트링, 또는 변동(alternate) Tmin 의 런(run)이 긴 스트링과 같은 원하지 않는 부 시퀀스(sub sequence)가 포함되어 있는지를 판단하기 위한 수단(52)이 포함되어 있는 데, 만일 그러한 원하지 않는 부 시퀀스가 검출 되는 경우, 판단 회로에서는, 원치 않는 해당 부 시퀀스와 연계되어 있는 패널티(Penalty), 즉 감점을 계산하게 된다. The selector 22 includes, for each selectable (d, k) conditional matching sequence 51, a sync pattern, a string with zero '0's, or a string with a long run of alternating Tmin. Means 52 are included to determine if such an unwanted subsequence is included, and if such an unwanted subsequence is detected, the decision circuit is associated with the unwanted subsequence. Penalties, or deductions, are calculated.

상기 선택기(22)에는, 또한, 각 선택 가능한 (d,k) 조건 부합 시퀀스(51)들에 대해, 동기 패턴, '0'들이 긴 스트링, 또는 변동 Tmin 의 런이 긴 스트링과 같은 원치 않는 부 시퀀스의 빈도수와, 그리고 해당 선택 시퀀스(21)가 저주파성분에 기여하는 정도를 판단하는 수단(52)이 포함된다.The selector 22 also contains, for each selectable (d, k) conditional matching sequence 51, an undesired negative, such as a sync pattern, a string with long '0's, or a string with a long run of variation Tmin. Means 52 for determining the frequency of the sequence and the degree to which the selected sequence 21 contributes to the low frequency component are included.

상기 판단 수단(52)은, 패널티 알고리즘 규칙에 따라, 바람직한 시퀀스에는 낮은 감점을 주고, 바람직스럽지 않은 시퀀스에는 높은 감점을 주게 되며, 상기 선택기(22)에는, 가장 낮은 감점의 (d,k) 조건 부합 시퀀스를 선택하는 수단(54)이 또한 포함되어 있다.
According to the penalty algorithm rule, the judging means 52 gives low points for the preferred sequence, high points for the undesired sequence, and the selector 22 has the lowest (d, k) condition. Means 54 for selecting a matching sequence are also included.

도 5는, 본 발명에 따라, 가장 낮은 감점의 선택 가능한 (d,k) 조건 부합 시퀀스(51)를 판단 및 선택하기 위해 사용된 일반적인 방법을 설명하기 위한 구성도를 도시한 것으로, 상기 판단 수단(52)은 다수의 계산기들을 포함하여 구성되는 데, 각 계산기들은, '0' 런렝스 판단(60), 사전에 설정된 동기 패턴의 발생(62), 변동 Tmin 런렝스(64), 그리고 저주파 내용(66)을 병렬적으로 각각 측정하게 된다. Fig. 5 shows a block diagram for explaining a general method used to determine and select the lowest deductible selectable (d, k) conditional matching sequence 51 according to the present invention. Reference numeral 52 includes a plurality of calculators, each of which calculates a '0' run length determination 60, a generation of a preset synchronization pattern 62, a variable Tmin run length 64, and a low frequency content. Each of 66 is measured in parallel.

상기 '0' 런렝스는, 하나의 선택 가능한 (d,k) 조건 부합 시퀀스(51) 내에서 검출되는 연속적인 '0' (일반적으로 '0' 런렝스라고 함)의 측정자로서 사용된다. 전술한 바와 같이, 긴 기간동안 시퀀스에 '0'이 계속되면, 피트(Pit)와 랜드(Land)같은 기록 특성들이 아주 길어지게 되는 데, 이로 인해 트랙킹 오류와 에러들이 빈 번히 발생하는 결점을 갖게 되므로, '0'런렝스 길이에 따라 감점을 부여한다. The '0' run length is used as a measure of successive '0's (generally referred to as' 0' run lengths) that are detected within one selectable (d, k) condition matching sequence 51. As described above, if a '0' continues in a sequence for a long period of time, recording characteristics such as Pit and Land become very long, which leads to a defect in that tracking errors and errors occur frequently. As a result, points are deducted according to the '0' run length.

상기 Tmin 계산기(64)는, 연속되는 Tmin의 런렝스 수를 측정한다. 이 Tmin 계산기(64)는 가장 짧은 T (Tmin) (d=1의 경우에서는, '01', d=2의 경우에서는, '001')가 너무 많이 반복되는 시퀀스를 배제한다. 예를 들면, 0101010101?? 또는 001001001001?? 등의 시퀀스에는 플래그를 세트시켜 후단의 선택수단(54)에서 배제될 수 있도록 한다. 이와 같이 반복적인 Tmin의 횟수에 대한 제한조건을 MTR (Maximum Transition Run) 조건이라 한다.The Tmin calculator 64 measures the run length number of consecutive Tmins. This Tmin calculator 64 excludes sequences in which the shortest T (Tmin) ('01' in the case of d = 1, '001' in the case of d = 2) is repeated too many times. For example, 0101010101 ?? Or 001001001001 ?? A flag is set in the sequence such as to be excluded from the selection means 54 at the rear end. The constraint on the number of repetitive Tmins is referred to as a maximum transition run (MTR) condition.

상기 동기 계산기(62)는, 선택 가능한 (d,k) 조건 부합 시퀀스(51)에, 사전에 정해진 동기 패턴이 있는 지를 검출하게 되는 데, 실제로 동기패턴이 검출되는 경우, 상기 동기 계산기(62)는 그 (d,k) 조건 시퀀스에 이를 식별하기 위한 플래그를 표시하게 되고, 반대의 경우에는 플래그를 표시하지 않게 된다. The synchronization calculator 62 detects whether there is a predetermined synchronization pattern in the selectable (d, k) condition matching sequence 51. When the synchronization pattern is actually detected, the synchronization calculator 62 Will display a flag to identify it in its (d, k) condition sequence, and vice versa.

또한, 상기 계산기(66)는, 선택 가능한 (d,k) 조건 부합 시퀀스(51)의 저주파 내용을 측정하는 것으로, 본 발명의 바람직한 실시예에서는 상기 계산기(66)는 프리 코딩(Pre-Coding) 디바이스를 이용하여 선택 가능한 (d,k) 조건 부합 시퀀스(51)를 변조시킨 후에 시퀀스의 DSV를 측정하게 된다. 이때 바람직하게는, 시퀀스가 100 비트를 초과하는 비교적 긴 시퀀스가 될 때, 보다 적당한 측정방법이 되는, 상기 DSV의 분산을 측정하게 된다. In addition, the calculator 66 measures the low frequency content of the selectable (d, k) conditional matching sequence 51. In the preferred embodiment of the present invention, the calculator 66 is pre-coded. The device modulates the selectable (d, k) conditional matching sequence 51 and then measures the DSV of the sequence. In this case, preferably, when the sequence becomes a relatively long sequence exceeding 100 bits, the dispersion of the DSV, which is a more suitable measurement method, is measured.

이후, 상기와 같이 측정된 몇 가지 측정값과, 동기 검출에 의해 표시되는 플래그는, 상기 판단 수단(52)의 입력이 된다. 상기 선택수단(54)은, 마지막으로 선택되어 기록될 하나의 시퀀스를, 상기 입력되는 몇 가지 측정값과 관련된 가중치에 근거하여 결정한다. 이 때, 전단의 판단 수단(52)에서 세트된 플래그를 갖는 시퀀스에 대해서는 선택대상에서 배제하고 나머지 (d,k) 조건 부합 시퀀스에서 하나를 선택하게 된다.Thereafter, several measured values measured as described above and a flag displayed by the synchronization detection are input to the determination means 52. The selection means 54 determines the last sequence to be selected and recorded based on the weights associated with the input several measurements. At this time, the sequence having the flag set by the determination means 52 of the front end is excluded from the selection and one is selected from the remaining (d, k) condition matching sequences.

그리고, 본 발명의 바람직한 실시예에서의 k 보다는 짧은 '0' 런으로 구성된 동기패턴을 사용할 수도 있다. 그 결과, 비교적 짧은 동기패턴으로 인한 코딩 효율의 잇점을 얻을 수 있다.And, a synchronization pattern composed of '0' runs shorter than k in the preferred embodiment of the present invention may be used. As a result, an advantage of coding efficiency due to a relatively short synchronization pattern can be obtained.

상기 선택 수단(54)에 의해 선택된 (d,k) 조건 부합 시퀀스(51)는, NRZI 프리 코딩 과정을 통해 변조 신호로 변환되는 데, 상기 변조신호는, '1'에서는 천이되고, '0'에서는 천이가 없는 모듈로 2 적분된, 선택된 (d,k) 조건 부합 시퀀스로부터 생성되고, 그런 다음 통상적인 기록방법에 의해 기록 매체에 기록된다.
The (d, k) condition matching sequence 51 selected by the selection means 54 is converted into a modulated signal through an NRZI precoding process, which is shifted at '1' and '0'. Is generated from the selected (d, k) conditional matching sequence integrated into two modules with no transitions, and then recorded on the recording medium by conventional recording methods.

한편, 전술한 실시예에 따른 오그멘터(40)에서 부가하는 r 비트의 디지털 워드의 길이는, 데이터 워드(19)의 비트 수, A에 r을 더한 값(A+r)이, 상기 m의 배수가 되고, 2^r>=L의 조건을 만족하는 값 중, 적당한 하나의 값으로 결정된다. On the other hand, the length of the digital word of r bits added by the augmenter 40 according to the above-described embodiment is the number of bits of the data word 19, the value A plus r (A + r), It is a multiple, and it is determined as one of the values which satisfy | fills the condition of ^2r > = L.

예를 들어, 코딩 비율 m/n=9/13 변조에서, A가 728이고, 인터리빙되는 가지 수(L)가 32이면, 상기 조건을 만족하는 r은 10, 19, 28,..이 되므로, 이 중 가장 작은 값 10이 선택 결정될 수 있다. 데이터 워드의 비트수 728은 기존의 DVD ECC 블록을 사용하는 경우, 하나의 동기 프레임이 91 사용자 바이트(user byte)에 대응된 예를 보인 것이다. For example, in coding rate m / n = 9/13 modulation, if A is 728 and the number of interleaved branches L is 32, then r satisfying the above condition is 10, 19, 28,... The smallest value 10 of these may be selected and determined. Bit number 728 of the data word shows an example in which one sync frame corresponds to 91 user bytes when using the existing DVD ECC block.

결정된 r비트의 크기로 생성할 수 있는 경우의 수(2^r)가 L보다 큰 경우에는, 중간 시퀀스(41)에 부가하는 디지털 워드의 값을 0부터 (L-1)까지 사용하고, 그 이후의 값 즉, L부터 2^r-1까지는 사용하지 않게 된다. 앞서의 m/n=9/13의 변조예에서, r이 10이면, 0부터 31까지의 디지털 워드의 값을 사용하고, 32부터 1023까지의 값은 사용하지 않게 되는 것이다.
If the number (2 ^r ) of cases that can be generated with the determined size of r bits is larger than L, the value of the digital word added to the intermediate sequence 41 is used from 0 to (L-1), and thereafter. The value of, i.e., L to 2 ^r -1 is not used. In the above modulation example of m / n = 9/13, if r is 10, the values of digital words from 0 to 31 are used, and the values from 32 to 1023 are not used.

한편, 전술한 바와 같이 변조되어 기록된 데이터는, 전술한 방법을 역으로 수행하는, 즉, 디코딩, r-비트의 디지털 워드 제거, 그리고 디인터리빙(de-interleaving), 를 순차적으로 수행하는 복조장치에 의해 원래의 입력 데이터 워드로 복원될 수 있다.On the other hand, the demodulated device modulated and recorded data as described above is performed in reverse order, that is, decoding, r-bit digital word removal, and de-interleaving, sequentially Can be restored to the original input data word.

이에 대한 구성도를 도 6에 도시하였다. 도 6에서 동기 검출기(101)는, 기록매체로부터 재생되는 시퀀스(프레임크기:(A+r)*m/n 비트수+ sync 비트수)에 부가되어 있는 동기신호를 검출하여 이를 배제한 (d,k)조건 부합 재생 시퀀스(23)(프레임크기:(A+r)*m/n 비트수)를 디코더(102)에 인가한다. 상기 디코더(102)는 m/n의 변조를 역으로 수행하는 n/m 복조를 수행하여 (A+r)비트의 프레임을 출력한다. 오그멘트 제거기(103)는 복조된 시퀀스의 전단, 후단 또는 중간에 집중 삽입되어 있거나, 복조된 시퀀스의 지정 위치에 분산 삽입되어 있는 r비트의 디지털 워드를 제거함으로써 인터리빙된 중간 시퀀스(41)(A 비트)를 출력하며, 제거된 디지털 워드는 다음 단의 디인터리버(104)에 전달한다. A configuration diagram thereof is shown in FIG. 6. In FIG. 6, the sync detector 101 detects and excludes a sync signal added to a sequence (frame size: (A + r) * m / n bits + sync bits) reproduced from a recording medium (d, k) The conditional reproduction sequence 23 (frame size: (A + r) * m / n bits) is applied to the decoder 102. The decoder 102 outputs a frame of (A + r) bits by performing n / m demodulation which inversely modulates m / n. The segment remover 103 is interleaved with an intermediate sequence 41 (A Bit), and the removed digital word is transmitted to the deinterleaver 104 of the next stage.

상기 디인터리버(104)는 전달받은 디지털 워드의 값을 참조하여, L개의 내부 인터리버 중, 수신된 중간 시퀀스(41)에 적용된 인터리빙 방식을 역으로 수행하는 내부 디인터리버를 특정하고 그 디인터리버를 통해, 인터리빙된 중간 시퀀스(41)를 원래의 데이터 워드(19)로 복원하게 된다.The deinterleaver 104 refers to an internal deinterleaver that performs the interleaving method applied to the received intermediate sequence 41 out of L internal interleavers with reference to the value of the received digital word, and through the deinterleaver. The interleaved intermediate sequence 41 is restored to the original data word 19.

이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 다양한 다른 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
As mentioned above, preferred embodiments of the present invention are disclosed for purposes of illustration, and those skilled in the art can improve and change various other embodiments within the spirit and technical scope of the present invention disclosed in the appended claims below. , Replacement or addition would be possible.

상기와 같이 구성 및 이루어지는 본 발명에 따른 일련의 데이터 워드를 변조신호로 변환하는 방법은, 사전에 정의된 (d,k) 코드 규정을 준수하면서 직류 성분을 억제하고, 동기 패턴이 포함되지 없으며, '0'들의 스트링이 길지 않고, 최소 d 런랭스가 길지 않은 시퀀스의 데이터 코드를, 광학적 또는 광자기적 디스크와 같은 정보 기록 매체에 기록할 수 있게 한다.The method for converting a series of data words according to the present invention constructed and constructed as described above into a modulated signal suppresses direct current components while complying with a predefined (d, k) code regulation, and does not include a synchronization pattern, It is possible to record a data code of a sequence in which the string of '0's is not long and the minimum d run length is not long, on an information recording medium such as an optical or magneto-optical disk.

Claims

Interleaving the input data words by different methods and adding information for specifying the interleaving method, respectively, to generate a plurality of sequences;

Modulating the generated plurality of sequences into a sequence meeting a condition (d, k) according to a preset m / n coding ratio; And

In the modulated (d, k) condition matching sequences, selecting one (d, k) condition matching sequence which makes the Digital Sum Value (DSV) for recording on the recording medium the lowest in absolute sense. A method for converting a series of data words into a modulated signal, comprising three steps.

The method of claim 1, wherein the first step includes, for each input data word, interleaving by different L schemes to generate L intermediate sequences, and specifying an interleaving scheme for the generated L intermediate sequences. L sequences are added, and L sequences are generated by adding L of the digital words of the number of digital words to all the L intermediate sequences in every possible number of r words. A method of converting a series of data words into a modulated signal.

3. The method of claim 2, wherein r is a multiple of m, the size of the input data word plus r being a multiple of m and having a value satisfying a condition of 2 ^r > = L. How to convert into a modulated signal.

The method of claim 3, wherein the value of the digital word added to the L intermediate sequences is 0 to (L-1).

3. The method of claim 2, wherein the r-bit digital word is added centrally at the front, rear, or middle of the intermediate sequence.

The method of claim 2, wherein the r-bit digital words are divided and inserted into respective designated positions of the intermediate sequence.

3. The method of claim 1, wherein the third step comprises: a lower first step of granting a penalty according to the contents of bits and a frequency of occurrence of a predetermined subsequence for each (d, k) condition matching sequence; And a lower two steps of selecting the lowest (d, k) condition matching sequence as a sequence for recording on a recording medium.

8. A method according to any one of the preceding claims, wherein d = 1, m = 9, and n = 13.

8. A method according to any one of the preceding claims, wherein d = 1, m = 11, and n = 16.

8. A method according to any one of the preceding claims, wherein d = 1, m = 13, and n = 19.

8. A method according to any one of the preceding claims, wherein d = 2, m = 6, and n = 11.

8. A method according to any one of the preceding claims, wherein d = 2, m = 11, and n = 20.

8. A method according to any one of the preceding claims, wherein d = 2, m = 7, and n = 13.

8. A method according to any one of the preceding claims, wherein d = 1, k = 7, m = 2, and n = 3.

Generating means for interleaving each input data word by different L interleavers, adding information for indicating the interleaver, and generating a plurality of sequences; And

Modulating the generated plurality of intermediate sequences into a sequence meeting a (d, k) condition according to a preset m / n coding ratio, and in the modulated (d, k) condition matching sequences, And a selection means for selecting one (d, k) condition matching sequence to make a DSV (Digital Sum Value) for recording a value of the lowest in an absolute sense. Device to convert.

16. The apparatus of claim 15, wherein the generating means adds an r-bit sized digital word to the interleaved data as information for indicating the corresponding interleaver, and, among all the number of digital words that can be generated with the size of r bits, Apparatus for converting a series of data words into a modulated signal, by adding L to the interleaved data, thereby generating L sequences.

17. The sequence of claim 16, wherein r is a multiple of m plus the size of the input data word and r, and has a value that satisfies the condition 2 ^r > = L. A device for converting a data word of a modulated signal.

18. The apparatus of claim 17, wherein a value of a digital word added to the L interleaved data is 0 to (L-1).

17. The apparatus of claim 16, wherein the r-bit digital word is added centrally at the front, rear, or middle of the intermediate sequence.

17. The apparatus of claim 16, wherein the r-bit digital words are divided and inserted into respective designated positions of the intermediate sequence.

16. The apparatus of claim 15, wherein the selecting means comprises, for each sequence, an encoder that modulates a sequence that meets the condition (d, k) at a coding rate m / n, and the contents of the bits for each modulated sequence. Determination means for assigning a deduction according to a frequency of occurrence of a predetermined subsequence, and for recording the (d, k) condition matching sequence having the lowest deduction given by the deciding means among the modulated sequences on a recording medium. A device for converting a series of data words into a modulated signal, characterized in that it comprises means for selecting in sequence.

22. The apparatus of any one of claims 15 to 21, wherein d = 1, m = 9, and n = 13.

22. An apparatus according to any one of claims 15 to 21, wherein d = 1, m = 11, and n = 16.

22. An apparatus according to any one of claims 15 to 21, wherein d = 1, m = 13, and n = 19.

22. The apparatus according to any one of claims 15 to 21, wherein d = 2, m = 6, and n = 11.

22. An apparatus according to any one of claims 15 to 21, wherein d = 2, m = 11, and n = 20.

22. An apparatus according to any one of claims 15 to 21, wherein d = 2, m = 7, and n = 13.

22. An apparatus according to any one of claims 15 to 21, wherein d = 1, k = 7, m = 2, and n = 3.

A recording medium in which data is modulated and recorded according to the method of any one of claims 1 to 7.

A decoder for decoding the (d, k) condition matching sequence to be reproduced according to a preset n / m decoding ratio;

An fragment eliminator extracting information designating an interleaving scheme from the decoded sequence and outputting an intermediate sequence from which the extracted information is removed; And

And a means for restoring the intermediate sequence into a data word by designating a corresponding deinterleaver with reference to the extracted information and deinterleaving it therethrough.