KR100790973B1

KR100790973B1 - Digital-to-analog converting driver

Info

Publication number: KR100790973B1
Application number: KR1020050110121A
Authority: KR
Inventors: 전용원; 정지운
Original assignee: 삼성전자주식회사
Priority date: 2005-11-17
Filing date: 2005-11-17
Publication date: 2008-01-02
Also published as: KR20070052461A

Abstract

디지털-아날로그 컨버팅 드라이버가 개시된다. 본 발명의 일면에 따른 디지털-아날로그 컨버팅 드라이버는 M + N (M, N은 자연수) 비트의 디지털 데이터를 수신하여 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 드라이버로써, 제1 변환부, 제2 변환부 및 샘플 앤 홀드 유닛을 구비한다. 제1 변환부는 상기 디지털 데이터의 M 비트 값을 제1 전압으로 변환한다. 제2 변환부는 상기 디지털 데이터의 N 비트 값을 제2 전압으로 변환한다. 샘플 앤 홀드 유닛은 샘플 모드에서 상기 제2 전압을 샘플링하고, 홀드 모드에서 상기 제1 전압과 상기 제2 전압을 가산하여 상기 아날로그 전압으로 출력한다. 샘플 앤 홀드 유닛은, 샘플 모드에서 초기기준전압을 기준으로 하여, 상기 제2 전압을 샘플링하고, 홀드 모드에서 상기 제1 전압을 기준으로 하여, 상기 제2 전압과 상기 제1 전압을 가산하여 상기 아날로그 전압으로 출력한다. 상기 초기기준전압 및 상기 제1 전압은 서로 다른 레벨의 전압이다. 본 발명에 따른 디지털-아날로그 컨버팅 장치 및 디지털-아날로그 컨버팅 방법은 일반적인 디지털-아날로그 컨버터와 동일한 해상도(resolution)를 유지하면서, 작은 면적을 차지하는 장점이 있다.A digital-analog converting driver is disclosed. The digital-analog converting driver according to an aspect of the present invention is a digital-analog converting driver that receives digital data of M + N (M, N is a natural number) bits and converts them into analog voltages. And a sample and hold unit. The first converter converts the M bit value of the digital data into a first voltage. The second converter converts the N bit value of the digital data into a second voltage. The sample and hold unit samples the second voltage in the sample mode, and adds the first voltage and the second voltage in the hold mode to output the analog voltage. The sample and hold unit samples the second voltage based on the initial reference voltage in the sample mode, and adds the second voltage and the first voltage based on the first voltage in the hold mode. Output in analog voltage. The initial reference voltage and the first voltage are voltages of different levels. The digital-analog converting apparatus and the digital-analog converting method according to the present invention have an advantage of occupying a small area while maintaining the same resolution as a general digital-analog converter.

Description

Digital-Analog converting driver

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 일반적인 저항 스트링 디지털-아날로그 컨버터를 나타내는 도면이다.1 shows a typical resistance string digital-to-analog converter.

도 2는 본 발명에 따른 디지털-아날로그 컨버팅 드라이버를 나타내는 블록도이다.2 is a block diagram illustrating a digital-analog converting driver according to the present invention.

도 3은 도 2의 디지털 데이터를 개념적으로 나타내는 도면이다.3 is a diagram conceptually illustrating the digital data of FIG. 2.

도 4는 본 발명에 따른 디지털-아날로그 컨버팅 드라이버를 나타내는 회로도이다.4 is a circuit diagram illustrating a digital-analog converting driver according to the present invention.

도 5는 도 4의 샘플 앤 홀드 유닛의 동작을 나타내는 도면이다.5 is a diagram illustrating an operation of the sample and hold unit of FIG. 4.

도 6은 본 발명에 따른 디지털-아날로그 컨버팅 방법을 나타내는 순서도이다.6 is a flowchart illustrating a digital-analog converting method according to the present invention.

본 발명은 디지털-아날로그 컨버팅 드라이버에 관한 것으로써, 특히 샘플 모드와 홀드 모드에서 서로 다른 전압을 선택할 수 있는 샘플 앤 홀드 유닛을 구비하 는 디지털-아날로그 컨버팅 드라이버에 관한 것이다.The present invention relates to a digital-analog converting driver, and more particularly, to a digital-analog converting driver having a sample and hold unit capable of selecting different voltages in a sample mode and a hold mode.

최근 텔레비젼과 같은 디스플레이 패널(display panel)의 크기가 하루가 다르게 커지고 있다. 이렇게 디스플레이 패널의 크기가 커짐에 따라, 디스플레이 장치의 소스 드라이버 IC(source driver IC)에서 패널을 구동시키기 위해 요구되는 디지털-아날로그 컨버터(digital-analog convertor)의 수가 증가하고 있다.In recent years, the size of a display panel such as a television is increasing day by day. As the size of the display panel increases, the number of digital-analog converters required for driving the panel in the source driver IC of the display device increases.

따라서 디지털-아날로그 컨버터의 면적의 증가가 디스플레이 장치의 소스 드라이버의 면적과 관련하여 문제된다. 이러한 현상은 종래 디지털 데이터(digital data)의 비트(bit) 수가 8비트인 시스템(system)에서 고화질을 구현하기 위해 10비트 이상의 시스템으로 전환되는 추세에 있어 더욱 문제시된다. Therefore, the increase in the area of the digital-analog converter is problematic in relation to the area of the source driver of the display device. This phenomenon is more problematic in the trend of switching from a system having 8 bits of digital data to a system of 10 bits or more to realize high quality.

도 1을 참조하면, 일반적인 저항 스트링 디지털-아날로그 컨버터(이하 "저항 스트링 컨버터"라 한다)(100)는 저항 스트링(110), 디코더(decoder)(130) 및 버퍼(150)를 구비한다.Referring to FIG. 1, a general resistance string digital-to-analog converter (hereinafter referred to as a “resistance string converter”) 100 includes a resistance string 110, a decoder 130, and a buffer 150.

저항 스트링 컨버터(100)로 입력되는 디지털 데이터(DTA)의 비트 수를 K (K는 자연수)이라 할 때, 저항 스트링(110)은 일렬로 배열되는 2^K개의 저항(R1, R2, ... ,R2^K-1, R2^K)을 구비하며 양단에 최대 레벨 전압(VREF)과 최소 레벨 전압(VREF_INIT)이 인가된다.When referred to the number of bits of the resistor string digital converter data (DTA) that is input to the (100), K (K is a natural number), the resistor string 110 2 ^K resistors (R1, R2, ... are arranged in a line , R2 ^K-1 , R2 ^K ), and the maximum level voltage VREF and the minimum level voltage VREF_INIT are applied at both ends.

이때, 각각의 저항들(R1, R2, ... ,R2^K-1, R2^K) 사이의 전압들(V1, V2, ... ,V2^K-1, V2^K

)은 최대 레벨 전압(VREF)과 최소 레벨 전압(VREF_INIT) 사이의 전압 레벨을 갖는다.At this time, each of the resistors (R1, R2, ..., R2 ^K-1, ^K R2) between the voltage (V1, V2, ..., ^K-1 V2, V2 ^K

) Has a voltage level between the maximum level voltage VREF and the minimum level voltage VREF_INIT.

디코더(130)는 디지털 데이터(DTA)를 수신하여 저항 스트링(110)의 전압들(V1, V2, ... ,V2^K-1, V2^K

)들 중에서 수신된 디지털 데이터(DTA)에 상응하는 전압을 선택하여 출력한다.The decoder 130 receives the digital data DTA and thus the voltages V1, V2,..., V2 ^K-1 , V2 ^{K of} the resistor string 110.

) Selects and outputs a voltage corresponding to the received digital data DTA.

디코더(130)에 의해 선택된 전압(VDEC)은 버퍼(150)를 통하여 아날로그 전압(analog voltage)으로서 외부의 장치에 공급된다.The voltage VDEC selected by the decoder 130 is supplied to the external device as an analog voltage through the buffer 150.

일반적인 저항 스트링 컨버터는 안정적인 디지털-아날로그 컨버팅 동작을 수행할 수 있는 장점이 있다. 그러나 저항 스트링 컨버터에 의하면 변환하고자 하는 디지털 데이터의 비트 수가 하나 증가할 때마다 그 면적이 두 배씩으로 증가하는 문제가 있다. Typical resistor string converters have the advantage of being able to perform stable digital-to-analog converting operations. However, the resistance string converter has a problem that the area is doubled every time the number of bits of digital data to be converted increases by one.

예를 들면, 6 비트 시스템의 디코더의 크기가 100이라면, 8 비트 시스템의 디코더는 400(100*22)이 된다. 마찬가지로 10 비트 시스템의 디코더는 1600(100*24)이고 12 비트 시스템의 디코더는 3200(100*26)이 된다. For example, if the size of the decoder of a 6-bit system is 100, then the decoder of an 8-bit system is 400 (100 * 22). Similarly, a decoder in a 10-bit system would be 1600 (100 * 24) and a decoder in a 12-bit system would be 3200 (100 * 26).

따라서 저항 스트링 컨버터는 고집적화를 요구하는 경향에 적합하지 않을뿐더러 10 비트 이상의 시스템에서는 사용되기 어려운 문제가 있다.As a result, resistor string converters are not well suited for the trend towards higher integration and are difficult to use in systems with more than 10 bits.

본 발명이 이루고자하는 기술적 과제는 샘플 모드와 홀드 모드에서 서로 다른 전압을 선택할 수 있는 샘플 앤 홀드 유닛을 구비하는 디지털-아날로그 컨버팅 드라이버를 제공하는 데 있다.An object of the present invention is to provide a digital-analog converting driver having a sample and hold unit capable of selecting different voltages in a sample mode and a hold mode.

본 발명이 이루고자하는 다른 기술적 과제는 샘플 모드와 홀드 모드에서 서로 다른 전압을 선택할 수 있는 샘플 앤 홀드 단계를 구비하는 디지털-아날로그 컨버팅 방법을 제공하는 데 있다.It is another object of the present invention to provide a digital-analog converting method having a sample and hold step of selecting different voltages in a sample mode and a hold mode.

상기 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 디지털-아날로그 컨버팅 드라이버는 M + N (M, N은 자연수) 비트의 디지털 데이터를 수신하여 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 드라이버로써, 제1 변환부, 제2 변환부 및 샘플 앤 홀드 유닛을 구비한다.According to an aspect of the present invention, a digital-analog converting driver is a digital-analog converting driver that receives digital data of M + N (M, N is a natural number) bits and converts the analog data into an analog voltage. And a converter, a second converter, and a sample and hold unit.

제1 변환부는 상기 디지털 데이터의 M 비트 값을 제1 전압으로 변환한다. 제2 변환부는 상기 디지털 데이터의 N 비트 값을 제2 전압으로 변환한다. 샘플 앤 홀드 유닛은 샘플 모드에서 상기 제2 전압을 샘플링하고, 홀드 모드에서 상기 제1 전압과 상기 제2 전압을 가산하여 상기 아날로그 전압으로 출력한다.The first converter converts the M bit value of the digital data into a first voltage. The second converter converts the N bit value of the digital data into a second voltage. The sample and hold unit samples the second voltage in the sample mode, and adds the first voltage and the second voltage in the hold mode to output the analog voltage.

샘플 앤 홀드 유닛은, 샘플 모드에서 초기기준전압을 기준으로 하여, 상기 제2 전압을 샘플링하고, 홀드 모드에서 상기 제1 전압을 기준으로 하여, 상기 제2 전압과 상기 제1 전압을 가산하여 상기 아날로그 전압으로 출력한다. 여기에서 상기 초기기준전압 및 상기 제1 전압은 서로 다른 레벨의 전압이다.The sample and hold unit samples the second voltage based on the initial reference voltage in the sample mode, and adds the second voltage and the first voltage based on the first voltage in the hold mode. Output in analog voltage. Here, the initial reference voltage and the first voltage are voltages of different levels.

본 발명에 따른 디지털-아날로그 컨버팅 드라이버는 전압 선택부를 더 구비할 수 있다. 전압 선택부는 상기 제1 변환부로부터 상기 제1 전압을 수신하여, 상기 초기기준전압 또는 상기 제1 전압을 상기 샘플 앤 홀드 유닛으로 선택적으로 출 력한다.The digital-analog converting driver according to the present invention may further include a voltage selector. The voltage selector receives the first voltage from the first converter, and selectively outputs the initial reference voltage or the first voltage to the sample and hold unit.

제1 변환부의 출력인 상기 제1 전압이 가질 수 있는 전압 레벨들의 간격과 제2 변환부의 출력인 상기 제2 전압이 가질 수 있는 전압 레벨들의 간격은 서로 다른 것이 바람직하다. 나아가, 상기 제1 전압이 가질 수 있는 전압 레벨들의 간격은 상기 제2 전압이 가질 수 있는 전압 레벨들의 간격보다 작을 수 있다.The interval between the voltage levels that the first voltage, which is the output of the first converter, may have, and the interval between the voltage levels, which the second voltage, which is the output of the second converter, may have, are different from each other. Furthermore, an interval of voltage levels that the first voltage may have may be smaller than an interval of voltage levels that the second voltage may have.

상기 M 비트 값은 상기 디지털 데이터의 하위 M 비트 값이고, 상기 N 비트 값은 상기 디지털 데이터의 상위 N 비트 값일 수 있다.The M bit value may be a lower M bit value of the digital data, and the N bit value may be an upper N bit value of the digital data.

상기 제1 변환부는 직렬로 연결되고, 서로 동일한 저항값을 갖는 복수개의 저항들을 구비하는 저항 스트링 컨버터일 수 있다. 상기 제2 변환부는 직렬로 연결되고, 서로 동일한 저항값을 갖는 복수개의 저항들을 구비하는 저항 스트링 컨버터일 수 있다.The first converter may be a resistor string converter connected in series and having a plurality of resistors having the same resistance value. The second converter may be a resistor string converter connected in series and having a plurality of resistors having the same resistance value.

상기 제1 변환부는, 제1 기준전압 및 초기기준전압 사이에 직렬로 연결되는 2^M개의 저항들을 구비하고, 상기 제2 변환부는, 제2 기준전압 및 초기기준전압 사이에 직렬로 연결되는 2^N개의 저항들을 구비하고, 상기 제2 기준전압은 상기 제1 기준전압의 2^N배일 수 있다.The first converter includes 2 ^M resistors connected in series between a first reference voltage and an initial reference voltage, and the second converter includes 2 ^N connected in series between a second reference voltage and an initial reference voltage. Two resistors, and the second reference voltage may be 2 ^N times the first reference voltage.

본 발명의 다른 면에 따른 디지털-아날로그 컨버팅 드라이버는 M + N (M, N은 자연수) 비트의 디지털 데이터를 수신하여 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 드라이버로써, 제1 변환부, 제2 변환부 및 아날로그 전압 출력부를 구비한다.According to another aspect of the present invention, a digital-analog converting driver is a digital-analog converting driver that receives digital data of M + N (M, N is a natural number) bits and converts them into analog voltages. Negative and an analog voltage output.

제1 변환부는 상기 디지털 데이터의 연속되는 M 비트 값을 제1 전압으로 변환한다. 제2 변환부는 상기 디지털 데이터의 연속되는 N 비트 값을 제2 전압으로 변환한다. 아날로그 전압 출력부는 상기 제1 전압과 상기 제2 전압을 가산하여 상기 아날로그 전압으로 출력한다. 여기에서 상기 제1 전압이 가질 수 있는 전압 레벨들의 간격은 상기 제2 전압이 가질 수 있는 전압 레벨들의 간격과 다르다.The first converter converts consecutive M bit values of the digital data into a first voltage. The second converter converts consecutive N bit values of the digital data into a second voltage. The analog voltage output unit adds the first voltage and the second voltage to output the analog voltage. Herein, an interval of voltage levels that the first voltage may have is different from an interval of voltage levels that the second voltage may have.

상기 제1 전압이 가질 수 있는 전압 레벨들의 간격은 상기 제2 전압이 가질 수 있는 전압 레벨들의 간격보다 작을 수 있다. 상기 M 비트 값은 상기 디지털 데이터의 하위 M 비트 값이고, 상기 N 비트 값은 상기 디지털 데이터의 상위 N 비트 값일 수 있다.An interval of voltage levels that the first voltage may have may be smaller than an interval of voltage levels that the second voltage may have. The M bit value may be a lower M bit value of the digital data, and the N bit value may be an upper N bit value of the digital data.

본 발명에 따른 디지털-아날로그 컨버팅 방법은 M + N (M, N은 자연수) 비트의 디지털 데이터를 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 방법으로써, 제1 변환단계, 제2 변환단계 및 샘플 앤 홀드 단계를 구비한다.The digital-analog converting method according to the present invention is a digital-analog converting method of converting digital data of M + N (M, N is a natural number) bits into an analog voltage, and includes a first conversion step, a second conversion step, and a sample and hold. With steps.

제1 변환단계는 상기 디지털 데이터의 M 비트 값을 제1 전압으로 변환하는 단계이다. 제2 변환단계는 상기 디지털 데이터의 N 비트 값을 제2 전압으로 변환하는 단계이다. 샘플 앤 홀드 단계는 샘플 모드에서 상기 제2 전압을 샘플링하고, 홀드 모드에서 상기 제1 전압과 상기 제2 전압을 가산하여 상기 아날로그 전압으로 출력하는 단계이다.The first conversion step is to convert the M bit value of the digital data into a first voltage. The second conversion step is to convert the N bit value of the digital data into a second voltage. In the sample and hold step, the second voltage is sampled in the sample mode, and the first voltage and the second voltage are added in the hold mode to output the analog voltage.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 2를 참조하면, 본 발명에 따른 디지털-아날로그 컨버팅 드라이버로서, M+N (M, N 은 자연수) 비트의 디지털 데이터(DTA)를 수신하여 아날로그 전압(VANL)으로 변환하는 디지털-아날로그 컨버팅 드라이버(200)는 제1 변환부(220), 제2 변환부(240) 및 샘플 앤 홀드 유닛(250)을 구비한다.Referring to FIG. 2, a digital-analog converting driver according to the present invention, which receives digital data DTA of M + N (M, N is a natural number) bits and converts it into an analog voltage VANL. 200 includes a first converter 220, a second converter 240, and a sample and hold unit 250.

제1 변환부(220)는 디지털 데이터(DTA)의 M 비트 값을 제1 전압(V1)으로 변환한다. 제2 변환부(240)는 디지털 데이터(DTA)의 N 비트 값을 제2 전압(V2)으로 변환한다. The first converter 220 converts the M bit value of the digital data DTA to the first voltage V1. The second converter 240 converts the N bit value of the digital data DTA to the second voltage V2.

샘플 앤 홀드 유닛(250)은 샘플 모드에서 제2 전압(V2)을 샘플링하고, 홀드 모드에서 제1 전압(V1)과 제2 전압(V2)을 가산하여 아날로그 전압(VANL)으로 출력한다. 샘플 앤 홀드 유닛(250)은 샘플 모드에서 초기기준전압(VREF_INIT)을 기준으로 하여 제2 전압(V2)을 샘플링하고, 홀드 모드에서 제1 전압(V1)을 기준으로 하여 제2 전압(V2)과 제1 전압(V1)을 가산하여 아날로그 전압(VANL)으로 출력한다. The sample and hold unit 250 samples the second voltage V2 in the sample mode, and adds the first voltage V1 and the second voltage V2 in the hold mode to output the analog voltage VANL. The sample and hold unit 250 samples the second voltage V2 based on the initial reference voltage VREF_INIT in the sample mode, and the second voltage V2 based on the first voltage V1 in the hold mode. The first voltage V1 is added and output as an analog voltage VANL.

여기에서 상기 초기기준전압 및 상기 제1 전압은 서로 다른 레벨의 전압이다. 그러므로, 본 발명에 따른 디지털-아날로그 컨버팅 드라이버(200)의 샘플 앤 홀드 유닛(250)은 샘플 모드와 홀드 모드에서 서로 다른 전압을 기준으로 하여, 샘 플 앤 홀드 동작을 수행한다.Here, the initial reference voltage and the first voltage are voltages of different levels. Therefore, the sample-and-hold unit 250 of the digital-analog converting driver 200 according to the present invention performs the sample-and-hold operation based on different voltages in the sample mode and the hold mode.

디지털-아날로그 컨버팅 드라이버(200)는 전압 선택부(230)를 더 구비할 수 있다. 전압 선택부(230)는 제1 변환부(220)로부터 제1 전압(V1)을 수신하여, 초기기준전압(VREF_INIT) 또는 제1 전압(V1)을 샘플 앤 홀드 유닛(250)으로 선택적으로 출력한다.The digital-analog converting driver 200 may further include a voltage selector 230. The voltage selector 230 receives the first voltage V1 from the first converter 220 and selectively outputs the initial reference voltage VREF_INIT or the first voltage V1 to the sample and hold unit 250. do.

디지털-아날로그 컨버팅 드라이버(200)는 데이터 분배부(210)를 더 구비할 수 있다. 데이터 분배부(210)는 디지털 데이터(DTA)를 상기 M 비트와 상기 N 비트로 나누어 각각 제1 변환부(220)와 제2 변환부(240)로 분배한다.The digital-analog converting driver 200 may further include a data distributor 210. The data distributor 210 divides the digital data DTA into the M bits and the N bits and distributes the digital data DTA to the first converter 220 and the second converter 240, respectively.

도 3을 참조하면, 디지털 데이터(DTA)는 두 부분으로 분리된다. 상기 M 비트 값은 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])이고, 상기 N 비트 값은 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M])이다.Referring to FIG. 3, the digital data DTA is divided into two parts. The M bit value is the lower M bit value DTA [M-1: 0] of the digital data DTA, and the N bit value is the upper N bit value DTA [M + N-1 of the digital data DTA. : M]).

즉, 도 2의 제1 변환부(220)는 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])에 대해 컨버팅을 수행하고, 도 2의 제2 변환부(240)는 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M-1])에 대해 컨버팅을 수행한다.That is, the first converter 220 of FIG. 2 converts the lower M bit values DTA [M-1: 0] of the digital data DTA, and the second converter 240 of FIG. 2. Converts the upper N bit values DTA [M + N-1: M-1] of the digital data DTA.

도 4를 참조하면, 제1 변환부(220)는 직렬로 연결되는 복수개의 저항들(RA1~RA2^M) 및 제1 디코더(225)를 구비하는 저항 스트링 컨버터이다. 제2 변환부 (240)도 직렬로 연결되는 복수개의 저항들(RB1~RB2^N) 및 제2 디코더(245)를 구비하는 저항 스트링 컨버터이다.Referring to FIG. 4, the first converter 220 is a resistor string converter including a plurality of resistors RA1 to RA2 ^M and a first decoder 225 connected in series. The second converter 240 is also a resistor string converter including a plurality of resistors RB1 to RB2 ^N and a second decoder 245 connected in series.

제1 변환부(220)의 복수개의 저항들(RA1~RA2^M)은 제1 기준전압(VREF1) 및 초기기준전압(VREF_INIT) 사이에 직렬로 연결된다. 또한, 제2 변환부(240)의 복수개의 저항들(RB1~RB2^N)은 제2 기준전압(VREF2) 및 초기기준전압(VREF_INIT) 사이에 직렬로 연결된다. 여기에서 제2 기준전압(VREF2)은 제1 기준전압(VREF1)의 2^N배이다.The plurality of resistors RA1 to RA2 ^{M of} the first converter 220 are connected in series between the first reference voltage VREF1 and the initial reference voltage VREF_INIT. In addition, the plurality of resistors RB1 to RB2 ^{N of} the second converter 240 are connected in series between the second reference voltage VREF2 and the initial reference voltage VREF_INIT. Here, the second reference voltage VREF2 is 2 ^N times the first reference voltage VREF1.

여기에서 초기기준전압(VREF_INIT)은 소정의 기준전압을 의미하는 것으로써, 접지 전압이 될 수 있다. 이하에서는 설명의 편의를 위하여, 초기기준전압(VREF_INIT)을 접지 전압으로 가정하고, 본 발명에 따른 디지털-아날로그 컨버팅 드라이버(200)의 동작을 설명한다.Here, the initial reference voltage VREF_INIT means a predetermined reference voltage, and may be a ground voltage. Hereinafter, for convenience of description, the operation of the digital-analog converting driver 200 according to the present invention will be described assuming an initial reference voltage VREF_INIT as the ground voltage.

제1 변환부(220)의 복수개의 저항들(RA1~RA2^M)은 서로 동일한 저항값을 갖는 것이 바람직하다. 제2 변환부(220)의 복수개의 저항들(RB1~RB2^N)도 서로 동일한 저항값을 갖는 것이 바람직하다.The plurality of resistors RA1 to RA2 ^{M of} the first converter 220 preferably have the same resistance value. It is preferable that the plurality of resistors RB1 to RB2 ^{N of} the second converter 220 also have the same resistance value.

제1 변환부(220)의 저항 스트링은 복수개의 저항들(RA1~RA2^M) 사이의 노드들을 통하여, 2^M개의 전압들(VA1~VA2^M)을 출력한다. 2^M개의 전압들(RA1~RA2^M)은 제1 기준전압(VREF1)과 초기기준전압(VREF_INIT) 사이에서 분배된 전압들이다. 제1 디코 더(225)는 2^M개의 전압들(RA1~RA2^M) 중에서 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])에 대응되는 전압을 선택하여 제1 전압(V1)으로 출력한다. 그럼으로써, 제1 변환부(220)는 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])을 컨버팅하여 제1 전압(V1)으로 출력한다.The resistance string of the first converter 220 outputs 2 ^M voltages VA1 to VA2 ^M through nodes between the plurality of resistors RA1 to RA2 ^M. The 2 ^M voltages RA1 to RA2 ^M are voltages divided between the first reference voltage VREF1 and the initial reference voltage VREF_INIT. The first decoder 225 selects a voltage corresponding to the lower M bit value DTA [M-1: 0] of the digital data DTA among the 2 ^M voltages RA1 to RA2 ^M to obtain a first voltage. Output to (V1). As a result, the first converter 220 converts the lower M bit values DTA [M-1: 0] of the digital data DTA and outputs the converted first voltage V1.

제2 변환부(240)의 저항 스트링은 복수개의 저항들(RB1~RB2^N) 사이의 노드들을 통하여, 2^N개의 전압들(VB1~VB2^N)을 출력한다. 2^N개의 전압들(VB1~VB2^N)은 제2 기준전압(VREF2)과 초기기준전압(VREF_INIT) 사이에서 분배된 전압들이다. 제2 디코더(245)는 2^N개의 전압들(VB1~VB2^N) 중에서 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M])에 대응되는 전압을 선택하여 제2 전압(V2)으로 출력한다. 그럼으로써, 제2 변환부(240)는 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M-1])을 컨버팅하여 제2 전압(V2)으로 출력한다.The resistance string of the second converter 240 outputs 2 ^N voltages VB1 to VB2 ^N through nodes between the plurality of resistors RB1 to RB2 ^N. The 2 ^N voltages VB1 to VB2 ^N are voltages divided between the second reference voltage VREF2 and the initial reference voltage VREF_INIT. The second decoder 245 selects a voltage corresponding to the upper N bit value DTA [M + N-1: M] of the digital data DTA from the 2 ^N voltages VB1 to VB2 ^N and selects a second voltage. Output at voltage V2. As a result, the second converter 240 converts the upper N bit values DTA [M + N-1: M-1] of the digital data DTA and outputs the converted second voltage V2.

도 4를 참조하면, 제1 변환부(220)의 제1 전압(V1)이 가질 수 있는 전압 레벨들 중에서, 인접한 전압 레벨들 간의 간격(예를 들어, VA1-VA2)은 VREF1/2^M이다. 또한, 제2 변환부(240)의 제2 전압(V2)이 가질 수 있는 전압 레벨들 중에서, 인접한 전압 레벨들 간의 간격(예를 들어, VB1-VB2)은 VREF2/2^N이다.Referring to FIG. 4, among voltage levels that the first voltage V1 of the first converter 220 may have, an interval (eg, VA1-VA2) between adjacent voltage levels is VREF1 / 2 ^M. . In addition, among the voltage levels that the second voltage V2 of the second converter 240 may have, an interval (eg, VB1-VB2) between adjacent voltage levels is VREF2 / 2 ^N.

따라서, 제1 전압(V1)이 가질 수 있는 전압 레벨들의 간격과 제2 전압(V2)이 가질 수 있는 전압 레벨들의 간격은 다르다. 특히 제1 전압(V1)이 가질 수 있는 전 압 레벨들의 간격은 제2 전압(V2)이 가질 수 있는 전압 레벨들의 간격보다 작을 수 있다.Therefore, an interval between voltage levels that the first voltage V1 may have is different from an interval between voltage levels that the second voltage V2 may have. In particular, the interval of voltage levels that the first voltage V1 may have may be smaller than the interval of voltage levels that the second voltage V2 may have.

즉, 제2 변환부(240)는 디지털 데이터(DTA)의 상위 N 비트 값(DTA[M+N-1:M])을 수신하여, 큰 전압 레벨 간격을 갖는 제2 전압(V2)으로 변환하고, 제1 변환부(220)는 디지털 데이터(DTA)의 하위 M 비트 값(DTA[M-1:0])을 수신하여, 작은 전압 레벨 간격을 갖는 제1 전압(V1)으로 변환한다.That is, the second converter 240 receives the upper N bit values DTA [M + N-1: M] of the digital data DTA and converts the second voltage V2 to have a large voltage level interval. The first converter 220 receives the lower M bit values DTA [M-1: 0] of the digital data DTA and converts the first voltage V1 to a small voltage level.

그러므로, 본 발명에 따른 디지털-아날로그 컨버터(200)의 출력인 아날로그 전압(VANL)은 제1 전압(V1)이 가질 수 있는 전압 레벨들의 간격만큼의 해상도(resolution)를 가진다.Therefore, the analog voltage VANL, which is the output of the digital-to-analog converter 200 according to the present invention, has a resolution equal to the interval of voltage levels that the first voltage V1 may have.

나아가, 제2 기준전압(VREF2)은 제1 기준전압(VREF1)의 2^N배인 것이 바람직하다.(VREF1=VREF2/2^N). 이 경우, 제2 전압(V2)의 인접한 레벨들 간의 간격은 제1 변환부(220)의 제1 기준전압(VREF1)과 같다.Further, the second reference voltage VREF2 is preferably 2 ^N times the first reference voltage VREF1. (VREF1 = VREF2 / ^2N ). In this case, the interval between adjacent levels of the second voltage V2 is equal to the first reference voltage VREF1 of the first converter 220.

다시 도 4를 참조하면, 전압 선택부(230)는 샘플 앤 홀드 유닛(250)으로 제1 전압(V1) 또는 초기기준전압(VREF_INIT)을 선택적으로 출력한다. 구체적으로, 샘플 모드에서는 초기기준전압(VREF_INIT)을 출력하고, 홀드 모드에서는 제1 전압(V1)을 출력한다.Referring to FIG. 4 again, the voltage selector 230 selectively outputs the first voltage V1 or the initial reference voltage VREF_INIT to the sample and hold unit 250. In detail, in the sample mode, the initial reference voltage VREF_INIT is output, and in the hold mode, the first voltage V1 is output.

샘플 앤 홀드 유닛(250)은 OP앰프(OP1), 홀딩 캐패시터(C_HOLD), 제1 스위치(SW1), 제2 스위치(SW2) 및 제3 스위치(SW3)를 구비한다. 샘플 앤 홀드 유닛(250)은 샘플 모드와 홀드 모드를 구비하는데, 이하에서 도 5를 참조하여 샘플 앤 홀드 유닛(250)의 모드별 동작이 자세히 설명된다.The sample and hold unit 250 includes an OP amplifier OP1, a holding capacitor C_HOLD, a first switch SW1, a second switch SW2, and a third switch SW3. The sample and hold unit 250 includes a sample mode and a hold mode. Hereinafter, mode-specific operations of the sample and hold unit 250 will be described in detail with reference to FIG. 5.

도 5(a)는 리셋 모드에서의 동작을 나타내는 도면이고, 도 5(b)는 샘플 모드에서의 동작을 나타내는 도면이고, 도 5(c)는 홀드 모드에서의 동작을 나타내는 도면이다.FIG. 5A is a diagram illustrating the operation in the reset mode, FIG. 5B is a diagram illustrating the operation in the sample mode, and FIG. 5C is a diagram illustrating the operation in the hold mode.

이하에서는 설명의 편의를 위하여, 초기기준전압(VREF_INIT)을 접지 전압으로 가정하고, 샘플 앤 홀드 유닛의 동작을 설명한다.Hereinafter, for convenience of description, it is assumed that the initial reference voltage VREF_INIT is a ground voltage, and the operation of the sample and hold unit will be described.

도 5(a)를 참조하면, 리셋 모드에서는, OP앰프(OP1)의 비반전 단자로 접지 전압인 초기기준전압(VREF_INIT)이 입력되고, 제1 스위치(SW1)가 닫힌다. 그러면, OP앰프(OP1)의 반전 단자에 연결된 제1 노드(NODE1)의 전압은 0이 된다.Referring to FIG. 5A, in the reset mode, the initial reference voltage VREF_INIT, which is the ground voltage, is input to the non-inverting terminal of the OP amplifier OP1, and the first switch SW1 is closed. Then, the voltage of the first node NODE1 connected to the inverting terminal of the OP amplifier OP1 becomes zero.

도 5(b)를 참조하면, 샘플 모드에서는, OP앰프(OP1)의 비반전 단자로 접지 전압인 초기기준전압(VREF_INIT)이 입력된다. 그리고, 제1 스위치(SW1)가 열리고, 제2 스위치(SW2)가 닫힌다. 그러면, 제2 노드(NODE2)의 전압이 제2 전압(V2)이 되고, 홀딩 캐패시터(C_HOLD)가 제2 전압(V2)으로 충전된다.Referring to FIG. 5B, in the sample mode, the initial reference voltage VREF_INIT serving as the ground voltage is input to the non-inverting terminal of the OP amplifier OP1. Then, the first switch SW1 is opened and the second switch SW2 is closed. Then, the voltage of the second node NODE2 becomes the second voltage V2, and the holding capacitor C_HOLD is charged to the second voltage V2.

도 5(c)를 참조하면, 홀드 모드에서는, OP앰프(OP1)의 비반전 단자로 제1 전압(V1)이 입력된다. 그리고, 제2 스위치(SW2)가 열리고, 제3 스위치(SW3)가 닫힌다. 그러면, 제1 노드(NODE1)의 전압이 제1 전압(V1)이 되고, 그에 따라 제2 노드(NODE2)의 전압이 제1 전압(V1)과 제2 전압(V2)을 합한 전압이 된다. 그리고, 아날로그 전압(VANL)은 제2 노드(NODE2)의 전압과 같으므로, 아날로그 전압(VANL)도 제1 전압(V1)과 제2 전압(V2)을 합한 전압이 된다.Referring to FIG. 5C, in the hold mode, the first voltage V1 is input to the non-inverting terminal of the OP amplifier OP1. Then, the second switch SW2 is opened and the third switch SW3 is closed. Then, the voltage of the first node NODE1 becomes the first voltage V1, and thus the voltage of the second node NODE2 becomes the sum of the first voltage V1 and the second voltage V2. Since the analog voltage VANL is equal to the voltage of the second node NODE2, the analog voltage VANL also becomes a voltage obtained by adding the first voltage V1 and the second voltage V2.

초기기준전압(VREF) 및 제1 전압(V1)은 서로 다른 레벨의 전압이다. 그러므로, 본 발명에 따른 디지털-아날로그 컨버팅 드라이버(200)의 샘플 앤 홀드 유닛(250)은 샘플 모드와 홀드 모드에서 서로 다른 전압을 기준으로 하여, 샘플 앤 홀드 동작을 수행한다. 즉, 샘플 모드에서 초기기준전압(VREF)을 기준으로 하여, 큰 전압 레벨 간격을 갖는 제2 전압(V2)을 출력한다. 그 다음, 홀드 모드에서 제1 전압(V1)을 기준으로 하여, 제2 전압(V2)에 작은 전압 레벨 간격을 갖는 제1 전압(V1)을 가산하여 출력한다.The initial reference voltage VREF and the first voltage V1 are voltages of different levels. Therefore, the sample-and-hold unit 250 of the digital-analog converting driver 200 according to the present invention performs the sample-and-hold operation based on different voltages in the sample mode and the hold mode. That is, in the sample mode, the second voltage V2 having a large voltage level interval is output based on the initial reference voltage VREF. Next, in the hold mode, the first voltage V1 having a small voltage level interval is added to the second voltage V2 based on the first voltage V1 and output.

본 발명에 따른 디지털-아날로그 컨버팅 드라이버(200)는 일반적인 디지털-아날로그 컨버터(100)보다 작은 면적을 차지하면서, 일반적인 디지털-아날로그 컨버터(100)와 동일한 해상도의 아날로그 전압들을 출력할 수 있다. The digital-analog converting driver 200 according to the present invention occupies a smaller area than the general digital-analog converter 100 and outputs analog voltages having the same resolution as the general digital-analog converter 100.

도 1을 참조하면, 일반적인 디지털-아날로그 컨버터(100)는 2^K개의 저항들을 구비하고, 출력 전압(VDEC)이 가질 수 있는 전압 레벨들의 간격은 VREF/2^K 이다.Referring to FIG. 1, a typical digital-to-analog converter 100 has 2 ^K resistors, and an interval of voltage levels that the output voltage VDEC may have is VREF / 2 ^K.

이에 대해, 도 4를 참조하면, 본 발명에 따른 디지털-아날로그 컨버팅 드라이버(200)는 2^M+2^N개의 저항들을 구비하고, 출력하는 아날로그 전압(VANL)이 가질 수 있는 전압 레벨들의 간격은 VREF1/2^M이다. 제2 기준전압(VREF2)이 제1 기준전압(VREF1)의 2^N배인 경우(VREF1=VREF2/2^N)에는, 제1 전압(V1)이 가질 수 있는 전압 레벨들의 간격은 VREF1/2^M = VREF2/2^M+N 이다. 그러므로, 아날로그 전압(VANL)이 가질 수 있는 전압 레벨들의 간격도 VREF2/2^N+M 이 된다.For this, referring to FIG. 4, the digital-analog converting driver 200 according to the present invention has 2 ^M +2 ^N resistors, and the interval between voltage levels that the analog voltage VANL outputs is VREF1. / 2 ^M. When the second reference voltage VREF2 is 2 ^N times the first reference voltage VREF1 (VREF1 = VREF2 / 2 ^N ), an interval between voltage levels that the first voltage V1 may have is VREF1 / 2 ^M = VREF2 / 2 ^{M + N.} Therefore, the interval of voltage levels that the analog voltage VANL may have is also VREF2 / 2 ^{N + M.}

특히, 도 4에서 VREF2=VREF, N=M=K/2 이라고 가정하면, 본 발명에 따른 디지털-아날로그 컨버팅 드라이버(200)는 2^K/2 + 2^K/2= 2^(k/2+1)개의 저항을 구비한다. 또한, 아날로그 전압(VANL)이 가질 수 있는 전압 레벨들의 간격은 VREF/2^K 가 된다.In particular, assuming that VREF2 = VREF and N = M = K / 2 in FIG. 4, the digital-analog converting driver 200 according to the present invention has 2K ^{/ 2} + ^{2K / 2} = 2 ^{(k / 2 + 1). )} Resistors. In addition, the interval of voltage levels that can have analog voltage (VANL) is a VREF / 2 ^K.

따라서, 본 발명에 따른 디지털-아날로그 컨버팅 드라이버(200)는 일반적인 디지털-아날로그 컨버터(100)보다, 2^K - 2^(k/2+1) 개의 저항을 덜 구비하면서, VREF/2^K 만큼의 동일한 해상도를 가진다.Accordingly, the digital-to-analog converting driver 200 according to the present invention has the same as much as VREF / 2 ^K , with less than 2 ^K -2 ^{(k / 2 + 1)} resistors, compared to the general digital-to-analog converter 100. Has resolution.

도 6을 참조하면, 본 발명에 따른 디지털-아날로그 컨버팅 방법(600)은 M + N (M, N은 자연수) 비트의 디지털 데이터를 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 방법으로써, 디지털 데이터 변환 단계(620) 및 샘플 앤 홀드 단계(630, 640)를 구비한다. Referring to FIG. 6, the digital-analog converting method 600 according to the present invention is a digital-analog converting method of converting digital data of M + N (M, N is a natural number) bits into an analog voltage, and converting the digital data. 620 and sample and hold steps 630 and 640.

디지털 데이터 변환 단계(620)는 디지털 데이터의 M 비트 값을 제1 전압으로 변환하는 제1 변환단계 및 디지털 데이터의 N 비트 값을 제2 전압으로 변환하는 제2 변환단계를 구비한다. The digital data conversion step 620 includes a first conversion step of converting an M bit value of digital data into a first voltage and a second conversion step of converting an N bit value of digital data into a second voltage.

샘플 앤 홀드 단계(630, 640)는 샘플 모드(630) 및 홀드 모드(640)를 구비한다. 샘플 모드(630)는 초기 전압을 기준으로, 제2 전압을 샘플링하는 모드이다. 홀 드 모드(640)는 제1 전압을 기준으로, 제1 전압과 제2 전압을 가산하여 아날로그 전압으로 출력하는 모드이다.Sample and hold steps 630 and 640 include a sample mode 630 and a hold mode 640. The sample mode 630 is a mode for sampling the second voltage based on the initial voltage. The hold mode 640 is a mode in which a first voltage and a second voltage are added and output as an analog voltage based on the first voltage.

본 발명에 따른 디지털-아날로그 컨버팅 방법(600)은 앞서 설명된 본 발명에 따른 디지털-아날로그 컨버팅 장치(200)와 기술적 사상이 각각 동일하며, 본 발명에 따른 디지털-아날로그 컨버팅 장치(200)의 동작에 각각 대응된다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명에 따른 디지털-아날로그 컨버팅 방법(600)에 대해서 이해할 수 있을 것이므로, 이에 대한 자세한 설명은 생략된다.The digital-analog converting method 600 according to the present invention has the same technical idea as the digital-analog converting device 200 according to the present invention described above, and the operation of the digital-analog converting device 200 according to the present invention. Corresponds to each. Therefore, those skilled in the art will understand the digital-analog converting method 600 according to the present invention from the foregoing description, and thus a detailed description thereof will be omitted.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따른 디지털-아날로그 컨버팅 장치 및 디지털-아날로그 컨버팅 방법은 일반적인 디지털-아날로그 컨버터와 동일한 해상도(resolution)를 유지하면서, 작은 면적을 차지하는 장점이 있다.As described above, the digital-analog converting apparatus and the digital-analog converting method according to the present invention have an advantage of occupying a small area while maintaining the same resolution as a general digital-analog converter.

Claims

In a digital-analog converting driver that receives digital data of M + N bits (M and N are natural numbers) and converts them into analog voltages,

A first converter converting the M bit value of the digital data into a first voltage;

A second converter converting the N bit value of the digital data into a second voltage; And

In the sample mode, the second voltage is sampled based on an initial reference voltage, and in the hold mode, the sample and hold outputs the analog voltage by adding the first voltage and the second voltage based on the first voltage. With a unit,

And the initial reference voltage and the first voltage are voltages of different levels.

delete

The method of claim 1,

And a voltage selector configured to receive the first voltage from the first converter and to selectively output the initial reference voltage or the first voltage to the sample and hold unit.

The method of claim 1,

And the interval between the voltage levels that the first voltage can have and the interval between the voltage levels that the second voltage can have are different from each other.

The method of claim 4, wherein

Wherein the interval of voltage levels that the first voltage may have is less than the interval of voltage levels that the second voltage may have.

The method of claim 4, wherein

The M bit value is a lower M bit value of the digital data,

And the N bit value is an upper N bit value of the digital data.

The method of claim 1, wherein the first converter and the second converter,

A digital-analog converting driver, characterized by a resistor string converter having a plurality of resistors connected in series.

The method of claim 7, wherein

The first converter includes 2 ^M resistors connected in series between a first reference voltage and the initial reference voltage,

The second converter includes 2 ^N resistors connected in series between a second reference voltage and the initial reference voltage,

And the second reference voltage is 2 ^N times the first reference voltage.

The method of claim 8,

The resistors of the first converter have the same resistance value as each other,

And the resistors of the second converter have the same resistance value.

A first converter converting the consecutive M bit values of the digital data into a first voltage;

A second converter converting consecutive N bit values of the digital data into a second voltage; And

The second voltage is sampled based on an initial reference voltage in a sample mode, and the second voltage and the first voltage are added based on the first voltage in a hold mode, and the analog voltage is output as the analog voltage. With an output section,

The initial reference voltage and the first voltage is a voltage of different levels,

The interval of voltage levels that the first voltage may have is different from the interval of voltage levels that the second voltage may have.

The method of claim 10,

Wherein the M bit value is a lower M bit value of the digital data and the N bit value is an upper N bit value of the digital data.

The method of claim 10,

The method of claim 10, wherein the analog voltage output unit,

Digital-to-analog converting driver characterized by a sample and hold unit.

delete

The method of claim 10, wherein the analog voltage output unit,

The method of claim 10, wherein the first converter and the second converter,

A digital-analog converting driver, comprising: a resistor string converter having a plurality of resistors connected in series.

The method of claim 17,

The first converter includes 2 ^M resistors connected in series between a first reference voltage and the initial reference voltage and having the same resistance value,

The second converter includes 2 ^N resistors connected in series between a second reference voltage and the initial reference voltage and having the same resistance value as each other.

And the second reference voltage is 2 ^N times the first reference voltage.

The method of claim 10,

And a data distributor which receives the digital data and divides the digital data into the M bits and the N bits and distributes the digital data to the first and second converters, respectively.

In the digital-analog converting method of converting digital data of M + N (M, N is a natural number) bit into an analog voltage,

A first conversion step of converting the M bit value of the digital data into a first voltage;

A second conversion step of converting the N bit value of the digital data into a second voltage; And

In the sample mode, the second voltage is sampled based on an initial reference voltage, and in the hold mode, the sample and hold outputs the analog voltage by adding the first voltage and the second voltage based on the first voltage. Digital-to-analog converting method comprising the steps of:

delete

The method of claim 20,

And a voltage selecting step of receiving the first voltage from the first converter and selectively outputting the initial reference voltage or the first voltage to the sample and hold step. .

The method of claim 20,

The interval of voltage levels that the first voltage may have is less than the interval of voltage levels that the second voltage may have.

The method of claim 20,

The M bit value is a lower M bit value of the digital data,

And the N bit value is an upper N bit value of the digital data.