Nothing Special   »   [go: up one dir, main page]

KR100796599B1 - 유기전계발광표시장치 및 그의 제조 방법 - Google Patents

유기전계발광표시장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100796599B1
KR100796599B1 KR1020060072718A KR20060072718A KR100796599B1 KR 100796599 B1 KR100796599 B1 KR 100796599B1 KR 1020060072718 A KR1020060072718 A KR 1020060072718A KR 20060072718 A KR20060072718 A KR 20060072718A KR 100796599 B1 KR100796599 B1 KR 100796599B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
source
via hole
light emitting
Prior art date
Application number
KR1020060072718A
Other languages
English (en)
Inventor
김대우
김창수
함윤식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060072718A priority Critical patent/KR100796599B1/ko
Application granted granted Critical
Publication of KR100796599B1 publication Critical patent/KR100796599B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계발광표시장치 및 그의 제조 방법에 관한 것으로, 보다 자세하게는 하부 전극 패터닝시 비화소 영역의 금속 배선이 노출되지 않도록 하여, 상기 하부 전극이 과식각(over etching)되는 것을 방지하는 유기전계발광표시장치 및 그의 제조 방법에 관한 것이다.
본 발명은 화소 영역과 비화소 영역을 포함하는 기판; 상기 화소 영역 상에 위치하며, 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터; 상기 비화소 영역 상에 위치하며, 상기 소오스/드레인 전극과 동일층에 위치하는 금속 배선; 상기 박막트랜지스터 및 금속 배선 상에 위치하며, 소오스 전극 또는 드레인 전극을 노출하는 제 1 비아홀 및 상기 금속 배선을 노출시키는 제 2 비아홀을 포함하는 보호막; 상기 제 2 비아홀 상에 위치하는 절연막; 상기 보호막 상에 위치하며, 상기 제 1 비아홀을 통해 상기 소오스 전극 또는 드레인 전극과 연결되는 하부 전극; 상기 하부 전극 상에 위치하는 적어도 하나 이상의 발광층을 포함하는 유기막층; 및 상기 유기막층 상에 위치하는 상부 전극을 포함하는 것을 특징으로 하는 유기전계발광표시장치 및 그의 제조 방법에 관한 것이다.
하부 전극, 갈바닉 현상

Description

유기전계발광표시장치 및 그의 제조 방법{Organic Electroluminescence Display Device and Fabrication method for the same}
도 1a 내지 도 1c는 본 발명의 실시 예에 따른 유기전계발광표시장치의 제조를 순차적으로 나타낸 도면들이다.
<도면부호에 대한 간단한 설명>
100 : 기판 110 : 버퍼층
120 : 반도체층 130 : 게이트 절연막
140 : 층간 절연막 150 : 보호막
162 : 제 1 비아홀 164 : 제 2 비아홀
170 : 제 1 절연막 180 : 하부 전극
본 발명은 유기전계발광표시장치 및 그의 제조 방법에 관한 것으로, 보다 자세하게는 하부 전극 패터닝시 비화소 영역의 금속 배선이 노출되지 않도록 하여, 상기 하부 전극이 과식각(over etching)되는 것을 방지하는 유기전계발광표시장치 및 그의 제조 방법에 관한 것이다.
평판표시장치(Flat panel display device)는 경량 및 박형 등의 특성으로 인해, 음극선관 표시장치(Cathode-ray tube display device)를 대체하는 표시장치로서 사용되고 있다. 이러한 평판표시장치의 대표적인 예로서 액정표시장치(Liquid Crystal Display Device; LCD)와 유기전계발광표시장치(Organic Light Emitting Diode; OLED)가 있다. 이 중, 유기전계발광표시장치는 액정표시장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트(Back light)를 필요로 하지 않아 초박형으로 구현할 수 있는 장점이 있다.
상기 유기전계발광표시장치는 구동 방법에 따라 수동 구동(Passive matrix) 방식과 능동 구동(Active matrix) 방식으로 나뉘는데, 능동 구동 방식은 박막트랜지스터(Thin Film Transistor; TFT)를 사용하는 회로를 가진다. 상기 수동 구동 방식은 그 표시 영역이 양극과 음극에 의하여 단순히 매트릭스 형태의 소자로 구성되어 있어 제조가 용이하다는 장점이 있다. 그러나, 해상도, 구동 전압의 상승, 재료 수명의 저하 등의 문제로 인하여 저해상도 및 소형 디스플레이의 응용분야로 제한된다. 상기 능동 구동 방식은 표시 영역이 각 화소마다 박막트랜지스터를 장착함으로써, 각 화소마다 일정한 전류를 공급함에 따라 안정적인 휘도를 나타낼 수 있다. 또한 전력소모가 적어, 고해상도 및 대형디스플레이를 구현할 수 있는 중요한 역할을 한다.
이와 같은 유기전계발광표시장치는 유기박막에 음극(Cathode)과 양극(Anode)을 통하여 주입된 전자(Electron)와 정공(Hole)이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한 표시장치이다.
상기 유기전계발광표시장치의 상기 유기막들이 형성된 화소 영역 외곽에 위치한 비화소 영역에는 금속 배선들이 존재하는데, 상기 금속 배선은 통상적으로 박막트랜지스터의 소오스/드레인 전극과 동일층에 형성한다. 상기 금속 배선은 공정 과정 중, 상기 유기전계발광표시장치의 회로 동작이 정상인지를 점검하기 위한 회로 측정 패드부이거나, 외부와 전기적으로 연결하기 위한 드라이버 패드부이다.
그러나, 상기 유기전계발광표시장치에서 상기 금속 배선들은 통상적으로 박막트랜지스터의 소오스/드레인 전극과 동일한 물질로 형성하게 되며, 이로 인해 상기 유기전계발광표시장치에 형성되는 하부 전극과 산화-환원 포텐셜(Redox Potential) 차이에 의해 갈바닉 효과(Galvanic effect)가 발생할 수 있게 한다.
상기 갈바닉 효과(Gavanic effect)란 다른 종류의 두 금속이 전해질 상에 동시에 노출될 때, 그 두 금속의 산화-환원 포텐셜 차이로 인해 전류가 흐르며 전기가 발생하는 현상을 의미한다. 상기 전기적으로 접촉하고 있는 서로 다른 금속은 표면에서 일함수의 차이에 의해 활성이 큰 금속이 양극으로 작용하고, 상대적으로 활성이 낮은 금속이 음극으로 작용하게 된다. 이때, 상기 두 금속이 부식성 용액에 노출될 때 상기 금속간의 전위차로 인해 양 금속에서 부식이 발생하게 되면 이를 갈바닉 부식(Galvanic Corrosion)이라고 하며, 활성이 큰 양극은 단독으로 존재할 때보다 빠른 속도로 부식되고, 활성이 낮은 음극은 느린 속도로 부식이 진행된다.
상기 금속 배선들은 하부 전극 패터닝시 사용되는 전해질 용액에 상기 하부 전극과 동시에 노출됨으로, 상기 금속 배선과 하부 전극 사이에 갈바닉 현상이 발 생하게 되며, 상기 금속 배선보다 활성이 낮은 상기 하부 전극은 과식각(over etching)되어, 휘도 저하 등의 광특성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 상기 하부 전극 패터닝시 상기 금속 배선이 전해질 용액에 노출되지 않도록 하여, 광특성을 향상시키는 유기전계발광표시장치 및 그의 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 화소 영역과 비화소 영역을 포함하는 기판; 상기 화소 영역 상에 위치하며, 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터; 상기 비화소 영역 상에 위치하며, 상기 소오스/드레인 전극과 동일층에 위치하는 금속 배선; 상기 박막트랜지스터 및 금속 배선 상에 위치하며, 소오스 전극 또는 드레인 전극을 노출하는 제 1 비아홀 및 상기 금속 배선을 노출시키는 제 2 비아홀을 포함하는 보호막; 상기 제 2 비아홀 상에 위치하는 절연막; 상기 보호막 상에 위치하며, 상기 제 1 비아홀을 통해 상기 소오스 전극 또는 드레인 전극과 연결되는 하부 전극; 상기 하부 전극 상에 위치하는 적어도 하나 이상의 발광층을 포함하는 유기막층; 및 상기 유기막층 상에 위치하는 상부 전극; 을 포함하는 것을 특징으로 하는 유기전계발광표시장치에 의해 달성된다.
또한, 본 발명의 상기 목적은 화소 영역과 비화소 영역을 포함하는 기판을 형성하고, 상기 화소 영역 상에 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하고, 상기 비화소 영역 상에 금속 배선을 형성하고, 상기 소오스 전극 또는 드레인 전극을 노출하는 제 1 비아홀 및 상기 금속 배선을 노출시키는 제 2 비아홀을 포함하는 보호막을 형성하고, 상기 제 2 비아홀 상에 절연막을 형성하고, 상기 보호막 상에 상기 제 1 비아홀을 통해 상기 소오스 전극 또는 드레인 전극과 연결되는 하부 전극을 형성하고, 상기 하부 전극 상에 적어도 하나 이상의 발광층을 포함하는 유기막층을 형성하고, 상기 유기막층 상에 상부 전극을 형성하는 것을 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 유기전계발광표시장치의 단면도이다.
도 1을 참조하면, 화소 영역(A) 및 비화소 영역(B)을 포함하는 기판(100) 상에 버퍼층(110)을 형성한다. 상기 버퍼층(110)은 반드시 형성되어야 하는 것은 아니지만, 기판 내의 불순물이 확산되는 것을 방지하기 위해서 형성하는 것이 바람직하다. 상기 버퍼층(110)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 그 적층 구조를 사용하여 형성할 수 있다.
다음으로, 상기 화소 영역(A)의 버퍼층(110) 상에 비정질 실리콘층(미도시)을 적층한 후, 상기 비정질 실리콘층을 다결정 실리콘으로 결정화한다. 상기 다결정 실리콘층을 패터닝하여 반도체층(120)을 형성하고, 상기 반도체층(120)을 포함하는 기판 상에 게이트 절연막(130)을 형성한다. 상기 게이트 절연막(130)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있다.
계속해서, 상기 게이트 절연막(130) 상부에 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일 층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 다중으로 적층된 게이트 전극용 금속층(미도시)을 형성한다. 상기 게이트 전극용 금속층을 사진식각공정으로 식각하여 상기 반도체층(120)과 대응되는 일정 영역에 게이트 전극(138)을 형성한다. 상기 일정영역은 후속공정에서 형성되는 채널 영역(124)에 대응되는 영역이다. 상기 설명에서는 게이트 전극(138)이 반도체층(120) 상에 형성되어져 있으나, 상기 게이트 전극(138)은 반도체층(120) 하부에 형성될 수도 있다.
이어서, 상기 게이트 전극(130)을 마스크로 사용하여 도전형의 불순물을 도핑하여 소오스/드레인 영역(122)을 형성한다. 상기 소오스/드레인 영역(122)의 사이에 위치한 영역은 채널 영역(124)으로 작용한다. 이와는 달리, 상기 도핑 공정은 게이트 전극(138)이 형성되기 전에 포토레지스트를 형성하여 진행할 수도 있다.
다음으로, 도 1b에 도시된 바와 같이, 상기 게이트 전극(138)을 포함하는 기판(100) 상에 층간 절연막(140)을 형성하고, 상기 층간 절연막(140) 및 게이트 절연막(130)을 사진 식각하여 소오스/드레인 영역(122)의 일부를 노출시키는 콘택홀을 형성한다.
이어서, 상기 콘택홀을 포함한 층간 절연막 상부에 도전 물질을 적층한 후, 상기 도전 물질을 패터닝하여 콘택홀을 통해 소오스/드레인 영역(122)에 연결되는 소오스/드레인 전극(142)을 형성한다. 상기 도전 물질로는 전자 이동도가 높은 몰리텅스텐(MoW), 알루미늄(Al) 또는 알루미늄-네오디늄(Al-Nd)과 같은 알루미늄 합금 등을 사용하여 형성할 수 있다.
이때, 상기 비화소 영역(B)에 도전성 물질로 금속 배선(144)을 형성한다. 상기 금속 배선(144)은 상기 소오스/드레인 전극(142)과 동일 물질을 사용할 수도 있으며, 상기 소오스/드레인 전극(142)과 전기적으로 연결될 수도 있다. 상기 금속 배선(144)은 공정 과정 중, 회로의 정상 동작 유무를 확인하기 위한 회로 측정 패드부 또는 외부와 전기적으로 연결하기 위한 드라이버 패드부이다.
계속해서, 전체표면 상부에 보호막(150)을 형성하며, 상기 보호막(150)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있다. 상기 보호막(150) 상에 아크릴 등의 유기절연막이나 실리콘 산화물 등의 무기 절연막을 사용하여 평탄화막(160)을 형성할 수도 있다.
다음으로, 상기 보호막(150) 및 평탄화막(160)을 사진식각하여 상기 소오스/ 드레인 전극(142) 중의 어느 하나, 예를 들어 드레인 전극의 일부분을 노출시키는 제 1 비아홀(162)과 상기 금속 배선(144)을 노출시키는 제 2 비아홀(164)을 형성한다. 상기 제 1 비아홀(162)은 후속 공정에서 형성될 하부 전극(180)과 드레인 전극(142)을 연결하기 위함이며, 상기 제 2 비아홀(164)은 상기 금속 배선(144)을 노출시켜 회로 정상 동작 유무를 확인하거나, 외부와 전기적으로 연결하기 위함이다.
이어서, 도 1c에 도시된 바와 같이, 상기 제 2 비아홀(164) 상에 제 1 절연막(170)을 형성한다. 상기 제 1 절연막(170)은 후속 공정으로 형성되는 하부 전극(180)의 패터닝 공정시 상기 금속 배선(144)이 상기 하부 전극(180)의 식각액에 노출되는 것을 방지하여, 상기 하부 전극(180)이 과식각 되는 것을 방지한다.
상기 하부 전극(180)은 통상적으로 전도성을 갖고 투명한 막으로 높은 일함수를 갖는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 포함하는 물질로 형성한다. 상기 ITO 또는 IZO의 높은 투과율은 유기전계발광표시장치가 배면발광구조일 경우 큰 이점이 된다. 또한, 상기 ITO 또는 IZO의 높은 일함수는 상기 유기전계발광표시장치의 발광 효율을 향상시키므로, 통상적으로 상기 유기전계발광표시장치의 발광구조에 상관없이 상기 ITO 또는 IZO를 포함하는 물질로 하부 전극을 형성한다.
그러나, 상기 ITO 또는 IZO, 특히 ITO는 산화-환원 포텐셜이 -0.82이므로, 상기 소오스/드레인 전극(142)을 형성하는 몰리텅스텐(MoW), 알루미늄(Al) 또는 알루미늄-네오디늄(Al-Nd)과 같은 알루미늄 합금에 비해 낮은 산화-환원 포텐셜 에너지를 가진다. 또한, 상기 하부 전극(180)의 식각액은 전해질 용액이므로, 상기 하 부 전극(180)과 상기 소오스/드레인 전극(142)와 동일 물질로 형성된 상기 금속 배선(144)이 동시에 노출될 경우, 상기 하부 전극(180)은 갈바닉 현상에 따른 갈바닉 부식에 의해 과식각 되게 된다.
따라서, 상기 제 1 절연막(170)을 상기 금속 배선(144) 상에 형성하여, 상기 하부 전극(180) 패터닝 공정시 상기 금속 배선(144)이 상기 하부 전극 식각액에 노출되지 않도록 하여, 상기 하부 전극(180)이 과식각되는 것을 방지한다. 상기 제 1 절연막(170)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)이나 그 적층구조를 사용할 수 있으며, 포토레지스트 형성 물질을 사용할 수도 있다.
계속해서, 상기 제 1 비아홀(162) 및 제 1 절연막(170)을 포함하는 기판(100) 상에 도전성 물질을 적층한 후, 상기 도전성 물질을 패터닝하여 상기 제 1 비아홀(162)을 통하여 상기 소오스/드레인 전극(142) 중 어느 하나, 예를 들면 드레인 전극에 접촉되는 하부 전극(180)을 형성한다. 상기 하부 전극(180)은 유기전계발광표시장치의 발광 효율을 향상시키기 위해 하부에 반사막 패턴(미도시)을 포함할 수도 있다. 상기 하부 전극(180)은 앞서 설명한 바와 같이, 전도성을 갖고 투명한 막으로 높은 일함수를 갖는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 사용하여 형성할 수 있다.
상기 하부 전극(180)의 패터닝 공정시 상기 금속 배선이 제 1 절연막에 의해 상기 하부 전극(180)의 식각액에 노출되지 않음으로, 상기 하부 전극과 금속 배선 사이에는 갈바닉 현상이 발생하지 않게 된다. 따라서 상기 하부 전극의 과식각을 방지할 수 있다.
상기 하부 전극(180) 형성 후, 상기 제 2 비아홀(164) 상에 형성된 상기 제 1 절연막(170)을 제거할 수도 있다. 상기 금속 배선(144)이 회로 정상 구동 유무를 확인하기 위한 회로 측정용 패드부라면, 상기 하부 전극 형성 전에 회로 정상 구동 유무를 확인하므로 상기 제 1 절연막(170)을 제거할 필요는 없으나, 상기 금속 배선(144)이 외부와 전기적으로 연결하기 위한 드라이버 패드부라면 상기 제 1 절연막(170)을 제거하여야 한다.
그 다음으로 도시되지는 않았지만, 통상적인 방법에 의해 전체 기판(100) 상부에 화소정의막 물질(미도시)을 적층한다. 이때, 상기 화소정의막 물질은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutens series resin), 페놀계 수지(phenol resin) 및 아크릴레이트(acrylate)로 이루어진 군에서 선택되는 1종의 물질로 형성할 수 있다. 상기와 같은 박막은 노광 및 현상 공정으로 실시되는 사진 공정에 의해 패터닝이 가능하다.
계속해서, 상기 화소정의막 물질을 패터닝하여 발광영역을 노출시키는 화소정의막을 형성한 후, 상기 화소정의막에 의해 노출되는 하부전극의 표면에 적어도 발광층을 포함하는 유기막을 상기 하부전극 상부에 형성한다. 이어서, 하부 기판상의 상기 유기막 상부에 상부전극을 형성한다.
전술한 본 발명의 바람직한 실시 예에 따른 유기전계발광표시장치는 비화소 영역에 형성된 금속 배선 상에 절연막을 형성함으로써, 후속 되는 하부 전극 패터닝시 전해질 용액에 상기 금속 배선이 노출되지 않게 한다. 그러므로, 상기 하부 전극과 금속 배선에 의해 발생하던 갈바닉 현상을 방지하게 되며, 상기 하부 전극의 과식각을 방지하게 된다.
따라서, 본 발명에 따른 유기전계발광표시장치는 하부 전극 패터닝시 비화소 영역에 형성된 금속 배선 상에 절연막을 형성하여 전해질 용액에 노출되지 않게 함으로써, 상기 하부 전극의 과식각을 방지하는 효과가 있다.

Claims (11)

  1. 화소 영역과 비화소 영역을 포함하는 기판;
    상기 화소 영역 상에 위치하며, 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터;
    상기 비화소 영역 상에 위치하며, 상기 소오스/드레인 전극과 동일층에 위치하는 금속 배선;
    상기 박막트랜지스터 및 금속 배선 상에 위치하며, 소오스 전극 또는 드레인 전극을 노출하는 제 1 비아홀 및 상기 금속 배선을 노출시키는 제 2 비아홀을 포함하는 보호막;
    상기 제 2 비아홀 상에 위치하는 제 1 절연막;
    상기 보호막 상에 위치하며, 상기 제 1 비아홀을 통해 상기 소오스 전극 또는 드레인 전극과 연결되는 하부 전극;
    상기 하부 전극 상에 위치하는 하나 또는 다수의 발광층을 포함하는 유기막층; 및
    상기 유기막층 상에 위치하는 상부 전극을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  2. 제 1 항에 있어서,
    상기 금속 배선은 소오스/드레인 전극과 동일 물질인 것을 특징으로 하는 유 기전계발광표시장치.
  3. 제 1 항에 있어서,
    상기 소오스/드레인 전극은 몰리텅스텐(MoW), 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)인 것을 특징으로 하는 유기전계발광표시장치.
  4. 제 1 항에 있어서,
    상기 하부 전극은 ITO 또는 IZO를 포함하는 물질인 것을 특징으로 하는 유기전계발광표시장치.
  5. 화소 영역과 비화소 영역을 포함하는 기판을 형성하고,
    상기 화소 영역 상에 반도체층, 게이트 전극 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하고,
    상기 비화소 영역 상에 금속 배선을 형성하고,
    상기 소오스 전극 또는 드레인 전극을 노출하는 제 1 비아홀 및 상기 금속 배선을 노출시키는 제 2 비아홀을 포함하는 보호막을 형성하고,
    상기 제 2 비아홀 상에 제 1 절연막을 형성하고,
    상기 보호막 상에 상기 제 1 비아홀을 통해 상기 소오스 전극 또는 드레인 전극과 연결되는 하부 전극을 형성하고,
    상기 하부 전극 상에 하나 또는 다수의 발광층을 포함하는 유기막층을 형성하고,
    상기 유기막층 상에 상부 전극을 형성하는 것을 포함하는 유기전계발광표시장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 1 절연막은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 이들의 적층구조로 형성되는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 소오스/드레인 전극은 몰리텅스텐(MoW), 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)으로 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  8. 제 5 항에 있어서,
    상기 금속 배선은 소오스/드레인 전극과 동일 물질로 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  9. 제 5 항에 있어서,
    상기 하부 전극은 ITO 또는 IZO를 포함하는 물질로 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  10. 제 5 항에 있어서,
    상기 하부 전극 형성 후, 상기 제 2 비아홀 상의 절연막을 제거하는 것을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
  11. 제 5 항에 있어서,
    상기 보호막 상에 평탄화막을 더 형성하는 것을 특징으로 하는 유기전계발광표시장치의 제조 방법.
KR1020060072718A 2006-08-01 2006-08-01 유기전계발광표시장치 및 그의 제조 방법 KR100796599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072718A KR100796599B1 (ko) 2006-08-01 2006-08-01 유기전계발광표시장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072718A KR100796599B1 (ko) 2006-08-01 2006-08-01 유기전계발광표시장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR100796599B1 true KR100796599B1 (ko) 2008-01-21

Family

ID=39218751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072718A KR100796599B1 (ko) 2006-08-01 2006-08-01 유기전계발광표시장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100796599B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050094581A (ko) * 2004-03-23 2005-09-28 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
KR20060057946A (ko) * 2004-11-24 2006-05-29 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR20060059095A (ko) * 2004-11-26 2006-06-01 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050094581A (ko) * 2004-03-23 2005-09-28 삼성에스디아이 주식회사 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법
KR20060057946A (ko) * 2004-11-24 2006-05-29 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그 제조방법
KR20060059095A (ko) * 2004-11-26 2006-06-01 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US7227184B2 (en) Active matrix organic electro luminescence display device and manufacturing method for the same
US6835954B2 (en) Active matrix organic electroluminescent display device
JP4308167B2 (ja) 有機電界発光表示素子及びその製造方法
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR101719372B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 제조 방법
JP2013168632A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法
KR101386310B1 (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
KR20090068505A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
CN1697575B (zh) 有机发光显示装置及其制造方法
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR100731753B1 (ko) 양면 발광 유기전계발광표시장치 및 그 제조 방법
KR20110081522A (ko) 유기전계발광표시장치 및 그의 제조방법
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR20100012287A (ko) 유기발광다이오드 표시소자와 그 제조방법
KR20080104875A (ko) 유기전계발광표시장치
KR100899428B1 (ko) 유기전계발광표시장치 및 그의 제조 방법
KR100796599B1 (ko) 유기전계발광표시장치 및 그의 제조 방법
KR101252003B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20060057970A (ko) 유기전계 발광표시장치 및 그 제조방법
CN110718573B (zh) 像素结构
KR101367131B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20160003949A (ko) 유기전계발광 표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060801

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070625

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110103

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171026