Nothing Special   »   [go: up one dir, main page]

KR100744131B1 - 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치 - Google Patents

냉온에서 동작 속도가 향상되는 메모리 집적회로 장치 Download PDF

Info

Publication number
KR100744131B1
KR100744131B1 KR1020060016685A KR20060016685A KR100744131B1 KR 100744131 B1 KR100744131 B1 KR 100744131B1 KR 1020060016685 A KR1020060016685 A KR 1020060016685A KR 20060016685 A KR20060016685 A KR 20060016685A KR 100744131 B1 KR100744131 B1 KR 100744131B1
Authority
KR
South Korea
Prior art keywords
voltage
back bias
output
integrated circuit
bias voltage
Prior art date
Application number
KR1020060016685A
Other languages
English (en)
Inventor
천기철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060016685A priority Critical patent/KR100744131B1/ko
Priority to US11/708,321 priority patent/US7791959B2/en
Application granted granted Critical
Publication of KR100744131B1 publication Critical patent/KR100744131B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치에 관한 것이다. 본 발명은 제1 온도 감지부와 제1 전압 조정부 및 PMOS 백바이어스 전압 출력부를 구비하여 온도에 따라 가변되는 PMOS 백바이어스 전압을 발생하여 메모리 집적회로 장치에 구비되는 다수개의 PMOS 트랜지스터들의 백바이어스 전압으로써 사용하고, 제2 온도 감지부와 제2 전압 조정부 및 NMOS 백바이어스 전압 출력부를 구비하여 온도에 따라 가변되는 NMOS 백바이어스 전압을 발생하여 메모리 집적회로 장치에 구비되는 다수개의 NMOS 트랜지스터들의 백바이어스 전압으로써 사용함으로써, 냉온에서 메모리 집적회로 장치의 동작 속도가 향상된다.

Description

냉온에서 동작 속도가 향상되는 메모리 집적회로 장치{Memory integrated circuit device for improving operation speed at cold temperature}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 낮은 전원 전압을 사용하는 메모리 집적회로 장치에 구비되는 모스 트랜지스터(MOS transistor)의 문턱 전압의 온도에 따른 특성을 보여준다.
도 2는 본 발명의 일 실시예에 따른 PMOS 백바이어스 전압 발생기의 블록도이다.
도 3은 도 2에 도시된 제1 전압 조정부의 회로도이다.
도 4는 도 2에 도시된 PMOS 백바이어스 전압 출력부의 회로가 도 3에 도시된 제1 전압 조정부의 회로에 연결된 상태를 보여준다.
도 5는 본 발명의 일 실시예에 따른 NMOS 백바이어스 전압 발생기의 블록도이다.
도 6은 도 5에 도시된 제2 전압 조정부의 회로도이다.
도 7은 도 5에 도시된 NMOS 백바이어스 전압 출력부의 회로가 도 6에 도시된 제2 전압 조정부의 회로에 연결된 상태를 보여준다.
도 8은 도 2에 표시된 PMOS 백바이어스 전압의 특성과 도 5에 표시된 NMOS 백바이어스 전압의 특성을 비교적으로 보여준다.
도 9는 본 발명의 일 실시예에 따른 차동 증폭기의 회로도이다.
도 10은 본 발명의 일 실시예에 따른 입출력 센스 앰프의 회로도이다.
도 11은 본 발명의 메모리 집적회로 장치에 구비되는 모스 트랜지스터의 문턱 전압의 온도에 따른 특성을 종래 기술과 비교적으로 보여준다.
본 발명은 메모리 집적회로 장치에 관한 것으로서, 특히 냉온에서 문턱 전압이 감소됨에 따라 동작 속도가 향상되는 모스 트랜지스터들을 갖는 메모리 집적회로 장치에 관한 것이다.
반도체 제조 기술의 발달로, 최근에는 메모리 집적회로 장치의 메모리 집적도가 급속도로 증가하고 있다. 메모리 집적도가 높아지면 메모리 집적회로 장치의 전력 소모가 증가한다. 때문에, 메모리 집적회로 장치의 전력 소모를 감소시키기 위하여 메모리 집적회로 장치에 사용되는 전원 전압이 점점 더 낮아지고 있다.
메모리 집적회로 장치는 다수개의 모스 트랜지스터(MOS Transistor)들을 구비한다. 모스 트랜지스터의 문턱 전압(threshold voltage)(VT)과 메모리 집적회로 장치의 전원 전압(VDD)은 다음 수학식 1과 같은 관계를 가지고 있다.
VDD ≥ (3ㅧ VT)
메모리 집적회로 장치에 인가되는 전원 전압(VDD)은 수학식 1의 관계를 만족해야만 한다. 따라서, 메모리 집적회로 장치의 전원 전압(VDD)을 낮추기 위해서는 모스 트랜지스터의 문턱 전압을 낮추어야만 한다.
도 1은 낮은 전원 전압(VDD)을 사용하는 메모리 집적회로 장치에 구비되는 모스 트랜지스터(MOS transistor)의 문턱 전압의 온도에 따른 특성을 보여준다. 도 1을 참조하면, 모스 트랜지스터의 문턱 전압은 전원전압이 낮을 경우, 온도가 낮아질수록 높아진다.
모스 트랜지스터의 문턱전압을 낮추기 위하여, 미국특허(#6,147,508)는 온도에 따라 변하는 PMOS 백바이어스 전압을 발생하여 CMOS 인버터의 PMOS 트랜지스터에 인가하고, 온도에 따라 변하는 NMOS 백바이어스 전압을 인가하여 CMOS 인버터의 NMOS 트랜지스터에 인가하는 방법을 보여준다.
그러나, 미국특허(#6,147,508, 등록일; 2000, 11.14)는 상온의 특정 온도 예컨대, 85℃를 기점으로 모스 트랜지스터의 백바이어스 전압이 증가하거나 감소하는 수단을 개시하고 있을 뿐, 냉온(영하)에서 모스 트랜지스터의 백바이어스 전압 특성을 개선한 수단은 보여주지 않는다. 더군다나, 고온과 냉온의 전 범위에 걸쳐 모스 트랜지스터의 백바이어스 전압을 변화시키는 수단은 전혀 개시하고 있지 않다.
메모리 집적회로 장치는 상온뿐만 아니라 고온과 냉온에서 사용되는 경우가 종종 있다. 그런데, 종래 기술에 따르면, 낮은 전원 전압(VDD)을 사용하는 모스 트랜지스터의 문턱 전압이 냉온에서는 급격하게 상승하기 때문에, 동작 속도가 저 하되는 문제점을 가지고 있다. 또한, 고온에서는 모스 트랜지스터의 문턱 전압이 낮아서 상온에 비해 누설 전류가 증가한다.
본 발명의 목적은 낮은 전원 전압을 사용하며, 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치를 제공하는 것이다.
본 발명의 다른 목적은 낮은 전원 전압을 사용하며, 고온에서 누설 전류가 감소하는 메모리 집적회로 장치를 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명은
복수개의 PMOS 트랜지스터들, 및 PMOS 백바이어스 전압을 발생하여 상기 복수개의 PMOS 트랜지스터들에 인가하는 PMOS 백바이어스 전압 발생기를 구비하는 메모리 집적회로 장치에 있어서, 상기 PMOS 백바이어스 전압 발생기는 상기 메모리 집적회로 장치의 온도를 감지하는 제1 온도 감지부; 상기 제1 온도 감지부의 출력 신호를 입력하고, 상기 제1 온도 감지부의 출력 신호에 응답하여 전압을 출력하는 제1 전압 조정부; 및 상기 제1 전압 조정부의 출력 전압을 입력하고, 상기 PMOS 백바이어스 전압을 출력하며, 상기 메모리 집적회로 장치의 온도가 올라가면 상기 PMOS 백바이어스 전압을 증대시키고, 상기 메모리 집적회로 장치의 온도가 내려가면 상기 PMOS 백바이어스 전압을 감소시키는 PMOS 백바이어스 전압 출력부를 구비하는 메모리 집적회로 장치를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
복수개의 NMOS 트랜지스터들, 및 NMOS 백바이어스 전압을 발생하여 상기 복수개의 NMOS 트랜지스터들에 인가하는 NMOS 백바이어스 전압 발생기를 구비하는 메모리 집적회로 장치에 있어서, 상기 NMOS 백바이어스 전압 발생기는 상기 메모리 집적회로 장치의 온도를 감지하는 제2 온도 감지부; 상기 제2 온도 감지부의 출력 신호를 입력하고, 상기 제2 온도 감지부의 출력 신호에 응답하여 전압을 출력하는 제2 전압 조정부; 및 상기 제2 전압 조정부의 출력 전압을 입력하고, 상기 NMOS 백바이어스 전압을 출력하며, 상기 메모리 집적회로 장치의 온도가 올라가면 상기 NMOS 백바이어스 전압을 감소시키고, 상기 메모리 집적회로 장치의 온도가 내려가면 상기 NMOS 백바이어스 전압을 증가시키는 NMOS 백바이어스 전압 출력부를 구비하는 메모리 집적회로 장치를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 PMOS 백바이어스 전압 발생기의 블록도이다. 도 2를 참조하면, PMOS 백바이어스 전압 발생기(201)는 리프레시 신호(RFRS)와 기준 전압(VREF1) 및 PMOS 백바이어스 전압(VBBP)을 입력하고, PMOS 백바이어스 전압(VBBP)을 출력한다. PMOS 백바이어스 전압 발생기(201)는 제1 온도 감지부(211), 제1 전압 조정부(221) 및 PMOS 백바이어스 전압 출력부(231)를 구비한다.
PMOS 백바이어스 전압 발생기(201)는 메모리 집적회로 장치에 구비된다. 메 모리 집적회로 장치는 적어도 하나의 메모리 뱅크를 구비하며, 상기 메모리 뱅크는 다수개의 메모리 셀들을 구비한다. 메모리 셀들이 디램 셀(DRAM cell)들일 경우, 디램 셀들은 소정 시간마다 한번씩 리프레시 신호(RFRS)에 의해 리프레시된다.
제1 온도 감지부(211)는 리프레시 신호(RFRS)를 입력하고, 리프레시 신호(RFRS)에 응답하여 메모리 집적회로 장치의 온도를 감지하여 출력한다. 즉, 제1 온도 감지부(211)는 대기 상태에서는 비활성 상태로 유지된다. 그러다가 리프레시 신호(RFRS)가 논리 하이(logic high) 또는 논리 로우(logic low)로 액티브(active)되면, 제1 온도 감지부(211)는 활성화되어 상기 메모리 집적회로 장치의 온도를 감지하고 그 결과를 출력한다.
이와 같이, 제1 온도 감지부(211)는 리프레시 신호(RFRS)가 액티브될 때에만 활성화됨으로써, PMOS 백바이어스 전압 발생기(201)의 대기 전력 소모가 감소된다.
제1 온도 감지부(211)는 상기 메모리 집적회로 장치의 온도를 감지하고, 이를 다수개의 디지털 비트들(도 3의 a1∼an-2)로 변환하여 출력한다. 다수개의 비트들(도 3의 a1∼an-2)은 상기 메모리 집적회로 장치의 온도가 최고일 때 모두 "1"로써 출력되고, 상기 메모리 집적회로 장치의 온도가 최저일 때 모두 0"으로써 출력된다. 또한, 다수개의 비트들(도 3의 a1∼an-2)은 상기 메모리 집적회로 장치의 온도가 최고와 최저 사이일 때는 "1"과 "0"의 조합으로 구성된다. 즉, 상기 메모리 집적회로 장치의 온도가 높을수록 제1 온도 감지부(211)의 출력 신호에는 "1"의 수가 많이 포함되고, 상기 메모리 집적회로 장치의 온도가 낮을수록 제1 온도 감지부(211)의 출력 신호에는 "0"의 수가 많이 포함된다.
제1 전압 조정부(221)는 제1 온도 감지부(211)의 출력 신호와 PMOS 백바이어스 전압(VBBP)을 입력하고, 제1 온도 감지부(211)의 출력 신호에 따라 변동하는 전압을 출력한다. 즉, 제1 전압 조정부(221)의 출력 전압은 제1 온도 감지부(211)의 출력 전압이 증가하면 감소하고, 제1 온도 감지부(211)의 출력 전압이 감소하면 증가한다. 제1 전압 조정부(221)에 대해서는 도 3을 통해서 상세히 설명하기로 한다.
PMOS 백바이어스 전압 출력부(231)는 기준 전압(VREF1)과 제1 전압 조정부(221)의 출력 전압을 입력하고, PMOS 백바이어스 전압(VBBP)을 출력한다. PMOS 백바이어스 전압 출력부(231)는 제1 전압 조정부(221)의 출력 전압이 증가하면 PMOS 백바이어스 전압(VBBP)을 감소시키고, 제1 전압 조정부(221)의 출력 전압이 감소하면 PMOS 백바이어스 전압(VBBP)을 증가시킨다. PMOS 백바이어스 전압 출력부(231)에 대해서는 도 4를 통해서 상세히 설명하기로 한다.
도 2에 도시된 PMOS 백바이어스 전압 발생기(201)의 전체적인 동작을 설명하기로 한다.
제1 온도 감지부(211)는 리프레시 신호(RFRS)가 논리 로우로 인액티브되면 대기 상태로 유지하며, 리프레시 신호(RFRS)가 논리 하이로 액티브되면 메모리 집적회로 장치의 온도를 감지하여 제1 전압 조정부(221)로 전달한다. 제1 전압 조정부(221)는 제1 온도 감지부(211)의 출력 신호(TA)가 이전보다 증가하면 출력 전압(VA)을 감소시키고, 제1 온도 감지부(211)의 출력 신호(TA)가 이전보다 감소하면 출력 전압(VA)을 증가시켜서 PMOS 백바이어스 전압 출력부(231)로 전달한다. PMOS 백바이어스 전압 출력부(231)는 제1 전압 조정부(221)의 출력 전압(VA)이 기준 전압(VREF1)보다 낮으면 PMOS 백바이어스 전압(VBBP)을 증가시키고, 제1 전압 조정부(221)의 출력 전압(VA)이 기준 전압(VREF1)보다 높으면 PMOS 백바이어스 전압(VBBP)을 감소시킨다.
결과적으로, 상기 메모리 집적회로 장치의 온도가 상승하면 PMOS 백바이어스 전압(VBBP)은 증가하고, 상기 메모리 집적회로 장치의 온도가 하강하면 PMOS 백바이어스 전압(VBBP)은 감소한다.
도 3은 도 2에 도시된 제1 전압 조정부(221)의 회로도이다. 도 3을 참조하면, 제1 전압 조정부(221)는 제1 내지 제n 저항들(R1∼Rn)과 다수개의 NMOS 트랜지스터들(NM1∼NMn-2)을 구비한다.
제1 저항(R1)에는 PMOS 백바이어스 전압(VBBP)이 인가된다.
제n 저항(Rn)에는 상기 메모리 집적회로 장치의 접지 전압(VSS)이 인가된다.
다수개의 NMOS 트랜지스터들(NM1∼NMn-2)은 각각 제2 저항(R2) 내지 제(n-1) 저항에 하나씩 병렬로 연결된다. 다수개의 NMOS 트랜지스터들(NM1∼NMn-2)의 게이트들에는 제1 온도 감지부(211)의 출력 신호(a1∼an-2))가 인가된다. 따라서, 다수개의 NMOS 트랜지스터들(NM1∼NMn-2)은 제1 온도 감지부(211)의 출력 신호(a1∼an-2)가 논리 하이이면 활성화되고, 제1 온도 감지부(211)의 출력 신호(a1∼an-2)가 논리 로우이면 비활성화된다.
제1 저항(R1)과 제2 저항(R2)의 연결 노드(N1)로부터 제1 전압 조정부(221)의 출력 전압(VA)이 출력된다.
도 3을 참조하면, 상기 메모리 집적회로 장치의 온도가 상승하여 제1 온도 감지부(211)의 출력 신호(TA)를 구성하는 다수개의 비트들(a1∼an-2)이 논리 하이로 되는 숫자가 증가하면 활성화되는 NMOS 트랜지스터의 숫자가 증가하고, 그에 따라 제1 전압 조정부(221)의 출력 전압(VA)은 감소한다. 반대로, 상기 메모리 집적회로 장치의 온도가 하강하여 제1 온도 감지부(211)의 출력 신호(TA)를 구성하는 다수개의 비트들(a1∼an-2)이 논리 로우로 되는 숫자가 증가하면 비활성화되는 NMOS 트랜지스터의 숫자가 증가하고, 그에 따라 제1 전압 조정부(221)의 출력 전압(VA)은 증가한다.
도 4는 도 2에 도시된 PMOS 백바이어스 전압 출력부(231)의 회로가 도 3에 도시된 제1 전압 조정부(221)의 회로에 연결된 상태를 보여준다. 도 4를 참조하면, PMOS 백바이어스 전압 출력부(231)는 차동 증폭기(411)와 출력 드라이버(421)를 구비한다.
차동 증폭기(411)는 기준 전압(VREF1)과 제1 전압 조정부(221)의 출력 전압(VA)을 입력하고, 기준 전압(VREF1)과 제1 전압 조정부(221)의 출력 전압(VA)의 차이를 비교한 결과를 출력한다. 즉, 차동 증폭기(411)는 반전 입력부(-)와 비반전 입력부(+)를 구비하고, 기준 전압(VREF1)은 반전 입력부(-)로 입력하고, 제1 전압 조정부(221)의 출력 전압(VA)은 비반전 입력부(+)로 입력한다. 차동 증폭기(411)는 제1 전압 조정부(221)의 출력 전압(VA)이 기준 전압(VREF1)보다 낮으면 접지 전압(VSS)을 출력하고, 제1 전압 조정부(221)의 출력 전압(VA)이 기준 전압(VREF1)보다 높으면 전원 전압(VDD)을 출력한다.
출력 드라이버(421)는 차동 증폭기(411)의 출력 전압(OUT1)을 입력하고, PMOS 백바이어스 전압(VBBP)을 출력한다. 출력 드라이버(421)는 차동 증폭기(411)의 출력 전압(OUT1)이 액티브되면, 예컨대 접지 전압(VSS) 레벨이면 활성화되어 PMOS 백바이어스 전압(VBBP)을 증가시키고, 차동 증폭기(411)의 출력 전압(OUT1)이 인액티브되면, 예컨대 전원 전압(VDD) 레벨이면 비활성화되어 PMOS 백바이어스 전압(VBBP)을 감소시킨다. 여기서, 차동 증폭기(411)의 출력 전압(OUT1)이 인액티브될 경우 출력 드라이버(421)는 비활성화되어 동작하지 않으며, 그에 따라 출력 드라이버(421)의 출력단에는 전압 공급이 되지 않기 때문에, PMOS 백바이어스 전압(VBBP)은 실제로는 저절로 감소되는 것이며, 출력 드라이버(421)에 의해 감소되는 것은 아니다.
출력 드라이버(421)는 차동 증폭기(411)의 출력 전압(OUT1)이 게이트에 인가되고, 전원 전압(VDDK)이 소오스에 인가되며, PMOS 백바이어스 전압(VBBP)이 드레인으로부터 출력되는 PMOS 트랜지스터를 구비하는 것이 바람직하다. 이 때, 출력 드라이버(421)에 인가되는 전원 전압(VDDK)은 PMOS 백바이어스 전압(VBBP)의 최대치보다 더 높은 전압이다. 따라서, 출력 드라이버(421)에 인가되는 전원 전압(VDDK)으로는 외부에서 상기 메모리 집적회로 장치로 입력되는 외부 전압과, 상기 메모리 집적회로 장치의 메모리 셀에 구비되는 워드라인에 인가되는 워드라인 승압 전압, 및 상기 메모리 셀에 연결되는 비트라인을 프리차지시키는 비트라인 프리차지 전압 중 하나로 구성된다.
도 4에 도시된 PMOS 백바이어스 전압 출력부(231)의 전체적인 동작을 설명하 기로 한다. 제1 전압 조정부(221)의 출력 전압이 기준 전압(VREF1)보다 감소하면, 차동 증폭기(411)는 접지 전압(VSS) 레벨을 출력한다. 그러면, 출력 드라이버(421)는 활성화되고, 이에 따라 PMOS 백바이어스 전압(VBBP)은 증가한다. 반대로, 제1 전압 조정부(221)의 출력 전압(VA)이 기준 전압(VREF1)보다 증가하면, 차동 증폭기(411)는 전원 전압(VDD)을 출력한다. 그러면, 출력 드라이버(421)는 비활성화되고, 이에 따라 PMOS 백바이어스 전압(VBBP)은 감소한다.
도 4에 도시된 제1 전압 조정부(221)와 PMOS 백바이어스 전압 출력부(231)의 동작을 서로 연결시켜서 설명하기로 한다.
상기 메모리 집적회로 장치의 온도가 상승하여 제1 온도 감지부(211)의 출력 신호의 값이 증가하면, 제1 전압 조정부(221)의 출력 전압(VA)은 일정 크기만큼 감소한다. 차동 증폭기(411)로 입력되는 기준 전압(VREF1)과 제1 전압 조정부(221)의 출력 전압(VA)은 대기시에는 거의 동일한 크기로 유지된다. 때문에, 제1 전압 조정부(221)의 출력 전압(VA)이 일정 크기만큼 감소하면, 출력 드라이버(421)가 활성화되어 PMOS 백바이어스 전압(VBBP)은 일정 크기로 증가한다. PMOS 백바이어스 전압(VBBP)이 증가하면, 노드(N1)의 전압도 따라서 증가한다.
그러다가, PMOS 백바이어스 전압(VBBP)이 일정 크기만큼 증가하게 되면, 제1 전압 조정부(221)의 출력 전압(VA)도 일정 크기만큼 증가하게 되고, 그 결과, 기준 전압(VREF1)보다 높아지게 된다. 이와 같이, 제1 전압 조정부(221)의 출력 전압(VA)이 기준 전압(VREF1)을 초과하는 순간, 출력 드라이버(421)는 활성화 상태에서 비활성화되고, 그에 따라 PMOS 백바이어스 전압(VBBP)은 감소하기 시작한다. PMOS 백바이어스 전압(VBBP)이 감소하기 시작하면 제1 전압 조정부(221)의 출력 전압(VA)은 다시 감소하며, 제1 전압 조정부(221)의 출력 전압(VA)이 감소하다가 기준 전압(VREF1)보다 낮아지면, 출력 드라이버(421)는 비활성화 상태에서 활성화되며, 그로 인하여 PMOS 백바이어스 전압(VBBP)은 증가한다. 상기 동작을 반복하면서 PMOS 백바이어스 전압(VBBP)은 일정한 크기로 유지된다. 즉, 상기 메모리 집적회로 장치의 온도가 올라가면 PMOS 백바이어스 전압(VBBP)은 일정한 크기만큼 증가한 상태에서 일정하게 유지된다.
반대로, 상기 메모리 집적회로 장치의 온도가 하강하면, 상기와 반대 동작을 통하여 PMOS 백바이어스 전압(VBBP)은 일정한 크기만큼 감소한 상태에서 일정하게 유지된다. 구체적으로, 상기 메모리 집적회로 장치의 온도가 하강하여 제1 온도 감지부(211)의 출력 신호(도 3의 TA)의 값이 감소하면, 제1 전압 조정부(221)의 출력 전압(VA)은 일정 크기만큼 증가한다. 차동 증폭기(411)로 입력되는 기준 전압(VREF1)과 제1 전압 조정부(221)의 출력 전압(VA)은 대기시에는 거의 동일한 크기로 유지되고 있기 때문에, 제1 전압 조정부(221)의 출력 전압(VA)이 일정 크기만큼 증가하면, 출력 드라이버(421)가 비활성화되어 PMOS 백바이어스 전압(VBBP)은 일정 크기로 감소한다. PMOS 백바이어스 전압(VBBP)이 감소하면, 노드(N1)의 전압도 따라서 감소한다.
그러다가, PMOS 백바이어스 전압(VBBP)이 일정 크기만큼 감소하게 되면, 제1 전압 조정부(221)의 출력 전압(VA)도 일정 크기만큼 감소하게 되고, 그 결과, 기준 전압(VREF1)보다 낮아지게 된다. 이와 같이, 제1 전압 조정부(221)의 출력 전압 (VA)이 기준 전압(VREF1) 이하로 낮아지는 순간, 출력 드라이버(421)는 비활성화 상태에서 활성화되고, 그에 따라 PMOS 백바이어스 전압(VBBP)은 증가하기 시작한다. PMOS 백바이어스 전압(VBBP)이 증가하면 제1 전압 조정부(221)의 출력 전압(VA)은 다시 증가하며, 제1 전압 조정부(221)의 출력 전압(VA)이 증가하다가 기준 전압(VREF1)보다 높아지면, 출력 드라이버(421)는 활성화 상태에서 비활성화되며, 그로 인하여 PMOS 백바이어스 전압(VBBP)은 감소한다. 상기 동작을 반복하면서 PMOS 백바이어스 전압(VBBP)은 일정한 크기로 유지된다.
도 5는 본 발명의 일 실시예에 따른 NMOS 백바이어스 전압 발생기(501)의 블록도이다. 도 5를 참조하면, NMOS 백바이어스 전압 발생기(501)는 리프레시 신호(RFRS)와 기준 전압(VREF2) 및 NMOS 백바이어스 전압(VBBN)을 입력하고, NMOS 백바이어스 전압(VBBN)을 출력한다. NMOS 백바이어스 전압 발생기(501)는 제2 온도 감지부(511), 제2 전압 조정부(521) 및 NMOS 백바이어스 전압 출력부(531)를 구비한다. NMOS 백바이어스 전압 발생기(501)는 메모리 집적회로 장치에 구비된다.
이하에서, NMOS 백바이어스 전압(VBBN)은 접지 전압(VSS)보다 낮은 음전압이며, NMOS 백바이어스 전압(VBBN)이 감소한다는 것은 NMOS 백바이어스 전압(VBBN)의 절대치가 증가한다는 의미이며, 반대로, NMOS 백바이어스 전압(VBBN)이 증가한다는 것은 NMOS 백바이어스 전압(VBBN)의 절대치가 감소한다는 의미이다.
제2 온도 감지부(511)는 도 2에 도시된 제1 온도 감지부(211)와 기능 및 동작이 동일함으로 중복 설명은 생략하기로 한다.
제2 전압 조정부(521)는 제2 온도 감지부(511)의 출력 신호(TA)와 NMOS 백바 이어스 전압(VBBN)을 입력하고, 제2 온도 감지부(511)의 출력 신호(TA)에 따라 변동하는 전압(VB)을 출력한다. 즉, 제2 전압 조정부(521)의 출력 전압(VB)은 제2 온도 감지부(511)의 출력 신호(TA)의 값이 증가하면 증가하고, 제2 온도 감지부(511)의 출력 신호(TA)의 값이 감소하면 감소한다. 제2 전압 조정부(521)에 대해서는 도 6을 통해서 상세히 설명하기로 한다.
NMOS 백바이어스 전압 출력부(531)는 기준 전압(VREF2)과 제2 전압 조정부(521)의 출력 전압(VB)을 입력하고, NMOS 백바이어스 전압(VBBN)을 출력한다. NMOS 백바이어스 전압 출력부(531)는 제2 전압 조정부(521)의 출력 전압(VB)이 증가하면 NMOS 백바이어스 전압(VBBN)을 감소시키고, 제2 전압 조정부(521)의 출력 전압(VB)이 감소하면 NMOS 백바이어스 전압(VBBN)을 증가시킨다. NMOS 백바이어스 전압 출력부(531)에 대해서는 도 7을 통해서 상세히 설명하기로 한다.
도 5에 도시된 NMOS 백바이어스 전압 발생기(501)의 전체적인 동작을 설명하기로 한다.
제2 온도 감지부(511)는 리프레시 신호(RFRS)가 액티브되면 메모리 집적회로 장치의 온도를 감지하여 제2 전압 조정부(521)로 전달한다. 제2 전압 조정부(521)는 제2 온도 감지부(511)의 출력 신호(TA)가 이전보다 증가하면 출력 전압(VB)을 증가시키고, 제2 온도 감지부(511)의 출력 신호(TA)가 이전보다 감소하면 출력 전압(VB)을 감소시켜서 NMOS 백바이어스 전압 출력부(531)로 전달한다. NMOS 백바이어스 전압 출력부(531)는 제2 전압 조정부(521)의 출력 전압(VB)이 기준 전압(VREF2)보다 높으면 NMOS 백바이어스 전압(VBBN)을 감소시키고, 제2 전압 조정부 (521)의 출력 전압(VB)이 기준 전압(VREF2)보다 낮으면 NMOS 백바이어스 전압(VBBN)을 증가시킨다.
결과적으로, 상기 메모리 집적회로 장치의 온도가 상승하면 NMOS 백바이어스 전압(VBBN)은 감소하고, 상기 메모리 집적회로 장치의 온도가 하강하면 NMOS 백바이어스 전압(VBBN)은 증가한다.
도 6은 도 5에 도시된 제2 전압 조정부(521)의 회로도이다. 도 6을 참조하면, 제2 전압 조정부(521)는 제1 내지 제n 저항들(R1∼Rn)과 다수개의 NMOS 트랜지스터들(NM1∼NMn-2)을 구비한다.
제1 저항(R1)에는 상기 메모리 집적회로 장치의 전원 전압(VDD)이 인가된다.
제n 저항(Rn)에는 NMOS 백바이어스 전압(VBBN)이 인가된다.
다수개의 NMOS 트랜지스터들(NM1∼NMn-2)은 각각 제2 저항(R2) 내지 제(n-1) 저항에 하나씩 병렬로 연결된다. 다수개의 NMOS 트랜지스터들(NM1∼NMn-2)의 게이트들에는 제2 온도 감지부(511)의 출력 신호(TA)가 인가된다. 따라서, 다수개의 NMOS 트랜지스터들(NM1∼NMn-2)은 제2 온도 감지부(511)의 출력 신호(TA)가 논리 하이이면 활성화되고, 제2 온도 감지부(511)의 출력 신호(TA)가 논리 로우이면 비활성화된다.
제(n-1) 저항(Rn-1)과 제n 저항(Rn)의 연결 노드(N2)로부터 제2 전압 조정부(521)의 출력 전압(VB)이 출력된다.
도 6을 참조하면, 상기 메모리 집적회로 장치의 온도가 상승하여 제2 온도 감지부(511)의 출력 신호(TA)를 구성하는 비트들(a1∼an-2)이 논리 하이로 되는 숫 자가 증가하면 활성화되는 NMOS 트랜지스터의 숫자가 증가하고, 그에 따라 제2 전압 조정부(521)의 출력 전압(VB)은 증가한다. 반대로, 상기 메모리 집적회로 장치의 온도가 하강하여 제2 온도 감지부(511)의 출력 신호(TA)를 구성하는 비트들(a1∼an-2)이 논리 로우로 되는 숫자가 증가하면 비활성화되는 NMOS 트랜지스터의 숫자가 증가하고, 그에 따라 제2 전압 조정부(521)의 출력 전압(VB)은 감소한다.
도 7은 도 5에 도시된 NMOS 백바이어스 전압 출력부(531)의 회로가 도 6에 도시된 제2 전압 조정부(521)의 회로에 연결된 상태를 보여준다. 도 7을를 참조하면, NMOS 백바이어스 전압 출력부(531)는 차동 증폭기(711)와 NMOS 백바이어스 전압 발진 및 펌프부(721)를 구비한다.
차동 증폭기(711)는 기준 전압(VREF2)과 제2 전압 조정부(521)의 출력 전압(VB)을 입력하고, 기준 전압(VREF2)과 제2 전압 조정부(521)의 출력 전압(VB)의 차이를 비교한 결과를 출력한다. 즉, 차동 증폭기(711)는 반전 입력부(-)와 비반전 입력부(+)를 구비하고, 기준 전압(VREF2)은 반전 입력부(-)로 입력하고, 제2 전압 조정부(521)의 출력 전압(VB)은 비반전 입력부(+)로 입력한다. 차동 증폭기(711)는 제2 전압 조정부(521)의 출력 전압(VB)이 기준 전압(VREF2)보다 낮으면 접지 전압(VSS)을 출력하고, 제2 전압 조정부(521)의 출력 전압(VB)이 기준 전압(VREF2)보다 높으면 전원 전압(VDD)을 출력한다.
NMOS 백바이어스 전압 발진 및 펌프부(721)는 차동 증폭기(711)의 출력 전압(OUT2)을 입력하고, NMOS 백바이어스 전압(VBBN)을 출력한다. NMOS 백바이어스 전압 발진 및 펌프부(721)는 차동 증폭기(711)의 출력 전압(OUT2)이 액티브되면, 예 컨대 전원 전압(VDD) 레벨이면 활성화되어 NMOS 백바이어스 전압(VBBN)을 감소시키고, 차동 증폭기(711)의 출력 전압(OUT2)이 인액티브되면, 예컨대 접지 전압(VSS) 레벨이면 비활성화되어 NMOS 백바이어스 전압(VBBN)을 증가시킨다. 여기서, 차동 증폭기(711)의 출력 전압(OUT2)이 인액티브될 경우 NMOS 백바이어스 전압 발진 및 펌프부(721)는 비활성화되어 동작하지 않으며, 그에 따라 NMOS 백바이어스 전압 발진 및 펌프부(721)의 출력단에는 전압 공급이 되지 않기 때문에, NMOS 백바이어스 전압(VBBN)은 실제로는 저절로 증가하는 것이며, NMOS 백바이어스 전압 발진 및 펌프부(721)에 의해 증가하는 것은 아니다. 즉, NMOS 백바이어스 전압(VBBN)은 접지 전압(VSS)보다 낮은 음전압이기 때문에, NMOS 백바이어스 전압 발진 및 펌프부(721)의 출력단에 전압 공급이 되지 않을 경우, NMOS 백바이어스 전압(VBBN)은 물리적인 현상에 의해 접지 전압(VSS)으로 상승하게 된다.
도 7에 도시된 NMOS 백바이어스 전압 출력부(531)의 전체적인 동작을 설명하기로 한다. 제2 전압 조정부(521)의 출력 전압(VB)이 기준 전압(VREF2)보다 높아지면, 차동 증폭기(711)는 전원 전압(VDD)을 출력한다. 그러면, NMOS 백바이어스 전압 발진 및 펌프부(721)는 활성화되고, 이에 따라 NMOS 백바이어스 전압(VBBN)은 감소한다. 반대로, 제2 전압 조정부(521)의 출력 전압(VB)이 기준 전압(VREF2)보다 낮아지면, 차동 증폭기(711)는 접지 전압(VSS)을 출력한다. 그러면, NMOS 백바이어스 전압 발진 및 펌프부(721)는 비활성화되고, 이에 따라 NMOS 백바이어스 전압(VBBN)은 증가한다.
도 4에 도시된 제2 전압 조정부(521)와 NMOS 백바이어스 전압 출력부(531)의 동작을 서로 연결시켜서 설명하기로 한다.
상기 메모리 집적회로 장치의 온도가 상승하여 제2 온도 감지부(511)의 출력 신호(TA)의 값이 증가하면, 제2 전압 조정부(521)의 출력 전압(VB)은 일정 크기만큼 증가한다. 차동 증폭기(711)로 입력되는 기준 전압(VREF2)과 제2 전압 조정부(521)의 출력 전압(VB)은 대기시에는 거의 동일한 크기로 유지된다. 때문에, 제2 전압 조정부(521)의 출력 전압(VB)이 일정 크기만큼 증가하면, NMOS 백바이어스 전압 발진 및 펌프부(721)가 활성화되어 NMOS 백바이어스 전압(VBBN)은 일정 크기로 감소한다. NMOS 백바이어스 전압(VBBN)이 감소하면, 노드(N2)의 전압도 따라서 감소한다.
그러다가, NMOS 백바이어스 전압(VBBN)이 일정 크기만큼 감소하게 되면, 제2 전압 조정부(521)의 출력 전압(VB)도 일정 크기만큼 감소하게 되고, 그 결과, 기준 전압(VREF2)보다 낮아지게 된다. 이와 같이, 제2 전압 조정부(521)의 출력 전압(VB)이 기준 전압(VREF2)보다 낮아지는 순간, NMOS 백바이어스 전압 발진 및 펌프부(721)는 활성화 상태에서 비활성화되고, 그에 따라 NMOS 백바이어스 전압(VBBN)은 증가하기 시작한다. NMOS 백바이어스 전압(VBBN)이 증가하기 시작하면 제2 전압 조정부(521)의 출력 전압(VB)은 다시 증가하며, 제2 전압 조정부(521)의 출력 전압(VB)이 증가하다가 기준 전압(VREF2)보다 높아지면, NMOS 백바이어스 전압 발진 및 펌프부(721)는 비활성화 상태에서 활성화되며, 그로 인하여 NMOS 백바이어스 전압(VBBN)은 감소한다. 상기 동작을 반복하면서 NMOS 백바이어스 전압(VBBN)은 일정한 크기로 유지된다. 즉, 상기 메모리 집적회로 장치의 온도가 올라가면 NMOS 백바이어스 전압(VBBN)은 일정한 크기만큼 감소한 상태로 일정하게 유지된다.
반대로, 상기 메모리 집적회로 장치의 온도가 하강하면, 상기와 반대 동작을 통하여 NMOS 백바이어스 전압(VBBN)은 일정한 크기만큼 증가한 상태에서 일정하게 유지된다. 구체적으로, 상기 메모리 집적회로 장치의 온도가 하강하여 제2 온도 감지부(511)의 출력 신호(TA)의 값이 감소하면, 제2 전압 조정부(521)의 출력 전압(VB)은 일정 크기만큼 감소한다. 차동 증폭기(711)로 입력되는 기준 전압(VREF2)과 제2 전압 조정부(521)의 출력 전압(VB)은 대기시에는 거의 동일한 크기로 유지되고 있기 때문에, 제2 전압 조정부(521)의 출력 전압(VB)이 일정 크기만큼 감소하면, NMOS 백바이어스 전압 발진 및 펌프부(721)가 비활성화되어 NMOS 백바이어스 전압(VBBN)은 일정 크기로 증가한다. NMOS 백바이어스 전압(VBBN)이 증가하면, 노드(N2)의 전압도 따라서 증가한다.
그러다가, NMOS 백바이어스 전압(VBBN)이 일정 크기만큼 증가하게 되면, 제2 전압 조정부(521)의 출력 전압(VB)도 일정 크기만큼 증가하게 되고, 그 결과, 기준 전압(VREF2)보다 높아지게 된다. 이와 같이, 제2 전압 조정부(521)의 출력 전압(VB)이 기준 전압(VREF2)보다 높아지는 순간, NMOS 백바이어스 전압 발진 및 펌프부(721)는 비활성화 상태에서 활성화되고, 그에 따라 NMOS 백바이어스 전압(VBBN)은 감소하기 시작한다. NMOS 백바이어스 전압(VBBN)이 감소하면 제2 전압 조정부(521)의 출력 전압(VB)은 다시 감소하며, 제2 전압 조정부(521)의 출력 전압(VB)이 감소하다가 기준 전압(VREF2)보다 낮아지면, NMOS 백바이어스 전압 발진 및 펌프부(721)는 활성화 상태에서 비활성화되며, 그로 인하여 NMOS 백바이어스 전압(VBBN) 은 증가한다. 상기 동작을 반복하면서 NMOS 백바이어스 전압(VBBN)은 일정한 크기로 유지된다.
도 8은 도 2의 PMOS 백바이어스 전압(VBBP) 및 도 5의 NMOS 백바이어스 전압(VBBN)의 변화를 보여준다.
도 8을 참조하면, PMOS 백바이어스 전압(VBBP)은 메모리 집적회로 장치의 전원 전압(VDD)보다 높으며, 온도가 올라갈수록 증가하고, 온도가 낮아질수록 감소한다. 또한, NMOS 백바이어스 전압(VBBN)은 메모리 집적회로 장치의 접지 전압(VSS)보다 낮으며, 온도가 올라갈수록 감소하고, 온도가 낮아질수록 증가한다.
도 9는 본 발명의 일 실시예에 따른 차동 증폭기(901)의 회로도이다. 도 9를 참조하면, 차동 증폭기(901)는 복수개의 PMOS 트랜지스터들(911∼912)과 복수개의 NMOS 트랜지스터들(921∼922) 및 전류원(931)을 구비한다. 또한, 복수개의 PMOS 트랜지스터들(911∼912)에는 PMOS 백바이어스 전압(VBBP)이 인가되고, 복수개의 NMOS 트랜지스터들(921∼922)에는 NMOS 백바이어스 전압(VBBN)이 인가된다.
도 1을 참조하면, 전원 전압(VDD)이 낮을 경우, 온도가 낮아질수록 PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(921∼922)의 문턱전압은 상승한다. 그 이유는 온도가 낮아질수록 PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(921∼922)의 드레인 포화 전류(idsat)가 커지기 때문이다. PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(921∼922)의 드레인 포화 전류와 문턱 전압은 비례한다. PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(921∼922)의 문턱 전압이 상승하면 PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(921∼922)의 동작 속도가 저하한다. 이 때, 온도가 낮아질수록 감소하는 PMOS 백바이어스 전압(VBBP)을 PMOS 트랜지스터들(911∼912)의 백바이어스 전압으로써 사용하고, 온도가 낮아질수록 증가하는 NMOS 백바이어스 전압(VBBN)을 NMOS 트랜지스터들(921∼922)의 백바이어스 전압으로써 사용함으로써, 냉온에서 PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(921∼922)의 문턱 전압은 상승하지 않고 낮아진다. 따라서, 냉온에서 전원 전압(VDD)이 낮더라도 PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(921∼922)의 동작 속도는 저하되지 않는다.
또한, 온도가 높아질수록 PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(921∼922)의 누설 전류가 증가한다. 이를 방지하기 위하여 온도가 높아질수록 증가하는 PMOS 백바이어스 전압(VBBP)을 PMOS 트랜지스터들(911∼912)의 백바이스 전압으로써 사용하고, 온도가 높아질수록 감소하는 NMOS 백바이어스 전압(VBBN)을 NMOS 트랜지스터들(921∼922)의 백바이어스 전압으로써 사용한다. 따라서, 온도가 높아지더라도 포화 전류가 증가하여 PMOS 트랜지스터들(911∼912)과 NMOS 트랜지스터들(911∼912)의 누설 전류는 증가하지 않는다.
도 10은 본 발명의 일 실시예에 따른 입출력 센스 앰프(1001)의 회로도이다. 도 10을 참조하면, 입출력 센스 앰프(1001)는 복수개의 PMOS 트랜지스터들(1011∼1012)과 복수개의 NMOS 트랜지스터들(1021∼1022) 및 전류원(1031)을 구비한다. 복수개의 PMOS 트랜지스터들(1011∼1012)에는 PMOS 백바이어스 전압(VBBP)이 인가되고, 복수개의 NMOS 트랜지스터들(1021∼1022)에는 NMOS 백바이어스 전압(VBBN)이 인가된다.
도 9를 통해서 설명한 바와 같이, 온도가 낮아질수록 감소하는 PMOS 백바이어스 전압(VBBP)을 복수개의 PMOS 트랜지스터들(1011∼1012)의 백바이어스 전압들로써 사용하고, 온도가 낮아질수록 증가하는 NMOS 백바이어스 전압(VBBN)을 복수개의 NMOS 트랜지스터들(1021∼1022)의 백바이어스 전압들로써 사용함으로써, 냉온에서 PMOS 트랜지스터들(1011∼1012)과 NMOS 트랜지스터들(1021∼1022)의 문턱 전압들의 동작 속도는 저하되지 않는다. 또한, 온도가 높아지더라도 PMOS 트랜지스터들(1011∼1012)과 NMOS 트랜지스터들(1021∼1022)의 누설 전류는 증가하지 않는다.
도 11은 본 발명에 따른 모스 트랜지스터의 문턱 전압이 온도와 전압에 따라 변화되는 상태를 종래 기술과 비교하기 위하여 도시한 도면이다. 도 11을 참조하면, 본 발명에 따른 모스 트랜지스터의 문턱 전압(1112)은 냉온에서 종래 기술(1111)에 비해 감소된다.
이와 같이, 냉온에서도 모스 트랜지스터의 문턱 전압이 감소됨에 따라 메모리 집적회로 장치에 낮은 전원전압을 사용하더라도 냉온 및 고온에서 동작 속도가 저하되지 않는다.
또한, 낮은 전원 전압(VDD)을 사용함으로써 메모리 집적회로 장치의 전력 소모도 감소된다.
도면과 명세서에 최적의 실시예(들)가 개시되었으며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 기재된 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, PMOS 백바이어스 전압 발생기(201)는 온도가 낮아질수록 감소하는 PMOS 백바이어스 전압(VBBP)을 발생하여 PMOS 트랜지스터들(911∼912, 1011∼1012)의 백바이어스 전압으로써 사용되게 하고, NMOS 백바이어스 전압 발생기(501)는 온도가 낮아질수록 증가하는 NMOS 백바이어스 전압(VBBN)을 발생하여 NMOS 트랜지스터들(921∼922, 1021∼1022)의 백바이어스 전압으로써 사용되게 한다. 따라서, 냉온에서 PMOS 트랜지스터들(911∼912, 1011∼1012)과 NMOS 트랜지스터들(921∼922, 1021∼1022)의 동작 속도는 저하되지 않는다.
또한, PMOS 백바이어스 전압 발생기(201)는 온도가 높아질수록 증가하는 PMOS 백바이어스 전압(VBBP)을 발생하여 PMOS 트랜지스터들(911∼912, 1011∼1012)의 백바이어스 전압으로써 사용되게 하고, NMOS 백바이어스 전압 발생기(501)는 온도가 높아질수록 감소하는 NMOS 백바이어스 전압(VBBN)을 발생하여 NMOS 트랜지스터들(921∼922, 1021∼1022)의 백바이어스 전압으로써 사용되게 한다. 따라서, 고온에서 PMOS 트랜지스터들(911∼912, 1011∼1012)과 NMOS 트랜지스터들(921∼922, 1021∼1022)의 누설 전류는 증가하지 않는다.

Claims (25)

  1. 복수개의 PMOS 트랜지스터들, 및 PMOS 백바이어스 전압을 발생하여 상기 복수개의 PMOS 트랜지스터들에 인가하는 PMOS 백바이어스 전압 발생기를 구비하는 메모리 집적회로 장치에 있어서,
    상기 PMOS 백바이어스 전압 발생기는
    상기 메모리 집적회로 장치의 온도를 감지하는 제1 온도 감지부;
    상기 제1 온도 감지부의 출력 신호를 입력하고, 상기 제1 온도 감지부의 출력 신호에 응답하여 전압을 출력하는 제1 전압 조정부; 및
    상기 제1 전압 조정부의 출력 전압을 입력하고, 상기 PMOS 백바이어스 전압을 출력하며, 상기 메모리 집적회로 장치의 온도가 올라가면 상기 PMOS 백바이어스 전압을 증대시키고, 상기 메모리 집적회로 장치의 온도가 내려가면 상기 PMOS 백바이어스 전압을 감소시키는 PMOS 백바이어스 전압 출력부를 구비하는 것을 특징으로 하는 메모리 집적회로 장치.
  2. 제1항에 있어서, 상기 제1 온도 감지부는
    상기 메모리 집적회로 장치에 구비되는 다수개의 메모리 셀들을 리프레시시키는 리프레시 신호를 입력하고, 상기 리프레시 신호가 액티브될 때에 활성화되어 상기 메모리 집적회로 장치의 온도를 감지하는 것을 특징으로 하는 메모리 집적회로 장치.
  3. 제1항에 있어서, 상기 제1 온도 감지부의 출력 신호는
    다수개의 디지털 비트들로 구성된 것을 특징으로 하는 메모리 집적회로 장치.
  4. 제3항에 있어서, 상기 제1 온도 감지부는
    상기 메모리 집적회로 장치의 온도가 최고일 때 상기 다수개의 비트들을 모두 "1"로써 출력하고, 상기 메모리 집적회로 장치의 온도가 최저일 때 상기 다수개의 비트들을 모두 0"로써 출력하는 것을 특징으로 하는 메모리 집적회로 장치.
  5. 제1항에 있어서, 상기 제1 전압 조정부는
    상기 PMOS 백바이어스 전압이 인가되는 제1 저항;
    상기 메모리 집적회로 장치의 접지 전압이 인가되는 제n 저항;
    상기 제1 저항과 상기 제n 저항 사이에 연결된 제2 내지 제(n-1) 저항들; 및
    상기 제2 저항 내지 제(n-1) 저항들 각각에 병렬로 하나씩 연결된 다수개의 MOS 트랜지스터들을 구비하며,
    상기 다수개의 MOS 트랜지스터들의 게이트들에는 상기 제1 온도 감지부의 출력 신호가 인가되고,
    상기 제1 저항과 상기 제2 저항의 연결 노드로부터 상기 제1 전압 조정부의 출력 전압이 출력되는 것을 특징으로 하는 메모리 집적회로 장치.
  6. 제4항에 있어서, 상기 MOS 트랜지스터는
    NMOS 트랜지스터인 것을 특징으로 하는 메모리 집적회로 장치.
  7. 제1항에 있어서, 상기 PMOS 백바이어스 전압 출력부는
    외부로부터 입력되는 기준 전압과 상기 제1 전압 조정부의 출력 전압을 입력하는 차동 증폭기;
    상기 차동 증폭기의 출력 전압을 입력하고, 상기 PMOS 백바이어스 전압을 출력하며, 상기 차동 증폭기의 출력 전압이 액티브되면 상기 PMOS 백바이어스 전압을 증대시키고, 상기 차동 증폭기의 출력 전압이 인액티브되면 상기 PMOS 백바이어스 전압을 감소시키는 출력 드라이버를 구비하는 것을 특징으로 하는 메모리 집적회로 장치.
  8. 제7항에 있어서, 상기 차동 증폭기는
    반전 입력부와 비반전 입력부를 구비하고, 상기 기준 전압은 상기 반전 입력부로 입력되고, 상기 제1 전압 조정부의 출력 전압은 상기 비반전 입력부로 입력되는 것을 특징으로 하는 메모리 집적회로 장치.
  9. 제7항에 있어서, 상기 출력 드라이버는
    상기 차동 증폭기의 출력 전압이 게이트에 인가되고, 전원 전압이 소오스에 인가되며, 상기 PMOS 백바이어스 전압이 드레인으로부터 출력되는 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 메모리 집적회로 장치.
  10. 제9항에 있어서, 상기 출력 드라이버에 인가되는 전원전압은
    상기 PMOS 백바이어스 전압의 최대치보다 더 높은 전압인 것을 특징으로 하는 메모리 집적회로 장치.
  11. 제9항에 있어서, 상기 출력 드라이버에 인가되는 전원전압은
    외부로부터 입력되는 외부 전압과, 상기 메모리 집적회로 장치에 구비되는 워드라인의 전압을 승압시키는 워드라인 승압 전압, 및 상기 메모리 집적회로 장치에 구비되는 비트라인을 프리차지시키는 비트라인 프리차지 전압 중 하나인 것을 특징으로 하는 메모리 집적회로 장치.
  12. 제1항에 있어서, 상기 PMOS 백바이어스 전압은 상기 메모리 집적회로 장치의 전원전압보다 높은 것을 특징으로 하는 메모리 집적회로 장치.
  13. 복수개의 NMOS 트랜지스터들, 및 NMOS 백바이어스 전압을 발생하여 상기 복수개의 NMOS 트랜지스터들에 인가하는 NMOS 백바이어스 전압 발생기를 구비하는 메모리 집적회로 장치에 있어서,
    상기 NMOS 백바이어스 전압 발생기는
    상기 메모리 집적회로 장치의 온도를 감지하는 제2 온도 감지부;
    상기 제2 온도 감지부의 출력 신호를 입력하고, 상기 제2 온도 감지부의 출력 신호에 응답하여 전압을 출력하는 제2 전압 조정부; 및
    상기 제2 전압 조정부의 출력 전압을 입력하고, 상기 NMOS 백바이어스 전압을 출력하며, 상기 메모리 집적회로 장치의 온도가 올라가면 상기 NMOS 백바이어스 전압을 감소시키고, 상기 메모리 집적회로 장치의 온도가 내려가면 상기 NMOS 백바이어스 전압을 증가시키는 NMOS 백바이어스 전압 출력부를 구비하는 것을 특징으로 하는 메모리 집적회로 장치.
  14. 제13항에 있어서, 상기 제2 온도 감지부는
    상기 메모리 집적회로 장치에 구비되는 다수개의 메모리 셀들을 리프레시시키는 리프레시 신호를 입력하고, 상기 리프레시 신호가 액티브될 때에 활성화되어 상기 메모리 집적회로 장치의 온도를 감지하는 것을 특징으로 하는 메모리 집적회로 장치.
  15. 제13항에 있어서, 상기 제2 온도 감지부의 출력 신호는
    다수개의 디지털 비트들로 구성된 것을 특징으로 하는 메모리 집적회로 장치.
  16. 제15항에 있어서, 상기 제2 온도 감지부는
    상기 메모리 집적회로 장치의 온도가 최고일 때 상기 다수개의 비트들을 모두 "1"로써 출력하고, 상기 메모리 집적회로 장치의 온도가 최저일 때 상기 다수개의 비트들을 모두 0"로써 출력하는 것을 특징으로 하는 메모리 집적회로 장치.
  17. 제13항에 있어서, 상기 제2 전압 조정부는
    상기 메모리 집적회로 장치의 전원전압이 인가되는 제1 저항;
    상기 NMOS 백바이어스 전압이 인가되는 제n 저항;
    상기 제1 저항과 상기 제n 저항 사이에 연결된 제2 내지 제(n-1) 저항들; 및
    상기 제2 저항 내지 제(n-1) 저항들 각각에 하나씩 병렬로 연결된 다수개의 MOS 트랜지스터들을 구비하며,
    상기 다수개의 MOS 트랜지스터들의 게이트들에는 상기 제2 온도 감지부의 출력 신호가 인가되고,
    상기 제n 저항과 상기 제(n-1) 저항의 연결 노드로부터 상기 제2 전압 조정부의 출력 전압이 출력되는 것을 특징으로 하는 메모리 집적회로 장치.
  18. 제17항에 있어서, 상기 MOS 트랜지스터는
    NMOS 트랜지스터인 것을 특징으로 하는 메모리 집적회로 장치.
  19. 제13항에 있어서, 상기 NMOS 백바이어스 전압 출력부는
    외부로부터 입력되는 제2 기준 전압과 상기 제2 전압 조정부의 출력 전압을 입력하는 차동 증폭기;
    상기 차동 증폭기의 출력 전압을 입력하고, 상기 NMOS 백바이어스 전압을 출력하며, 상기 차동 증폭기의 출력 전압이 액티브되면 상기 NMOS 백바이어스 전압을 감소시키고, 상기 차동 증폭기의 출력 전압이 인액티브되면 상기 NMOS 백바이어스 전압을 증가시키는 NMOS 백바이어스 전압 발진 및 펌프부를 구비하는 것을 특징으로 하는 메모리 집적회로 장치.
  20. 제19항에 있어서, 상기 차동 증폭기는
    반전 입력부와 비반전 입력부를 구비하고, 상기 기준 전압은 상기 반전 입력부로 입력되고, 상기 제2 전압 조정부의 출력 전압은 상기 비반전 입력부로 입력되는 것을 특징으로 하는 메모리 집적회로 장치.
  21. 제19항에 있어서, 상기 NMOS 백바이어스 전압 발진 및 펌프부는
    상기 차동 증폭기의 출력 전압이 하이 레벨로써 액티브될 때 오실레이션 및 펌핑 동작을 수행하여 상기 NMOS 백바이어스 전압을 출력하고, 상기 차동 증폭기의 출력 전압이 로우 레벨로써 인액티브될 때는 오실레이션 및 펌핑 동작을 수행하지 않는 것을 특징으로 하는 메모리 집적회로 장치.
  22. 제13항에 있어서, 상기 NMOS 백바이어스 전압은 상기 메모리 집적회로 장치의 접지 전압보다 낮은 음전압인 것을 특징으로 하는 메모리 집적회로 장치.
  23. 제13항에 있어서, 상기 복수개의 NMOS 트랜지스터들은 상기 메모리 집적회로 장치에 구비되는 메모리 셀 트랜지스터들인 것을 특징으로 하는 메모리 집적회로 장치.
  24. 제1항에 있어서, 상기 메모리 집적회로 장치는 복수개의 PMOS 트랜지스터들을 구비하는 차동 증폭기 및 복수개의 PMOS 트랜지스터들을 구비하는 입출력 센스 앰프를 더 구비하고, 상기 PMOS 백바이어스 전압 발생기로부터 발생되는 PMOS 백바이어스 전압이 상기 복수개의 PMOS 트랜지스터들의 백바이어스 전압들로써 사용되는 것을 특징으로 하는 메모리 집적회로 장치.
  25. 제13항에 있어서, 상기 메모리 집적회로 장치는 복수개의 NMOS 트랜지스터들을 구비하는 차동 증폭기 및 복수개의 NMOS 트랜지스터들을 구비하는 입출력 센스 앰프를 더 구비하고, 상기 NMOS 백바이어스 전압 발생기로부터 출력되는 NMOS 백바이어스 전압이 상기 복수개의 NMOS 트랜지스터들의 백바이어스 전압들로써 사용되는 것을 특징으로 하는 메모리 집적회로 장치.
KR1020060016685A 2006-02-21 2006-02-21 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치 KR100744131B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060016685A KR100744131B1 (ko) 2006-02-21 2006-02-21 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치
US11/708,321 US7791959B2 (en) 2006-02-21 2007-02-21 Memory integrated circuit device providing improved operation speed at lower temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016685A KR100744131B1 (ko) 2006-02-21 2006-02-21 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치

Publications (1)

Publication Number Publication Date
KR100744131B1 true KR100744131B1 (ko) 2007-08-01

Family

ID=38427321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016685A KR100744131B1 (ko) 2006-02-21 2006-02-21 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치

Country Status (2)

Country Link
US (1) US7791959B2 (ko)
KR (1) KR100744131B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108053850A (zh) * 2017-12-15 2018-05-18 上海新储集成电路有限公司 一种开关系统及动态随机存储器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259270B2 (ja) * 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2010282317A (ja) * 2009-06-03 2010-12-16 Elpida Memory Inc 内部電源回路、半導体装置、及び半導体装置の製造方法
US8294493B2 (en) * 2010-03-23 2012-10-23 Analog Devices, Inc. Low-power frequency dividers
KR102195974B1 (ko) * 2013-09-12 2020-12-29 에스케이하이닉스 주식회사 내부전압생성회로 및 이를 포함하는 반도체장치
US9939330B2 (en) 2014-03-28 2018-04-10 Darryl G. Walker Semiconductor device having subthreshold operating circuits including a back body bias potential based on temperature range
US10990301B2 (en) * 2017-02-28 2021-04-27 SK Hynix Inc. Memory module capable of reducing power consumption and semiconductor system including the same
CN114121073B (zh) 2020-08-27 2023-09-12 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121058B (zh) 2020-08-27 2023-08-29 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121096B (zh) 2020-08-27 2024-03-26 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121072B (zh) 2020-08-27 2023-12-12 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
EP4033312B1 (en) 2020-11-25 2024-08-21 Changxin Memory Technologies, Inc. Control circuit and delay circuit
EP4033661B1 (en) 2020-11-25 2024-01-24 Changxin Memory Technologies, Inc. Control circuit and delay circuit
US11681313B2 (en) 2020-11-25 2023-06-20 Changxin Memory Technologies, Inc. Voltage generating circuit, inverter, delay circuit, and logic gate circuit
EP4033664B1 (en) * 2020-11-25 2024-01-10 Changxin Memory Technologies, Inc. Potential generation circuit, inverter, delay circuit, and logic gate circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022921A (ko) * 1998-09-09 2000-04-25 가나이 쓰토무 반도체 집적회로장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225716A (en) * 1990-09-17 1993-07-06 Fujitsu Limited Semiconductor integrated circuit having means for suppressing a variation in a threshold level due to temperature variation
JPH04126410A (ja) 1990-09-17 1992-04-27 Fujitsu Ltd 半導体装置
US6097242A (en) * 1998-02-26 2000-08-01 Micron Technology, Inc. Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits
US6147508A (en) * 1998-08-20 2000-11-14 International Business Machines Corp. Power consumption control mechanism and method therefor
US6518827B1 (en) * 2001-07-27 2003-02-11 International Business Machines Corporation Sense amplifier threshold compensation
JP3851791B2 (ja) * 2001-09-04 2006-11-29 株式会社東芝 半導体集積回路
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR100553681B1 (ko) * 2003-03-06 2006-02-24 삼성전자주식회사 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
KR100566302B1 (ko) 2003-10-31 2006-03-30 주식회사 하이닉스반도체 파워업 신호 발생 장치
US7439591B2 (en) * 2004-10-05 2008-10-21 Infineon Technologies Ag Gate layer diode method and apparatus
US8018780B2 (en) * 2007-01-18 2011-09-13 Texas Instruments Incorporated Temperature dependent back-bias for a memory array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022921A (ko) * 1998-09-09 2000-04-25 가나이 쓰토무 반도체 집적회로장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108053850A (zh) * 2017-12-15 2018-05-18 上海新储集成电路有限公司 一种开关系统及动态随机存储器
CN108053850B (zh) * 2017-12-15 2020-12-01 上海新储集成电路有限公司 一种开关系统及动态随机存储器

Also Published As

Publication number Publication date
US7791959B2 (en) 2010-09-07
US20070194381A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
KR100744131B1 (ko) 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치
US8545095B2 (en) Temperature sensing circuit and semiconductor memory device using the same
US7038963B2 (en) Current sense amplifier circuits having a bias voltage node for adjusting input resistance
US7489184B2 (en) Device and method for generating a low-voltage reference
US6771117B2 (en) Semiconductor device less susceptible to variation in threshold voltage
KR0166402B1 (ko) 반도체 집적회로
US6813210B2 (en) Semiconductor memory device requiring refresh operation
US8009494B2 (en) Semiconductor memory device implementing full-VDD bit line precharge scheme using bit line sense amplifier
TWI683319B (zh) 位元線電源供應裝置
US20080211572A1 (en) Reference voltage generating circuit and semiconductor integrated circuit device
KR20100050013A (ko) 제어신호생성회로 및 이를 이용하는 센스앰프회로
KR101215642B1 (ko) 내부전압 검출 회로 및 이를 이용한 내부전압 발생장치
US10825487B2 (en) Apparatuses and methods for generating a voltage in a memory
US7535781B2 (en) Semiconductor memory
US8339871B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US6614270B2 (en) Potential detecting circuit having wide operating margin and semiconductor device including the same
US20060220633A1 (en) Internal voltage generating apparatus adaptive to temperature change
US7728643B2 (en) Delay circuit and semiconductor memory device including the same
US20080062800A1 (en) Semiconductor memory device
US8681576B2 (en) Pre-charge and equalization devices
KR100554840B1 (ko) 파워 업 신호 발생 회로
US7180325B2 (en) Data input buffer in semiconductor device
KR20080092085A (ko) 반도체 메모리 장치의 내부 전압 발생회로
KR20080070929A (ko) 전압 레벨 검출기 및 이를 구비하는 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 12