KR100730154B1 - Flat panel display device and manufacturing method thereof - Google Patents
Flat panel display device and manufacturing method thereof Download PDFInfo
- Publication number
- KR100730154B1 KR100730154B1 KR1020050098068A KR20050098068A KR100730154B1 KR 100730154 B1 KR100730154 B1 KR 100730154B1 KR 1020050098068 A KR1020050098068 A KR 1020050098068A KR 20050098068 A KR20050098068 A KR 20050098068A KR 100730154 B1 KR100730154 B1 KR 100730154B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- component
- metal substrate
- functional
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000012780 transparent material Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 85
- 239000003990 capacitor Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000002346 layers by function Substances 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910004261 CaF 2 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910006406 SnO 2 At Inorganic materials 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005499 laser crystallization Methods 0.000 abstract description 7
- 229920000642 polymer Polymers 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 4
- -1 Ta 2 O 5 Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052741 iridium Inorganic materials 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 150000008378 aryl ethers Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910001026 inconel Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 금속 기판을 사용할 경우, 레이저 결정화가 균일하게 되도록 하고, 구동전원의 전압강하를 방지하며, 동시에 각종 회로 장치들이 설치되는 회로영역에 위치하는 전자소자들의 특성저하가 최소화될 수 있는 평판 표시장치 및 그 제조방법을 제공하는 데 목적이 있다. 이를 위하여, 본 발명은, 금속제 기판과, 상기 기판 상에 형성된 불투명한 기능성막과, 상기 기능성막 상에 위치한 것으로, 다결정 반도체재로 구비된 활성층과, 상기 활성층에 절연된 주전극과, 상기 활성층에 접하고 상기 주전극에 절연된 제1 및 제2전극을 포함하는 박막 트랜지스터를 포함하고, 상기 기능성막은 투명한 물질인 제 1 성분과, 불투명한 물질인 제 2 성분이 농도구배를 갖도록 하는 평판 표시장치 및 그 제조방법을 제공한다.According to the present invention, when the metal substrate is used, the laser crystallization is uniform, the voltage drop of the driving power source is prevented, and at the same time, the flat display of the electronic device located in the circuit region where various circuit devices are installed can be minimized. An object of the present invention is to provide an apparatus and a manufacturing method thereof. To this end, the present invention provides a metal substrate, an opaque functional film formed on the substrate, an active layer formed of a polycrystalline semiconductor material on the functional film, a main electrode insulated from the active layer, and the active layer A thin film transistor comprising first and second electrodes in contact with and insulated from the main electrode, wherein the functional film includes a concentration gradient between a first component of a transparent material and a second component of an opaque material And a method for producing the same.
Description
도 1은 본 발명의 바람직한 일 실시예에 따른 평판표시장치의 제조방법 중 TFT의 활성층의 결정화 공정을 나타내는 단면도,1 is a cross-sectional view illustrating a crystallization process of an active layer of a TFT in a method of manufacturing a flat panel display device according to an exemplary embodiment of the present invention;
도 2는 도 1의 기능성막에 대해 보다 상세히 도시한 그래프 및 단면도,2 is a graph and a cross-sectional view showing in more detail for the functional film of FIG.
도 3은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치의 일 단위 픽셀의 픽셀 회로를 개략적으로 도시한 회로도,3 is a circuit diagram schematically illustrating a pixel circuit of one unit pixel of a flat panel display device according to an exemplary embodiment of the present invention;
도 4는 도 3의 회로에 대한 일 예를 도시한 회로도,4 is a circuit diagram illustrating an example of the circuit of FIG. 3;
도 5는 도 4에 따른 회로를 구현할 수 있는 픽셀 구조의 일 예에 대한 단면도,5 is a cross-sectional view of an example of a pixel structure capable of implementing the circuit according to FIG. 4;
도 6은 도 3의 회로에 대한 다른 일 예를 도시한 회로도,6 is a circuit diagram illustrating another example of the circuit of FIG. 3;
도 7은 도 6에 따른 회로를 구현할 수 있는 픽셀 구조의 일 예에 대한 단면도.7 is a cross-sectional view of an example of a pixel structure that may implement the circuit according to FIG. 6.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 기판 101a,b: 제1 및 제2버퍼층100:
102: 기능성막 103: 게이트 절연막102: functional film 103: gate insulating film
104: 층간 절연막 105: 평탄화막104: interlayer insulating film 105: planarization film
106: 화소정의막 111: 반도체층106: pixel defining layer 111: semiconductor layer
112: 메인 전극 113: TFT 제1전극112: main electrode 113: TFT first electrode
114: TFT 제2전극 131: 커패시터 제1전극114: TFT second electrode 131: capacitor first electrode
132: 커패시터 제2전극 161: 화소 전극132: capacitor second electrode 161: pixel electrode
162: 유기 발광층 163: 대향 전극162: organic light emitting layer 163: counter electrode
종래기술의 문헌 1: 미국 공개특허공보 US 2003/0111954A1Prior Art Document 1: US Patent Application Publication US 2003 / 0111954A1
본 발명은 평판 표시장치 및 그 제조방법에 관한 것으로서, 보다 구체적으로는, 레이저 결정화에 보다 적합한 구조를 갖는 금속 기판을 구비한 평판 표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display and a method for manufacturing the same, and more particularly, to a flat panel display having a metal substrate having a structure more suitable for laser crystallization and a method for manufacturing the same.
통상적으로 유기 발광표시장치, TFT-LCD 등과 같은 평판형 표시장치는 구동특성상 초박형화 및 플랙시블화가 가능하여 이에 대한 많은 연구가 이루어지고 있다. In general, a flat panel display such as an organic light emitting diode display, a TFT-LCD, and the like can be made extremely thin and flexible in view of driving characteristics, and thus many studies have been made.
이러한 평판 표시장치에 있어서, 능동 구동형(Active Matrix type)의 평판 표시장치는 각 픽셀에 픽셀회로가 위치하며, 이 픽셀회로가 스캔라인, 데이터라인 으로부터 인가되는 신호에 따라 픽셀의 발광소자를 제어하고 구동시킨다.In such a flat panel display, an active matrix type flat panel display includes pixel circuits in each pixel, and the pixel circuits control light emitting elements of the pixels according to signals applied from scan lines and data lines. And drive.
이 때, 각 픽셀회로에는 박막 트랜지스터가 구비되는 데, 이 박막 트랜지스터는 채널을 포함하는 활성층(Active layer)을 구비한다. 그리고, 이 활성층을 형성하는 재료로는 비정질 실리콘, 다결정 실리콘 등이 많이 사용되고 있다.At this time, each pixel circuit includes a thin film transistor, which includes an active layer including a channel. As the material for forming the active layer, amorphous silicon, polycrystalline silicon, and the like are frequently used.
비정질 실리콘을 이용한 박막 트랜지스터는 저온 증착이 가능하다는 장점이 있으나, 전기적 특성과 신뢰성이 저하되고, 표시장치의 대면적화가 어려워 최근에는 다결정질 실리콘을 많이 사용하고 있다. 다결정질 실리콘은 수십 내지 수백 ㎠/V.s의 높은 이동도를 갖고, 고주파 동작 특성 및 누설 전류치가 낮아 고정세 및 대면적의 평판표시장치에 사용하기에 매우 적합하다.Thin film transistors using amorphous silicon have the advantage of being capable of low temperature deposition. However, recently, polycrystalline silicon has been used a lot since electrical properties and reliability are deteriorated, and the large area of the display device is difficult. Polycrystalline silicon has high mobility of tens to hundreds of cm 2 /V.s, and has high frequency operation characteristics and low leakage current value, which is very suitable for use in high-definition and large-area flat panel display devices.
이러한 다결정질 실리콘은 비정질 실리콘을 소정의 결정화 방법에 의해 결정화하여 형성하는 데, 이러한 결정화 방법으로 흔히, 레이저 결정화법이 사용된다.Such polycrystalline silicon is formed by crystallizing amorphous silicon by a predetermined crystallization method, and as such a crystallization method, laser crystallization is often used.
그런데, 이 레이저 결정화법을 금속재 기판에 형성된 비정질 실리콘막에 적용할 경우, 균일한 결정화를 행하는 데 문제가 발생한다.By the way, when this laser crystallization method is applied to the amorphous silicon film formed in the metal substrate, a problem arises in performing uniform crystallization.
예컨대, 금속 기판에 비정질 실리콘막을 형성한 후, 레이저를 조사해 결정화를 행할 경우, 기존의 레이저 결정화 방법에 의해서는 비정질 실리콘막에 입사된 에너지의 일부는 레이저 또는 열에너지의 형태로 비정질 실리콘막을 투과 후, 금속 기판에 반사하게 되어 다시금 비정질 실리콘막에 도달하게 된다. 이때 금속 기판의 표면은 표면에 존재하는 러프니스(roughness), defect 등에 의해 거울처럼 매끄럽지 못하므로, 영역마다 에너지의 반사도가 달라지게 되고, 이에 따라 금속기판 표면의 불균일성이 그대로 비정질 실리콘막에 반영하게 되며, 결국 위치에 따라 결정 화 상태의 차이를 만들게 된다. For example, when an amorphous silicon film is formed on a metal substrate and then crystallized by irradiating a laser, a part of the energy incident on the amorphous silicon film is transmitted through the amorphous silicon film in the form of laser or thermal energy by a conventional laser crystallization method. The reflection on the metal substrate causes it to reach the amorphous silicon film again. At this time, since the surface of the metal substrate is not as smooth as a mirror due to roughness, defect, etc. present on the surface, the reflectivity of energy is changed for each region, and thus the nonuniformity of the surface of the metal substrate is reflected in the amorphous silicon film as it is. This results in a difference in crystallization state depending on the location.
한편, 픽셀회로에 연결된 구동전원은 라인상으로 픽셀들에 연결되어 있는 데, 이 라인형태의 전원공급라인을 통해 발생되는 전압강하에 의해 픽셀의 위치에 따라 픽셀에 인가되는 전원전압이 불균일하게 된다. 이로 인하여 휘도불균일이 발생하여 표시품질이 저하되는 문제점이 있었다.On the other hand, the driving power source connected to the pixel circuit is connected to the pixels on a line, and the power voltage applied to the pixel is uneven according to the position of the pixel due to the voltage drop generated through the line-type power supply line. . As a result, luminance unevenness occurs, which causes a problem in that display quality is degraded.
또한, 능동 구동형 유기 발광표시장치의 경우, 각 픽셀회로에는 적어도 하나의 커패시터가 포함되어 있는 데, 픽셀이 복수개 구비되어 있으므로, 이 커패시터에서 전압강하가 일어날 수 있다. 이는 화면이 크고 픽셀 수 및 각 픽셀에 속한 커패시터의 개수가 많을수록 더욱 커지게 되어 문제가 된다.In the active driving type organic light emitting diode display, at least one capacitor is included in each pixel circuit. Since a plurality of pixels are provided, voltage drop may occur in the capacitor. This becomes a problem because the screen is larger and the number of pixels and the number of capacitors belonging to each pixel become larger.
이러한 문제점을 개선하기 위하여 별도의 전원공급층을 형성하는 기술이 본 출원인에 의해 제안된 바 있었다. 위 종래기술의 문헌1에는 기판 상에 전원전압을 공급하기 위한 전원공급층을 별도로 형성한 전면발광구조를 갖는 유기 발광표시장치가 개시되었다. 그러나, 이 경우에도, 전술한 레이저 결정화시의 문제를 그대로 구유하고 있게 되므로, 이의 해결방법이 필요하다.In order to improve this problem, a technique for forming a separate power supply layer has been proposed by the present applicant. The prior art document 1 discloses an organic light emitting display device having a top light emitting structure in which a power supply layer for supplying a power voltage is formed on a substrate. However, even in this case, since the above-mentioned problem in laser crystallization remains as it is, a solution thereof is required.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 금속 기판을 사용할 경우, 레이저 결정화가 균일하게 되도록 할 수 있는 평판 표시장치 및 그 제조방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art as described above, and an object thereof is to provide a flat panel display device and a method of manufacturing the same, which can make laser crystallization uniform when using a metal substrate.
본 발명의 다른 목적은 구동전원의 전압강하를 방지하고, 동시에 각종 회로 장치들이 설치되는 회로영역에 위치하는 전자소자들의 특성저하가 최소화될 수 있는 평판 표시장치 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a flat panel display device and a method of manufacturing the same, which can prevent a voltage drop of a driving power supply and at the same time minimize the deterioration of characteristics of electronic devices located in a circuit region in which various circuit devices are installed.
상기 목적을 달성하기 위하여, 본 발명은, 금속제 기판과, 상기 기판 상에 형성된 불투명한 기능성막과, 상기 기능성막 상에 위치한 것으로, 다결정 반도체재로 구비된 활성층과, 상기 활성층에 절연된 주전극과, 상기 활성층에 접하고 상기 주전극에 절연된 제1 및 제2전극을 포함하는 박막 트랜지스터를 포함하고, 상기 기능성막은 투명한 물질인 제 1 성분과, 불투명한 물질인 제 2 성분이 농도구배를 갖도록 하는 평판 표시장치를 제공한다.In order to achieve the above object, the present invention provides a metal substrate, an opaque functional film formed on the substrate, an active layer formed of a polycrystalline semiconductor material, and a main electrode insulated from the active layer And a thin film transistor including first and second electrodes in contact with the active layer and insulated from the main electrode, wherein the functional layer has a concentration gradient between the first component, which is a transparent material, and the second component, which is an opaque material. A flat panel display is provided.
본 발명은 또한 전술한 목적을 달성하기 위하여, 금속제 기판 상에 불투명한 기능성 막을 형성하는 단계와, 상기 기능성 막 상에 비정질 반도체층을 형성하는 단계와, 상기 비정질 반도체층을 결정화하여 다결정질 반도체층을 형성하는 단계와, 상기 다결정질 반도체층을 패터닝하여 활성층을 형성하는 단계를 포함하고, 상기 기능성막은 투명한 물질인 제 1 성분과, 불투명한 물질인 제 2 성분이 농도구배를 갖도록 하는 평판 표시장치의 제조방법을 제공한다.The present invention also provides a step of forming an opaque functional film on a metal substrate, forming an amorphous semiconductor layer on the functional film, and crystallizing the amorphous semiconductor layer to achieve the above object, polycrystalline semiconductor layer Forming an active layer by patterning the polycrystalline semiconductor layer, wherein the functional layer has a concentration gradient between the first component, which is a transparent material, and the second component, which is an opaque material. It provides a method of manufacturing.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 바람직한 일 실시예에 따른 평판표시장치의 제조방법 중 TFT의 활성층의 결정화 공정을 나타내는 것이다.1 illustrates a crystallization process of an active layer of a TFT in a method of manufacturing a flat panel display device according to an exemplary embodiment of the present invention.
본 발명에 있어, 평판 표시장치는 금속제 기판(100) 상에 구현된다. 이 기판은 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 또는 Kovar 합금이 될 수 있다.In the present invention, the flat panel display is implemented on the
상기 기판(100) 상에는 표면 러프니스(roughness)를 보완해 주기 위해, 제1버퍼층(101a)이 형성되고, 이 제1버퍼층(101a) 상에 기능성막(102) 및 제2버퍼층(101b)이 순차로 형성된다. In order to compensate for surface roughness, a
상기 제1 및 제2버퍼층(101a)(101b)는 유기 또는 무기 절연막이 사용될 수 있다. 유기 절연막으로서는 폴리머재를 사용할 수 있는 데, 그 예로서, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하고, 무기 절연막으로서는, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT 등이 가능하다.As the first and
기능성막(102)은 외광을 흡수할 수 있는 막이 사용되며, 본 발명의 바람직한 일 실시예에 따르면, 투명한 물질인 제 1 성분과, 불투명한 물질인 제 2 성분이 농도구배를 갖도록 구비될 수 있다. The
이 때, 상기 제 1 성분은 상기 기판으로부터 멀어질수록 그 함량이 증가하고, 상기 제 2 성분은 상기 기판에 가까워질수록 그 함량이 증가하도록 할 수 있다.At this time, the content of the first component increases as it moves away from the substrate, and the content of the second component increases as it approaches the substrate.
즉, 도 2에서 볼 수 있듯이, 제1버퍼층(101a) 상에 형성되는 기능성막(102) 은 제1성분(Ⅰ)과 제2성분(Ⅱ)이 순차로 형성되어 서로 반비례의 농도구배를 갖는 것일 수 있다. 제1성분(Ⅰ)은 제1버퍼층(101a)으로부터 멀어질수록 그 함량이 증가하고, 제2성분(Ⅱ)은 제1버퍼층(101a)에 가까울수록 그 함량이 증가한다.That is, as shown in FIG. 2, the
상기 제1성분(Ⅰ)으로는 투명한 물질이 사용될 수 있는 데, SiOx(x≥1), SiNx(x≥1), MgF2, CaF2, Al2O3, SnO2 등과 같은 투명한 절연물질로 이루어진 군 및 ITO(Indium tin Oxide), IZO(Indium Zinc Oxide), ZnO, In2O3 등과 같은 투명한 도전물질로 이루어진 군 중 적어도 어느 하나의 군에서 선택되는 적어도 하나 이상의 물질로 구비될 수 있다.A transparent material may be used as the first component (I), and SiOx (x ≧ 1), SiNx (x ≧ 1), MgF 2 , CaF 2 , Al 2 O 3 , SnO 2 At least one material selected from the group consisting of a transparent insulating material such as indium tin oxide (ITO), indium zinc oxide (IZO), ZnO, In 2 O 3, etc. It may be provided as.
상기 제 2 성분(Ⅱ)은 불투명한 물질이 사용될 수 있는 데, Fe, Co, V, Ti, Al, Ag, Si, Cr, Mo, Ge, Y, Zn, Zr, W, Ta, Cu, Pt로 이루어진 군으로부터 선택된 적어도 하나 이상의 물질이 사용될 수 있다.As the second component (II), an opaque material may be used, such as Fe, Co, V, Ti, Al, Ag, Si, Cr, Mo, Ge, Y, Zn, Zr, W, Ta, Cu, Pt At least one material selected from the group consisting of can be used.
이렇게 형성된 기능성막(102)은 투명한 물질이 두께가 점차 증가함에 따라 불투명한 물질로 점진적으로 변해가므로, 굴절율 차이에 의해 발생하는 계면 반사가 억제되고, 기능성막(102)으로 입사된 빛이 이 기능성막(102)에 흡수되는 효과가 나타난다.The
따라서, 도 1에서 볼 수 있듯이, 기능성막(102) 상의 제2버퍼층(101b) 상에 아모퍼스(amorphous) 실리콘으로 반도체막(110)을 형성한 후, 레이저에 의해 결정화를 행하면, 반도체막(110)을 통과한 레이저가 기능성막(102)에 흡수되고 금속제 기판(100)의 표면에서 반사하지 않게 되어, 레이저 강도 등의 조절이 보다 용이하 고, 이에 따라 원하는 결정화도를 쉽게 조절할 수 있다. 따라서, 반도체막(110)의 결정화가 보다 용이해지며, 기판(100) 전체에 걸쳐 대체로 균일한 결정상태를 얻을 수 있게 된다. 이는 결과적으로 이 반도체막(110)으로 형성될 TFT의 특성 균일도를 높일 수 있게 되는 것이다.Therefore, as shown in FIG. 1, when the
상기 기능성 막(102)은 제1버퍼층(101a) 없이 기판(100) 상에 직접 형성될 수 있으며, 기능성막(102) 상에만 버퍼층을 형성할 수도 있다.The
도 3은 상기와 같이 결정화된 반도체막(110)으로 제조할 수 있는 평판표시장치의 일 단위 픽셀의 픽셀 회로(PC)를 개략적으로 도시한 것이다.FIG. 3 schematically illustrates a pixel circuit PC of one unit pixel of a flat panel display device which may be manufactured as the
도 3에서 볼 수 있듯이, 평판 표시장치의 각 픽셀에는 데이터 라인(Data), 스캔 라인(Scan), 및 유기 발광 소자(OLED: Organic Light Emitting Diode)의 일 구동전원이 되는 Vdd 전원라인(Vdd)이 구비된다. As shown in FIG. 3, each pixel of the flat panel display device has a Vdd power line (Vdd) serving as one driving power source of a data line (Data), a scan line (Scan), and an organic light emitting diode (OLED). Is provided.
각 픽셀의 픽셀 회로(PC)는 이들 데이터 라인(Data), 스캔 라인(Scan), 및 Vdd 전원라인(Vdd)에 전기적으로 연결되어 있으며, 유기 발광 소자(OLED)의 발광을 제어하게 된다.The pixel circuit PC of each pixel is electrically connected to the data line Data, the scan line, and the Vdd power line Vdd, and controls the light emission of the OLED.
도 4는 위 도 3에 대한 보다 구체적인 예를 도시한 것으로, 각 픽셀의 픽셀회로(PC)가 2개의 박막 트랜지스터(M1)(M2)와 하나의 커패시터 유닛(Cst)을 포함한 것이다.FIG. 4 illustrates a more specific example of FIG. 3, wherein the pixel circuit PC of each pixel includes two thin film transistors M1 and M2 and one capacitor unit Cst.
도 4를 참조하여 볼 때, 본 발명의 바람직한 일 실시예에 따른 AM 유기 발광표시장치의 각 픽셀은 스위칭 TFT(M2)와, 구동 TFT(M1)의 적어도 2개의 박막 트랜지스터와, 커패시터 유닛(Cst) 및 유기 전계 발광 소자(OLED)를 구비한다. Referring to FIG. 4, each pixel of an AM organic light emitting diode display according to an exemplary embodiment of the present invention may include a switching TFT M2, at least two thin film transistors of a driving TFT M1, and a capacitor unit Cst. ) And an organic electroluminescent device (OLED).
상기 스위칭 TFT(M2)는 스캔 라인(Scan)에 인가되는 스캔 신호에 의해 ON/OFF되어 데이터 라인(Data)에 인가되는 데이터 신호를 스토리지 커패시터(Cst) 및 구동 TFT(M1)에 전달한다. 스위칭 소자로는 반드시 도 4와 같이 스위칭 TFT(M2)만에 한정되는 것은 아니며, 복수개의 박막 트랜지스터와 커패시터를 구비한 스위칭 회로가 구비될 수도 있고, 구동 TFT(M1)의 Vth값을 보상해주는 회로나, 구동전원(Vdd)의 전압강하를 보상해주는 회로가 더 구비될 수도 있다.The switching TFT M2 is turned on / off by a scan signal applied to the scan line Scan to transfer a data signal applied to the data line Data to the storage capacitor Cst and the driving TFT M1. The switching element is not necessarily limited to the switching TFT M2 as shown in FIG. 4, and may include a switching circuit including a plurality of thin film transistors and capacitors, and a circuit that compensates for the Vth value of the driving TFT M1. Alternatively, a circuit for compensating for the voltage drop of the driving power source Vdd may be further provided.
상기 구동 TFT(M1)는 스위칭 TFT(M2)를 통해 전달되는 데이터 신호에 따라, 유기 발광 소자(OLED)로 유입되는 전류량을 결정한다. The driving TFT M1 determines the amount of current flowing into the organic light emitting element OLED according to the data signal transmitted through the switching TFT M2.
한편, 본 발명에 있어서, 상기와 같은 회로도는 도 5와 같은 기판 상에 구현될 수 있다. Meanwhile, in the present invention, the circuit diagram as described above may be implemented on the substrate as shown in FIG.
도 5를 참조하여 볼 때, 기판(100) 상에 도 1에서 볼 수 있는 바와 같이, 제1버퍼층(101a), 기능성막(102) 및 제2버퍼층(101b)이 순차로 형성된다.Referring to FIG. 5, as shown in FIG. 1, the
상기 기판(100)은 전술한 도 1과 마찬가지로, 금속제 기판이 사용될 수 있는 데, 스텐레스 스틸이나, Ti합금 등이 사용될 수 있다. 제1 및 제2버퍼층(101a)(101b)과 기능성막(102)은 전술한 도 1에 따른 실시예와 동일하므로, 상세한 설명은 생략한다. As the
제2버퍼층(101b) 상에는 도 1과 같이 반도체막(110)이 형성된 후, 레이저에 의해 결정화되어 다결정질 반도체막이 된다. 그리고, 이 다결정질 반도체막을 패터닝하여 도 5에서 볼 수 있듯이, 활성층(111)을 형성한다.After the
활성층(111)은 채널 영역(111a)을 중심으로 소오스 영역 및 드레인 영역이 되는 제1 및 제2영역(111b)(111c)이 위치한다. 도 4에서 볼 수 있듯이, P형 TFT로 구비된 경우에는, 상기 제1영역(111b)이 소오스 영역이 되고, 상기 제2영역(111c)이 드레인 영역(111c)이 될 수 있다.In the
이 활성층(111)을 덮도록 게이트 절연막(103)을 형성하고, 게이트 절연막(103) 위에는 활성층(111)의 채널 영역(111a)에 대응되는 위치에 게이트 전극(112)이 위치한다. 동시에, 이 게이트 절연막(103) 상에는, 커패시터 유닛(Cst)의 제1전극(131)이 구비된다. 상기 게이트 전극(112) 및 커패시터 유닛(Cst)의 제1전극(131)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물과 같은 금속물질을 포함하거나, ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질을 포함할 수 있다. 또한, 전도성 유기물이나, Ag, Mg, Cu 등 도전입자들이 포함된 전도성 페이스트를 사용할 수도 있다. 그리고, 단층(single layer) 또는 복수층(multi-layer)의 구조로 형성될 수 있다.The
상기 게이트 전극(112) 및 상기 제1전극(131)상에는 층간 절연막(104)이 덮이고, 층간 절연막(104) 상에 소오스/드레인 전극이 되는 제1 및 제2전극(113)(114)이 구비된다. 제1 및 제2 전극(113)(114)은 콘택 홀을 통해 활성층(111)의 제1 및 제2 영역(111b)(111c)에 각각 콘택된다. The interlayer insulating
상기 제1 및 제2 전극(113)(114)도 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물과 같은 금속물질을 포함하거나, ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질을 포함할 수 있다. 또한, 전도성 유기물이나, Ag, Mg, Cu 등 도전입자들이 포함된 전도성 페이스트를 사용할 수도 있다. 그리고, 단 층(single layer) 또는 복수층(multi-layer)의 구조로 형성될 수 있다.The first and
층간 절연막(104) 상에는 커패시터 유닛(Cst)의 제2전극(132)이 상기 제1TFT(M1)의 제1 및 제2 전극(113)(114)의 형성과 동시에 구비될 수 있다. 이 때, 커패시터 유닛(Cst)의 제2전극(132)은 제1TFT(M1)의 제1전극(113)에 연결될 수 있다.The
상기 TFT의 구조는 반드시 도 5에 따른 실시예에 한정되지 않으며, 바텀 게이트(bottom gate) 구조 등 다양한 박막 트랜지스터 구조가 모두 적용 가능함은 물론이다.The structure of the TFT is not necessarily limited to the embodiment of FIG. 5, and various thin film transistor structures, such as a bottom gate structure, may be applicable.
이렇게 박막 트랜지스터 및 커패시터 유닛(Cst)이 형성된 후에는, 이들을 덮도록 평탄화막(105)이 형성된다. 이 평탄화막(105)에 비아 홀(Via hole)을 형성하고, 유기 발광소자(OLED)의 화소전극(161)을 평탄화막(105) 상에 형성한다. 이에 따라, 화소전극(161)은 구동 박막 트랜지스터(M1)의 드레인 전극인 제2전극(114)에 연결된다.After the thin film transistor and the capacitor unit Cst are formed in this manner, the
다음으로, 평탄화막(105) 및 화소전극(161)을 덮도록 화소정의막(106)이 형성된 후, 화소정의막(106)에 화소전극(161)의 소정 부분이 노출되도록 개구(107)를 형성한다. Next, after the
전술한 게이트 절연막(103), 층간 절연막(104), 평탄화막(105), 및 화소정의막(106)도 유기절연막, 무기절연막 또는 유기-무기 하이브리드막으로 형성될 수 있으며, 이들의 단일 구조 또는 다층 구조로 이루어질 수 있다. 유기 절연막으로서는 폴리머재를 사용할 수 있는 데, 그 예로서, 일반 범용고분자(PMMA, PS), phenol그 룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다. 무기 절연막으로서는, SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, 및 PZT 등이 가능하다.The
화소정의막(106)의 개구(107)로 노출된 화소전극(161) 상에 유기 발광층(162) 및 대향전극(163)이 순차로 형성된다. The
상기 화소전극(161)은 애노우드 전극의 기능을 하고, 상기 대향전극(163)은 캐소오드 전극의 기능을 할 수 있는 데, 화소전극(161)은 각 화소의 크기에 대응되도록 패터닝될 수 있고, 대향전극(163)은 모든 화소들을 덮도록 형성될 수 있다. 화소전극(161)이 캐소오드 전극의 기능을, 대향전극(163)이 애노우드 전극의 기능을 하도록 할 수도 있음은 물론이다.The
상기 유기 발광표시장치는 기판(100)이 금속으로 형성될 수 있으므로, 전면 발광형(top emission type)이 될 수 있다. 이 경우, 상기 화소전극(161)은 반사형 전극으로 사용될 수 있는 데, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다. 그리고, 이 때, 상기 대향 전극(163)은 투명 전극으로 구비될 수 있는데, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기 발광층(162)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.In the organic light emitting diode display, since the
상기 화소전극(161) 및 대향전극(163)은 반드시 전술한 물질로 형성되는 것에 한정되지 않으며, 전도성 유기물이나, 도전성 페이스트 등으로 형성할 수도 있다.The
상기 유기 발광층(162)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.The organic
고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic layer, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.
상기 유기 발광소자(OLED)를 형성한 후에는, 그 상부를 밀봉하여 외기로부터 차단한다.After the organic light emitting diode OLED is formed, the upper portion thereof is sealed to block the outside air.
이러한 구조의 평판 표시장치는 도 1 및 도 2를 참조로 이미 설명한 바와 같 이, 반도체층의 결정화가 균일하게 이루어질 수 있으므로, 균일한 특성의 TFT들을 얻을 수 있다.As described above with reference to FIGS. 1 and 2, the flat panel display having such a structure can uniformly crystallize the semiconductor layer, thereby obtaining TFTs having uniform characteristics.
도 6은 본 발명의 바람직한 또 다른 일 실시예에 따른 평판 표시장치의 일 단위 픽셀의 회로도이고, 도 7은 그 단면도이다.6 is a circuit diagram of a unit pixel of a flat panel display device according to another exemplary embodiment of the present invention, and FIG. 7 is a cross-sectional view thereof.
도 6에서 볼 수 있듯이, 본 실시예에 있어, 상기 커패시터 유닛(Cst)은 제1커패시터(C1), 및 제2커패시터(C2)의 두 개의 커패시터로 이루어져 있다.As shown in FIG. 6, in the present embodiment, the capacitor unit Cst is composed of two capacitors of the first capacitor C1 and the second capacitor C2.
이러한 구조를 도 7을 통해 보다 상세히 설명토록 한다. This structure will be described in more detail with reference to FIG. 7.
전술한 바와 같이, 기판(100) 위의 제1버퍼층(101a) 상에 기능성막(101)이 형성되어 있고, 이 기능성막(102)을 덮도록 제2버퍼층(101b)이 형성된 상태에서, 제2버퍼층(101b) 상에 TFT 및 커패시터 유닛 등을 형성한다.As described above, in the state where the functional film 101 is formed on the
이 때, 기능성막(102)은 전술한 바와 같이, 제1성분(Ⅰ)과 제2성분(Ⅱ)이 서로 반비례하는 농도 구배를 갖도록 형성된 것으로, 기판(100)에 가까운 방향의 최외곽에는 제2성분(Ⅱ)이 고농도로 집적되어 있게 된다. 그런데, 이 제2성분(Ⅱ)은 모두 도전성 금속으로 구비되므로, 기능성막(102)의 적어도 하부는 도전성을 가질 수 있게 된다.At this time, as described above, the
따라서, TFT 및 커패시터 유닛을 성막함에 있어, 도 7에서 볼 수 있듯이, 층간 절연막(104) 상에 커패시터 유닛(Cst)의 제2전극(132)을 형성할 때에, 상기 층간절연막(104), 게이트 절연막(103) 및 절연막(102)에는 제1관통홀(140)을 형성한 후, 층간절연막(104) 상에 형성되는 커패시터 유닛(Cst)의 제2전극(132)이 상기 기능성막(102)의 하부에 콘택되도록 한다. 이에 따라, 기능성막(102)과, 제2버퍼층 (101b) 및 게이트 절연막(103)과, 커패시터 제1전극(131)에 의해 제1커패시터(C1)가 이루어지고, 커패시터 제1전극(131)과, 층간 절연막(104)과, 커패시터 제2전극(132)에 의해 제2커패시터(C2)가 이루어진다. 이 때, 커패시터 제2전극(132)은 기능성막(102)에 연결되어 있어, 제1커패시터(C1), 및 제2커패시터(C2)가 병렬로 연결된 구조를 취하게 된다. 그리고, 구동 TFT(M1)의 제1 전극(113)이 커패시터 유닛(Cst)의 제2전극(132)에 연결되어 있어, 도 6에서와 같이, 구동 TFT(M1)와 커패시터 유닛(Cst)이 전기적으로 연결된 구조를 취할 수 있게 되며, 아울러, 상기 TFT의 제1 및 제2전극(113)(114)의 형성과 동시에 형성된 Vdd전원 라인(Vdd)도 TFT의 제1전극(113) 및 기능성막(102)과 연결된 구조를 취해, 도 6과 같은 회로를 구현할 수 있게 된다. 그 이외의 구조는 전술한 실시예와 동일하므로, 상세한 설명은 생략한다.Therefore, in forming the TFT and the capacitor unit, as shown in FIG. 7, when forming the
이처럼, 본 발명은 기능성막(102)을 커패시터 유닛(Cst)의 한 전극으로 사용함으로써, 커패시터 유닛(Cst)의 전압 강하를 막을 수 있으며, 이 기능성막(102)은 동시에 Vdd 전원 라인(Vdd)과도 전기적으로 연결되어 있어, Vdd 전원의 전압 강하를 막을 수 있다.As described above, the present invention can prevent the voltage drop of the capacitor unit Cst by using the
본 발명은 상술한 바와 같은 실시예들 외에도, 다양한 단면구조를 갖는 유기발광표시장치에 모두 적용될 수 있다.In addition to the embodiments described above, the present invention can be applied to all organic light emitting display devices having various cross-sectional structures.
본 발명은 반드시 유기 발광표시장치에만 적용될 것은 아니며, 액정 표시장치, 무기 전계 발광 표시장치, 및 전자 방출 표시장치 등 다양한 평판 표시장치에 그대로 적용될 수 있음은 물론이다.The present invention is not necessarily applied only to an organic light emitting display device, but may be applied to various flat panel display devices such as a liquid crystal display, an inorganic electroluminescent display, and an electron emission display.
상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.
첫째, 광흡수가 가능한 기능성막을 레이저 조사방향의 반대측에 위치하도록 함으로써, 금속 기판을 사용할 경우에 레이저가 금속 기판의 표면에서 반사하는 것을 막아, 반도체막의 균일한 결정화를 기할 수 있게 된다.First, by placing the functional film capable of absorbing light on the opposite side of the laser irradiation direction, it is possible to prevent the laser from reflecting off the surface of the metal substrate when using the metal substrate, thereby achieving uniform crystallization of the semiconductor film.
둘째, 반도체막을 균일하게 결정화함으로써, TFT의 특성을 균일하게 할 수 있다.Second, by uniformly crystallizing the semiconductor film, the characteristics of the TFT can be made uniform.
셋째, 기능성막의 도전성으로 인해, Vdd 라인의 라인 저항에 따른 Vdd전압의 강하를 방지할 수 있다.Third, due to the conductivity of the functional film, it is possible to prevent the drop in the Vdd voltage due to the line resistance of the Vdd line.
넷째, 커패시터 유닛의 전극이 도전성 있는 기능성막이 됨으로써 커패시터(Cst)의 전압강하를 방지할 수 있다.Fourth, since the electrode of the capacitor unit becomes a conductive functional film, the voltage drop of the capacitor Cst can be prevented.
본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary and will be understood by those of ordinary skill in the art that various modifications and variations can be made therefrom.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050098068A KR100730154B1 (en) | 2005-10-18 | 2005-10-18 | Flat panel display device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050098068A KR100730154B1 (en) | 2005-10-18 | 2005-10-18 | Flat panel display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070042303A KR20070042303A (en) | 2007-04-23 |
KR100730154B1 true KR100730154B1 (en) | 2007-06-19 |
Family
ID=38177202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050098068A KR100730154B1 (en) | 2005-10-18 | 2005-10-18 | Flat panel display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100730154B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3783651A1 (en) * | 2019-08-19 | 2021-02-24 | Samsung Electronics Co., Ltd. | Display apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980060717A (en) * | 1996-12-31 | 1998-10-07 | 김광호 | Crystallization Method of Silicon Thin Film |
KR20030049385A (en) * | 2001-12-14 | 2003-06-25 | 삼성에스디아이 주식회사 | Flat Panel Display Device with Face Plate and Fabrication Method thereof |
KR20030054777A (en) * | 2001-12-26 | 2003-07-02 | 삼성에스디아이 주식회사 | Flat Panel Display with Black Matrix and Method for fabricating the Same |
KR20040025603A (en) * | 2002-09-18 | 2004-03-24 | 산요덴키가부시키가이샤 | Manufacturing method of semiconductor device |
KR20050027466A (en) * | 2003-09-15 | 2005-03-21 | 삼성에스디아이 주식회사 | Thin film transistor having a black matrix and method for fabricating a polysilicon used in tft |
-
2005
- 2005-10-18 KR KR1020050098068A patent/KR100730154B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980060717A (en) * | 1996-12-31 | 1998-10-07 | 김광호 | Crystallization Method of Silicon Thin Film |
KR20030049385A (en) * | 2001-12-14 | 2003-06-25 | 삼성에스디아이 주식회사 | Flat Panel Display Device with Face Plate and Fabrication Method thereof |
KR20030054777A (en) * | 2001-12-26 | 2003-07-02 | 삼성에스디아이 주식회사 | Flat Panel Display with Black Matrix and Method for fabricating the Same |
KR20040025603A (en) * | 2002-09-18 | 2004-03-24 | 산요덴키가부시키가이샤 | Manufacturing method of semiconductor device |
KR20050027466A (en) * | 2003-09-15 | 2005-03-21 | 삼성에스디아이 주식회사 | Thin film transistor having a black matrix and method for fabricating a polysilicon used in tft |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3783651A1 (en) * | 2019-08-19 | 2021-02-24 | Samsung Electronics Co., Ltd. | Display apparatus |
US11362136B2 (en) | 2019-08-19 | 2022-06-14 | Samsung Electronics Co., Ltd. | Display apparatus |
US11764254B2 (en) | 2019-08-19 | 2023-09-19 | Samsung Electronics Co., Ltd. | Display apparatus |
US11923400B2 (en) | 2019-08-19 | 2024-03-05 | Samsung Electronics Co., Ltd. | Display apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20070042303A (en) | 2007-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100768191B1 (en) | Manufacturing method of organic light emitting display device and organic light emitting display device | |
KR100647712B1 (en) | Organic light emitting display device | |
KR100683766B1 (en) | Flat panel display and method for fabricating the same | |
US7800300B2 (en) | Organic electroluminescent display device having electroluminescent transistors and methods of manufacturing the device | |
JP4472664B2 (en) | Flat panel display | |
US8324612B2 (en) | Thin film transistor, method of fabricating the same, and flat panel display having the same | |
KR100696522B1 (en) | Flat panel display device | |
KR100858821B1 (en) | Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor and method of manufacturing the same | |
US8461591B2 (en) | Organic light emitting display apparatus and method of manufacturing the same | |
US20060001091A1 (en) | Thin film transistor (TFT) and flat panel display including the TFT and their methods of manufacture | |
US20120146004A1 (en) | Organic Light-Emitting Display Apparatus and Method of Manufacturing the Same | |
CN1862835B (en) | Thin film transistor (tft) and flat panel display including the TFT | |
KR100696508B1 (en) | Flat panel display device | |
KR101506671B1 (en) | Organic light emitting display and manufacturing method thereof | |
KR100696514B1 (en) | Organic light emitting display device of top emission type | |
KR100759558B1 (en) | Organic light emitting display device | |
KR100708722B1 (en) | Organic light emitting display device and manufacturing method thereof | |
KR100932937B1 (en) | OLED display and manufacturing method thereof | |
KR100730154B1 (en) | Flat panel display device and manufacturing method thereof | |
KR100626074B1 (en) | Flat panel display device | |
KR100544122B1 (en) | Organic electro luminescence display device and manufacturing method thereof | |
KR100696518B1 (en) | Flat panel display device | |
KR100696525B1 (en) | Flat Panel display device | |
KR100563060B1 (en) | Flat panel display with TFT | |
KR20070096088A (en) | Manufacturing method of organic light emitting display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 13 |