상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 유기 전계발광 표시장치는, 하나의 데이터 라인과, 제 1 및 제 2주사선을 포함하는 2 이상의 주사선이 각각 형성되는 복수의 화소회로가 구비되는 표시 패널과; 양방향으로 데이터신호를 인가할 수 있는 양방향 데이터 구동부와; 순방향신호 또는 역방향신호를 인가받아 상기 제 1 주사선(Skb)에 순방향 또는 역방향의 제 1선택신호를 순차적으로 출력하는 제 1주사 구동부와; 상기 제 1주사 구동부에서 출력되는 제 1선택신호를 입력받아 상기 순방향신호 또는 역방향신호에 따라 선택적으로 상기 2 주사선(Ska)에 순방향 또는 역방향의 제 2선택신호를 순차적으로 출력하는 제 2주사 구동부가 포함됨을 특징으로 한다.
이 때, 상기 제 1 및 제 2주사 구동부는 상기 표시 패널의 양측에 각각 구비된다.
또한, 상기 제 1주사 구동부는, 순방향신호(CTU) 또는 역방향신호(CTD)를 인 가받아 후단에 연결된 쉬프트 레지스터가 순방향 또는 역방향으로 순차적인 신호를 생성케 하는 주사 방향 제어부와; 상기 주사 방향 제어부에 의해 입력되는 시작신호(STV)를 순방향 또는 역방향으로 쉬프트하여 순차적인 신호를 생성하는 쉬프트 레지스터와; 상기 쉬프트 레지스터로부터 출력되는 인접한 2개의 신호 및 제 1, 2 클럭신호(CLK1, CLK2) 중 하나가 입력되어 상기 제 1주사선에 선택신호를 제공하는 제 1선택신호 인가부가 포함되어 구성되고, 상기 제 1 선택신호 인가부와 표시 패널 사이에 버퍼부가 더 구비됨을 특징으로 한다.
또한, 상기 주사 방향 제어부는, 순방향신호(CTU)에 턴온되어 시작신호(STV) 또는 전단 쉬프트 레지스터 유닛의 출력신호를 쉬프트 레지스터 유닛에 제공하는 제 1트랜지스터(T1)와; 역방향신호(CTD)에 턴온되어 시작신호 또는 후단 쉬프트 레지스터 유닛의 출력신호를 쉬프트 레지스터 유닛에 제공하는 제 2트랜지스터(T2)이 포함되는 다수의 제어유닛으로 구성되며, 상기 제 1트랜지스터(T1) 및 제 2트랜지스터(T2)는 서로 다른 타입으로 형성됨을 특징으로 한다.
또한, 상기 제 1선택신호 인가부는, 상기 쉬프트 레지스터로부터 출력되는 인접한 2개의 신호 및 제 1, 2 클럭신호(CLK1, CLK2) 중 하나가 입력되는 다수의 3단자 부정 논리곱 게이트(NAND)가 포함되어 구성되며, 상기 제 1 및 제 2클럭신호는 1H를 주기로 하고, 서로 위상이 반전되어 제공됨을 특징으로 한다.
또한, 상기 제 2 주사 구동부는, 상기 순방향신호에 의해 상기 제 1주사 구동부의 이전 제 1선택신호(Skb-1)를 제 2선택신호(Ska) 출력하고, 역방향신호에 의해 상기 제 1주사 구동부의 다음 제 1선택신호(Skb+1)를 제 2선택신호(Ska)로 출력 하는 제 2선택신호 인가부가 포함되고, 상기 제 2선택신호 인가부와 표시 패널 사이에 버퍼부가 더 구비됨을 특징으로 한다.
또한, 상기 제 2선택신호 인가부는 상기 순방향신호(CTU)에 턴온되어 상기 제 1주사 구동부의 이전 제 1선택신호(Skb-1)를 제 2선택신호(Ska) 제공하는 제 1트랜지스터(TR1)과, 역방향신호(CTD)에 턴온되어 상기 제 1주사 구동부의 다음 제 1선택신호(Skb+1)를 제 2선택신호(Ska)로 제공하는 제 2트랜지스터가 포함되는 다수의 선택유닛으로 구성되며, 상기 제 1트랜지스터(TR1) 및 제 2트랜지스터(TR2)는 서로 다른 타입으로 형성됨을 특징으로 한다.
또한, 상기 제 1 주사선은 주사선들 중 표시 패널의 각 화소회로에 연결되는 현재 주사선들(S0, S1b, S2b … Snb, Sn+1)이고, 상기 제 2 주사선은 주사선들 중 표시 패널의 각 화소회로에 연결되는 직전 주사선들(S1a, S2a … Sna)이고, 상기 제 1주사선들 중 S0, Sn+1 주사선은 더미 주사선으로 상기 주사선에 연결되는 화소는 비발광됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 4는 본 발명의 실시예에 따른 화소 회로의 등가 회로도이다.
도 4에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화소 회로만을 도시하였다. 한편, 주사선에관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 "현재 주사선"이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 "직전 주사선"이라 한다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 화소 회로(10)는 트랜지스터(M1-M5), 커패시터(Cst, Cvth), 및 유기 EL 소자(OLED)를 포함한다.
트랜지스터(M1)는 유기 EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 전압(VDD)을 공급하기 위한 전원과 유기 EL 소자(OLED) 간에 접속되고, 게이트에 인가되는 전압에 의하여 트랜지스터(M5)를 통하여 유기 EL 소자(OLED)에 흐르는 전류를 제어한다. 트랜지스터(M2)는 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다.
트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 일전극(A)이 접속되고, 커패시터(Cvth)의 타전극(B) 및 전압(VDD)을 공급하는 전원 간에 커패시터(Cst)와 트랜지스터(M4)가 병렬 접속된다. 트랜지스터(M4)는 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 커패시터(Cvth)의 타전극(B)에 전원(VDD)을 공급한다.
트랜지스터(M3)는 현재 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)으로부터의 데이터를 커패시터(Cvth)의 타전극(B)으로 전달한다.
트랜지스터(M5)는 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)의 애노드 간에 접속되고, 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)를 차단시킨다.
유기 EL 소자(OLED)는 입력되는 전류에 대응하여 빛을 방출한다. 본 발명의 실시예에 따르면, 유기 EL 소자(OLED)의 캐소드에 연결되는 전압(VSS)은 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용될 수 있다.
이와 같은 화소회로의 동작에 대하여 설명한다.
먼저, 직전 주사선(Sn-1)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M3)가 턴온되어 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1)의 게이트 및 소스간 전압이 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1)의 소스가 전원(Vdd)에 연결되어 있으므로, 트랜지스터(M1)의 게이트 즉, 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(Vdd)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(Vdd)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCvth)은 수학식 1과 같다.
수학식 1
여기서, VCvth는 커패시터(Cvth)에 충전되는 전압을 의미하고, VCvthA는 커패시터(Cvth)의 노드(A)에 인가되는 전압, VCvthB는 커패시터(Cvth)의 노드(B)에 인가되는 전압을 의미한다.
또한, N타입의 채널을 갖는 트랜지스터(M2)는 직전 주사선(Sn-1)의 로우레벨의 신호에 응답하여 차단되어, 트랜지스터(M1)에 흐르는 전류가 유기EL 소자(OLED)로 흐르는 것을 방지한다.
다음, 현재 주사선(Sn)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M5)가 턴온되어 데이터 전압(Vdata)이 노드(B)에 인가된다. 또한, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으 므로, 트랜지스터(M1)의 게이트에는 데이터 전압(Vdata)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1)의 게이트-소스간 전압(Vgs)은 다음의 수학식 2와 같다.
수학식 2
또한, 현재 주사선(Sn)의 하이레벨에 응답하여 트랜지스터(M2)가 온되어 트랜지스터(M1)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)가 유기EL 소자(OLED)에 공급되어, 유기 EL 소자(OLED)는 발광하게 된다. 전류(IOLED)는 수학식 3과 같다.
수학식 3
여기서, IOLED는 유기 EL 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 소스와 게이트 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.
이와 같이 직전 주사선(Sn-1)에 주사 신호가 인가되는 동안, 트랜지스터(M2)가 오프되어 누설전류가 흐르는 것을 차단하게 되고 블랙 계조를 정확하게 표현할 수 있다.
지금까지 본 발명의 실시예에 따른 화소회로로서 5개의 트랜지스터와 2개의 커패시터가 포함되는 것을 예로 들었지만, 본 발명은 이에 한정되지 않고 2이상의 선택신호에 의해 동작하는 모든 화소회로에 적용될 것이다.
도 5는 본 발명의 실시예에 의한 유기 전계발광 표시장치의 구성을 나타내는 블록도이다.
단. 도 5의 표시패널에 구비되는 다수의 화소회로는 앞서 도 4를 통해 설명한 바와 같이 2 이상의 선택신호에 의해 동작하는 화소회로이다.
도 5를 참조하면, 본 발명의 실시예에 의한 유기 전계발광 표시장치는 표시패널(500), 제 1 및 제 2 주사구동부(600, 700)와 데이터구동부(510)를 포함하여 구성된다.
상기 표시패널(500)은 정상 화면 및 180ㅀ회전된 화면을 모두 표시할 수 있는 표시패널이다. 또한, nㅧm개의 화소가 매트릭스 형태로 배열되어 있다(이하에서 불특정 화소는 'Pk'라고 명명하고, 여기서 k는 1과 n 사이의 자연수이다). 한 쌍의 주사선(Ska, Skb)과 데이터선(Dm)이 교차하는 부분에 도 4의 화소회로가 마련되고, 하나의 화소(Pk)는 서로 다른 선택신호를 인가하는 2개의 주사선(Ska, Skb)에 전기적으로 연결된다. 이 경우, 하나의 화소(Pk)에서, 동일한 선택신호로 동작하는 능동소자는 동일한 주사선에 연결된다.
예컨대, 도 4의 화소회로(Pk)에서, 주사선(Ska)은 트랜지스터(M2), 트랜지스터(M4) 및 트랜지스터(M5)와 전기적으로 연결되어 직전 주사선에 대응되고, 주사선(Skb)은 트랜지스터(M3)와 전기적으로 연결되어 현재 주사선이 된다. 이렇게 함 으로써, 표시패널(100)에 존재하는 주사선(S1a. S1b, S2a, S2b … Sna, Snb)의 개수는 총 화소 수(n)의 2배(2n)가 된다.
상기 데이터 구동부(510)는 앞서 설명한 바와 같이 양방향 쉬프트 레지스터를 포함하여 양방향으로 데이터신호를 인가할 수 있는 양방향 데이터 구동부이다.
또한, 상기 제 1 및 제 2주사 구동부(600, 700)는 패널의 양측에 각각 구비되는 것으로, 상기 제 1주사 구동부(600)는 주사 방향 제어부(610), 쉬프트 레지스터(620), 제 1 선택신호 인가부(630) 및 버퍼부(640)를 포함하여 구성되고, 제 2주사 구동부(700)는 제 2선택신호 인가부(710) 및 버퍼부(720)를 포함하여 구성된다.
여기서, 상기 제 1주사 구동부(600)는 표시 패널(500)에 구비된 화소회로에 대해서 제 1 주사선 즉, 현재 주사선(Skb)에 선택신호를 제공하는 역할을 하고, 상기 제 2주사 구동부(700)는 표시 패널(500)에 구비된 화소회로의 제 2 주사선 즉, 직전 주사선(Ska)에 선택신호를 제공하는 역할을 한다.
또한, 상기 주사 구동부(600, 700)는 양방향 주사 구동을 구현하는 것으로, 순방향 주사 구동 시에는 하측 방향으로의 주사선들(S1a. S1b, S2a, S2b … Sna, Snb)에 순차적으로 선택신호를 인가하고, 역방향 주사 구동 시에는 상측 방향으로의 주사선들(Sna. Snb, Sn-1a, Sn-1b … S1a, S1b)에 순차적으로 선택신호를 인가한다.
먼저 상기 제 1 주사 구동부(600)는 주사 방향 제어부(610), 쉬프트 레지스터(620), 제 1 선택신호 인가부(630) 및 버퍼부(640)를 포함하여 구성된다.
상기 주사 방향 제어부(610)는 제 1 주사 구동부(600)가 순방향 또는 역방향 주사 구동을 제어하는 역할을 하는 것으로, 순방향신호(CTU) 또는 역방향신호(CTD)를 인가받아 후단에 연결된 쉬프트 레지스터(620)가 순방향 또는 역방향으로 순차적인 신호를 생성토록 한다.
즉, 순방향신호(CTU)를 인가받으면 최초 시작 신호(STV)가 쉬프트 레지스터의 제 0유닛(SRU#0)에 전달되어 순방향으로 순차적인 신호(SR0, SR1, SR2, …, SRn+1)을 생성케 하고, 반대로 역방향신호(CTD)를 인가받으면 최초 시작 신호(STV)가 쉬프트 레지스터의 제 n+1유닛(SRU#n+1)에 전달되어 역방향으로 순차적인 신호(SRn+1, SRn, SRn-1, …, SR0)을 생성케 한다.
또한, 상기 쉬프트 레지스터(620)는 양방향 주사가 가능한 양방향 쉬프트 레지스터로서, n+2개의 유닛(SRU0, SRU1, …, SRUn+1)으로 구성되어 상기 주사 방향 제어부(610)에 의해 상기 시작신호(STV)를 순방향 또는 역방향으로 쉬프트하여 순차적인 신호를 생성한다.
상기 제 1선택신호 인가부(630)는 상기 쉬프트 레지스터(620)로부터 출력되는 인접한 2개의 신호 및 제 1, 2 클럭신호(CLK1, CLK2) 중 하나가 입력되는 다수의 3단자 부정 논리곱 게이트(NAND)로 구성되며, 이를 통해 최종적으로 표시 패널에 구비된 화소회로의 현재 주사선(Skb)에 선택신호를 제공한다. 단, 상기 표시 패널(500)로 출력되는 선택신호의 안정화를 위해 상기 제 1선택신호 인가부(630)와 표시패널(500) 사이에 버퍼부(640)가 더 포함될 수 있다.
즉, 상기 제 1선택신호 인가부(630)는 순방향 구동시에는 하측 방향으로의 주사선들 중 현재 주사선들(S1b, S2b … Snb)에 순차적으로 선택신호를 인가하고, 역방향 주사 구동 시에는 상측 방향으로의 주사선들 중 현재 주사선들(Snb, Sn-1b … S1b)에 순차적으로 선택신호를 인가한다.
다음으로 상기 제 2 주사 구동부(700)는 제 2 선택신호 인가부(710) 및 버퍼부(720)를 포함하여 구성된다.
상기 제 2 선택신호 인가부(710)는 앞서 설명한 순방향신호(CTU) 또는 역방향신호(CTD) 중 어느 하나가 인가되어 순방향 또는 역방향으로 표시 패널에 구비된 화소회로의 직전 주사선(Skb)에 선택신호를 제공하는 역할을 한다.
이 때, 상기 제 2 선택신호 인가부(710)에서 출력되는 선택신호는 상기 제 1 주사 구동부(600)로부터 출력되는 선택신호를 입력받아 상기 순방향신호 또는 역방향신호에 따라 선택적으로 출력되는 신호이다. 단, 상기 표시 패널(500)로 출력되는 선택신호의 안정화를 위해 상기 제 2선택신호 인가부(710)와 표시패널(500) 사이에 버퍼부(720)가 더 포함될 수 있다.
즉, 상기 제 2선택신호 인가부(710)는 순방향 구동시에는 하측 방향으로의 주사선들 중 직전 주사선들(S1a, S2a … Sna)에 순차적으로 선택신호를 인가하고, 역방향 주사 구동 시에는 상측 방향으로의 주사선들 중 직전 주사선들(Snb, Sn-1b … S1b)에 순차적으로 선택신호를 인가한다.
단, 상기 제 2선택신호 인가부(710)에서 출력되는 선택신호는 제 1선택신호 인가부(630)로부터 출력되는 선택신호를 입력받아 상기 순방향신호 또는 역방향신호에 따라 선택적으로 출력되는 신호로서, 일 예로 순방향 구동의 경우 상기 제 2 주사 구동부(700)에서 S1a로 출력되는 선택신호는 상기 제 1 주사 구동부(600)에서 S0로 출력되는 선택신호와 동일하며, 제 2 주사구동부(700)로부터 S2a로 출력되는 선택신호는 제 1 주사 구동부(600)로부터 S1b로 출력되는 선택신호와 동일하다.
이와 마찬가지로 역방향 구동의 경우 상기 제 2 주사구동부(700)에서 Sna로 출력되는 선택신호는 제 1 주사구동부(600)에서 Sn+1로 출력되는 선택신호와 동일하며, 제 2 주사구동부(700)로부터 Sn-1a로 출력되는 선택신호는 제 1주사구동부(600)로부터 Snb로 출력되는 선택신호와 동일하다.
이와 같은 제 1 및 제 2 주사 구동부(600, 700)는 순방향신호(CTU) 및 역방향신호(CTD)에 응답하여 각 선택신호가 해당 주사선들(S1a, S1b, S2a, S2b …Sna, Snb)에 인가되도록 동작한다.
즉, 순방향신호(CTU)가 인가되면, 제 2 주사 구동부(700)에서 출력되는 선택신호들은 각각 하측방향으로의 직전 주사선들('a' 주사선)(S1a, S2a, S3a, S4a … Sna)에 순차적으로 인가되고, 제 1 주사 구동부(600)에서 출력되는 선택신호들은 각각 하측방향으로의 현재 주사선들('b' 주사선)(S1b, S2b, S3b, S4b… Snb)에 순차적으로 인가된다.
단, 상기 제 2 주사 구동부에서 각각 S1a, S2a, S3a, S4a … Sna에 출력되는 선택신호들은 상기 제 1주사 구동부에서 각각 S0, S1b, S2b, S3b, S4b… Sn-1b와 동일하다.
반대로 역방향신호(CTD)가 인가되면, 제 2 주사 구동부에서 출력되는 선택신호들은 각각 상측방향으로의 직전 주사선들('a' 주사선)(Sna, Sn-1a, Sn-2a, Sn-3a … S1a)에 인가되고, 제 1 주사 구동부에서 출력되는 선택신호들은 각각 상측방향 으로의 현재 주사선들('b' 주사선)(Snb, Sn-1b, Sn-2b, Sn-3b… S1b)에 인가된다.
단, 상기 제 2 주사 구동부에서 각각 Sna, Sn-1a, Sn-2a, Sn-3a … S1a에 출력되는 선택신호들은 상기 제 1주사 구동부에서 각각 Sn+1b, Snb, Sn-1b, Sn-2b… S2b와 동일하다.
따라서, 본 발명에 의할 경우 하나의 화소에서 직전 선택신호에 의해 동작하는 능동소자들(M2, M4, M5)이 'a' 주사선에 연결되고, 현재 선택신호에 의해 동작하는 능동소자(M3)가 'b' 주사선에 연결된 패널은 순방향이든 역방향이든 직전 선택신호는 'a' 주사선에 인가되고 현재 선택신호는 'b' 주사선에 인가되어 정상적으로 영상을 표시할 수 있게 된다.
도 6은 도 5에 도시된 제 1 및 제 2 주사구동부의 구성을 구체적으로 나타내는 도면이다.
도 6을 참조하면, 먼저 제 1 주사 구동부의 주사 방향 제어부(610)는 n+2개의 제어유닛(612)으로 구성되는 것으로, 상기 제어유닛(612)은 순방향신호(CTU)에 턴온되어 시작신호(STV) 또는 전단 쉬프트 레지스터 유닛의 출력신호를 쉬프트 레지스터 유닛에 제공하는 제 1트랜지스터(T1)와, 역방향신호(CTD)에 턴온되어 시작신호 또는 후단 쉬프트레지스터 유닛의 출력신호를 쉬프트 레지스터 유닛에 제공하는 제 2트랜지스터(T2)로 구성된다.
즉, 도 6에 도시된 바와 같이 제 0제어유닛을 구성하는 제 1트랜지스터의 게이트는 순방향신호(CTU)를 인가받아 턴 온되며, 이에 소스로 인가되는 시작신호(STV)를 제 0쉬프트 레지스터 유닛(SRU#0)로 전달하고, 제 0제어유닛을 구성하는 제 2트랜지스터의 게이트는 역방향신호(CTD)를 인가받아 턴 온되며, 이에 소스로 인가되는 후단 쉬프트 레지스터 유닛 즉, 제 1쉬프트 레지스터 유닛(SRU#1)의 출력신호를 제 0쉬프트 레지스터 유닛(SRU#0)로 전달한다.
또한, 제 1 내지 n 제어유닛을 구성하는 제 1트랜지스터의 게이트는 순방향신호(CTU)를 인가받아 턴 온되며, 이에 소스로 인가되는 전단 쉬프트레지스터 유닛(SRU#0,…,SRU#n-1)의 출력신호를 제 1 내지 n 쉬프트 레지스터 유닛(SRU#1,…,SRU#n)으로 전달하고, 제 1 내지 n 제어유닛을 구성하는 제 2트랜지스터의 게이트는 역방향신호(CTD)를 인가받아 턴 온되며, 이에 소스로 인가되는 후단 쉬프트레지스터 유닛(SRU#2,…,SRU#n+1)의 출력신호를 제 1 내지 n 쉬프트 레지스터 유닛(SRU#1,…,SRU#n)으로 전달한다.
또한, 제 n+1제어유닛을 구성하는 제 1트랜지스터의 게이트는 순방향신호(CTU)를 인가받아 턴 온되며, 이에 소스로 인가되는 전단 쉬프트 레지스터 유닛 즉, 제 n 쉬프트 레지스터 유닛(SRU#n)의 출력신호를 제 n+1쉬프트 레지스터 유닛(SRU#n+1)로 전달하고, 제 n+1제어유닛을 구성하는 제 2트랜지스터의 게이트는 역방향신호(CTD)를 인가받아 턴 온되며, 이에 소스로 인가되는 시작신호(STV)를 제 n+1쉬프트 레지스터 유닛(SRU#n+1)으로 전달한다.
단, 상기 주사방향 제어부(610)를 구성하는 각각의 제어유닛(612)은 도 6에 도시된 구성으로 한정되는 것은 아니며, 트랜스미션게이트 등으로 구현될 수 있다.
이에 상기 쉬프트 레지스터(620)는 양방향 주사가 가능한 양방향 쉬프트 레지스터로서, n+2개의 유닛(SRU0, SRU1, …, SRUn+1)(622)으로 구성되어 상기 주사 방향 제어부에 의해 상기 시작신호(STV)를 순방향 또는 역방향으로 쉬프트하여 순차적인 신호(SR0, SR1,…,SRn+1 또는 SRn+1,SRn, SRn-1,…, SR0)를 생성하는 역할을 한다.
또한, 상기 제 1선택신호 인가부(630)는 상기 쉬프트 레지스터(620)로부터 출력되는 인접한 2개의 신호 및 제 1, 2 클럭신호(CLK1, CLK2) 중 하나가 입력되는 n+1개의 3단자 부정 논리곱 게이트(NAND)(632)로 구성되며, 이를 통해 최종적으로 표시 패널(500)에 구비된 화소회로의 현재 주사선(Skb)에 선택신호를 제공한다. 단, 상기 표시 패널로 출력되는 선택신호의 안정화를 위해 상기 제 1선택신호 인가부(630)와 표시패널(500) 사이에 버퍼부(640)가 더 포함될 수 있다.
즉, 제 0부정 논리곱 게이트는 제 0쉬프트 레지스터 유닛으로부터 출력되는 신호(SR0)와, 제 1쉬프트 레지스터 유닛으로부터 출력되는 신호(SR1) 및 제 1클럭신호(CLK1)가 입력되며, 상기 입력되는 3개 신호의 부정 논리곱 연산을 통해 최종적으로 S0 주사선에 선택신호를 출력한다.
또한, 제 1 내지 제 n-1 부정 논리곱 게이트는 각각 SR1, SR2 내지 SRn-1, SRn 및 제 1클럭신호(CLK1) 또는 제 2클럭신호(CLK2) 중 하나가 입력되며, 상기 입력되는 3개 신호의 부정 논리곱 연산을 통해 최종적으로 S1b 내지 Snb 주사선에 선택신호를 출력한다.
또한, 상기 제 n부정 논리곱 게이트는 제 n쉬프트 레지스터 유닛으로부터 출력되는 신호(SRn)와, 제 n+1쉬프트 레지스터 유닛으로부터 출력되는 신호(SRn+1) 및 제 1클럭신호(CLK1)가 입력되며, 상기 입력되는 3개 신호의 부정 논리곱 연산을 통해 최종적으로 Sn+1 주사선에 선택신호를 출력한다.
이 때, 상기 S0, Sn+1 주사선은 더미 주사선으로 상기 주사선에 연결되는 화소는 실제 빛을 발광하지 아니한다.
또한, 상기 제 1선택신호 인가부(610)는 순방향 구동시에는 하측 방향으로의 주사선들 중 표시 패널의 각 화소회로에 연결되는 현재 주사선들(S1b, S2b … Snb)에 순차적으로 선택신호를 인가하고, 역방향 주사 구동 시에는 상측 방향으로의 주사선들 중 표시 패널의 각 화소회로에 연결되는 현재 주사선들(Snb, Sn-1b … S1b)에 순차적으로 선택신호를 인가한다.
상기 쉬프트 레지스터 유닛(622)에서 출력되는 신호(SR0, SR1,…, SRn+1) 및 제 1, 2클럭신호의 부정 논리곱 연산을 통해 최종 출력되는 선택신호의 파형은 이하 순방향 또는 역방향 구동을 설명하는 타이밍도(도 8, 도 10)을 통해 보다 상세히 설명하도록 한다.
다음으로 상기 제 2 주사 구동부(700)의 제 2선택신호 인가부(710)는 n개의 선택유닛(712)으로 구성되는 것으로, 상기 선택유닛(712)은 순방향신호(CTU)에 턴온되어 전단 부정 논리곱 게이트의 출력신호를 표시패널의 선택신호로 제공하는 제 1트랜지스터(TR1)와, 역방향신호(CTD)에 턴온되어 후단 부정 논리곱 게이트의 출력신호를 표시패널의 선택신호로 제공하는 제 2트랜지스터(TR2)를 포함한다.
이 때, 상기 부정 논리곱 게이트(632)는 앞서 설명한 제 1 주사 구동부(600)의 제 1선택신호 인가부(630)에 구비되는 것이다.
즉, 즉, 도 6에 도시된 바와 같이 제 1 내지 제 n선택유닛(712)을 구성하는 제 1트랜지스터(TR1)의 게이트는 순방향신호(CTU)를 인가받아 턴 온되며, 이에 소스로 인가되는 전단 부정 논리곱 게이트 즉, 제 0 내지 제 n-1부정 논리곱 게이트의 출력신호(S0, S1b,…,Sn-1b)를 표시패널의 선택신호로 제공하고, 제 1 내지 제 n선택유닛을 구성하는 제 2트랜지스터(TR2)의 게이트는 역방향신호(CTD)를 인가받아 턴 온되며, 이에 소스로 인가되는 후단 부정 논리곱 게이트 즉, 제 2 내지 제 n+1부정 논리곱 게이트의 출력신호(S2b, S4b,…,Sn+1)를 표시패널의 선택신호로 제공한다.
단, 상기 제 2선택신호 인가부(710)를 구성하는 각각의 선택유닛(712)은 도 6에 도시된 구성으로 한정되는 것은 아니며, 트랜스미션게이트 등으로 구현될 수 있다.
즉, 상기 제 2 선택신호 인가부(710)는 앞서 설명한 순방향신호(CTU) 또는 역방향신호(CTD) 중 어느 하나가 인가되어 순방향 또는 역방향으로 표시 패널에 구비된 화소회로의 직전 주사선(Skb)에 선택신호를 제공하는 역할을 한다.
이 때, 상기 제 2 선택신호 인가부(710)에서 출력되는 선택신호는 상기 제 1 주사 구동부(600)(제 1선택신호 인가부)(630)로부터 출력되는 선택신호를 입력받아 상기 순방향신호 또는 역방향신호에 따라 선택적으로 출력되는 신호이다. 단, 상기 표시 패널(500)로 출력되는 선택신호의 안정화를 위해 상기 제 2선택신호 인가부(710)와 표시패널(500) 사이에 버퍼부(720)가 더 포함될 수 있다.
즉, 상기 제 2선택신호 인가부(710)는 순방향 구동시에는 하측 방향으로의 주사선들 중 표시 패널(500)의 각 화소회로에 연결되는 직전 주사선들(S1a, S2a … Sna)에 순차적으로 선택신호를 인가하고, 역방향 주사 구동 시에는 상측 방향으로의 주사선들 중 표시 패널의 각 화소회로에 연결되는 직전 주사선들(Sna, Sn-1a … S1a)에 순차적으로 선택신호를 인가한다.
단, 앞서 언급한 바와 같이 상기 제 2선택신호 인가부(710)에서 출력되는 선택신호는 제 1선택신호 인가부(630)로부터 출력되는 선택신호를 입력받아 상기 순방향신호 또는 역방향신호에 따라 선택적으로 출력되는 신호로서, 일 예로 순방향 구동의 경우 상기 제 2 주사 구동부(700)에서 S1a로 출력되는 선택신호는 상기 제 1 주사 구동부(600)에서 S0로 출력되는 선택신호와 동일하며, 제 2 주사구동부(700)로부터 S2a로 출력되는 선택신호는 제 1 주사 구동부(600)로부터 S1b로 출력되는 선택신호와 동일하다.
이와 마찬가지로 역방향 구동의 경우 상기 제 2 주사구동부(700)에서 Sna로 출력되는 선택신호는 제 1 주사구동부(600)에서 Sn+1로 출력되는 선택신호와 동일하며, 제 2 주사구동부(700)로부터 Sn-1a로 출력되는 선택신호는 제 1주사구동부(600)로부터 Snb로 출력되는 선택신호와 동일하다.
도 7은 도 6에 도시된 제 1 및 제 2 주사구동부의 순방향 구동 시 동작을 설명하는 도면이고, 도 8은 순방향 구동 시의 타이밍도이다.
도 7 및 도 8을 참조하면, 먼저 상기 제 1 주사 구동부(600)의 주사 방향 제어부(610)에는 로우 레벨의 순방향신호(CTU)가 인가되며, 이에 따라 상기 주사 방향 제어부에 구비된 제어유닛(612)의 제 1트랜지스터(T1)은 턴 온된다. 즉, 상기 제 1트랜지스터(T1)은 P채널의 트랜지스터이다.
반면, 상기 역방향신호(CTD)도 로우레벨로 인가될 수 있으나, 이 경우 상기 제어유닛의 제 2트랜지스터(T2)는 N채널 트랜지스터로서 모두 턴 오프된다.
즉, 상기 순방향신호(CTU) 및 역방향신호(CTD)는 별도 인가되는 것으로 도시되고 있으나, 동일한 신호로 인가될 수도 있다.
이에 따라 상기 제어유닛(612)의 제 1트랜지스터(T1)이 턴 온됨에 따라, 상기 제 0제어유닛을 통해 최초 시작신호(STV)를 제 0쉬프트 레지스터 유닛(SRU#0)에 제공하여 이를 쉬프트한 신호(SR0)가 출력되고, 상기 SR0는 제 1제어유닛을 거쳐 제 1쉬프트 레지스터 유닛(SRU#1)에 제공되어 이를 1수평주기(1H) 만큼 쉬프트한 신호(SR1)이 출력된다.
즉, 상기 로우레벨의 순방향신호(CTU)가 인가됨에 따라 제 0제어유닛을 통해 시작신호가 제 0쉬프트 레지스터 유닛(SRU#0)에 인가되어 SR0를 출력하고, 상기 SR0가 후단의 제어유닛 즉, 제 1제어유닛을 거쳐 후단의 쉬프트 레지스터 유닛 즉, 제 1쉬프트 레지스터 유닛(SRU#1)에 인가되어 SR1을 출력한다.
결과적으로 상기 주사 방향 제어부(610) 및 쉬프트 레지스터(620)를 통해 도 8에 도시된 바와 같이 패널의 하측방향으로 SR0, SR1, SR2, SR3,… 신호가 순차적으로 발생된다.
이에 상기 제 1선택신호 인가부(630)에 구비된 n+1개의 3단자 부정 논리곱 게이트(NAND)(632)에는 상기 쉬프트 레지스터(620)로부터 출력되는 인접한 2개의 신호 및 제 1, 2 클럭신호(CLK1, CLK2) 중 하나가 입력된다.
이 때, 상기 제 1 및 제 2클럭신호(CLK1, CLK2)는 1H를 주기로 하는 신호로 서 서로 위상이 반전되어 입력된다.
즉, 제 0부정 논리곱 게이트는 제 0쉬프트 레지스터 유닛으로부터 출력되는 신호(SR0)와, 제 1쉬프트 레지스터 유닛으로부터 출력되는 신호(SR1) 및 제 1클럭신호(CLK1)가 입력되며, 상기 입력되는 3개 신호의 부정 논리곱 연산을 통해 최종적으로 S0 주사선에 선택신호를 출력한다.
도 8을 참조하면, 상기 S0 주사선에 출력되는 선택신호는 하이레벨의 제 1클럭신호, 하이레벨의 SR0, SR1의 부정 논리곱 연산에 의해 로우레벨의 신호가 된다.
또한, 제 1 내지 제 n-1 부정 논리곱 게이트는 각각 SR1, SR2 내지 SRn-1, SRn 및 제 1클럭신호(CLK1) 또는 제 2클럭신호(CLK2) 중 하나가 입력되며, 상기 입력되는 3개 신호의 부정 논리곱 연산을 통해 최종적으로 S1b 내지 Snb 주사선에 선택신호를 출력한다.
즉, 도 8에 도시된 바와 같이 상기 S1b 주사선에 출력되는 선택신호는 하이레벨의 제 2클럭신호, 하이레벨의 SR1, SR2의 부정 논리곱 연산에 의해 로우레벨의 신호가 되고, 상기 S2b 주사선에 출력되는 선택신호는 하이레벨의 제 1클럭신호, 하이레벨의 SR2, SR3의 부정 논리곱 연산에 의해 로우레벨의 신호가 된다.
이와 같이 생성된 선택신호들은 버퍼부(640)를 통해 최종적으로 표시 패널(500)에 구비된 화소회로의 현재 주사선(Skb)에 선택신호를 제공한다. 단, 상기 S0, Sn+1 주사선은 더미 주사선으로 상기 주사선에 연결되는 화소는 실제 빛을 발광하지 아니한다.
즉, 상기 제 1선택신호 인가부(630)는 순방향 구동시에는 하측 방향으로의 주사선들 중 표시 패널의 각 화소회로에 연결되는 현재 주사선들(S1b, S2b … Snb)에 순차적으로 선택신호를 인가하게 된다.
다음으로 상기 제 2 주사 구동부(700)의 제 2선택신호 인가부(710)는 n개의 선택유닛(712)으로 구성되는데, 상기 선택 유닛에(712)는 로우 레벨의 순방향신호(CTU)가 인가되며, 이에 따라 상기 제 2선택신호 인가부에 구비된 선택유닛의 제 1트랜지스터(TR1)은 턴 온된다. 즉, 상기 제 1트랜지스터(TR1)은 P채널의 트랜지스터이다.
반면, 상기 역방향신호(CTD)도 로우레벨로 인가될 수 있으나, 이 경우 상기 선택유닛의 제 2트랜지스터(TR2)는 N채널 트랜지스터로서 모두 턴 오프된다.
즉, 상기 순방향신호(CTU) 및 역방향신호(CTD)는 별도 인가되는 것으로 도시되고 있으나, 동일한 신호로 인가될 수도 있다.
이에 따라 상기 선택유닛은 상기 제 1트랜지스터(TR1)가 순방향신호(CTU)에 턴온되어 전단 부정 논리곱 게이트의 출력신호를 표시패널의 선택신호로 제공한다. 이 때, 상기 부정 논리곱 게이트는 앞서 설명한 제 1 주사 구동부의 제 1선택신호 인가부에 구비되는 것이다.
즉, 도 7에 도시된 바와 같이 제 1 내지 제 n선택유닛(712)을 구성하는 제 1트랜지스터의 게이트는 순방향신호(CTU)를 인가받아 턴 온되며, 이에 소스로 인가되는 전단 부정 논리곱 게이트 즉, 제 0 내지 제 n-1부정 논리곱 게이트의 출력신호(S0, S1b,…,Sn-1b)를 표시패널의 선택신호로 제공한다.
따라서, 상기 제 2선택신호 인가부(710)는 순방향 구동 시에 하측 방향으로 의 주사선들 중 표시 패널(500)의 각 화소회로에 연결되는 직전 주사선들(S1a, S2a … Sna)에 순차적으로 선택신호를 인가하게 된다.
단, 앞서 언급한 바와 같이 상기 제 2선택신호 인가부(710)에서 출력되는 선택신호는 제 1선택신호 인가부(630)로부터 출력되는 선택신호를 입력받아 상기 순방향신호에 따라 선택적으로 출력되는 신호로서, 도 8에 도시된 바와 같이 순방향 구동의 경우 상기 제 2 주사 구동부(700)에서 S1a로 출력되는 선택신호는 상기 제 1 주사 구동부(600)에서 S0로 출력되는 선택신호와 동일하며, 제 2 주사구동부(700)로부터 S2a로 출력되는 선택신호는 제 1 주사 구동부(600)로부터 S1b로 출력되는 선택신호와 동일하다.
결과적으로, 하나의 화소회로에서 직전 선택신호에 의해 동작하는 능동소자들(M2, M4, M5)이 'a' 주사선에 연결되고, 현재 선택신호에 의해 동작하는 능동소자(M3)가 'b' 주사선에 연결된 패널이 순방향인 경우 직전 선택신호는 'a' 주사선에 인가되고 현재 선택신호는 'b' 주사선에 인가되어 정상적으로 영상을 표시할 수 있게 된다.
도 9는 도 6에 도시된 제 1 및 제 2 주사구동부의 역방향 구동 시 동작을 설명하는 도면이고, 도 10은 역방향 구동 시의 타이밍도이다.
도 9 및 도 10을 참조하면, 먼저 상기 제 1 주사 구동부(600)의 주사 방향 제어부(610)에는 하이 레벨의 역방향신호(CTD)가 인가되며, 이에 따라 상기 주사 방향 제어부(610)에 구비된 제어유닛(612)의 제 2트랜지스터(T2)는 턴 온된다. 즉, 상기 제 2트랜지스터(T2)는 N채널의 트랜지스터이다.
반면, 상기 순방향신호(CTU)도 하이레벨로 인가될 수 있으나, 이 경우 상기 제어유닛의 제 1트랜지스터(T1)는 P채널 트랜지스터로서 모두 턴 오프된다.
즉, 상기 순방향신호(CTU) 및 역방향신호(CTD)는 별도 인가되는 것으로 도시되고 있으나, 동일한 신호로 인가될 수도 있다.
이에 따라 상기 제어유닛(612)의 제 1트랜지스터(T2)이 턴 온됨에 따라, 상기 제 n+1제어유닛을 통해 최초 시작신호(STV)를 제 n+1쉬프트 레지스터 유닛(SRU#n+1)에 제공하여 이를 쉬프트한 신호(SRn+1)가 출력되고, 상기 SRn+1는 제 n제어유닛을 거쳐 제 n쉬프트 레지스터 유닛(SRU#n)에 제공되어 이를 1수평주기(1H) 만큼 쉬프트한 신호(SRn)이 출력된다.
즉, 상기 하이레벨의 역방향신호(CTD)가 인가됨에 따라 제 n+1제어유닛을 통해 시작신호가 제 n+1쉬프트 레지스터 유닛(SRU#n+1)에 인가되어 SRn+1를 출력하고, 상기 SRn+1이 전단의 제어유닛 즉, 제 n제어유닛을 거쳐 전단의 쉬프트 레지스터 유닛 즉, 제 n쉬프트 레지스터 유닛(SRU#n)에 인가되어 SRn을 출력한다.
결과적으로 상기 주사 방향 제어부(610) 및 쉬프트 레지스터(620)를 통해 도 10에 도시된 바와 같이 패널의 상측방향으로 SRn+1, SRn, SRn-1, SRn-2,… 신호가 순차적으로 발생된다.
이에 상기 제 1선택신호 인가부(630)에 구비된 n+1개의 3단자 부정 논리곱 게이트(NAND)(632)에는 상기 쉬프트 레지스터(620)로부터 출력되는 인접한 2개의 신호 및 제 1, 2 클럭신호(CLK1, CLK2) 중 하나가 입력된다.
이 때, 상기 제 1 및 제 2클럭신호(CLK1, CLK2)는 1H를 주기로 하는 신호로 서 서로 위상이 반전되어 입력된다.
즉, 제 n+1부정 논리곱 게이트는 제 n+1쉬프트 레지스터 유닛으로부터 출력되는 신호(SRn+1)와, 제 n쉬프트 레지스터 유닛으로부터 출력되는 신호(SRn) 및 제 1클럭신호(CLK1)가 입력되며, 상기 입력되는 3개 신호의 부정 논리곱 연산을 통해 최종적으로 Sn+1 주사선에 선택신호를 출력한다.
도 10을 참조하면, 상기 Sn+1 주사선에 출력되는 선택신호는 하이레벨의 제 1클럭신호, 하이레벨의 SRn+1, SRn의 부정 논리곱 연산에 의해 로우레벨의 신호가 된다.
또한, 제 n 내지 제 1부정 논리곱 게이트는 각각 SRn, SRn-1 내지 SR1, SR0 및 제 1클럭신호(CLK1) 또는 제 2클럭신호(CLK2) 중 하나가 입력되며, 상기 입력되는 3개 신호의 부정 논리곱 연산을 통해 최종적으로 Snb 내지 S1b 주사선에 선택신호를 출력한다.
즉, 도 10에 도시된 바와 같이 상기 Snb 주사선에 출력되는 선택신호는 하이레벨의 제 2클럭신호, 하이레벨의 SRn, SRn-1의 부정 논리곱 연산에 의해 로우레벨의 신호가 되고, 상기 Sn-1b 주사선에 출력되는 선택신호는 하이레벨의 제 1클럭신호, 하이레벨의 SRn-1, SRn-2의 부정 논리곱 연산에 의해 로우레벨의 신호가 된다.
이와 같이 생성된 선택신호들은 버퍼부를 통해 최종적으로 표시 패널에 구비된 화소회로의 현재 주사선(Skb)에 선택신호를 제공한다. 단, 상기 Sn+1, S0 주사선은 더미 주사선으로 상기 주사선에 연결되는 화소는 실제 빛을 발광하지 아니한다.
즉, 상기 제 1선택신호 인가부(630)는 역방향 구동시에는 상측 방향으로의 주사선들 중 표시 패널의 각 화소회로에 연결되는 현재 주사선들(Snb, Sn-1b … S1b)에 순차적으로 선택신호를 인가하게 된다.
다음으로 상기 제 2 주사 구동부(700)의 제 2선택신호 인가부(710)는 n개의 선택유닛(712)으로 구성되는데, 상기 선택 유닛(712)에는 하이 레벨의 역방향신호(CTD)가 인가되며, 이에 따라 상기 제 2선택신호 인가부에 구비된 선택유닛의 제 2트랜지스터(TR2)는 턴 온된다. 즉, 상기 제 2트랜지스터(TR1)는 N채널의 트랜지스터이다.
반면, 상기 순방향신호(CTU)도 하이레벨로 인가될 수 있으나, 이 경우 상기 선택유닛의 제 1트랜지스터(TR1)는 P채널 트랜지스터로서 모두 턴 오프된다.
즉, 상기 순방향신호(CTU) 및 역방향신호(CTD)는 별도 인가되는 것으로 도시되고 있으나, 동일한 신호로 인가될 수도 있다.
이에 따라 상기 선택유닛(712)은 상기 제 2트랜지스터(TR2)가 역방향신호(CTD)에 턴온되어 전단 부정 논리곱 게이트의 출력신호를 표시패널의 선택신호로 제공한다. 이 때, 상기 부정 논리곱 게이트는 앞서 설명한 제 1 주사 구동부의 제 1선택신호 인가부에 구비되는 것이다.
즉, 도 9에 도시된 바와 같이 제 1 내지 제 n선택유닛을 구성하는 제 2트랜지스터(TR2)의 게이트는 역방향신호(CTD)를 인가받아 턴 온되며, 이에 소스로 인가되는 후단 부정 논리곱 게이트 즉, 제 2 내지 제 n+1부정 논리곱 게이트의 출력신호(S2b, S3b,…,Sn+1)를 표시패널의 선택신호로 제공한다.
따라서, 상기 제 2선택신호 인가부(710)는 역방향 구동 시에 상측 방향으로의 주사선들 중 표시 패널의 각 화소회로에 연결되는 직전 주사선들(Sna, Sn-1a … S1a)에 순차적으로 선택신호를 인가하게 된다.
단, 앞서 언급한 바와 같이 상기 제 2선택신호 인가부(710)에서 출력되는 선택신호는 제 1선택신호 인가부(630)로부터 출력되는 선택신호를 입력받아 상기 순방향신호에 따라 선택적으로 출력되는 신호로서, 도 10에 도시된 바와 같이 역방향 구동의 경우 상기 제 2 주사 구동부(700)에서 Sna로 출력되는 선택신호는 상기 제 1 주사 구동부(600)에서 Sn+1로 출력되는 선택신호와 동일하며, 제 2 주사구동부(700)로부터 Sn-1a로 출력되는 선택신호는 제 1 주사 구동부(600)로부터 Snb로 출력되는 선택신호와 동일하다.
결과적으로, 하나의 화소회로에서 직전 선택신호에 의해 동작하는 능동소자들(M2, M4, M5)이 'a' 주사선에 연결되고, 현재 선택신호에 의해 동작하는 능동소자(M3)가 'b' 주사선에 연결된 패널이 역방향인 경우에도 직전 선택신호는 'a' 주사선에 인가되고 현재 선택신호는 'b' 주사선에 인가되어 정상적으로 영상을 표시할 수 있게 된다.