KR100739291B1 - 유기 박막 트랜지스터 제조 방법 - Google Patents
유기 박막 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR100739291B1 KR100739291B1 KR1020050087430A KR20050087430A KR100739291B1 KR 100739291 B1 KR100739291 B1 KR 100739291B1 KR 1020050087430 A KR1020050087430 A KR 1020050087430A KR 20050087430 A KR20050087430 A KR 20050087430A KR 100739291 B1 KR100739291 B1 KR 100739291B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- organic semiconductor
- insulating layer
- forming
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000007769 metal material Substances 0.000 claims abstract description 3
- 239000010931 gold Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 5
- 229940068984 polyvinyl alcohol Drugs 0.000 claims description 5
- 235000019422 polyvinyl alcohol Nutrition 0.000 claims description 5
- 238000005553 drilling Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 11
- 239000004697 Polyetherimide Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 229920001601 polyetherimide Polymers 0.000 description 8
- 229920003023 plastic Polymers 0.000 description 7
- 239000004033 plastic Substances 0.000 description 7
- 229920000058 polyacrylate Polymers 0.000 description 6
- 229920000139 polyethylene terephthalate Polymers 0.000 description 6
- 239000005020 polyethylene terephthalate Substances 0.000 description 6
- -1 polyethylene naphthalate Polymers 0.000 description 5
- 239000011112 polyethylene naphthalate Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/162—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using laser ablation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 유기 박막 트랜지스터의 제조 방법에 관한 것으로 더욱 상세하게는, 레이저를 이용한 유기 반도체층의 패터닝(patterning)에 의한 소스/드레인 전극의 손상을 방지할 수 있는 유기 박막 트랜지스터의 제조 방법에 관한 것이다.
본 발명에 따른 유기 박막 트랜지스터의 제조 방법은 기판의 일 영역상에 소정의 형상으로 게이트 전극을 형성하는 단계, 상기 게이트 전극과 상기 기판 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층의 일 영역 상에 소정의 형상으로 유기 반도체층을 형성하는 단계, 레이저를 이용하여 상기 유기 반도체층을 패터닝 하는 단계, 상기 유기 반도체층과 상기 게이트 절연층 상에 층간 절연층을 형성하고, 상기 층간 절연층에 소정의 콘택홀을 뚫어 상기 유기 반도체층의 적어도 일 영역이 노출되도록 하는 단계 및 상기 유기 반도체층의 노출된 어느 일 영역과 접속되고, 상기 유기 반도체층과 오믹 접촉을 이루는 금속재료를 이용하여 소스/드레인 전극을 형성하는 단계를 포함한다.
유기 박막 트랜지스터, 탑 콘택(top contact), 레이저
Description
도 1a 내지 도 1d는 종래 유기 박막 트랜지스터 제조 방법을 나타낸 도이다.
도 2a 내지 도 2e는 본 발명에 따른 유기 박막 트랜지스터 제조 방법의 일실시예를 나타낸 도이다.
도 3a 내지 도 3e는 본 발명에 따른 유기 박막 트랜지스터 제조 방법의 다른 실시예를 나타낸 도이다.
*** 도면의 주요 부호에 대한 설명 ***
200,300 :기판 210,330 :게이트 전극
230,310 :유기 반도체층 250a,250b,350a,350b :소스,드레인 전극
본 발명은 유기 박막 트랜지스터 제조 방법에 관한 것으로 더욱 상세하게는, 소스/드레인 전극을 금(Au)으로 사용할 때 전극의 손상 없이 유기 반도체의 레이저 패터닝(patterning)을 실시할 수 있는 유기 박막 트랜지스터 제조 방법에 관한 것이다.
최근 주목받고 있는 차세대 플레서블(Flexible) 디스플레이의 구현에 있어서, 유기 박막 트랜지스터(Organic Thin Film Transistor :OLED)는 저온 공정이 가능한 가장 적합한 스위칭 방식으로 연구되고 있다. 이러한 유기 박막 트랜지스터는 반도체층으로서 기존의 실리콘막 대신에 유기막을 사용하는 것으로 유기막의 재료에 따라 저분자 유기물 박막 트랜지스터와 고분자 유기물 박막 트랜지스터로 분류된다.
일반적으로, 플레서블 디스플레이 장치는 기판으로서 열에 취약한 유리 또는 플라스틱을 주로 사용하기 때문에 저온 공정상에서 디스플레이 장치를 제조하여야 할 필요가 있다. 따라서, 저온 공정이 가능한 유기 박막 트랜지스터가 플레서블 디스플레이 장치의 스위칭 소자로서 각광을 받고 있다.
도 1a 내지 도 1d는 종래 유기 박막 트랜지스터의 제조 방법을 나타낸 도이다.
도 1a 내지 도 1d를 참조하여 설명하면, 종래 유기 박막 트랜지스터는 먼저 기판(100)의 일 영역 상에 게이트 전극(110)을 형성한다.
이때 기판(100)은 유리(glass)기판, 플라스틱 기판, 금속 기판 중에서 선택될 수 있으며, 플라스틱 기판을 사용할 경우 폴리 에테르술폰(polyethersulphone :PES), 폴리아크릴레이트(polyacrylate :PAR), 폴리에테르이미드(polyetherimide :PEI), 폴리에틸렌 나프탈레이트(polyehtyelenen napthalate :PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate :PET) 중 어느 하나를 선택할 수 있다. 그리고, 금속 기판을 사용할 경우에는 SUS(steel use stainless)를 사용할 수 있다. (도 1a)
그리고 나서, 기판(100)과 게이트 전극(110) 상에 게이트 절연층(120)을 형성한다. 게이트 절연층(120)은 유기 절연막으로 형성되거나 무기 절연막의 단일막 또는 다층막으로 형성될 수 있으며, 유-무기 하이브리드 막으로 형성될 수 있다. (도 1b)
이 후, 게이트 전극(110)에 대응하는 게이트 절연층(120)의 폭과 겹쳐지지 않도록 게이트 절연층(120)의 적어도 일 영역에 소스 및 드레인 전극(130a,130b)을 형성한다. 이때 소스 및 드레인 전극(130a,130b)은 유기 반도체(140)와 오믹 콘택(Ohmic contact) 특성이 좋은 금(Au)을 사용하여 형성하도록 한다. (도 1c)
후속 공정으로, 소스 및 드레인 전극(130a,130b)의 적어도 일 영역과 접속되도록 유기 반도체층(140)을 형성하고 소정의 형상으로 유기 반도체층(140)을 패터닝 한다. 이때, 패터닝된 유기 반도체층(140)은 유기 박막 트랜지스터의 채널층 (channel) 역할을 한다. (도 1d)
상술한 종래 유기 박막 트랜지스터의 제조 공정에서는 소스 및 드레인 전극(130a,130b)을 형성한 후 유기 반도체층(140)을 형성한다. 이때, 유기 반도체층(140)은 저온 공정에서 유리한 레이저를 이용하여 소정의 형상으로 패터닝 하여 채널층을 형성하는데, 유기 반도체층(140)의 하부에 위치한 소스 및 드레인 전극(130a,130b)으로 사용된 금(Au)이 유기 반도체층(140)에 조사되는 레이저의 소정의 양, 일례로 유기 반도체층(140)이 248nm두께일때 40%정도의 레이저를 흡수하게 된다. 이에 따라 소스 및 드레인 전극(40a,40b)은 배선 단락 및 크랙(crack) 등의 손상을 입게 되는 문제점이 있었다.
따라서 상술한 종래의 문제점을 해결하기 위한 본 발명의 목적은 레이저를 이용한 유기 발광층의 패터닝을 먼저 실시한 후 소스/드레인 전극을 형성함으로써 소스/드레인 전극에 레이저로 인한 손상이 가해지지 않는 유기 박막 트랜지스터 제조 방법을 제공하기 위한 것이다.
상술한 기술적 과제를 달성하기 위해 제안된 본 발명의 일측면은 기판의 일 영역상에 소정의 형상으로 게이트 전극을 형성하는 단계, 상기 게이트 전극과 상기 기판 상에 게이트 절연층을 형성하는 단계, 상기 게이트 절연층의 일 영역 상에 소 정의 형상으로 유기 반도체층을 형성하는 단계, 레이저를 이용하여 상기 유기 반도체층을 패터닝 하는 단계, 상기 유기 반도체층과 상기 게이트 절연층 상에 층간 절연층을 형성하고, 상기 층간 절연층에 소정의 콘택홀을 뚫어 상기 유기 반도체층의 적어도 일 영역이 노출되도록 하는 단계 및 상기 유기 반도체층의 노출된 어느 일 영역과 접속되고, 상기 유기 반도체층과 오믹 접촉을 이루는 금속재료를 이용하여 소스/드레인 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터 제조 방법을 제공하는 것이다.
본 발명의 다른 측면은 기판의 일 영역 상에 유기 반도체층을 형성하는 단계, 레이저를 이용하여 상기 유기 반도체층을 소정의 형상으로 패터닝 하는 단계, 상기 기판과 상기 유기 반도체층 상에 층간 절연층을 형성하는 단계, 상기 층간 절연층의 일 영역 상에 게이트 전극을 형성하는 단계, 상기 층간 절연층과 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계 및 상기 유기 반도체층을 노출하는 소정의 콘택홀을 구비하여 상기 콘택홀을 통해 상기 유기 반도체층과 접속되도록 상기 유기 반도체층과 오믹 접촉을 이루는 금속 재료를 이용하여 소스/드레인 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터 제조 방법을 제공하는 것이다.
이하 본 발명의 바람직한 실시예를 도시한 도면을 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명에 따른 유기 박막 트랜지스터의 제조 방법을 나타낸 도이다.
도 2a 내지 도 2e를 참조하여 설명하면, 본 발명에 따른 유기 박막 트랜지스터는 먼저 기판(200)의 일 영역상에 소정의 형상으로 게이트 전극(210)을 형성한-다.
이때 기판(200)은 유리(glass)기판, 플라스틱 기판, 금속 기판 중에서 선택될 수 있으며, 플라스틱 기판을 사용할 경우 폴리 에테르술폰(polyethersulphone :PES), 폴리아크릴레이트(polyacrylate :PAR), 폴리에테르이미드(polyetherimide :PEI), 폴리에틸렌 나프탈레이트(polyehtyelenen napthalate :PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate :PET) 중 어느 하나를 선택할 수 있다. 그리고, 금속 기판을 사용할 경우에는 바람직하게 SUS(steel use stainless)를 사용한다. (도 2a)
그 다음 공정으로 기판(200)과 게이트 전극(210) 상에 게이트 절연층(220)을 형성한다. 게이트 절연층(220)은 유기 절연막으로 형성되거나 무기 절연막의 단일막 또는 다층막으로 형성될 수 있으며, 유-무기 하이브리드 막으로 형성될 수 있다. (도 2b)
이 후, 게이트 절연층(220) 상에 게이트 전극(210)의 폭과 대응하여 채널층이 형성되도록 유기 반도체층을 소정의 형상으로 패터닝 한다. 이때, 유기 반도체층(230)을 패터닝 하기 위해서는 저온 공정에 유리한 레이저를 이용하는 것이 바람직하다. 한편, 소정의 형상으로 패터닝 된 유기 반도체층(230)은 유기 박막 트랜지스터의 채널층(channel) 역할을 한다. (도 2c)
그리고 나서, 유기 반도체층(230)과 게이트 절연층(220) 상에 층간 절연층 (240)을 형성하고, 층간 절연층(240)을 통과하는 소정의 콘택홀(241)을 뚫어 유기 반도체층(230)의 적어도 일 영역이 외부로 노출되도록 한다. 더욱 상세히 설명하면, 층간 절연층(240)을 형성한 후 포토 레지스트(photo resist :PR) 또는 폴리비닐알코올(Poly Vinyl Alcohol :PVA)을 이용하여 소정의 부분을 습식 식각(wet etching)한다. 이에 따라 유기 반도체층(230)의 적어도 일 영역을 외부로 노출하는 콘택홀(241)이 생성되고, 콘택홀(241)을 통해 소스/드레인 전극(250a,250b)과 유기 반도체층(230)이 접속되게 된다. (도 2d)
후속 공정으로 유기 반도체층(230)의 노출된 적어도 일 영역과 접속되도록 소스/드레인 전극(250a,250b)을 형성한다. 이때, 소스/드레인 전극(250a,250b)은 채널층으로 사용되는 유기 반도체층(230)과의 오믹 콘택(Ohmic contact) 특성이 좋은 금속으로 형성되며 바람직하게는 금(Au)으로 형성한다. (도 2e) 상술한 바와 같이 레이저를 이용하여 유기 반도체층(230)을 패터닝 하는 공정을 실시한 다음에 소스/드레인 전극(250a,250b)을 형성하면, 레이저에 의한 소스/드레인 전극(250a,250b)의 손상을 방지할 수 있다.
도 3a 내지 도 3e는 본 발명에 따른 유기 박막 트랜지스터 제조 방법의 다른 실시예를 나타낸 도이다.
도 3a 내지 도 3e를 참조하여 설명하면, 본 발명에 따른 유기 박막 트랜지스터는 먼저, 기판(300)의 적어도 일 영역 상에 소정의 형상으로 유기 반도체층(310)을 형성한다.
기판(300)은 유리(glass)기판, 플라스틱 기판, 금속 기판 중에서 선택될 수 있으며, 플라스틱 기판을 사용할 경우 폴리 에테르술폰(polyethersulphone :PES), 폴리아크릴레이트(polyacrylate :PAR), 폴리에테르이미드(polyetherimide :PEI), 폴리에틸렌 나프탈레이트(polyehtyelenen napthalate :PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate :PET) 중 어느 하나를 선택할 수 있다. 그리고, 금속 기판을 사용할 경우에는 바람직하게 SUS(steel use stainless)를 사용한다.
유기 반도체층(310)을 패터닝(patterning) 하기 위해서는 저온 공정에 유리한 레이저를 이용하는 것이 바람직하다. 한편, 소정의 형상으로 패터닝 된 유기 반도체층(310)은 유기 박막 트랜지스터의 채널층(channel) 역할을 한다. (도 3a)
그리고 나서, 기판(300)과 유기 반도체층(310) 상에는 층간 절연층(320)을 형성하고 (도 3b) 층간 절연층(320) 상의 일 영역에 소정의 형상으로 게이트 전극(330)을 형성한다. (도 3c)
이 후, 층간 절연층(320)과 게이트 전극(330) 상에 게이트 절연층(340)이 형성된다. 이때, 게이트 절연층(340)은 유기 절연막으로 형성되거나 무기 절연막의 단일막 또는 다층막으로 형성될 수 있으며, 유-무기 하이브리드 막으로 형성될 수 있다. (도 3d)
후속 공정으로 층간 절연층(320)과 게이트 절연층(340)을 통과하여 유기 반도체층(310)의 적어도 일 영역을 노출하는 소정 크기의 콘택홀(311)을 뚫는다. 즉, 층간 절연층(320)을 형성한 후 포토 레지스트(photo resist :PR) 또는 폴리비닐 알코올(Poly Vinyl Alcohol :PVA)을 이용하여 소정의 부분을 습식 식각(wet etching)한다. 그리고 나서, 콘택홀(311)을 통해 유기 반도체층(310)의 노출된 적어도 일 영역과 접속되도록 소스/드레인 전극(350a,350b)을 형성한다. 이때, 소스/드레인 전극(350a,350b)은 채널층으로 사용되는 유기 반도체층(310)과의 오믹 콘택(Ohmic contact) 특성이 좋은 금속으로 형성되며 바람직하게는 금(Au)으로 형성한다. (도 3e) 상술한 바와 같이 레이저를 이용하여 유기 반도체층(310)을 패터닝 하는 공정을 실시한 다음에 소스/드레인 전극(350a,350b)을 형성하면, 레이저에 의한 소스/드레인 전극(350a,350b)의 손상을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명에 따른 유기 박막 트랜지스터의 제조 방법에 의하면, 레이저를 이용하여 유기 반도체층을 패터닝 한 후 소스/드레인 전극을 형성하는 탑 콘택(top contact)구조로 유기 박막 트랜지스터를 구성함으로써 레이저에 의한 소스/드레인 전극의 손상을 방지할 수 있다.
Claims (7)
- 기판의 일 영역상에 소정의 형상으로 게이트 전극을 형성하는 단계;상기 게이트 전극과 상기 기판 상에 게이트 절연층을 형성하는 단계;상기 게이트 절연층의 일 영역 상에 소정의 형상으로 유기 반도체층을 형성하는 단계;레이저를 이용하여 상기 유기 반도체층을 패터닝 하는 단계;상기 유기 반도체층과 상기 게이트 절연층 상에 층간 절연층을 형성하고, 상기 층간 절연층에 소정의 콘택홀을 뚫어 상기 유기 반도체층의 적어도 일 영역이 노출되도록 하는 단계;및상기 유기 반도체층의 노출된 어느 일 영역과 접속되고, 상기 유기 반도체층과 오믹 접촉을 이루는 금속재료를 이용하여 소스/드레인 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,상기 소스/드레인 전극은 금(Au)으로 형성되는 유기 박막 트랜지스터 제조 방법.
- 제 1항에 있어서,상기 콘택홀을 형성하는 단계는 포토 레지스트(Photo Resist) 또는 폴리 비닐 알코올(Poly Vinyl Alcohol)을 이용하는 유기 박막 트랜지스터 제조 방법.
- 삭제
- 삭제
- 삭제
- 기판의 일 영역 상에 형성되는 게이트 전극;상기 게이트 전극과 상기 기판 상에 형성된 게이트 절연층;상기 게이트 절연층 상에 상기 게이트 전극이 형성된 구간과 마주하는 구간을 포함한 영역 상에 형성되는 유기 반도체층;상기 유기 반도체층 및 상기 게이트 절연층 상에 형성되며, 상기 유기 반도체층의 적어도 둘 이상의 구간을 노출시키는 콘택홀을 포함한 층간 절연층; 및상기 콘택홀을 통하여 상기 유기 반도체층과 각각 접촉하는 소스 및 드레인 전극을 포함하는 유기 박막 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050087430A KR100739291B1 (ko) | 2005-09-20 | 2005-09-20 | 유기 박막 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050087430A KR100739291B1 (ko) | 2005-09-20 | 2005-09-20 | 유기 박막 트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070032871A KR20070032871A (ko) | 2007-03-23 |
| KR100739291B1 true KR100739291B1 (ko) | 2007-07-12 |
Family
ID=41560613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050087430A KR100739291B1 (ko) | 2005-09-20 | 2005-09-20 | 유기 박막 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100739291B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101454200B1 (ko) * | 2008-03-14 | 2014-10-28 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010097928A (ko) * | 2000-04-27 | 2001-11-08 | 김순택 | 디스플레이장치의 유기발광소자 제조방법 |
| KR20020092242A (ko) * | 2001-06-01 | 2002-12-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 유기 반도체 장치 및 그 제조 프로세스 |
-
2005
- 2005-09-20 KR KR1020050087430A patent/KR100739291B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010097928A (ko) * | 2000-04-27 | 2001-11-08 | 김순택 | 디스플레이장치의 유기발광소자 제조방법 |
| KR20020092242A (ko) * | 2001-06-01 | 2002-12-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 유기 반도체 장치 및 그 제조 프로세스 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070032871A (ko) | 2007-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495252B2 (en) | Organic thin film transistor, method of fabricating the same, and flat panel display having the organic thin film transistor | |
| JP5265652B2 (ja) | 薄膜トランジスタ基板及びその製造方法並び該薄膜トランジスタを有する平板表示素子 | |
| KR100829743B1 (ko) | 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치 | |
| TWI408994B (zh) | 有機發光顯示裝置之製造方法 | |
| JP5047539B2 (ja) | 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置 | |
| JP2006253674A5 (ko) | ||
| US8981377B2 (en) | Semiconductor device and method of making the same | |
| JP4137915B2 (ja) | 有機薄膜トランジスタ及びその製造方法、並びにこの有機薄膜トランジスタを備える平板表示装置 | |
| JP2015211212A (ja) | Ｔｆｔアレイ基板、及びその製造方法 | |
| US10879401B2 (en) | Transistor panel having a good insulation property and a manufacturing method thereof | |
| US6664576B1 (en) | Polymer thin-film transistor with contact etch stops | |
| KR100739291B1 (ko) | 유기 박막 트랜지스터 제조 방법 | |
| US10211342B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display panel | |
| US20140073104A1 (en) | Manufacturing method of semiconductor device | |
| KR19990071113A (ko) | 반도체 소자의 제조방법 | |
| KR100870289B1 (ko) | 플래시 메모리 소자 및 그의 제조 방법 | |
| JP6829775B2 (ja) | 薄膜トランジスタ及びその製造方法、表示パネル | |
| KR100751360B1 (ko) | 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치 | |
| JP2008153354A (ja) | 有機半導体パターンの形成方法および半導体装置の製造方法 | |
| KR101671896B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR102069548B1 (ko) | 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터 | |
| JP2008010676A (ja) | 有機薄膜トランジスタ | |
| JP2005140906A (ja) | パターンの形成方法、電気光学装置の製造方法、デバイスの製造方法、電子機器 | |
| KR100730188B1 (ko) | 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터 | |
| JP2010135378A (ja) | 半導体装置、半導体装置の製造方法、および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |