Nothing Special   »   [go: up one dir, main page]

KR100738730B1 - 반도체 장치의 제조방법 및 반도체 장치 - Google Patents

반도체 장치의 제조방법 및 반도체 장치 Download PDF

Info

Publication number
KR100738730B1
KR100738730B1 KR1020060023673A KR20060023673A KR100738730B1 KR 100738730 B1 KR100738730 B1 KR 100738730B1 KR 1020060023673 A KR1020060023673 A KR 1020060023673A KR 20060023673 A KR20060023673 A KR 20060023673A KR 100738730 B1 KR100738730 B1 KR 100738730B1
Authority
KR
South Korea
Prior art keywords
resin layer
dicing
wafer
main surface
substrate
Prior art date
Application number
KR1020060023673A
Other languages
English (en)
Other versions
KR20060100235A (ko
Inventor
다케토시 나카무라
히로시 사이토
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005074902A external-priority patent/JP4103896B2/ja
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20060100235A publication Critical patent/KR20060100235A/ko
Application granted granted Critical
Publication of KR100738730B1 publication Critical patent/KR100738730B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45B—WALKING STICKS; UMBRELLAS; LADIES' OR LIKE FANS
    • A45B19/00—Special folding or telescoping of umbrellas
    • A45B19/06—Special folding or telescoping of umbrellas with telescopic ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45B—WALKING STICKS; UMBRELLAS; LADIES' OR LIKE FANS
    • A45B25/00—Details of umbrellas
    • A45B25/02—Umbrella frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

복수의 집적 회로가 주면에 형성되어 있는 웨이퍼를 준비하는 단계; 패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선을 형성하는 단계; 재배선의 전극 단자를 형성하는 단계; 웨이퍼의 주면에 형성된 적어도 재배선과 전극 단자를 제1 수지로 밀봉함으로써, 제1 수지층을 형성하는 단계; 제1 수지층이 형성될 때, 웨이퍼의 후면 측으로부터 웨이퍼의 주면 또는 제1수지층의 도중까지 제1 다이싱을 처리하는 단계; 제1 다이싱에서 아웃라인된 절단선과 웨이퍼의 후면을 제1 수지로 연속적으로 밀봉함으로써, 제2 수지층을 형성하는 단계; 및 제1 다이싱에서 아웃라인된 측면을 덮는 제2 수지층을 남기면서 제2 다이싱을 처리하는 단계를 포함하는 반도체 장치의 제조방법이 제공된다.

Description

반도체 장치의 제조방법 및 반도체 장치{SEMICONDUCTOR DEVICE PRODUCTION METHOD AND SEMICONDUCTOR}
도1은 본 발명의 제1 실시예에 따르는 반도체 장치의 단면도이다.
도 2는 도 1에 나타낸 반도체 장치 제조 처리에서, 배선 등이 형성되고 제1 수지층이 형성되어 있는 웨이퍼 상태를 나타낸다.
도 3은 제1 다이싱이 처리되는, 도 1의 반도체 장치 제조 처리의 상태를 나타낸다.
도 4는 제2 수지층으로 밀봉이 처리되는, 도 1의 반도체 장치 제조 처리의 상태를 나타낸다.
도 5는 범프 전극이 설치되고 다이싱 테이프가 부착된, 도 1의 반도체 장치 제조 처리의 상태를 나타낸다.
도 6은 제2 다이싱이 처리되는, 도 1의 반도체 장치 제조 처리의 상태를 나타낸다.
도 7은 본 발명의 제2 실시예에 따르는 반도체 장치의 단면도이다.
도 8은 웨이퍼의 후면에 제2 수지층이 제거된, 도 7의 반도체 장치 제조 처리의 상태를 나타낸다.
도 9는 범프 전극이 설치되고 다이싱 테이프가 부착된, 도 7의 반도체 장치 제조 처리의 상태를 나타낸다.
도 10은 제2 다이싱이 처리되는, 도 7의 반도체 장치 제조 처리의 상태를 나타낸다.
도 11은 종래의 반도체 장치의 단면도이다.
도 12는 배선 등이 웨이퍼에 형성되어 있는, 도 11의 반도체 장치 제조 처리의 상태를 나타낸다.
도 13은 제1수지층이 형성되어 있는, 도 11의 반도체 장치 제조 처리의 상태를 나타낸다.
도 14는 제2 다이싱이 처리되는, 도 11의 반도체 장치 제조 처리의 상태를 나타낸다.
도 15는 본 발명의 제3 실시예에 따르는 반도체 장치의 단면도이다.
도 16은 배선 등이 웨이퍼에 형성되어 있는, 도 15의 반도체 장치 제조 처리의 상태를 나타낸다.
도 17은 제1수지층이 형성되어 있는 도 15의 반도체 장치 제조 처리의 상태를 나타낸다.
도 18은 도 15의 반도체 장치 제조 처리에서, 도 17에 나타낸 제1 수지층의 표면이 폴리싱되어, 전극 단말이 노출되는 상태를 나타낸다.
도 19는 도 15의 반도체 장치 제조 처리에서, 다이싱 절단선과 슬릿부가 형성되는 상태를 나타낸다.
도 20은 도 15의 반도체 장치 제조 처리에서, 제2수지로 밀봉하는 상태를 나 타낸다.
도 21은 도 15의 반도체 장치 제조 처리에서, 범프 전극이 설치되고 다이싱 테이프가 부착되어 있는 상태를 나타낸다.
도 22는 도 15의 반도체 장치 제조 처리에서, 제2다이싱이 행해지는 상태를 나타낸다.
도 23은 제2 수지를 인쇄하는 인쇄 방향으로 웨이퍼를 변경하기 전의 상태를 나타내는 도면이다.
도 24는 도 23의 측면도이다.
도 25는 제2 수지를 인쇄하는 인쇄 방향으로 웨이퍼를 변경하기 전의 상태를 나타내는 도면이다.
도 26은 도 25의 측면도이다.
도 27은 본 발명의 일 실시예의 반도체 장치의 변형 예로서 나타낸 단면도이다.
도 28은 제2다이싱전에 방열판이 부착된, 도 27의 웨이퍼의 제조단계의 상태를 나타낸다.
도 29는 제2다이싱전에 다이싱된 방열판과 다이싱 테이프가 부착된, 도 27의 웨이퍼의 제조단계의 상태를 나타낸다.
도 30은 제조단계에서 표면 처리가 조작되는 반도체 장치를 나타낸다.
도 31은 제조단계에서 표면 처리가 조작되는 반도체 장치를 나타낸다.
도 32는 제조단계에서 표면 처리가 조작되는 반도체 장치를 나타낸다.
본 발명은 패키징이 웨이퍼 레벨에서 처리되고, 다이싱이 최종 단계에서 처리되는 반도체 제조방법 및 반도체 장치에 관한 것이다.
2005년 3월 16일에 출원된 일본특허출원번호 2005-074902와 2005년 5월 18일에 출원된 일본특허출원번호 2005-145610이 우선권으로 주장되고, 그 내용들이 참고로 포함되어 있다.
최근, 예를 들면, 기능 수의 증가와 휴대단말 등의 장치의 성능 증가의 요구에 따라서, 이들 장치에 적용되는 반도체 장치가 작고 얇게, 처리가 더 빠르게 요구되고 있다. 이러한 요구에 적합하기 때문에, 소위 WL-CSP(Wafer Level Chip Size Package)로 알려진 반도체 장치가 주목되고 있다. WL-CSP는 웨이퍼의 주면에 형성된 IC(Integrated Circuit)를 열, 빛, 물리적인 충격 등으로부터 보호하기 위해, 재배선의 형성, 전극 단자 및 수지 몰딩(패키징)의 형성이 웨이퍼 레벨에서 처리되고, 최종 단계에서 다이싱이 처리되도록 제조된다. 이 제조처리로 인해, 패키징 후의 반도체 장치의 크기를 IC 칩 정도로 거의 작게 만들수 있고, 더 작은 크기로도 설계가능하다고 생각된다.
그러나, 종래의 WL-CSP(반도체 장치)는 최종 단계에서 웨이퍼를 절단(다이싱)함으로써, 각각의 반도체 장치로 분할되므로, 반도체 장치(다이싱된 웨이퍼)의 기판의 주면이 수지몰드되어도, 기판의 측면의 절단면이 노출된다. 노출된 측면이 제조 단계동안 물리적인 충격으로 인해 쉽게 손상된다고 하는 문제가 있다. 더욱이, 기판의 주면과 수지층 사이에 습기가 침투될수 있고, 어떤 경우에는 재배선과 전극 단자가 산화되어 부식된다.
이러한 문제로 인해, 기판의 주면 뿐아니라 기판의 측면 또는 기판의 측면과 후면이 수지 몰드되도록 제조되는 반도체 장치가 있다. 외부면이 수지몰드되는 이러한 반도체 장치는 기판의 손상을 방지하기 위해 강화되고, 또한 예를 들면, 칩핑(chipping)으로 인해 다이싱 후 기판에 발생된 결함영역이 커버될 수 있기 때문에, 손상 영역의 재건 처리가 생략될 수 있는 이점이 있다.
일반적으로, 도 11에 나타낸 기판(1)의 측면(1a) 및 후면(1b)이 수지층(2, 3)으로 덮혀진 반도체 장치(A)의 처리가 도 12에 도시되어 있다. 우선, 멀티플 IC(4)가 주면(1c)에 형성된 웨이퍼(1)가 준비되고, 패드전극(5)을 통해서 전기적으로 IC(4)에 연결된 재배선(6)이 형성되고, 동으로 만들어진 원주형의 금속 포스트(7)가 재배선(6)위에 형성된다.
도 13에 나타낸 것같이, 탄성물질로 만들어진 다이싱 테이프(8)가 부착된 수지판(9)(제2 수지층(3))을 웨이퍼(1)의 후면(1b)에 고정한 후, 기판(1)의 주면(1c)으로부터 이 주면(1c)에 직교하는 방향으로 제1 다이싱이 처리된다. 이 제1 다이싱에서, 다이싱 깊이(T1)는 다이싱 테이프(8)의 두께 방향을 따라서 중도까지 적용된다. 제1 다이싱에서 웨이퍼(1)의 주면(1c)에 형성된 절단선(10)은 수지로 밀봉된다. 제1 수지는 웨이퍼(1)의 주면(1c)에 형성된 금속 포스트(7)를 매립할 수 있는 두께로 몰드되어 있는 제1 수지층(2)이다.
또한, 도 14에 나타낸 것같이, 원주형의 금속 포스트(7)의 상면(7a)과, 범프 전극이며 전기의 입구인 범프(11)를 노출하기 위해, 제1 수지층(2)의 면(2a)은 폴리싱되고, 신호들이 이 노출된 상면(7a)에 부착된다. 제1 다이싱에서 아웃라인되어 있고, 제1 수지가 채워져 있는 절단선(10)의 폭방향으로 대략 중앙 영역이 제1 수지층의 면(2a)으로부터 다시 다이싱된다(제2 다이싱). 이 처리에서, 제2 다이싱은 제1 수지층(2)이 제1 다이싱에서 아웃라인된 기판(1)(다이싱된 웨이퍼)의 측면(절단면)을 덮도록 남겨지는 방식으로 처리된다. 제2 다이싱의 다이싱 깊이(T2)는 대략 제1수지층(2)의 면(2a)으로부터 약간의 절단선을 만들수 있는 깊이이다. 제2 반도체장치(A)는 이러한 처리를 따라서 다이싱된다.
최종적으로, 다이싱 테이프(8)를 제거한 후, 도 11에 나타낸 반도체장치(A)의 제조가 완료된다. 이 반도체장치(A)는 주면(1a)뿐 아니라 측면(1a) 및 후면(1b)이 제1 수지층(2)과 수지판(9)(제2수지층(3))으로 덮혀져 있기 때문에 우수한 충격 내성을 가진다.
그러나, 상기 서술된 제조방법에서, 재배선 또는 금속 포스트가 제1 다이싱에서 노출되기 때문에, 재배선 또는 금속 포스트에 다이싱으로 인해 확산된 입자가 들러붙는다고 하는 문제가 있다. 재배선 또는 금속 포스트에 입자가 들러붙으면, 단락 회로가 발생하고, 제1 수지층의 낮은 점착성 때문에 기판과 제1 수지층 사이의 경계로부터 습기가 침투되어 재배선 등이 산화되어 부식된다고 하는 문제가 생길수 있다.
한편, 상기 반도체 장치의 제조방법에서, 제1 다이싱에서 부착된 다이싱 테 이프에 의해 웨이퍼가 유지된다. 이 다이싱 테이프는 탄성체이므로, 다이싱에서 웨이퍼가 슬라이드되기 때문에 절단선이 쉽게 구부러질 수 있고, 그러므로, 다이싱후 반도체 장치의 크기의 정확성이 저하될 수 있다는 문제가 있다.
예를 들면 다이싱 테이프 대신에 금속판을 부착함으로써, 웨이퍼가 더 강하게 유지되고 다이싱이 처리되는 이 문제의 해결방법이 있다. 그러나, 금속판을 부착하는 이 방법은, 반도체 장치에 금속판을 부착하고 탈착하는 부가 처리 단계들과 시간을 요구하기 때문에 제조비용이 증가하는 문제점을 가진다.
또한, 상기 서술된 반도체 장치의 제조방법에서, 기판의 측면을 덮는 수지층은 기판의 주면에 연속하여 몰드되는 제1 수지층이다. 최근, 얇은 반도체 장치의 요구에 따라서, 반도체 장치를 가능한 한 얇게 만들기 위해 기판의 후면을 폴리싱하는 제조 단계가 실행되어 오고 있다. 이 제조 단계에서, 예를 들면 원반 모양의 폴리싱 부재가, 기판의 후면을 향하여 움직이는 동안 회전하므로, 기판의 측면을 덮는 제1 수지층의 끝에서, 제1 수지층을 제거하는 방향으로의 힘이 발생될 수 있다. 이 현상으로 인해, 폴리싱 때문에 측면을 덮는 제1 수지층이 제거되는 몇몇 경우가 있다. 또한, 측면의 제1 수지층이 주면의 제1 수지층과 연속해서 몰드되기 때문에 측면에서의 제거에 따라서, 주면에서 제거가 발생하는 문제가 있다. 이 경우, 주면의 수지층이 제거될 때, 기판의 주면위에 형성된 IC 또는 재배선이 손상되는 다른 문제가 있다.
상기 서술된 문제들에 대해서, 본 발명은 전기적인 단락 또는 수지층의 제거를 발생하기 않고 더 단단할 수 있는 반도체 장치의 제조방법과 반도체 장치를 제 공하는 것을 목적으로 한다.
또한, 상기 서술된 반도체 장치의 제조 방법에서, 기판의 측면 및 후면을 덮는 제1 수지층 및 제2 수지층은 각각 측면 및 후면에 고정되므로, 예를 들면 다이싱에서 진동때문에 필링이 쉽게 발생한다는 문제가 있다.
제1 수지층은 기판의 측면 및 주면을 덮으므로, 측면 측을 덮는 제1 수지층이 필링되면, 주면의 제1 수지층의 필링을 발생시키고, 그러므로 IC, 및 주면에 형성된 재배선 등이 손상된다고 하는 문제가 있다.
상기 서술된 문제에 대해서, 본 발명은 수지층의 필링을 발생시키지 않고 신뢰성있는 강한 기판(다이싱된 웨이퍼)을 얻을 수 있는 반도체 장치의 제조방법과 반도체장치를 제공하는 것을 목적으로 한다.
본 발명의 제1 구성은, 복수의 집적 회로가 주면에 형성되어 있는 웨이퍼를 준비하는 단계; 패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선을 형성하는 단계; 상기 재배선의 전극 단자를 형성하는 단계; 웨이퍼의 주면에 형성된 적어도 재배선과 전극 단자를 제1 수지로 밀봉함으로써, 제1 수지층을 형성하는 단계; 제1 수지층이 형성될 때, 웨이퍼의 후면 측으로부터 웨이퍼의 주면 또는 제1수지층의 도중까지 제1 다이싱을 처리하는 단계; 제1 다이싱에서 아웃라인된 절단선과 웨이퍼의 후면을 제1 수지로 연속적으로 밀봉함으로써, 제2 수지층을 형성하는 단계; 및 제1 다이싱에서 아웃라인된 측면을 덮는 제2 수지층을 남기면서 제2 다이싱을 처리하는 단계를 포함하는 반도체 장치의 제조방법이다.
본 발명의 제2 구성은 상기 서술된 반도체 장치의 제조방법에, 웨이퍼를 노출하기 위해, 이 웨이퍼의 후면을 밀봉하는 제2 수지층을 폴리싱하는 단계를 더 포함하는 것이다.
본 발명의 제3 구성은, 주면에 집적 회로를 포함하는 기판; 패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선; 상기 재배선 위에 형성된 전극 단자; 기판의 주면으로부터 전극 단자의 상면까지의 두께를 가지고, 기판의 주면 측을 밀봉하는 제1 수지층; 제1 수지층의 상면위에 노출되는 전극 단자의 상면 위에 설치된 범프 전극;및 기판의 후면과 측면을 상기 후면에 직교하는 방향으로 연속적으로 덮는 제2수지층;을 포함하는 반도체 장치이다.
본 발명의 제4 구성은 기판의 주면 위의 제2 수지층의 에지가 기판의 주면보다 제1수지층의 면에 더 근접하게 설정되어 있고, 제1 수지층에 근접하게 부착되어 있는, 상기 서술된 반도체 장치이다.
본 발명의 제5 구성은, 주면에 집적 회로를 포함하는 기판; 전극 패드를 통해서 상기 집적회로에 전기적으로 연결된 재배선; 상기 재배선위에 형성된 전극 단자; 기판의 주면으로부터 상기 전극 단자의 상면까지의 두께를 가지고, 기판의 주면 측을 밀봉하는 제1 수지층; 제1 수지층의 상면위에 노출되고, 전극 단자의 상면 위에 설치된 범프 전극; 및 기판의 측면을 덮는 제2수지층을 포함하는 반도체 장치이다.
본 발명의 제6 구성은, 복수의 집적 회로가 주면에 형성되어 있는 웨이퍼를 준비하는 단계; 패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선을 형성하는 단계; 재배선의 전극 단자를 형성하는 단계; 제1 수지층이 형성될 때, 웨이퍼의 후면으로부터 웨이퍼의 주면 또는 제1수지층의 도중까지 제1 다이싱을 처리함으로써, 다이싱 절단선을 형성하는 단계; 그 단면이 오목 형상이고, 후면으로부터 주면까지의 방향으로 연장하고, 후면으로부터 주면까지의 방향으로 연장하는 다이싱 절단선의 깊이보다 작은 깊이를 갖는 슬릿부를 형성하는 단계; 제1 다이싱에서 아웃라인된 절단선과 웨이퍼의 후면을 제1 수지로 연속적으로 밀봉함으로써, 제2 수지층을 형성하는 단계; 및 제1 다이싱에서 아웃라인된 측면을 덮는 제2 수지층을 남기면서, 제2 다이싱을 처리하는 단계를 포함하는, 반도체 장치의 제조방법이다.
본 발명의 제7 구성은, 복수의 집적 회로가 주면에 형성되어 있는 웨이퍼를 준비하는 단계; 패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선을 형성하는 단계; 재배선에 전극 단자를 형성한 후 웨이퍼의 주면에 형성된 적어도 배선 및 전극 단자를 제1수지로 매립된 상태로 밀봉하는 단계; 전극 단자를 노출하기 위해 제1수지를 폴리싱하면서, 제1 수지층을 형성하는 단계; 반도체 장치를 외부에 연결하기 위해 노출되어 있는 전극 단자 위에 범프 전극을 설치하는 단계; 및 웨이퍼를 다이싱하는 단계를 포함하고, 상기 웨이퍼를 다이싱하는 단계는, 재배선 및 전극 단자가 제1 수지로 밀봉될 때, 제1 수지층이 형성될 때, 또는 범프전극이 전극 단자에 설치될 때, 웨이퍼의 후면으로부터 웨이퍼의 주면 또는 제1수지층의 도중까지 제1 다이싱을 처리함으로써, 다이싱 절단선을 형성하는 단계; 그 단면이 오목 형상이고, 후면으로부터 주면까지의 방향으로 연장하고, 후면으로부터 주면까 지의 방향으로 연장하는 다이싱 절단선의 깊이보다 작은 깊이를 갖는 슬릿부를 형성하는 단계; 제1 다이싱에서 아웃라인된 절단선과 웨이퍼의 후면을 제1 수지로 연속적으로 밀봉함으로써, 제2 수지층을 형성하는 단계; 및 제1 다이싱에서 아웃라인된 측면을 덮는 제2 수지층을 남기면서, 제2 다이싱을 처리하는 단계를 포함하는, 반도체 장치의 제조방법이다.
본 발명의 제8 구성은, 후면을 마주보는 면에서 보여지면서, 다이싱 절단선이 선형 형상으로 연장되고, 제2 수지를 형성할 때, 제2 수지가 다이싱 절단선이 연장되는 방향을 교차하는 방향으로 인쇄되도록 동작하는, 상기 서술된 반도체 장치의 제조방법이다.
본 발명의 제9 구성은, 후면을 마주보는 면에서 보여지면서, 다이싱 절단선이 선형 형상으로 연장되고, 제2 수지는 다이싱 절단선이 연장되는 방향을 교차하는 방향으로 15도에서 75도까지의 각도로 인쇄되는, 상기 서술된 반도체 장치의 제조방법이다.
본 발명의 제10 구성은, 웨이퍼를 노출시키도록 기판의 후면을 밀봉하는 제2 수지층을 폴리싱하면, 제1 다이싱에서 아웃라인된 절단선이 제2 수지층으로 채워지는 상태에서 폴리싱하는 것이 가능하다. 그러므로, 기판의 측면과 제2 수지층을 분리하지 않고 폴리싱할 수 있고, 더 얇은 반도체 장치를 바람직하게 설계할 수 있다.
본 발명의 제11 구성은, 기판의 주면상의 집적 회로; 패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선; 기판의 주면으로부터 전극 단자의 상면 까지의 두께를 가지고, 기판의 주면 측을 밀봉하는 제1 수지층;및 제1 수지층의 상면위에 노출되고, 전극 단자의 상면 위에 설치된 범프 전극을 포함하고, 슬릿부는 기판의 후면에 형성되고, 오목형상의 단면을 가지고, 후면으로부터 주면까지의 방향으로 연장되고, 제2수지층은 상기 슬릿부에 채워지고 후면과 상기 후면을 교차하는 측면을 연속적으로 덮도록 형성된, 반도체 장치이다.
본 발명의 반도체 장치의 제조방법을 적용함으로써, 재배선 및 전극 단자(금속 포스트)가 제1다이싱에서 제1수지층으로 이미 몰드되어 있기 때문에, 입자들이 들러붙는 것을 방지할 수 있다. 그러므로, 입자가 들어붙음으로 인해 전기적인 단락 회로의 발생 또는 제1수지층의 감소된 점착성의 가능성이 없다.
제1다이싱에서, 다이싱깊이는 웨이퍼의 후면으로부터 웨이퍼의 주면의 절반 또는 제1수지층까지로 적용되므로, 웨이퍼가 제1수지층으로 충분히 단단하게 유지되는 상태에서 다이싱을 처리할 수 있다. 절단선을 구부리지 않고 다이싱을 처리할 수 있으므로, 반도체 장치의 치수의 정확성을 확실히 할 수 있다.
또한, 본 발명의 반도체 장치의 제조방법을 적용함으로써, 웨이퍼를 노출시키기 위해 기판의 후면을 밀봉하는 제2수지층을 폴리싱할 때, 제1다이싱에서 아웃라인된 절단선이 제2수지층으로 채워지는 상태에서 폴리싱할 수 있다. 그러므로, 기판의 측면 및 제2수지층을 분리하지 않고 폴리싱할 수 있고, 더 얇은 반도체 기판을 바람직하게 설계할 수 있다.
또한, 제2 수지층은 기판의 측면과 후면을 연속적으로 덮는 수지층이고, 그러므로, 기판의 주면 측에서 기판의 측면을 덮는 제2 수지층의 에지를 위치시킬 수 있다. 다이싱된 반도체 장치가 얻어지는 단계에서, 예를 들면, 기판의 후면에 몰드된 제2 수지층을 폴리싱하는 경우라도, 측면으로부터 기판의 측면을 덮는 제2 수지층까지 제거하는 방향으로 힘을 발생하지 않고 보다 얇은 반도체 장치를 설계할 수 있다.
본 발명의 반도체 제조장치를 적용함으로써, 기판의 측면을 덮는 제2 수지층이 기판의 주면을 덮는 제1 수지층과 연속적으로 형성되어 있지 않기 때문에, 제2 수지층이 제거될 때에도 제1 수지층 제거를 방지할 수 있다. 그러므로, IC 또는 재배선에 손상을 주는 것을 방지할 수 있다.
기판의 주면의 제2 수지층의 에지는 기판의 주면보다 제1 수지층의 기판에 더 가깝고, 그러므로, 제1 수지층과 제2 수지층 사이의 경계로부터 습기의 침투를 방지할 수 있다. 또한, 이 경우, 제2 수지층의 에지의 상면이 제1 수지층에 근접하게 부착되어 있고, 그러므로 제2 수지층이 기판의 측면으로부터 제거되면, 제 1수지층이 제거되는 문제를 해결할 수 있다.
반도체 장치를 적용함으로써, 기판을 덮는 제2 수지층이 기판의 측면에 형성되기 때문에 더 얇은 반도체 장치를 제공할 수 있다.
본 발명의 반도체 장치의 제조방법에 따르면, 슬릿부가 웨이퍼의 후면에 형성되고, 이 슬릿부를 채우는 동안 제2 수지가 웨이퍼의 후면과 제1 다이싱에서 아웃라인된 측면을 통합적으로 덮기 위해 형성되고, 그러므로, 슬릿부 때문에 제2 수지층과 후면 사이의 부착 영역을 얻을 수 있고, 슬릿부와 그것으로 채워진 수지부가 결합되기 때문에 제2 수지층의 변형에 대한 내성을 얻을 수 있고, 그러므로, 제 2수지층의 제거의 가능성을 삭감할 수 있다.
제2 수지층이 제거되면, 제2 수지층과 제1 수지층이 연속적으로 형성되어 있지 않기 때문에 제1 수지층의 제거의 발생을 방지할 수 있다. 그러므로, IC 및 재배선 등에의 손상을 방지할 수 있다.
본 발명의 반도체 장치의 제조방법에 따르면, 제2 수지가 다이싱 절단선의 연장방향을 교차하는 방향으로 인쇄되기 때문에, 다이싱 절단선과 슬릿부를 제2 수지로 채우면 저레벨로 흐름 저항을 줄일 수 있고, 분출에 의해 흐름의 상태에서 채워진다. 즉, 다이싱 절단선과 슬릿부를 제2 수지로 조밀하고 두꺼운 상태로 채울수 있고, 제2수지층의 점착성을 정확하게 만들수 있고, 그러므로, 반도체 장치를 신뢰성있게 강화시킬수 있다. 제2 수지를 다이싱 절단선이 연장되는 방향을 교차하는 방향으로 15도에서 75도까지의 각도로 인쇄함으로써, 상기 서술된 장점을 더 신뢰성있게 얻을수 있다.
본 발명의 반도체 장치의 제조방법에 따르면, 웨이퍼의 후면의 제2 수지층의 일부를 폴리싱함으로써, 제1 수지층 및 제2 수지층으로 강도를 유지하면서 더 얇은 반도체 장치를 얻을 수 있다.
본 발명의 반도체 장치의 제조방법에 따르면, 슬릿부에서 채워지면서 기판의 후면과 측면을 통합적으로 덮도록 제2 수지층이 형성되기 때문에, 슬릿부 때문에 제2 수지층과 기판 사이의 더 큰 점착 영역을 가질 수 있고, 슬릿부 때문에 제2 수지층의 변형의 더 큰 내성을 가질수 있고, 그러므로, 제2 수지층의 제거를 방지할 수 있다. 제2 수지층이 제거되면, 기판의 측면을 덮는 제2 수지층 및 기판의 주면 을 덮는 제1 수지층이 연속적으로 형성되지 않기 때문에 제1 수지층의 제거를 방지할 수 있고, 그러므로, IC, 배선 등에 손상을 방지할 수 있다. 그러므로, 반도체 장치를 우수한 충격 내성과 높은 신뢰성으로 제조할 수 있다.
이하, 도면을 참조하여, 본 발명의 제1 실시예에 따르는 반도체 장치(B) 및 그 제조방법을 설명한다. 이 실시예에서 설명한 반도체 장치(B)는 예를 들면 휴대용 단말장치 등의 장치에 설치되어 사용되고, 특히 웨이퍼 레벨 재배선 및 수지 몰딩이 처리되는 WL-CSP에 관한 것이다.
도 1에 나타낸 것같이, 본 발명에 따르는 반도체장치(B)는 적층물이고, 주면(1c)에 집적회로(4)를 갖는 기판(1)(다이싱된 웨이퍼), 패드 전극(5)을 통해 집적회로(4)에 전기적으로 연결된 재배선(6), 재배선(6) 위에 형성된 원주형 전극 단자(금속 포스트)(7), 기판(1)의 주면(1c)로부터 전극 단자(7)의 상면(7a)까지의 두께를 갖고 기판(1)의 주면(1c)을 밀봉하는 제1수지층(2) 및 제1수지층(2)의 면(2a)에 노출된 전극 단자(7)의 상면(7a)에 설치된 범프 전극(11)(범프)을 포함한다. 기판(1)의 측면(1a) 및 후면(1b)위에, 제2수지층(3)이 그들을 연속하여 덮도록 형성된다. 또한, 주면(1c) 측에서 이 제2 수지층(3)의 에지(3a)는 제1 수지층의 두께(Z)의 범위에 위치되고, 기판(1) 측에서 에지면(3b) 및 측면은 제1 수지층(2)에 근접하게 부착된다.
제1수지층(2) 및 제2수지층(3)은 예를 들면 에폭시 수지로 만들어지고, 범프(11)는 예를 들면 금 또는 솔더로 코팅된다.
다음에서, 도 1 내지 도 6을 참조하여, 상기 서술된 구조를 갖는 반도체 장치(B)의 제조 처리를 설명한다.
우선, 도 2에 나타낸 것같이, 사각형상이고, 집적회로(4)가 주면(1c)에 형성되어 있는 웨이퍼(1) 및, 패드 전극(5)에 연결되어 있는 재배선(6) 및 재배선(6) 상의 원주형 금속 포스트(7)가 형성된다. 재배선(6) 및 원주형 금속 포스트(7)를 제1수지로 밀봉함으로써, 제1수지층(2)이 형성된다. 또한, 원주형 금속 포스트(7)의 상면(7a)이 매립되도록 제1수지층(2)이 형성되고, 다음에 제1수지층(2)의 면(2a)이 폴리싱되고, 그러므로, 원주형 금속 포스트(7)의 상면이 제1수지층(2)의 면(2a)에 노출된다.
도 3에 나타낸 것같이, 웨이퍼(1)를 뒤집은 후, 후면(1b)으로부터, 반도체 장치(B)의 크기를 조정하기 위해 선택된 얇은-블레이드 그라인드 스톤(숫돌)을 이용하여, 제1 다이싱이 처리된다. 이 처리에서, 다이싱 깊이(T3)는 웨이퍼(1)의 후면(1b)으로부터 제1수지층(2)의 절반까지 결정되고, 절단선(10)은 제1다이싱에서 아웃라인된다. 제1다이싱이 종료될 때, 주면(1c)위에 집적회로(4) 및 재배선(6)을 갖는 웨이퍼(1)는 강도를 유지하기에 충분한 두께를 유지하고, 이것은 하나의 유닛, 즉, 아직 다이싱되지 않는다. 그러므로, 제1다이싱에서, 웨이퍼(1)를 슬라이싱하지 않고 다이싱할 수 있고, 절단선이 구부러지지 않는 것으로 예상될 수 있다.
도 4에 나타낸 것같이, 제2수지층(3)은 아웃라인되어 있는 절단선을 제2수지로 채우고 웨이퍼의 후면(b1)을 제2수지층(3)으로 밀봉함으로써, 형성된다.
웨이퍼(1)를 다시 뒤집은 후, 도 5에 나타낸 것같이, 제1수지층(2)의 면(2a) 측을 폴리싱함으로써, 제2수지가 큐어될 때, 원주형 금속 포스트(7)의 상면(7a)이 제1수지층(2)의 면(2a)을 노출하도록 형성되고, 면(2a)과 동일한 일면위에 위치하는 원주형 금속 포스트(7)의 상면(7a)위에 범프(11)가 설치되고, 웨이퍼(1)의 후면(1b)을 밀봉하는 제2수지층(3)의 외부면(3d)에 다이싱 테이프(8)가 부착되어 있다.
도 6에 나타낸 것같이, 절단선(10)을 아웃라인하기 위해 사용된 얇은-블레이드 그라인드스톤 보다 더 얇은 얇은-블레이드 그라인드스톤을 준비한 후, 제1다이싱의 절단면을 덮는 제2수지층(3)을 남기면서 제1수지층(2)의 면(2a)위의 절단선(10)의 폭방향의 중앙에서 제2다이싱이 처리된다. 이 처리에서, 다이싱 깊이(T4)는 제1수지층(2)의 면(2a)으로부터 다이싱 테이프(8)까지의 절반에 적용되고, 반도체 장치(B)는 이 단계에서 다이싱된다. 제2다이싱에서, 제1수지층 및 제2수지층을 다이싱하기 위해 저압력이 인가된다. 그러므로, 웨이퍼(1)가 다이싱 테이프(8)에 의해 지지되는 상태에서 다이싱이 처리될 때 절단선의 구부러짐이 없다.
결국, 다이싱 테이프(8)는 그것을 늘리기 위해 당겨지고, 다이싱 테이프(8)에 들어 붙어 있고 다이싱되어 있는 상태에 있는 반도체 장치(B)는 제거된다. 그래서, 도1에 나타낸 반도체 장치(B)의 제조 처리는 종료한다.
반도체 장치(B)의 제조방법에서, 제1다이싱에서, 재배선(6), 원주형 금속 포스트(7) 등이 이미 수지 몰딩되고, 제1수지층(2)이 형성되고, 그러므로, 재배선(6) 및 원주형 금속 포스트(7)에 다이싱으로 생성된 입자들이 들러붙지 않고 다이싱 처리가 가능하다. 그러므로, 전기적인 단락 또는 제1수지층(2)의 낮은 부착력을 방지할 수 있다.
또한, 웨이퍼(1)의 후면(1b)으로부터 처리되는 제1 다이싱이 제1수지층(2)의 절반까지 실행되므로, 웨이퍼(1)를 슬라이싱하지 않고 다이싱할 수 있다. 그러므로, 절단선의 구부러짐 등의 발생을 방지할 수 있고, 반도체 장치(B)의 크기의 정확성을 유지할 수 있다. 또한, 제2 다이싱은 제1수지층(2) 및 제2수지층(3)의 수지의 다이싱이므로, 웨이퍼(1)가 다이싱 테이프(8)에 의해 지지되는 상태에서 절단선의 구부러짐을 발생하지 않고 다이싱을 가능하게 한다.
상기 서술된 반도체 장치(B)에 따르면, 기판(1)의 측면(1a) 및 후면(1b)을 덮는 제2수지층(3)은 연속해서 형성되지만, 측면(1a)을 덮는 제2수지층(3)과 주면(1c)을 덮는 제1수지층(2)은 연속적으로 형성되지 않고, 그러므로, 측면(1a)을 덮는 제2수지층(3)의 제거가 발생하여도, 제1수지층(2)의 제거를 방지할 수 있다.
제1수지층(2)에 근접하게 부착된 제2수지층(3)의 에지(3a)는 기판(1)의 주면(1c)보다 제1수지층(2)의 기판(2a)에 더 가까운 제1수지층(2)의 두께(Z)의 범위에 위치하고, 제2수지층(3)의 에지(3a)의 에지면(3b) 및 기판(1)의 측면(3c)이 근접하게 부착되어 있고, 그러므로, 측면(1a)을 덮는 제2수지층(3)의 제거가 발생할지라도, 경계로부터 습기가 침투되는 것을 방지할 수 있고, 제1수지층(2)의 제거를 방지할 수 있다.
그러므로, 상기 서술된 반도체 장치(B) 및 반도체 장치(B)의 제조 방법에 대해서, 집적회로(4) 및 재배선(6)에 손상을 방지하면서 더 강한 기판(1)을 얻을수 있기 때문에, 매우 신뢰성있는 반도체 장치(B)를 제공할 수 있다.
상기 본 발명의 제1실시예를 서술하고 도시하였지만, 이것으로 제한되는 것 으로 고려되지 않는 것으로 이해되어야 한다. 본 발명의 진의 또는 범위를 벗어나지 않으면, 추가, 삭제, 대체 및 변경이 만들어질 수 있다. 예를 들면, 제1실시예에서, 제2수지층(3)은 제1수지층(2)과 동일한 에폭시 수지로서 서술되었지만, 그러나, 이들 2개의 층들은 예를 들면 다른 내용의 충전물과 같은 다른 특성을 가질수 있고, 에폭시 수지와 다른 수지가 가능하다. 설명에서, 제1다이싱의 다이싱깊이(T3)는 제1수지층(2)의 절반으로서 서술되었지만, 제1다이싱의 다이싱깊이(T3)는 웨이퍼(1)의 주면(1c)에 도달할 수 있고, 제1수지층(2)에 근접하게 부착된 제2수지층(3)의 에지(3a)는 에지면(3b)만으로 제1수지층(2)에 부착될 수 있다.
제1 실시예에 따른 제조된 반도체 장치(B)에 대해서, 기판(1), 또는 제2수지층(3) 및 기판(1) 모두의 후면(1b) 위에 형성된 제2수지층(3)을 폴리싱함으로써, 더 얇은 반도체 장치(B)를 얻을 수 있다. 이 폴리싱의 처리에서, 제2수지층(3)이 기판(1)의 후면(1b)으로부터 제1다이싱에서 아웃라인된 절단면(측면)(1a)까지 연속하여 형성되기 때문에, 예를 들면, 폴리싱을 위한 폴리싱부가 제1수지층(2) 및 제2수지층(3)에 근접하게 부착되는 경계를 접촉할 수 없다. 그러므로, 측면(1a)을 덮는 제2수지층(3)을 폴리싱에 의해 제거할 수 있는 가능성이 없다.
다음, 도 7-10을 참조하여, 본 발명의 제2 실시에에서 반도체 장치(C) 및 그 제조방법을 설명한다.
도 1-6에 나타낸 제1 실시예에서와 같이, 본 발명의 제2실시예는 예를 들면 휴대용 단말장치 등의 장치에서 설치되어 사용되고, 특히 웨이퍼 레벨 재배선 및 수지 몰딩이 처리되는 WL-CSP에 관련된다. 이 실시예에서, 제1 실시예의 반도체 장 치(B)의 동일 구조 및 제조방법에 대해서 동일 기호가 적용되므로, 그 상세한 설명은 생략한다.
제1실시예에서 기술된 반도체 장치(B)와 다른, 도 7에 나타낸 제2실시예의 반도체 장치(C)에 대해서, 제2수지층(3)이 기판(1)의 후면(1b)위에 형성되지 않는다. 한편, 기판(1)의 측면(1a)위에, 제2수지층(3)이 형성되어, 기판(1)의 측면(1a)이 덮혀져서 보호된다.
상기 서술된 반도체 장치(C)의 제조 방법을 도 2-4 및 도 7-9를 참조하여 설명한다.
우선, 제1실시예에서와 같이, 집적회로(4)가 형성된 제1 실시예의 웨이퍼(1)가 도2에 나타낸 것같이 준비되고, 그 주면(1c) 측위에, 패드 전극(5)에 연결된 재배선(6) 및 제1수지층(2)위에 매립된 원주형의 금속 포스트(7)가 형성된다.
다음 단계에서, 도 3에 나타낸 것같이, 웨이퍼(1)의 후면(1b)으로부터 제1수지층(2)의 절반까지 제1다이싱이 처리되어, 절단선(10)이 아웃라인된다. 도 4에 나타낸 것같이, 아웃라인된 절단선(10)을 제2수지층으로 채우고 웨이퍼(1)의 후면(1b)을 제2수지로 밀봉함으로써, 제2수지층(3)은 형성된다.
수지가 큐어된 뒤의 시간에서, 도 8에 나타낸 것같이, 폴리싱함으로써, 웨이퍼(1)의 후면(1b)위에서 제2수지층(3)이 제거되고, 웨이퍼(1)의 후면(1b)이 노출된다 이때, 제2수지는 절단선(10)의 내부에 채워지고, 그러므로, 절단면(측면)(1a)과 제2수지 사이의 부착이 폴리싱에 의해 제거되지 않고, 강하게 부착된다. 다음 단계에서, 도 9에 나타낸 것같이, 범프(11)는 원주형 금속 포스트(7)의 상면(7a)위에 설치되고 다이싱 테이프(8)는 노출된 웨이퍼(1)의 후면(1b)위에 부착된다.
다음 단계에서, 제2 다이싱이 제1수지층(2)의 면(2a)으로부터 처리되고, 도 10에 나타낸 것같이, 웨이퍼(1)의 제1 다이싱후 아웃라인된 절단면(기판(1)의 측면(1a))(1a)을 덮은 상태에 제2수지층(3)은 남겨진다. 이 때, 다이싱 깊이(T5)는 다이싱 테이프(8)의 절반까지 설정된다. 결국, 다이싱 테이프(8)를 제거함으로써, 다이싱된 반도체 장치(C)의 제조가 끝난다.
따라서, 상기 서술된 반도체 장치(C)의 제조방법에 따르면, 웨이퍼(1)의 후면(1b)위에 제2 수지층(3)을 폴리싱하여 반도체 장치(C)를 더 얇게 설계할 수 있고, 제1다이싱에서 아웃라인된 절단선(10)이 제2수지층이 내부가 채워진 상태에 있다. 이 때, 제2수지는 절단선(10)의 내부를 채우는 상태에서 큐어되고, 그러므로, 제1 다이싱에서 형성된 웨이퍼(1)의 절단면(1a)으로부터 폴리싱하여 제2수지의 제거를 방지할 수 있고, 절단면(1a)위에 강하게 부착된 제2수지층(3)을 형성할 수 있다.
본 발명은 상기 서술된 제2 실시예에 한정되지 않고, 그 범위내에서 변경될 수 있다. 예를 들면, 제2 실시예에서, 웨이퍼(1)의 후면(1b)을 밀봉하는 제2수지층(3)은 폴리싱에 의해 제거되어, 후면(1b)이 노출되지만, 이것은 제한이 아니고, 제2수지층(3)을 폴리싱하고 그것을 삭감함에 따라서 두께를 유지함으로써, 반도체 장치(C)를 더 얇게 설계하기 위해 채택될 수 있다. 이 경우, 제2수지층(3)은 기판(1)의 후면(1b)위에 형성되고, 그러므로, 기판(1)은 더 강해질 수 있고, 내충격성이 제공될수 있다. 또한, 웨이퍼(1)의 후면(1b)위에 제2수지층(3)에 더하여 기판(1) 자체를 폴리싱함으로써, 매우 얇은 반도체 장치(C)를 설계할 수 있다.
상기 본 발명의 바람직한 실시예를 서술하고 도시하였지만, 이것은 본 발명의 일예이고, 제한으로 고려되는 것은 아닌 것으로 이해되어야 한다. 본 발명의 진의 또는 범위를 벗어나지 않으면, 추가, 삭제, 대체 및 변경이 만들어질 수 있다. 따라서, 본 발명은 상기 서술에 의해 제한되는 것으로 고려되지 않고, 첨부된 청구범위에 의해서만 제한된다.
이후, 도 15-26을 참조하여, 본 발명의 제3실시예에 대해서 반도체 장치(B) 및 그 제조방법을 설명한다.
다음에, 도 15-26을 참조하여, 본 발명의 제3실시예에 따른 반도체 장치(B) 및 그 제조방법을 설명한다. 본 실시예의 반도체 장치(B)가 예를 들면, 휴대 단말 장치 등의 장치에 설치되어 사용되고, 웨이퍼 레벨 재배선 및 수지 몰딩이 처리되는 WL-CSP에 특히 관련된다.
본 발명의 반도체 장치(B)는 도 15에 나타낸 것같이, 적층되어 있고, 집적 회로(4)를 갖는 기판(다이싱된 웨이퍼)(1), 패드 전극(5)을 통해 집적 회로(4)에 전기적으로 연결된 재배선(6), 기둥 형상이고, 재배선(6)상에 형성된 전극 단자(메탈 포스트)(7), 기판(1)의 주면(1c)으로부터 전극 단자(7)까지의 두께를 갖고, 기판(1)의 주면(1c)을 밀봉하는 제1수지층(2), 제1수지층(2)의 면(2a)위에 노출된 전극 단자(7)의 상면(7a)위에 설치된 범프 전극(11)(범프)을 포함한다.
반도체 장치(B)에 대해서, 기판(1)의 측면(1a)(후에 서술하는 것같이, 제1다이싱에서 아웃라인되는)은 기판(1)의 주면(1c)으로부터 후면(1b)까지의 폭이 점점 좁아지는 테이퍼 형상으로 형성되고, 기판(1)의 후면(1b)에, 폭(H1)의 방향으로 거의 중앙에 기판(1)의 후면(1b)을 마주보는 면에서 보여지며, 그 단면이 오목 형상을 형성하고, 선형 형상으로 연장하는 슬릿부(12)가 있다. 기판(1)의 측면(1a) 및 후면(1b)에는, 제2수지층(3)이 연속하여 형성되어 있고, 후면(1b)위에 형성된 슬릿부(12)의 내부를 포함하는 측면(1a) 및 후면(1b)을 덮는다. 반도체 장치(B)의 폭(H2)은 제1수지층(2)의 면(2a)으로부터, 면(2a)에 평행한 제2수지층(3)의 후면(3a2)까지의 방향으로 동일한 크기로 형성되고, 그러므로, 범프(11)를 제외하고 사각형상의 단면을 갖는다. 제2수지층(3)에서, 기판(1)의 주면(1c) 측에 설치된 에지(3b2)는 제1수지층(2)의 두께인 Z1의 범위에 위치하고, 기판(1)의 에지(3c2) 및 측면(3d)은 제1수지층(2)에 근접하게 부착되어 있다.
제1수지층(2) 및 제2수지층(3)은 예를 들면 동일한 에폭시 수지로 만들어지고, 범프(11)는 예를 들면 금 또는 솔더로 코팅된다. 이 실시예에서, 기판(1)의 두께(Z2)는 200-500㎛이고, 제1수지층(2)의 두께(Z1)는 90㎛이다. 기판(1)에 제1수지층(2)을 더한 두께(Z3)는 200-800㎛이고, 바람직하게는 300-600㎛이고, 더 바람직하게는 460㎛이다. 한편, 슬릿부(12)에 대해서, 기판(1)의 후면(1b)으로부터의 깊이(Z4)는 1㎛이상으로 형성되고, 바람직하게, 1-100㎛이다. 제2수지층(3)의 깊이(Z5)에 대해서, 대략 10-400㎛로 형성되고, 바람직하게는 100-200㎛이고, 더 바람직하게는 140㎛이다. 또한, 제1수지층(2)의 두께(Z1)의 범위에 위치하는 제2수지층(3)의 에지(3b2)에 대해서, 기판(1)의 주면(1c)으로부터 에지(3c2)까지의 길이는 10-15㎛이고, 기판(1)의 두께(Z2)가 작으면, 절반이 될 수 있다.
다음 단계에서, 도 15-26을 참조하여, 상기 서술된 구조를 갖는 반도체 장치(B)의 제조 방법을 설명한다.
우선, 도 16에 나타낸 것같이, 원반모양이고, 집적회로(4)가 주면(1c)에 형성되어 있는 웨이퍼(1) 및 패드 전극(5)에 연결되어 있는 재배선(6) 및 이 재배선(6) 위에 기둥형 금속 포스트(7)가 형성된다. 이 경우, 형성되는 동안 재배선(6)이 에칭된다. 도 17에 나타낸 것같이, 재배선(6) 및 원주형 금속 포스트(7)가 제1수지로 밀봉되고, 그 상면(면)(2a)이 웨이퍼(1)의 주면(1c)에 평행한 방식으로 제1수지층(2)이 형성된다. 이 단계에서, 제1수지층(2)의 면(2a)은 원주형 금속 포스트(7)의 상면(7a)의 위에 위치하고, 원주형 금속 포스트(7)는 제1수지층(2)으로 완전히 매립된 상태에 있다. 도18에 나타낸 것같이, 제1수지층(2)의 면(2a) 측은 폴리싱되고, 면(2a)은 웨이퍼(1)의 주면(1c)에 평행하게 유지되고, 원주형 금속 포스트(7)의 상면(7a)은 제1수지층(2)의 면(2a)위에 노출된다.
도 19에 나타낸 것같이, 웨이퍼(1)를 위아래 뒤집어서, 후면(1b)으로부터, 예를 들면, 다이싱되는 반도체 장치(B)의 크기에 따르는 얇은-블레이드 그라인드 스톤을 이용하여, 제1 다이싱이 처리된다. 이 단계에서, 다이싱 깊이(T3)는 웨이퍼(1)의 후면(1b)으로부터 제1수지층(2)의 절반까지이고, 제1다이싱에서, 절단선(10)이 아웃라인된다. 예를 들면 링형상의 얇은 블레이드된 그라인드스톤을 고속으로 회전하면서 웨이퍼(1)의 후면(1b)에 슬릿하고, 축회전의 선에 직교하는 방향으로 움직임으로써, 웨이퍼(1)의 후면(1b)을 마주보는 면에서 보여지고, 선형형상으로 연장되도록, 이 다이싱 절단선(10)은 아웃라인된다. 두께의 크기가 원주로부터 내 부로 점점 증가하는 부식성의 입자층을 갖는 링형상의 얇은 블레이드 그라인드스톤을 사용하여, 측면(1a)은 폭(H3)이 제1수지층(2)의 면(2a)으로부터 웨이퍼(1)의 후면(1b)까지 점점 증가하는 테이퍼 형상으로 형성된다. 이 경우, 제1 다이싱이 종료되는 단계에서, 제1수지층(2)은 완벽하게 절단되지 않고 강도를 유지하는 충분한 두께를 유지하므로, 주면(1c)에 집적회로(4) 및 재배선(6)을 갖는 웨이퍼(1)가 제1수지층(2)에 의해 하나의 유닛으로 지지되고, 즉, 아직 다이싱되지 않는다. 그러므로, 제1다이싱에서, 웨이퍼(1)를 슬라이싱하지 않고 다이싱할 수 있고, 절단선이 구부러지지 않는 것으로 예상될 수 있다.
제1다이싱의 종료의 단계에서, 이웃하는 다이싱 절단선(10) 사이에서 거의 중간이고, 다이싱 절단선(10)의 방향(웨이퍼(1)의 후면(1b)을 마주보는 면으로서 보여지는 선형 형상으로 연장되는 방향)에 평행으로 연장되는 슬릿부(12)가 예를 들면 얇은-블레이드 그라인드 스톤을 이용하여 다이싱함으로써, 아웃라인되어 있다. 이 경우, 슬릿부(12)는 웨이퍼(1)의 후면(1b)에서 주면(1c)까지 연장되고, 후면(1b)에서 주면(1c)까지 연장되는 다이싱 절단선의 깊이(다이싱 깊이)(T3)보다 더 얇은 깊이를 가지도록 형성된다. 이 단계에서, 슬릿부(12)는 얇은-블레이드 그라인드 스톤으로 다이싱하여 형성되도록 제한되지 않고, 예를 들면 샌드블래스팅, 레이저 다이싱 등으로 형성될 수 있다.
도 20에 나타낸 것같이, 웨이퍼(1)의 주면(1c)으로부터 특정 높이를 유지하고, 아웃라인된 다이싱 절단선(10) 및 슬릿부(12)를 제2수지로 채우고, 웨이퍼(1)의 후면(1b) 측을 밀봉하면서, 주면(1c)위를 움직이는 스테이지로 제2수지를 인쇄 함으로써, 제2수지층(3)이 형성된다. 이 단계에서, 도23 및 도24에 나타낸 것같이, 제2수지가 다이싱 절단선(10) 및 슬릿부(12)가 연장하는 방향(화살표 b 및 c의 방향)에 직교하거나 평행인 방향으로 인쇄되면(화살표 a의 방향으로 인쇄하는 경우), 제2수지가 다이싱 절단선(10) 및 슬릿부(12)의 내부에 오면, 공기가 쉽게 포함된다. 그러므로, 이 실시예에서, 제2수지를 인쇄할 때, V형상의 단면을 갖고, 도 23에 나타낸 것같이, 웨이퍼(1)의 원반모양의 주변(1d) 측위에 설치된 노치(13)(웨이퍼(1)의 위치를 검출하기 위한 마크)에 대해서 45도의 회전각도로, 웨이퍼(1)를 축선(O1) 주위로 회전함으로써, 웨이퍼(1)의 위치는 변화된다. 도 25 및 도 26은 이 방식으로의 웨이퍼(1)의 회전 상태를 나타내고, 이 실시예에서, 다이싱 절단선(10) 및 슬릿부(12)를 예를 들면 45도의 각도로 절단하는 방향으로 제2수지가 인쇄된다. 그러므로, 제2수지는 다이싱 절단선(10) 및 슬릿부(12)로 흐르고, 분출에 의해 흐르는 상태에서 저레벨로 플로우 저항을 줄이는 상태로 채워지고, 내부에 공기를 포함하지 않는다. 이 경우, 제2수지를 인쇄할 때, 인쇄 방향은 다이싱 절단선(10)의 연장 방향을 교차하여야 하므로, 예를 들면 15도에서 75도 까지 가능하고, 바람직하게 다이싱 절단선(10) 및 슬릿부(12)를 동일하게 채우는 것을 고려하여 45도이다. 이 처리에서, 웨이퍼(1)는 대응하는 각도로 회전한다.
웨이퍼(1)를 위아래 뒤집을 때, 도 21에 나타낸 것같이, 범프(11)가 제1수지층(2)의 면(2a)위에 노출된 원주형 금속 포스트(7)의 상면(7a) 위에 설치되고, 웨이퍼(1)의 후면(1b)을 밀봉하는 제2수지층(3)의 후면(3a2)에 다이싱 테이프(8)가 부착되어 있다.
도 22에 나타낸 것같이, 다이싱 절단선(10)을 아웃라인하기 위해 사용된 얇은-블레이드 그라인드스톤 보다 더 얇은 얇은-블레이드 그라인드스톤이 준비되고, 제1다이싱의 절단면(1a)(기판(1)의 측면(1a))을 덮는 상태에서 제2수지층(3)이 유지되면서, 다이싱 절단선(10)의 폭(H3)의 방향의 중앙에서 제1수지층(2)의 면(2a) 측으로부터 제2다이싱이 처리된다. 다이싱 깊이(T4)는 제1수지층(2)의 면(2a)으로부터 다이싱 테이프(8)까지의 절반이고, 이 단계에서 반도체 장치(B)는 다이싱된다. 제2다이싱에서, 제1수지층(2) 및 제2수지층(3)을 다이싱하기 위한 절단 로드는 작다. 그러므로, 웨이퍼(1)가 다이싱 테이프(8)에 의해 지지되는 상태에서 다이싱이 처리될 때 절단선의 구부러짐을 방지할 수 있다.
결국, 다이싱 테이프(8)는 그것을 늘리기 위해 당겨지고, 다이싱 테이프(8)에 들어 붙어 있고 다이싱되어 있는 상태에 있는 반도체 장치(B)는 제거된다. 그래서, 도15에 나타낸 반도체 장치(B)의 제조 처리는 종료한다.
그러므로, 상기 서술된 반도체 장치(B) 및 그 제조 방법에 따르면, 기판(1)(다이싱된 웨이퍼)의 후면(1b)위에 슬릿부(12)를 형성하고, 제2수지를 슬릿부(12)에 채우면서 제2수지층(3)을 형성함으로써, 점착 영역과 제2수지층(3)의 변경에 대한 저항을 얻을수 있고, 그러므로, 기판(1) 및 제2수지층(3)을 강하게 부착할 수 있고, 제2수지층(3)의 제거의 가능성을 줄일수 있다. 기판(1)의 측면(1a)을 테이퍼 형상으로 형성함으로써, 측면(1a)이 기판(1)의 후면(1b)과 직교하여 교차하는 종래의 반도체 장치(A)와 비교하여, 점착 영역을 얻을수 있고, 제2수지층(3)의 제거의 가능성을 줄일수 있다.
기판(1)의 측면(1a) 및 후면(1b)을 덮는 제2수지층(3)은 연속적으로 형성되지만, 주면(1c) 및 제1수지층(2)을 덮는 제2수지층은 연속적으로 형성되지 않으므로, 측면(1a)을 덮는 제2수지층(3)이 제거되어도, 제2수지층(3)의 제거의 가능성을 줄일수 있다. 그러므로, 수지층의 제거로 인한 기판(1)의 주면상에 형성된 집적회로(4)에 손상을 방지할 수 있다.
제2수지를 인쇄할 때, 다이싱 절단선(10) 및 슬릿부(12)의 연장방향에 대하여 45도의 각도로 인쇄함으로써, 분출에 의해 흐르는 상태에서 수지를 채우고 저레벨로 흐름 저항을 줄일수 있다. 즉, 제2수지를 채우고 나서, 공기를 포함하는 것을 방지할 수 있고, 제2수지층(3)을 조밀하고 두껍게 방지할 수 있으므로, 기판(1)을 신뢰성있게 강화시킬수 있다.
본 발명은 상기 서술된 제3실시예에 한정되지 않고, 그 범위내에서 변경될 수 있다. 예를 들면, 이 실시예에서, 제1다이싱 및 슬릿부(12)의 형성은 제1수지층(2)의 형성후 조작되지만, 재배선(6) 및 원주형 금속 포스트(7)를 제1수지로 밀봉하고, 원주형 금속 포스트(7)의 상면(7a)을 노출하기 위해 제1수지층(2)을 폴리싱하고, 원주형 금속 포스트(7)위에 범프(11)를 설치하는 임의의 하나의 단계 전에 조작될수 있다. 제2수지를 인쇄하면, 인쇄방향이 다이싱 절단선(10) 및 슬릿부(12)의 연장방향을 45도의 각도로 교차하는 것으로 설명했지만, 예를 들면 15도 내지 75도로 연장방향으로 인쇄될 수 있고, 동일한 장점이 이 경우 얻어질 수 있다. 다이싱 절단선이 선형 형상으로 연장되고, 웨이퍼(1)의 후면(1b)을 마주보는 면에서 보여지는 것으로 설명했지만, 곡선 형상으로 연장될 수 있다.
이 실시예에서, 슬릿부(12)는 사각 형상의 단면을 갖고, 이웃하는 다이싱 절단선(10)들 사이의 거의 중간에 있고 다이싱 절단선(10)의 방향에 평행하게 연장하는 것으로 설명하였지만, 슬릿부(12)는 사각형상의 절단면을 갖는 것으로 한정되지 않고 구부러진 형상을 가질수 있다. 또한, 이웃하는 다이싱 절단선(10)들 사이에서 거의 중간인 것에 한정되지 않고 다이싱 절단선(10)의 방향에 평행하게 연장된다. 그러므로, 슬릿부(12)는 기판(1)의 후면(1b)위의 오목 형상으로 형성된 것을 제외하고 그 형상 또는 그 위치에 제한되지 않는다. 또한, 이 실시예에서, 다이싱 절단선(10)으로 아웃라인된 기판(1)의 측면(1a)은 테이퍼 형상이지만, 기판(1)의 측면(1a)(제1다이싱에서 아웃라인된 측면)은 제한을 가지는 것으로 요구되지 않는다. 또한, 이 실시예에서, 슬릿부(12)는 선형 형상이지만, 예를 들면 다중 선형 형상이고, 다이싱 절단선(10)을 각 라인에 의해 균일하게 분할하도록 형성된 것도 바람직하다.
또한, 제2수지층(3)은 제1수지층(2)과 동일한 에폭시 수지이지만, 이들 2층의 수지는 예를 들면 다른 내용의 충전물과 같은 다른 특성을 가질수 있거나, 에폭시 수지와 다른 수지일 수 있다. 또한, 제1다이싱의 다이싱 깊이(T3)는 제1수지층(2)의 절반인 것으로 설명되고 있지만, 제1다이싱의 다이싱 깊이(T3)는 웨이퍼(1)의 주면(1c)에 이를 수 있고, 이 경우, 제1수지층(2)에 근접하게 부착된 제2수지층(3)의 에지(3b2)는 에지면(3c2)으로만 제1수지층(2)에 부착되어 있다. 웨이퍼(1)의 후면(1b)을 밀봉한 상태로 남기고, 웨이퍼(1)의 후면(1b)에 형성된 제2수지층(3)을 폴리싱하는 것이 또한 바람직하다. 이 경우, 도 19에 나타낸 제2수지층(3)의 두께 (Z4)는 감소하고, 제2수지층(3)으로 웨이퍼(1)의 후면(1b)의 강도가 증가하면서 더 얇은 반도체 장치(B)를 설계할 수 있다.
상기 실시예에서, 다이싱 절단선(10)을 형성한 후에 제2수지층(3)이 인쇄된 것을 설명하였다. 그러나, 다이싱 절단선(10)을 형성한 후에, 웨이퍼(1)의 제1수지층(2)에 대향하는 면상에서 표면 처리가 실행된다. 웨이퍼(1)의 후면(1b) 및/또는 다이싱 절단선(10)의 내면에서 표면 처리를 실행하는 것이 바람직하다(도 30 참조). 이해를 돕기 위해, 도 30-32에서, 처리된 표면은 거칠게 그려져 있다. 이들 도면에서 처리된 표면의 거칠기는 실제의 거칠기와 일치하지 않는다. 이 표면처리를 실행함으로써, 슬릿부(12)가 생략되어도, 제1수지층(2)과 제2수지층(3) 사이에 접착력을 증가시킬수 있다.
이 표면 처리에서, 그 표면을 거칠게 하기 위해, 연마재(예를 들면, 모래, 유리 분말, 금속 조각, 플라스틱 조각, 등)가 물과 혼합된 것을 웨이퍼(1)의 후면(1b)에 방사하고, 표면(Ra)의 거칠기(산술 평균 거칠기)를 10-100㎛로 조정함으로써, 제2수지층(3)과의 접착력을 증가시킬수 있다.
슬릿부(12)의 내면에만 표면 처리를 조작하는 것이 바람직하다(도 31참조). 이것은 제2수지층(3)과의 접착력을 증가시킨다.
슬릿부(12)가 형성되지 않을 때라도, 슬릿부(12)와 동일한 위치에서(도 32참조) 표면(1e)에만 표면 처리를 실행하는 것이 바람직하다. 이것은 제2수지층(3)과의 접착력을 증가시킨다.
공기, 물, 또는 공기와 물 모두를 방사함으로써 표면 처리를 조작하는 것이 바람직하다. 그러나, 물이 없이 공기를 방사함으로써 표면 처리를 조작할 때, 플라스틱을 사용하기 때문에 정전기가 발생할 가능성이 있으므로 다른 연마재를 사용하는 것이 바람직하다.
또한, 상기 서술된 실시예에서, 제2수지층(3)의 후면(3a)은 반도체 장치(B)의 외부 면(상면)을 형성하지만, 예를 들면 도 27에 나타낸 것같이, 방열판(금속층)이 제2수지층(3)의 후면(3a)에(제2수지층(3)에) 설치되고, 이 방열판(20)의 외부 면은 반도체 장치(B)의 상부면을 형성하는 것이 바람직하다. 이 경우, 도 28에 나타낸 것같이, 제2 수지층(3)을 형성한 후, 제2수지층(3)의 후면(3a)에 방열판(20)은 접착재(21)로 부착된다. 이 방열판(20)은 예를 들면 동(Cu), 알루미늄(Al), 티타늄(Ti), 니켈(Ni)등으로 만들어지고, 50 - 500㎛의 두께를 갖는 금속판이 가능하고, 구리판이 적용되면, 부식을 방지하기 위해 Ni로 코팅하는 것이 바람직하다. 은(Ag) 분말, 구리(Cu) 분말 또는 Ni 분말 등의 금속 분말, 또는 산화 실리콘(SiO2) 등의 열전도성 첨가물로 혼합된 실리콘 또는 에폭시로 만들어진 접착재를 사용하는 것이 추천된다.
이 접착재(21)는 예를 들면 10 - 500㎛의 두께로 인쇄된 액체 접착재이거나, 또는 동일한 두께를 가지며, 방열판(20)과 제2수지층(3)을 접착하기 위해 열 및/또는 압력에 의해 강화된 시트 접착재인 것이 바람직하다.
또한, 도 29에 나타낸 것같이, 앞에서 다이싱된 방열판(20)은 제2수지층(3)의 후면(3a)에 부착되어 있는 것이 바람직하다. 방열판(20)이 접착재(21)를 통하여 설치되는 상기 서술된 경우, 방열판(20)이 부착될 때, 다이싱 테이프(8)는 방열판 (20)의 외부 면위에 고정되고, 다음 단계들은 앞의 실시예들과 동일하다. 이 경우, 다이싱 깊이(T4)는 제1수지층(2)의 면(2a)으로부터 다이싱 테이프(8)의 중간까지로 하고, 다이싱 깊이(T4)를 방열판(20)과 동일하게 증가시키는 것이 필요하다.
상기 서술한 것같이, 반도체 장치(B)는 외부면(상면)위에 방열판(200이 형성되어 있으므로, 반도체 장치(B)의 열을 외부에 방사할 수 있고, 즉, 뛰어나게 방사하고, 반도체 장치(B)를 신뢰성있게 제조할 수 있다.
본 발명에 의하면, 수지층의 필링을 발생시키지 않고 신뢰성있는 강한 기판(다이싱된 웨이퍼)을 얻을 수 있는 반도체 장치의 제조방법과 반도체장치를 제공할 수 있다.

Claims (13)

  1. 복수의 집적 회로가 주면에 형성되어 있는 웨이퍼를 준비하는 단계;
    패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선(rewiring)을 형성하는 단계;
    상기 재배선상에 전극 단자를 형성하는 단계;
    적어도 웨이퍼의 주면에 형성된 재배선과 전극 단자를 제1 수지로 밀봉함으로써, 제1 수지층을 형성하는 단계;
    제1 수지층이 형성될 때, 웨이퍼의 후면 측으로부터 웨이퍼의 주면 또는 제1수지층의 도중까지 제1 다이싱을 처리하는 단계;
    제1 다이싱에서 아웃라인된 절단선과 웨이퍼의 후면을 제2 수지로 연속적으로 밀봉함으로써, 제2 수지층을 형성하는 단계; 및
    제1 다이싱에서 아웃라인된 측면을 덮는 제2 수지층을 남기면서 제2 다이싱을 처리하는 단계를 포함하는 반도체 장치의 제조방법.
  2. 제1항에 있어서,
    웨이퍼를 노출하기 위해, 이 웨이퍼의 후면을 밀봉하는 제2 수지층을 폴리싱하는 단계를 더 포함하는, 반도체 장치의 제조방법.
  3. 주면에 집적 회로를 포함하는 기판;
    전극 패드를 통해서 상기 집적회로에 전기적으로 연결된 재배선;
    상기 재배선 상에 형성된 전극 단자;
    기판의 주면으로부터 전극 단자의 상면까지의 두께를 가지고, 기판의 주면 측을 밀봉하는 제1 수지층;
    제1 수지층의 상면위에 노출되는 전극 단자의 상면 위에 설치된 범프 전극;및
    기판의 후면과 상기 후면에 직교하는 방향으로 측면을 연속적으로 덮는 제2수지층;을 포함하는 반도체 장치.
  4. 제3항에 있어서,
    기판의 주면 상의 제2 수지층의 에지가 기판의 주면보다 제1수지층의 표면에 더 근접하게 설정되어 있고, 제1 수지층에 근접하게 부착되어 있는, 반도체 장치.
  5. 주면에 집적 회로를 포함하는 기판;
    전극 패드를 통해서 상기 집적회로에 전기적으로 연결된 재배선;
    상기 재배선위에 형성된 전극 단자;
    기판의 주면으로부터 전극 단자의 상면까지의 두께를 가지고, 기판의 주면 측을 밀봉하는 제1 수지층;
    제1 수지층의 상면위에 노출되는 전극 단자의 상면 위에 설치된 범프 전극; 및
    기판의 측면을 덮는 제2수지층을 포함하는, 반도체 장치.
  6. 복수의 집적 회로가 주면에 형성되어 있는 웨이퍼를 준비하는 단계;
    패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선을 형성하는 단계;
    재배선 상에 전극 단자를 형성하는 단계;
    제1수지층을 형성하는 단계;
    제1 수지층이 형성될 때, 웨이퍼의 후면으로부터, 웨이퍼의 주면 또는 제1수지층의 도중까지 제1 다이싱을 처리함으로써, 다이싱 절단선을 형성하는 단계;
    이 단면이 오목 형상이고, 후면으로부터 주면까지의 방향으로 연장하고, 후면으로부터 주면까지의 방향으로 연장하는 다이싱 절단선의 깊이보다 작은 깊이를 갖는 슬릿부를 형성하는 단계;
    제1 다이싱에서 아웃라인된 절단선과 웨이퍼의 후면을 제2 수지로 연속적으로 밀봉함으로써, 제2 수지층을 형성하는 단계; 및
    제1 다이싱에서 아웃라인된 측면을 덮는 제2 수지층을 남기면서, 제2 다이싱을 처리하는 단계를 포함하는, 반도체 장치의 제조방법.
  7. 복수의 집적 회로가 주면에 형성되어 있는 웨이퍼를 준비하는 단계;
    패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선을 형성하는 단계;
    재배선상에 전극 단자를 형성한 후 적어도 웨이퍼의 주면에 형성된 배선 및 전극 단자를 제1수지로 매립된 상태로 밀봉하는 단계;
    전극 단자를 노출하기 위해 제1수지를 폴리싱하면서, 제1 수지층을 형성하는 단계;
    반도체 장치를 외부에 연결하기 위해 노출되어 있는 전극 단자 위에 범프 전극을 설치하는 단계; 및
    웨이퍼를 다이싱하는 단계를 포함하고,
    상기 웨이퍼를 다이싱하는 단계는,
    재배선 및 전극 단자가 제1 수지로 밀봉될 때, 제1 수지층이 형성될 때, 또는 범프전극이 전극 단자에 설치될 때, 웨이퍼의 후면으로부터 웨이퍼의 주면 또는 제1수지층의 도중까지 제1 다이싱을 처리함으로써, 다이싱 절단선을 형성하는 단계;
    그 단면이 오목 형상이고, 후면으로부터 주면까지의 방향으로 연장하고, 후면으로부터 주면까지의 방향으로 연장하는 다이싱 절단선의 깊이보다 작은 깊이를 갖는 슬릿부를 형성하는 단계;
    제1 다이싱에서 아웃라인된 절단선과 웨이퍼의 후면을 제2 수지로 연속적으로 밀봉함으로써, 제2 수지층을 형성하는 단계; 및
    제1 다이싱에서 아웃라인된 측면을 덮는 제2 수지층을 남기면서, 제2 다이싱을 처리하는 단계를 포함하는, 반도체 장치의 제조방법.
  8. 제6항에 있어서,
    후면을 마주보는 평면에서 보여지면서, 다이싱 절단선이 선형 형상으로 연장되도록 제1다이싱이 수행되고,
    제2 수지를 형성할 때, 다이싱 절단선이 연장되는 방향과 교차하는 방향으로 제2 수지가 인쇄되는, 반도체 장치의 제조방법.
  9. 제8항에 있어서,
    제2 수지는 다이싱 절단선의 연장 방향과 15도에서 75도까지의 각도로 교차하는 방향으로 인쇄되는, 반도체 장치의 제조방법.
  10. 제6항에 있어서,
    제2수지층이 웨이퍼의 후면을 밀봉하는 상태로 웨이퍼의 후면에 남아 있으면서 제2수지층이 폴리싱되는, 반도체 장치의 제조방법.
  11. 제1항에 있어서,
    제2수지층을 형성한 후 제2 다이싱을 행하기 전에, 금속판을 부착하는 단계를 더 포함하는, 반도체 장치의 제조방법.
  12. 제1항에 있어서,
    제1 다이싱후에 웨이퍼의 주면 및 제1수지층의 표면 중 하나 또는 모두를 거 칠게 하는 단계를 더 포함하는, 반도체 장치의 제조방법.
  13. 기판의 주면상의 집적 회로;
    패드 전극을 통해서 상기 집적회로에 전기적으로 연결된 재배선;
    기판의 주면으로부터 전극 단자의 상면까지의 두께를 가지고, 기판의 주면 측을 밀봉하는 제1 수지층;및
    제1 수지층의 상면위에 노출되는, 전극 단자의 상면 위에 설치된 범프 전극을 포함하고,
    오목형상의 단면을 가지고, 후면으로부터 주면까지의 방향으로 연장되는 슬릿부가 기판의 후면에 형성되고,
    상기 슬릿부에 채워지고 후면과 상기 후면을 교차하는 측면을 연속적으로 덮도록 제2수지층이 형성된, 반도체 장치.
KR1020060023673A 2005-03-16 2006-03-14 반도체 장치의 제조방법 및 반도체 장치 KR100738730B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00074902 2005-03-16
JP2005074902A JP4103896B2 (ja) 2005-03-16 2005-03-16 半導体装置の製造方法および半導体装置
JPJP-P-2005-00145610 2005-05-18
JP2005145610 2005-05-18

Publications (2)

Publication Number Publication Date
KR20060100235A KR20060100235A (ko) 2006-09-20
KR100738730B1 true KR100738730B1 (ko) 2007-07-12

Family

ID=37233675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023673A KR100738730B1 (ko) 2005-03-16 2006-03-14 반도체 장치의 제조방법 및 반도체 장치

Country Status (3)

Country Link
US (1) US7728445B2 (ko)
KR (1) KR100738730B1 (ko)
TW (1) TWI315551B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028988B2 (ja) * 2006-12-13 2012-09-19 ヤマハ株式会社 半導体装置の製造方法
US7939916B2 (en) 2007-01-25 2011-05-10 Analog Devices, Inc. Wafer level CSP packaging concept
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
DE102011100255B3 (de) 2011-05-03 2012-04-26 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Halbleiterbauelements
JP2014007228A (ja) * 2012-06-22 2014-01-16 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9209047B1 (en) * 2013-04-04 2015-12-08 American Semiconductor, Inc. Method of producing encapsulated IC devices on a wafer
US9508623B2 (en) * 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
CN106486458B (zh) * 2015-08-31 2019-03-15 台达电子企业管理（上海）有限公司 多功率芯片的功率封装模块及功率芯片单元的制造方法
US10636714B2 (en) * 2015-11-05 2020-04-28 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic apparatus
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN112447532B (zh) * 2019-08-29 2022-08-19 珠海格力电器股份有限公司 一种封装方法
KR102635853B1 (ko) * 2020-04-29 2024-02-13 주식회사 네패스라웨 반도체 패키지 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844619B2 (en) 2000-12-01 2005-01-18 Nec Corporation Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125412A (ja) 1988-11-04 1990-05-14 Yamaha Corp バーコード付き物品とその製法
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP2970569B2 (ja) 1997-01-13 1999-11-02 日本電気株式会社 樹脂封止方法および樹脂封止金型装置
JP3652488B2 (ja) 1997-12-18 2005-05-25 Ｔｄｋ株式会社 樹脂パッケージの製造方法
JP3033576B1 (ja) 1999-02-18 2000-04-17 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP3291289B2 (ja) 2000-01-19 2002-06-10 サンユレック株式会社 電子部品の製造方法
JP4234269B2 (ja) 1999-07-16 2009-03-04 浜松ホトニクス株式会社 半導体装置及びその製造方法
JP2001060591A (ja) 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
JP3455762B2 (ja) 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001176899A (ja) * 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001237358A (ja) 2000-02-21 2001-08-31 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP2001313363A (ja) 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3394516B2 (ja) 2000-10-06 2003-04-07 エヌイーシーセミコンダクターズ九州株式会社 樹脂封止金型
JP2002270721A (ja) * 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
JP3859457B2 (ja) 2001-03-27 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP2002313991A (ja) 2001-04-12 2002-10-25 Nec Saitama Ltd 半導体装置及びその実装構造体
EP1401020A4 (en) 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP2003023134A (ja) 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
DE10149689A1 (de) 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
JP2003309228A (ja) 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4002476B2 (ja) 2002-06-18 2007-10-31 ローム株式会社 半導体装置
JP2005175327A (ja) 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006120295A (ja) 2004-09-27 2006-05-11 Sony Corp ソリッドイマージョンレンズとこれを用いた集光レンズ、光学ピックアップ装置、光磁気記録再生装置及びソリッドイマージョンレンズの形成方法
JP2006196701A (ja) 2005-01-13 2006-07-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4042749B2 (ja) 2005-02-21 2008-02-06 カシオ計算機株式会社 半導体装置の製造方法
JP4103896B2 (ja) 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844619B2 (en) 2000-12-01 2005-01-18 Nec Corporation Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same

Also Published As

Publication number Publication date
KR20060100235A (ko) 2006-09-20
TWI315551B (en) 2009-10-01
TW200701376A (en) 2007-01-01
US20060244149A1 (en) 2006-11-02
US7728445B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
KR100738730B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
JP4497112B2 (ja) 半導体装置の製造方法
CN1835196B (zh) 半导体器件制造方法以及半导体器件
US6184064B1 (en) Semiconductor die back side surface and method of fabrication
US7074703B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
KR100661042B1 (ko) 반도체 장치의 제조 방법
JP2008235401A (ja) 半導体装置及びその製造方法
US20160225733A1 (en) Chip Scale Package
JP2008028325A (ja) 半導体装置の製造方法
US20080014719A1 (en) Semiconductor device and manufacturing method for the same
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
US20060141750A1 (en) Semiconductor integrated device and method for manufacturing same
US20220301876A1 (en) Silicon-on-insulator die support structures and related methods
KR20090131258A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN101028728A (zh) 晶片级尺寸封装的切割方法
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
KR100883807B1 (ko) 반도체 소자 패키지 및 그 제조 방법
JP4334397B2 (ja) 半導体装置及びその製造方法
JP2013135198A (ja) 半導体装置の製造方法
US7342296B2 (en) Wafer street buffer layer
JP4427535B2 (ja) 半導体装置の実装方法
CN110416141A (zh) 形成半导体封装体的方法
US20170011979A1 (en) Chip Scale Package
JP3917121B2 (ja) 半導体装置の製造方法
JP2005191485A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060314

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070427

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070705

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070705

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100705

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110620

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120620

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130603

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150619

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170609