KR100735720B1

KR100735720B1 - 반도체 웨이퍼 표면보호필름 및 상기 보호필름을 사용하는반도체 웨이퍼의 보호 방법

Info

Publication number: KR100735720B1
Application number: KR1020050035027A
Authority: KR
Inventors: 코스케 스기모토; 요시히사 사이모토; 마코토 카타오카; 마사후미 미야카와; 신이치 하야카와
Original assignee: 미쓰이 가가쿠 가부시키가이샤
Priority date: 2004-04-28
Filing date: 2005-04-27
Publication date: 2007-07-06
Also published as: SG116648A1; CN1700411A; TW200620443A; KR20060047526A; TWI287837B; JP2005340796A; US20050244631A1

Abstract

반도체 웨이퍼가 두께 200㎛ 이하로 박층화된 경우라도, 그 파손을 방지할 수 있는 반도체 웨이퍼 표면보호필름 및 상기 보호필름을 사용한 반도체 웨이퍼의 보호 방법을 제공한다.

기재 필름의 한쪽 표면에 점착제층이 형성된 반도체 웨이퍼 표면 보호용 점착 필름으로서, 상기 기재 필름은, 저장탄성률이 20℃∼180℃의 온도 범위에서 1×10⁷Pa∼1×10⁹Pa인 층(A)을 포함하는 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름.

반도체 웨이퍼 표면보호필름, 보호필름을 사용한 반도체 웨이퍼의 보호방법, 저장 탄성률, 점착필름.

Description

반도체 웨이퍼 표면보호필름 및 상기 보호필름을 사용하는 반도체 웨이퍼의 보호 방법{SURFACE PROTECTING FILM FOR SEMICONDUCTOR WAFER AND METHOD OF PROTECTING SEMICONDUCTOR WAFER USING THE SAME}

본 발명은 반도체 웨이퍼 표면보호필름, 상기 보호필름의 제조 방법 및 상기 보호필름을 사용한 반도체 웨이퍼의 보호 방법에 관한 것이다. 상세하게는, 반도체 웨이퍼의 회로 비형성면의 연삭 및 연삭 후의 회로 비형성면에 대한 가공 처리에서의 반도체 웨이퍼의 파손 방지에 유용하여, 생산성 향상을 도모할 수 있는 반도체 웨이퍼 표면보호필름, 상기 보호필름의 제조 방법 및 상기 보호필름을 사용하는 반도체 웨이퍼의 보호 방법에 관한 것이다.

반도체 웨이퍼를 가공하는 공정은 반도체 웨이퍼의 회로 형성면에 반도체 웨이퍼 표면 보호용 점착 필름을 첩부하는 공정, 반도체 웨이퍼의 회로 비형성면을 가공하는 공정, 반도체 웨이퍼 표면 보호용 점착 필름을 박리하는 공정, 반도체 웨이퍼를 분할 절단하는 다이싱 공정, 분할된 반도체칩을 리드 프레임에 접합하는 다이본딩 공정을 거친 후, 반도체칩을 외부 보호를 위해 수지로 봉지하는 몰드 공정 등으로 구성되어 있다.

종래의 반도체 웨이퍼 표면보호필름으로는 수지 필름의 한쪽 표면에 점착제층을 도포한 점착 필름이 주류이지만, 최근의 웨이퍼 박층화 기술에 수반하여, 반도체 웨이퍼 파손 방지 등의 관점에서, 반도체 웨이퍼의 회로 비형성면에 대한 연삭 및 가공 처리시에도 점착 필름을 박리하지 않고, 반도체 웨이퍼를 점착 필름에 의해 서포트하는 프로세스가 제안되어 있다(일본국 공개특허공보 2001-372232, 일본국 공개특허공보 2002-012344). 또한, 가열 프로세스시에도 점착 필름을 박리하지 않고 행하는 프로세스가 제안되어 있다(일본국 공개특허공보 2002-075942). 또한 최근에는 기기 메이커에 의해, 웨이퍼 이면연삭 공정, 스트레스 릴리프 공정, 다이싱 프레임으로의 마운트 공정, 테이프 박리 공정을 하나의 기기로 행하는 인라인 시스템이 제안되고 있다. 그러나 이들의 가열 프로세스에 대응한 점착 필름은 기재의 탄성률의 크기에 기인한 반도체 웨이퍼의 파손 및 웨이퍼 반송 불량, 테이프 컷트 불량, 테이프 박리 불량 등의 문제점이 지적되고 있다.

최근 점점, 반도체칩의 박층화의 요구가 높아지고 있어, 두께가 20∼100㎛ 정도의 칩도 요망되고 있다. 따라서 이렇게 박층화된 반도체 웨이퍼라도 파손됨이 없이, 반도체 웨이퍼 표면을 보호한 형태로 고온 프로세스가 가능한 반도체 웨이퍼 표면보호필름 및 상기 보호필름을 사용한 반도체 웨이퍼의 보호 방법의 제안이 요망되고 있다.

특허문헌 1 일본국 공개특허공보 2001-372232

특허문헌 2 일본국 공개특허공보 2002-012344

특허문헌 3 일본국 공개특허공보 2002-075942

본 발명의 목적은 상기 문제를 감안하여, 반도체 웨이퍼가 두께 200㎛ 이하 정도로 박층화되고, 또 100℃ 이상으로 가열된 경우라도, 반도체 웨이퍼의 파손을 방지할 수 있는 반도체 웨이퍼 표면보호필름, 상기 보호필름의 제조 방법 및 상기 보호필름을 사용하는 반도체 웨이퍼 보호 방법을 제안하는 것에 있다.

본 발명자들은 예의 검토한 결과, 기재 필름으로서, 저장탄성률이 20℃∼180℃의 온도 범위에서 1×10⁷Pa∼1×10⁹Pa인 층(A)을 포함하는 필름을 사용한 반도체 웨이퍼 표면보호필름이, 상기 과제를 해결할 수 있음을 알아내서 본 발명을 완성하였다.

즉, 본 발명의 제1 발명은, 기재 필름의 한쪽 표면에 점착제층이 형성된 반도체 웨이퍼 표면 보호용 점착 필름으로서, 상기 기재 필름은, 저장탄성률이 20℃∼180℃의 온도 범위에서 1×10⁷Pa∼1×10⁹Pa인 층(A)을 포함하는 반도체 표면 보호용 점착 필름이다.

상기 점착제층의 150℃에서의 저장탄성률이 적어도 1×10⁵Pa이고, 두께가 3∼300㎛이면, 반도체 웨이퍼의 회로 형성면에 반도체 웨이퍼 보호용 점착 필름을 접착하는 제1 공정후에 반도체 웨이퍼를 가열하는 온도 조건하, 예를 들면 150℃ 정도의 온도에서도, 점착제로서 충분히 기능한다. 또한 반도체 웨이퍼 보호용 점착 필름을 웨이퍼의 회로 형성면(이하, 표면이라 함)으로부터 박리한 후, 반도체 웨이 퍼의 표면에 풀 잔사 등에 의한 오염이 생기지 않는다. 또한 적절한 쿠션성을 갖는 등의 점에서 바람직한 태양이다.

본 발명의 제2 발명은, 기재 필름의 적어도 한층에 전자파를 조사하는 공정, 및 상기 기재 필름의 한쪽 표면에 점착제층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름의 제조 방법이다.

본 발명의 제3 발명은, 반도체 웨이퍼의 보호 방법으로서, 반도체 웨이퍼의 회로 형성면에 상기의 반도체 웨이퍼 표면 보호용 점착 필름을 점착제층을 개재하여 첩부하는 제1 공정, 반도체 웨이퍼의 회로 비형성면을 연삭하는 제2 공정, 및 연삭 후의 반도체 웨이퍼의 회로 비형성면을 가공하는 제3 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호 방법이다.

발명을 실시하기 위한 최선의 형태

이하, 본 발명에 대해서 상세하게 설명한다.

본 발명의 반도체 웨이퍼 표면보호필름은, 저장탄성률이 20℃∼180℃의 온도 범위에서 1×10⁷Pa∼1×10⁹Pa, 더 바람직하게는 1×10⁷Pa∼5×10⁸Pa인 층(A)을 적어도 한층 포함하는 기재 필름의 한쪽 표면에 점착제층을 형성한 것이다.

이 온도 범위에서 저장탄성률이 1×10⁷Pa 미만인 경우에는, 필름이 너무 연화되거나, 또는 점착력을 갖는 등의 결점을 갖는 경우가 있고, 1×10⁹Pa를 넘으면 필름이 너무 딱딱해서, 필름 컷트성의 악화, 연삭성의 악화, 쿠션성의 악화, 웨이퍼 가공 장치내의 로봇으로 반송이 곤란해지는 등의 결점을 갖는 경우가 있다.

층(A)은, 일부가 가교되어 겔(gel) 분율이 70%이상, 더 바람직하게는 80%이상인 것이 고온화에서도 점착력을 갖지 않는 등의 점에서 바람직하다.

층(A)의 형성 방법으로는, 예를 들면 180℃에서 저장탄성률이 1×10⁷Pa 미만인 기재 필름을 압출 성형 등에 의해 제작한 후, 그 필름에 전자파 조사나, 플라즈마 처리함으로써 저장탄성률을 20℃∼180℃의 온도 범위에서 1×10⁷Pa∼1×10⁹Pa의 범위로 할 수 있다. 그 후 그 한쪽 면에 점착제층을 형성시켜 보호필름을 제조할 수 있다. 또 기재 필름을 제작하고, 그 한쪽 면에 점착제층을 형성한 보호필름에 전자파의 조사나, 플라즈마 처리함으로써 제조할 수도 있다. 기재 필름이 2층 이상으로 이루어지는 경우에는, 필름을 제작한 후, 그 필름에 전자파 조사나 플라즈마 처리함으로써 저장탄성률을 20℃∼180℃의 온도 범위에서 1×10⁷Pa∼1×10⁹Pa로 하고, 전자파 조사나 플라즈마 처리 하지 않은 필름과 첩합(貼合)시킴으로써 제조할 수 있다.

기재 필름 두께는, 필름 자체의 강도에 영향을 주고, 또 이면 가공시의 웨이퍼 파손 방지에도 영향을 주기 때문에, 웨이퍼의 표면 단차, 범프 전극의 유무 등에 따라, 적절한 두께를 선택하는 것이 바람직하다. 기재 필름의 두께는 20㎛∼300㎛ 정도가 바람직하다. 두께가 너무 얇아지면, 필름 자체의 강도가 약해지는 동시에, 웨이퍼 표면상의 돌기상물(突起狀物)에 대하여 점착 필름이 충분하게 추종할 수 없어, 돌기상물에 대한 밀착성이 불충분하게 되고, 웨이퍼의 이면을 연삭할 때에, 돌기상물에 대응하는 웨이퍼의 이면에 딤플이 발생하는 경우가 있다. 두께가 너무 두꺼워지면, 점착 필름의 제작이 곤란하게 되고, 생산성에 영향을 끼쳐 제조 코스트의 증가로 이어지는 경우가 있다.

층(A)을 구성하는 수지로는, 폴리에틸렌, 에틸렌-초산 비닐 공중합체, 에틸렌-알킬아크릴레이트 공중합체(알킬기의 탄소수는 1∼4이다), 에틸렌-α-올레핀 공중합체, 프로필렌-α-올레핀 공중합체, 폴리프로필렌 등의 폴리올레핀, 폴리에틸렌테레프탈레이트 등의 폴리에스테르, 폴리에스테르 엘라스토머, 우레탄계 등을 들 수 있다. 층(A)은, 예를 들면 이들 수지를 캐스트 제막(製膜), 인플레이션 제막 등에 의해 제막된 필름에 전자파 조사나 플라즈마 처리함으로써 얻어진다.

전자파는 감마선, X선, 자외선, 전자선 등을 말하고, 조사장치로는 전자선 조사장치로서, 주식회사 NHV 코퍼레이션사 제조의 에리어빔형 전자선 조사장치 EBC-300-60이나 EBC200-100, 주사형 전자선 조사장치 EPS-750 등을 들 수 있다.

조사 조건에 대해서는, 가속 전압은 필름 두께나 처리를 행하고 싶은 깊이에 따라 적절한 가속 전압을 선택하는 것이 바람직하다. 가속 전압은 50kV 이상인 것이 바람직하다. 조사선량에 대해서는, 원하는 필름 물성에 따라 적절한 조사선량을 선택하는 것이 바람직하다. 조사선량은 50kGy∼1000kGy인 것이 바람직하다.

기재 필름이 2층 이상으로 구성되는 경우에는, 상기 층(A)과 적층하는 필름으로는 전자파 조사 하지 않은 필름이 바람직하며, 구체적으로는 폴리에틸렌, 에틸렌-초산비닐 공중합체, 에틸렌-알킬아크릴레이트 공중합체(알킬기의 탄소수는 1∼4이다), 에틸렌-α-올레핀 공중합체, 프로필렌-α-올레핀 공중합체, 폴리프로필렌 등의 폴리올레핀, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리이미드, 폴리에테르에테르케톤, 폴리에테르설폰, 폴리에틸렌, 폴리프로필렌, 우레탄, 액정 및 이들의 혼합 수지로부터 성형된 수지 필름을 들 수 있다.

본 발명에 의한 반도체 웨이퍼 보호용 점착 필름의 점착제층을 형성하는 점착제는, 반도체 웨이퍼의 회로 형성면에 반도체 웨이퍼 보호용 점착 필름을 접착하는 제1 공정후에 반도체 웨이퍼를 가열하는 온도 조건하, 예를 들면 150℃정도의 온도에서도, 점착제로서 충분히 기능하는 것이 바람직하다. 구체적으로는, 아크릴계 점착제, 실리콘계 점착제 등이 예시된다. 점착제층의 두께는 3∼300㎛인 것이 바람직하다. 점착제층은, 반도체 웨이퍼 보호용 점착 필름을 웨이퍼의 회로 형성면(이하, 표면이라고 함)으로부터 박리한 후, 반도체 웨이퍼의 표면에 풀 잔사 등에 의한 오염이 생기지 않는 것이 바람직하다.

점착제층은, 특히, 반도체 웨이퍼의 회로 형성면에 반도체 웨이퍼 보호용 점착 필름을 첩착(貼着)한 후의 가열 공정을 거쳐도, 점착력이 너무 커지지 않도록, 또한 반도체 웨이퍼 표면의 오염이 증가하지 않도록, 반응성 관능기를 갖는 가교제, 과산화물, 방사선 등에 의해 고밀도로 가교된 것이 바람직하다. 또한 반도체 웨이퍼의 회로 형성면에 반도체 웨이퍼 보호용 점착 필름을 첩착한 후, 가열할 때에, 온도 150℃ 이상의 조건하에서 가열 처리된 경우라도, 점착력이 상승해서 박리 불량을 일으키지 않는 것, 및 풀 잔사가 발생하지 않는 것이 바람직하다. 그 때문에, 점착제층은 150℃에서의 저장탄성률이 적어도 1×10⁵Pa인 것이 바람직하다. 저장탄성률은, 높으면 높을수록 좋지만, 통상, 그 상한은 1×10⁸Pa정도이다.

상기 특성을 갖는 점착제층을 형성하는 방법으로서, 아크릴계 점착제를 사용하는 방법을 예시한다. 점착제층은, (메트)아크릴산알킬에스테르 모노머 단위, 가교제와 반응할 수 있는 관능기를 갖는 모노머 단위, 2관능성 모노머 단위를 각각 특정량 함유하는 유화중합 공중합체인 아크릴계 점착제, 및, 응집력을 올리거나 점착력을 조정하기 위한, 관능기를 1분자 중에 2개 이상 갖는 가교제를 함유하는 용액 또는 에멀젼액을 사용함으로써 형성된다. 용액으로 사용하는 경우에는, 유화중합에서 얻어진 에멀젼액으로부터 아크릴계 점착제를 염석 등으로 분리한 후, 용제 등으로 재용해하여 사용한다. 아크릴계 점착제는, 분자량이 충분히 커서, 용제로의 용해성이 낮거나, 혹은 용해하지 않는 경우가 많으므로, 코스트적인 관점에서 비추어 보아도, 에멀젼액 그대로 사용하는 것이 바람직하다.

본 발명에 사용되는 아크릴계 점착제로는, 아크릴산알킬에스테르, 메타크릴산알킬에스테르, 또는 이들의 혼합물을 주 모노머〔이하, 모노머(A)〕로 하여, 가교제와 반응할 수 있는 관능기를 갖는 코모노머를 함유하는 모노머 혼합물을 공중합하여 얻어진 것을 들 수 있다.

모노머(A)로는, 탄소수 1∼12 정도의 알킬기를 갖는 아크릴산알킬에스테르, 또는 메타크릴산알킬에스테르〔이하, 이들을 총칭해서 (메트)아크릴산알킬에스테르라고 함〕를 들 수 있다. 바람직하게는, 탄소수 1∼8의 알킬기를 갖는 (메트)아크릴산알킬에스테르이다. 구체적으로는, 아크릴산메틸, 메타크릴산메틸, 아크릴산에틸, 메타크릴산에틸, 아크릴산부틸, 메타크릴산부틸, 아크릴산-2-에틸헥실 등을 들 수 있다. 이들은 단독으로 사용해도, 또한 2종 이상을 혼합해서 사용하여도 좋다. 모노머(A)의 사용량은 점착제의 원료가 되는 전체 모노머의 총량 중에, 통상 10∼98.9중량%의 범위로 함유시키는 것이 바람직하다. 더 바람직하게는 85∼95중량%이다. 모노머(A)의 사용량을 이러한 범위로 함으로써, (메트)아크릴산알킬에스테르 모노머 단위(A) 10∼98.9중량%, 바람직하게는 85∼95중량%을 함유하는 폴리머를 얻을 수 있다.

가교제와 반응할 수 있는 관능기를 갖는 모노머 단위(B)를 형성하는 모노머(B)로는, 아크릴산, 메타크릴산, 이타콘산, 메사콘산, 시트라콘산, 푸마르산, 말레인산, 이타콘산모노알킬에스테르, 메사콘산모노알킬에스테르, 시트라콘산모노알킬에스테르, 푸마르산모노알킬에스테르, 말레인산모노알킬에스테르, 아크릴산글리시딜, 메타크릴산글리시딜, 아크릴산-2-하이드록시에틸, 메타크릴산-2-하이드록시에틸, 아크릴아미드, 메타크릴아미드, tert-부틸아미노에틸아크릴레이트, tert-부틸아미노에틸메타크릴레이트 등을 들 수 있다. 바람직하게는, 아크릴산, 메타크릴산, 아크릴산-2-하이드록시에틸, 메타크릴산-2-하이드록시에틸, 아크릴아미드, 메타크릴아미드 등이다. 이들의 일종을 상기 주 모노머와 공중합시켜도 좋고, 또 2종 이상을 공중합시켜도 좋다. 가교제와 반응할 수 있는 관능기를 갖는 모노머(B)의 사용량은, 점착제의 원료가 되는 전체 모노머의 총량 중에, 통상 1∼40중량%의 범위로 함유되어 있는 것이 바람직하다. 더 바람직하게는, 1∼10중량%이다. 이렇게 하여, 모노머 조성과 거의 같은 조성의 구성단위(B)를 갖는 폴리머가 얻어진다.

또한, 점착제층은 반도체 웨이퍼의 이면가공, 및 반도체 웨이퍼의 회로 형성면에 반도체 웨이퍼 보호용 점착 필름을 접착한 후의 가열 공정시 등에서의 온도 조건하에서도, 점착제로서 충분히 기능하도록, 점착력이나 박리성을 조정하는 것이 바람직하다. 그 방책으로서, 에멀젼 입자의 응집력을 유지하기 위하여 입자 벌크의 가교방식도 고려하는 것이 바람직하다.

에멀젼 입자에 대하여는, 150∼200℃의 온도 조건하에서도 저장탄성률이 1×10⁵Pa 이상을 갖도록, 2관능 모노머(C)를 공중합함으로써 응집력을 유지하도록 가교방식을 개량하는 것이 바람직하다. 양호하게 공중합하는 모노머로서, 메타크릴산알릴, 아크릴산알릴, 디비닐벤젠, 메타크릴산비닐, 아크릴산비닐이나, 예를 들어, 양말단이 디아크릴레이트 또는 디메타크릴레이트이고 주체인의 구조가 프로필렌 글리콜형〔니폰유지(주) 제조, 상품명; PDP-200, 동PDP-400, 동ADP-200, 동ADP-400〕, 테트라메틸렌글리콜형〔니폰유지(주) 제조, 상품명; ADT-250, 동ADT-850〕및 이들의 혼합형〔니폰유지(주) 제조, 상품명: ADET-1800, 동ADPT-4000〕인 것 등을 들 수 있다.

2관능 모노머(C)를 유화 공중합하는 경우, 그 사용량은, 전체 모노머 중에 0.1∼30중량% 함유하는 것이 바람직하다. 더 바람직하게는 0.1∼5중량%이다. 이렇게 하여, 모노머 조성과 거의 같은 조성의 구성단위(C)를 갖는 폴리머가 얻어진다.

상기 점착제를 구성하는 주 모노머, 및 가교제와 반응할 수 있는 관능기를 갖는 코모노머의 이외에, 계면활성제로서의 성질을 갖는 특정한 코모노머(이하, 중합성 계면활성제라 함)를 공중합하여도 좋다. 중합성 계면활성제는 주 모노머 및 코모노머와 공중합하는 성질을 갖는 동시에, 유화 중합할 경우에는 유화제로서의 작용을 갖는다. 중합성 계면활성제를 사용하여 유화중합한 아크릴계 점착제를 사용했을 경우에는, 통상, 계면활성제에 의한 반도체 웨이퍼 표면에 대한 오염이 생기지 않는다. 또한 점착제층에 기인하는 약간의 오염이 발생한 경우에서도, 반도체 웨이퍼 표면을 수세함으로써 용이하게 제거할 수 있게 된다.

이러한 중합성 계면활성제의 예로는, 예를 들어, 폴리옥시에틸렌노닐페닐에테르의 벤젠환에 중합성의 1-프로페닐기를 도입한 것〔다이이치공업제약(주) 제조; 상품명: 아쿠아론 RN-10, 동RN-20, 동RN-30, 동RN-50 등〕, 폴리옥시에틸렌노닐페닐에테르의 황산 에스테르의 암모늄염의 벤젠환에 중합성의 1-프로페닐기를 도입한 것〔다이이치공업제약(주) 제조; 상품명: 아쿠아론 HS-10, 동HS-20 등〕, 및 분자내에 중합성 이중결합을 갖는, 설포숙신산디에스테르계〔카오(주) 제조; 상품명: 라테뮬S-120A, 동S-180A 등〕등을 들 수 있다. 또한 필요에 따라, 초산비닐, 아크릴로니트릴, 스티렌 등의 중합성 2중 결합을 갖는 모노머를 공중합하여도 좋다.

아크릴계 점착제의 중합반응 기구로는, 라디칼중합, 음이온중합, 양이온중합 등을 들 수 있다. 점착제의 제조 코스트, 모노머의 관능기의 영향 및 반도체 웨이퍼 표면에의 이온의 영향 등을 고려하면 라디칼중합에 의해 중합하는 것이 바람직하다. 라디칼중합 반응에 의해 중합할 때, 라디칼 중합개시제로서, 벤조일퍼옥사이드, 아세틸퍼옥사이드, 이소부티릴퍼옥사이드, 옥타노일퍼옥사이드, 디-tert-부틸퍼옥사이드, 디-tert-아밀퍼옥사이드 등의 유기 과산화물, 과황산암모늄, 과황산칼륨, 과황산나트륨 등의 무기 과산화물, 2,2’-아조비스이소부티로니트릴, 2,2’-아조비스-2-메틸부티로니트릴, 4,4’-아조비스-4-시아노발레릭산 등의 아조 화합물 을 들 수 있다.

유화중합법에 의해 중합할 경우에는, 이들 라디칼 중합개시제 중에서, 수용성의 과황산암모늄, 과황산칼륨, 과황산나트륨 등의 무기 과산화물, 같은 수용성의 4,4’-아조비스-4-시아노발레릭산 등의 분자내에 카르복실기를 갖는 아조화합물이 바람직하다. 반도체 웨이퍼 표면으로의 이온의 영향을 고려하면, 과황산암모늄, 4,4’-아조비스-4-시아노발레릭산 등의 분자내에 카르복실기를 갖는 아조화합물이 더욱 바람직하다. 4,4’-아조비스-4-시아노발레릭산 등의 분자내에 카르복실기를 갖는 아조화합물이 특히 바람직하다.

본 발명에 사용하는 가교성의 관능기를 1분자 중에 2개 이상 갖는 가교제는 아크릴계 점착제가 갖고 있는 관능기와 반응시켜, 점착력 및 응집력을 조정하기 위해서 사용한다.

가교제로는 솔비톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 디글리세롤폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 레졸신디글리시딜에테르 등의 에폭시계 화합물, 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 트리메티롤프로판의 톨루엔디이소시아네이트 3부가물, 폴리이소시아네이트 등의 이소시아네이트계 화합물, 트리메티롤프로판-트리-β-아지리디닐프로피오네이트, 테트라메티롤메탄-트리-β-아지리디닐프로피오네이트, N,N’-디페닐메탄-4,4’-비스(1-아지리딘카르복시아미드), N,N’-헥사메틸렌-1,6-비스(1-아지리딘카르복시아미드), N,N’-톨루엔-2,4-비스(1-아지리딘카르복시아미드), 트리메티롤프로판-트리-β-(2- 메틸아지리딘)프로피오네이트 등의 아지리딘계 화합물, N,N,N’,N’-테트라글리시딜-m-크실렌디아민, 1,3-비스(N,N’-디글리시딜아미노메틸)시클로헥산의 4관능성 에폭시계 화합물 및 헥사메톡시메티롤멜라민 등의 멜라민계 화합물을 들 수 있다. 이들은 단독으로 사용하여도 좋고, 2종 이상에 대하여 병용하여도 좋다.

가교제의 함유량은, 통상, 가교제 중의 관능기수가 아크릴계 점착제 중의 관능기수보다도 많아지지 않는 정도의 범위가 바람직하다. 그러나, 가교반응에서 새롭게 관능기가 생긴 경우나, 가교반응이 느린 경우 등에는, 필요에 따라 과잉으로 함유하여도 좋다. 바람직한 함유량은 아크릴계 점착제 100중량부에 대하여, 가교제 0.1∼15중량부이다. 함유량이 너무 적으면, 점착제층의 응집력이 불충분하게 되어, 150℃에서, 탄성률이 1×10⁵Pa 미만이 되고, 내열특성이 저하한다. 그 때문에 점착제층에 기인하는 풀 잔사가 생기기 쉽거나, 점착력이 높아져서, 보호용 점착 필름을 반도체 웨이퍼 표면으로부터 박리할 때에 자동 박리기에서 박리 트러블이 발생하거나, 반도체 웨이퍼를 완전히 파손시키거나 하는 경우가 있다. 함유량이 너무 많으면, 점착제층과 반도체 웨이퍼 표면과의 밀착력이 약해져서, 반도체 웨이퍼 이면연삭 공정에서, 반도체 웨이퍼 표면과 점착제층 사이에 연마 찌꺼기가 침입해서 반도체 웨이퍼를 파손하거나, 반도체 웨이퍼 표면을 오염시키는 경우가 있다.

본 발명에 사용하는 점착제 도포액에는, 상기의 특정한 2관능 모노머를 공중합한 아크릴계 점착제 및 가교제 이외에, 점착 특성을 조정하기 위해서 로진계, 테 르펜 수지계 등의 택키파이어, 각종 계면활성제 등을 본 발명의 목적에 영향을 주지 않는 정도로 적당하게 함유시켜도 좋다. 또한 도포액이 에멀젼액인 경우에는, 디에틸렌글리콜모노알킬에테르 등의 조막조제(造膜助劑)를 본 발명의 목적에 영향을 주지 않는 정도로 적당하게 첨가해도 좋다. 조막 조제로서 사용되는 디에틸렌글리콜모노알킬에테르 및 그 유도체는, 점착제층 중에 다량으로 존재했을 경우, 세정이 불가능하게 될 정도로 반도체 웨이퍼 표면을 오염시키는 경우가 있다. 그 때문에 점착제 도포액의 건조 온도에서 휘발하는 성질을 갖는 것을 사용하여, 점착제층 중의 잔존량을 최대한 낮게 함이 바람직하다.

본 발명의 반도체 웨이퍼 보호용 점착 필름의 점착력은, 반도체 웨이퍼의 가공조건, 반도체 웨이퍼의 직경, 이면 연삭 후의 반도체 웨이퍼의 두께 등을 감안해서 적당하게 조정할 수 있다. 점착력이 너무 낮으면, 반도체 웨이퍼 표면으로의 보호용 점착 필름의 접착이 곤란하게 되거나, 보호용 점착 필름에 의한 보호 성능이 불충분하게 되어, 반도체 웨이퍼가 파손되거나, 반도체 웨이퍼 표면에 연삭 찌꺼기 등에 의한 오염이 발생하는 경우가 있다. 또한 점착력이 너무 높으면, 반도체 웨이퍼의 이면가공을 실시한 후, 보호용 점착 필름을 반도체 웨이퍼 표면으로부터 박리할 때에, 자동 박리기에서 박리 트러블이 발생하는 등, 박리 작업성이 저하하거나, 반도체 웨이퍼가 파손되거나 하는 경우가 있다. 통상, SUS304-BA판에 대한 점착력으로 환산해서 5∼500g/25mm, 바람직하게는 10∼300g/25mm이다.

기재 필름 또는 박리 필름의 한쪽 표면에 점착제 도포액을 도포하는 방법으로는, 종래 공지의 도포 방법, 예를 들면 롤코터법, 리버스 롤코터법, 그라비아 롤 법, 바코트법, 콤마 코터법, 다이 코터법 등을 채용할 수 있다. 도포된 점착제의 건조 조건에는 특별한 제한은 없지만, 일반적으로는, 80∼200℃의 온도 범위에서, 10초∼10분간 건조하는 것이 바람직하다. 더 바람직하게는, 80∼170℃에서, 15초∼5분간 건조한다. 가교제와 점착제와의 가교반응을 충분하게 촉진시키기 위해서, 점착제 도포액의 건조가 종료된 후, 보호 점착 필름을 40∼80℃에서 5∼300시간 정도 가열하여도 좋다. 점착제층의 두께는 3∼300㎛의 범위가 바람직하다.

본 발명에 의한 반도체 웨이퍼 표면보호필름을 사용한 반도체 웨이퍼의 제조 방법은, 우선, 상기의 반도체 웨이퍼 표면보호필름을, 반도체 웨이퍼의 회로 형성면(이하, 표면이라고 함)에 부착하는 제1 공정, 및 반도체 웨이퍼의 회로 비형성면(이하, 이면이라고 함)을 연삭하는 제2 공정을 순차적으로 실시하고, 계속해서, 상기 표면보호필름을 박리함이 없이 반도체 웨이퍼의 이면에 대하여, 다이본딩용 접착 필름을 첩부하는 공정, 또는 메탈 스퍼터 및 메탈 알로이라는 고온 조건인 제3 공정을 실시한다. 이후의 공정에는 특별히 제한은 없지만, 예를 들면 반도체 웨이퍼 표면보호필름을 박리하는 공정, 반도체 웨이퍼를 분할 절단하는 다이싱 공정, 반도체칩을 외부 보호를 위해 수지로 봉지하는 몰드 공정 등을 순차적으로 실시하는 반도체의 제조 방법을 들 수 있다.

제2 공정의 회로 비형성면을 연삭하는 방법으로는, 반도체 웨이퍼의 이면을 기계적으로 연삭하는 방법, 습식 에칭 방법, 플라즈마 에칭 방법 및 폴리싱 방법을 들 수 있다.

제2 공정으로서 주로 숫돌에 의한 기계적 연삭만으로도 가능하지만, 반도체 웨이퍼를 보다 박층화하는 경우에는, 기계적으로 연삭한 후, 에칭이나 폴리싱에 의해 웨이퍼 이면에 생긴 파쇄층을 제거하는 스트레스 릴리프 공정과 조합시키는 것이 바람직하다.

이 제3 공정의 가공에서는, 보호필름을 박리함이 없이, 다이본딩용 접착 필름을 첩부하는 공정, 다이싱테이프 다이본딩용 접착 필름 일체형 테이프를 첩부하는 공정, 또는 반도체 웨이퍼의 이면에 메탈을 스퍼터하고, 그 후 메탈을 알로이화 하는 고온 조건하에서의 가공이 실시된다. 그 후에 반도체 웨이퍼 표면으로부터 보호필름은 박리된다. 또한 필요에 따라 보호필름을 박리한 후에, 반도체 웨이퍼 표면에 대하여, 수세, 플라즈마 세정 등의 처리가 실시된다.

반도체 웨이퍼의 가공 전의 두께는, 반도체 웨이퍼의 직경, 종류 등에 따라 적절하게 결정되며, 반도체 웨이퍼 이면 가공후의 반도체 웨이퍼의 두께는, 얻어지는 칩의 사이즈, 회로의 종류 등에 따라 적절하게 결정된다.

보호필름을 반도체 웨이퍼의 표면에 첩부하는 조작은, 수작업에 의해 행하여지는 경우도 있지만, 일반적으로, 롤 형상의 보호필름을 취부한 자동 첩부기라는 장치에 의해 행하여진다. 이러한 자동 첩부기로서, 예를 들어 타카토리(주) 제조, 형식: ATM-1000B, 동ATM-1100, 동TEAM-100, 테이코쿠세이키(주) 제조, 형식: STL시리즈, 닛토세이키(주) 제조, 형식: DR8500, 동DR3000시리즈, 린텍(주) 제조 RAD3500시리즈 등을 들 수 있다.

다이본딩용 접착 필름을 첩부하는 공정에서 사용되는 장치로는, 예를 들어 타카토리(주) 제조, 형식: ATM-8200, 동DM-800 등을 들 수 있다. 다이본딩용 접착 필름으로는, 폴리에스테르계, 폴리프로필렌계 필름의 표면에, 폴리이미드 수지와 열경화성수지의 혼합물로 이루어지는 니스를 도포하여 접착제층을 형성한 다이본딩용 접착 필름을 들 수 있다. 이 때, 필요에 따라서 폴리이미드 수지와 열경화성수지의 혼합물에 첨가제를 혼합하는 경우도 있다. 롤을 사용하여, 다이본딩용 접착 필름을 반도체 웨이퍼 이면에 가열 첩부함으로써, 접착제 부착 반도체 웨이퍼로 된다.

반도체 웨이퍼의 이면에 대하여, 제2, 제3 공정이 각각 종료된 후, 반도체 웨이퍼 표면으로부터 보호필름이 박리된다. 이들의 일련의 조작은, 수작업에 의해 행하여지는 경우도 있지만, 일반적으로 자동 박리기라고 하는 장치를 사용하여 행하여진다. 이러한 자동 박리기로는 타카토리(주) 제조, 형식: ATRM-2000B, 동ATRM-2100, 테이코쿠세이키(주) 제조, 형식: STP시리즈, 닛토세이키(주) 제조, 형식: HR8500시리즈 등을 들 수 있다. 또한 박리성의 향상을 목적으로, 필요에 따라 가열 박리하는 것이 바람직하다. 또 비회로면 연삭 공정 이후의 공정을 하나의 기기 라인에서 행하는 인라인 시스템도 제안되어 있다.

본 발명의 보호필름의 점착제면의 점착력은 반도체 웨이퍼의 가공조건, 반도체 웨이퍼의 직경, 이면 연삭 후의 반도체 웨이퍼의 두께, 제3 공정에서의 가온 제반 조건 등을 감안해서 적당하게 조정할 수 있다. 점착력이 너무 낮으면, 반도체 웨이퍼 표면으로의 보호필름의 첩부가 곤란하게 되거나, 보호필름에 의한 보호 성능이 불충분하게 되어, 반도체 웨이퍼가 파손되거나, 반도체 웨이퍼 표면에 연삭 찌꺼기 등에 의한 오염이 발생하는 경우가 있다. 또한 점착력이 너무 높으면, 반도 체 웨이퍼의 이면 가공을 실시한 후, 보호필름을 반도체 웨이퍼 표면으로부터 박리할 때에, 자동 박리기에서 박리 트러블이 발생하는 등, 박리 작업성이 저하하거나, 반도체 웨이퍼를 파손시키거나 하는 경우가 있다.

본 발명의 반도체 웨이퍼 표면보호필름의 제조 방법 및 상기 보호필름을 사용한 반도체 웨이퍼의 보호 방법은, 상기한 바와 같지만, 반도체 웨이퍼 표면의 오염방지의 관점에서, 모든 원료 자재의 제조 환경, 보존, 도포 및 건조 환경, 또한 전자선 조사환경이, 미국연방규격 209b에 규정된 클래스 1,000 이하의 클린도로 유지되어 있는 것이 바람직하다.

본 발명의 반도체 웨이퍼 보호 방법을 적용할 수 있는 반도체 웨이퍼로서, 실리콘 웨이퍼에 한하지 않고, 게르마늄, 갈륨-비소, 갈륨-인, 갈륨-비소-알루미늄 등의 웨이퍼를 들 수 있다.

실시예

이하, 실시예를 나타내어 본 발명에 대해서 더욱 상세하게 설명한다. 본 발명은 이들 실시예에 한정되는 것은 아니다. 한편, 실시예에 나타낸 각종 특성값은 하기의 방법으로 측정했다.

1. 각종 특성의 측정 방법

1-1. 점착력 측정(N/25mm)

하기에 규정한 조건 이외는, 모두 JIS Z-0237-1991에 규정된 방법에 준해서 측정한다. 23℃의 분위기 하에서, 시료용의 보호필름을 5cm×20cm의 SUS304-BA판(JIS G-4305-1991 규정)의 표면에 첩부하고, 1시간 방치한다. 시료의 일단을 협지 (挾持)하고, 박리각도 180도, 박리속도 300mm/min.으로 SUS304-BA판의 표면으로부터 시료를 박리할 때의 응력을 측정하여, 25mm 폭으로 환산한다.

1-2. 저장탄성률(Pa)

점착 필름의 기재의 점탄성 측정용 샘플을 제작한다. 샘플 사이즈는 세로 35mm, 가로 10mm의 장방형으로 절단하고, 동적 점탄성 측정 장치(레오메트릭사 제품: 형식: RMS-II)를 사용하여, 20℃∼200℃에서 저장탄성률을 측정한다. 측정 주파수는 1Hz로 하고, 스트레인은 0.1%로 한다.

점착 필름의 점착제층의 부분을 두께 1mm까지 적층함으로써 점탄성 측정용 샘플을 제작한다. 샘플 사이즈 직경 8mm의 원형으로 절단하고, 동적 점탄성측정 장치(레오메트릭사 제품: 형식: RMS-800)를 사용하여, 150℃ 및 200℃에서 저장탄성률을 측정한다. 측정 주파수는 1Hz로 하고, 스트레인은 0.1∼3%로 한다.

1-3. 기재 필름의 겔(gel) 분율

겔 분율은 JIS K6769에 준거해서 측정한다. 점착 필름의 기재로부터 0.3g 이상을 샘플링 하여, 그 샘플 및 그것을 포함하는 스테인레스 철망의 중량을 측정한다. 그 후에 필름의 재질에 따라 폴리올레핀은 비등 크실렌에, 폴리에스테르계 필름은 오르토클로로페놀(o-chlorophenol)에 샘플을 8시간 이상 침지시킨다. 그 샘플을 90℃에서 8시간 이상 건조한다. 건조후의 샘플의 중량을 측정한다.

이 때, 겔 분율은 하기식과 같다.

1-4. 반도체 웨이퍼의 파손(매수)

반도체 웨이퍼의 이면연삭 공정, 다이본딩용 접착 필름 첩부 공정, 메탈 스퍼터, 메탈 알로이 공정 및 보호필름 박리 공정에서의 반도체 웨이퍼의 파손 매수를 나타낸다.

2. 반도체 웨이퍼 표면보호필름의 제조예

2-1. 실시예 1

에틸렌-초산비닐 공중합체의 필름(두께 195㎛)에 NHV 코퍼레이션사 제조 에리어빔형 전자선 조사장치 EBC200-100에 의해 전자선을 가속 전압 200kV로, 선량 200kGy 조사했다. 기재 필름의 겔 분율(%)은 조사 전 0%, 조사 후 85.4%이었다. 기재 필름의 저장 탄성률은 20℃에서 9.0×10⁷Pa이고, 180℃에서는 1.3×10⁷Pa이었다.

150℃에서의 저장탄성률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께) 도포한 점착보호필름1을 제작하였다. 점착보호필름1의 점착력은 1.0N/25mm이었다.

2-2. 실시예 2

에틸렌-초산비닐 공중합체의 필름(두께 195㎛)에 전자선을 가속 전압 200kV로, 선량 300kGy 조사했다. 기재 필름의 겔 분율(%)은 조사 전 0%, 조사 후 90.2%이었다. 기재 필름의 저장탄성률은 20℃에서 1.0×10⁸Pa이며, 180℃에서는 1.5×10⁷Pa이었다.

150℃에서의 저장탄성률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께)로 도포하 여 점착보호필름2를 제작했다. 점착보호필름2의 점착력은 1.0N/25mm이었다.

2-3. 실시예 3

에틸렌-초산비닐 공중합체의 필름(두께 195㎛)에 전자선을 가속 전압 200kV로, 선량 400kGy 조사했다. 기재 필름의 겔 분율(%)은 조사 전 0%, 조사 후 93.0%이었다. 기재 필름의 저장탄성률은 20℃에서 1.2×10⁸Pa이며, 180℃에서는 1.6×10⁷Pa이었다.

150℃에서의 저장탄성률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께)로 도포하여 점착보호필름3을 제작하였다. 점착보호필름3의 점착력은 1.0N/25mm이었다.

2-4. 실시예 4

에틸렌-초산 비닐 공중합체의 필름(두께 195㎛)에 전자선을 가속 전압 200kV로, 선량 500kGy 조사했다. 기재 필름의 겔 분율(%)은 조사 전 0%, 조사 후 94.3%이었다. 기재 필름의 저장탄성률은 20℃에서 1.3×10⁸Pa이며, 180℃에서는 1.7×10⁷Pa이었다.

150℃에서의 저장탄성률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께)로 도포하여 점착보호필름4를 제작하였다. 점착보호필름4의 점착력은 1.0N/25mm이었다.

2-5. 실시예 5

에틸렌-초산비닐 공중합체의 필름(두께 195㎛)에 전자선을 가속 전압 200kV 로, 선량 500kGy 조사했다. 기재 필름의 겔 분율(%)은 조사 전 0%, 조사 후 94.3%이었다. 기재 필름의 저장탄성률은 20℃에서 1.3×10⁸Pa이며, 180℃에서는 1.7×10⁷Pa이었다.

그 후에 폴리에스테르 필름(두께 50㎛, 겔 분율 0%)을 라미네이트 했다. 이 적층 필름의 폴리에스테르 면에, 150℃에서의 저장탄성률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께) 도포한 점착보호필름5를 제작했다. 점착보호필름5의 점착력은 0.9N/25mm이었다.

2-6. 실시예 6

폴리에스테르 엘라스토머(토레이듀폰 제조, 제품명: 하이트렐 5557)의 필름(두께 195㎛)은, 기재필름의 겔 분율(%)이 0%이었다. 기재필름의 저장탄성률은 20℃에서 1.0×10⁸Pa이며, 180℃에서는 2.0×10⁷Pa이었다.

150℃에서의 저장탄성률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께)로 도포하여 점착보호필름6을 제작하였다. 점착보호필름6의 점착력은 1.0N/25mm이었다.

2-7. 비교예 1

에틸렌-초산비닐 공중합체의 필름(두께 195㎛)에 전자선을 조사하지 않고(겔 분율 0%, 기재 필름의 저장탄성률은 20℃에서 9.0×10⁷Pa이며, 80℃에서는, 9.5×10⁶Pa이며, 180℃에서는 측정 불능(필름 융해 때문)이었다.), 150℃에서의 저장탄성 률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께) 도포한 점착보호필름7을 제작하였다. 점착보호필름7의 점착력은 1.0N/25mm이었다.

2-8. 비교예 2

에틸렌-초산비닐 공중합체의 필름(두께 195㎛)에 전자선을 가속 전압 200kV로, 선량 100kGy 조사했다. 기재 필름의 겔 분율(%)은 조사 전 0%, 조사 후 68.6%이었다. 기재 필름의 저장탄성률은 20℃에서 9.5×10⁷Pa이며, 180℃에서는 9.0×10⁶Pa이었다.

그 후에 150℃에서의 저장탄성률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께) 도포한 점착보호필름8을 제작하였다. 점착보호필름8의 점착력은 1.0N/25mm이었다.

2-9. 비교예 3

폴리에틸렌테레프탈레이트의 필름(두께 100㎛)인 기재 필름의 저장탄성률은 20℃에서 4.0×10⁹Pa이며, 180℃에서는 1.5×10⁹Pa이었다.

그 후에 150℃에서의 저장탄성률이 5.5×10⁵Pa인 점착제를 20㎛(건조 두께) 도포한 점착보호필름9를 제작하였다. 점착보호필름9의 점착력은 1.0N/25mm이었다.

3. 반도체 웨이퍼의 보호 방법

3-1. 실시예 7

점착보호필름 1, 2, 3, 4, 5, 6을 집적회로가 조립된 10매의 반도체 실리콘 웨이퍼(직경: 8인치, 두께: 600㎛, 스크라이브 라인의 깊이: 8㎛, 스크라이브 라인의 폭: 100㎛)의 회로가 형성된 전체 표면에 첩부하고, 반도체 웨이퍼의 이면을 연삭기(디스코 제품, 형식: DFG-860)로, 웨이퍼 두께가 100㎛로 될 때까지 연삭한 후, 반도체 웨이퍼에 보호필름을 첩부한 형태로, 다이본딩용 접착 필름(히타치카세이(주) 제조, 상품명:하이어태치)을 150℃에서 반도체 웨이퍼 이면에 첩부하였다(타카토리(주) 제조, 형식: DM-800). 그 결과, 각각의 보호필름을 첩부한 반도체 웨이퍼 10매에 대하여, 이면 연삭시 및 다이본딩용 접착 필름 첩부시에 있어서 반도체 웨이퍼의 깨어짐은 보호필름 1, 2, 3, 4, 5, 6에서는 0매이었다. 보호필름의 박리 공정(닛토세이키(주) 제조, 형식: HR8500II)에서는 반도체 웨이퍼의 깨어짐은 발생하지 않았다. 얻어진 결과를 표 1에 나타낸다.

3-2. 고열 및 진공 조건하에서의 보호필름의 평가

보호필름 1, 2, 3, 4, 5, 6을 집적회로가 조립된 10매의 반도체 실리콘 웨이퍼(직경: 8인치, 두께: 600㎛, 스크라이브 라인의 깊이: 8㎛, 스크라이브 라인의 폭: 100㎛)의 회로가 형성된 전체 표면에 첩부하고, 반도체 웨이퍼의 이면을 연삭기(디스코 제품, 형식: DFG-860)로, 웨이퍼 두께가 100㎛로 될 때까지 연삭한 후, 반도체 웨이퍼에 보호필름을 첩부한 형태로, 진공가온식 건조기(토요세이사쿠쇼 제품, 형식: V-30)에 반송했다. 1×10^-5Torr 이하의 진공도로 10분간 유지하여, 보호필름의 외관 및 반도체 웨이퍼의 파손 상황을 확인했다. 계속해서, 1×10^-5Torr 이하의 진공도를 유지한 채, 온도를 200℃까지 상승시켜서, 보호필름의 외관 및 반도 체 웨이퍼의 파손 상황을 확인했다. 진공 및 200℃의 고온조건 하에서, 보호필름1, 2, 3, 4, 5, 6의 외관불량 및 반도체 웨이퍼의 파손은 확인되지 않았다 (Ο로 평가). 결과를 표 1에 나타낸다.

3-3. 비교예 4

보호필름 7, 8, 9를 집적회로가 조립된 10매의 반도체 실리콘 웨이퍼(직경: 8인치, 두께: 600㎛, 스크라이브 라인의 깊이: 8㎛, 스크라이브 라인의 폭: 100㎛)의 회로가 형성된 전체 표면에 첩부하고, 반도체 웨이퍼의 이면을 연삭기(디스코 제품, 형식: DFG-860)로, 웨이퍼 두께가 100㎛로 될 때까지 연삭한 후, 반도체 웨이퍼에 보호필름을 첩부한 형태로, 다이본딩용 접착 필름(히타치카세이(주) 제조, 상품명: 하이어태치)을 150℃에서 반도체 웨이퍼 이면에 첩부한다(타카토리(주) 제조, 형식: DM-800). 그 결과, 보호필름9를 첩부한 웨이퍼에서, 보호필름의 컷트 불량에 의해, 이면연삭 후의 반도체 웨이퍼가 3매 깨어졌다. 그 외 보호필름을 첩부한 웨이퍼의 파손은 확인되지 않았다. 또한, 다이본딩용 접착 필름 첩부시에는, 보호필름9를 첩부한 나머지 웨이퍼의 깨어짐은 발생하지 않았지만, 보호필름7에서 필름의 용해에 의해 반도체 웨이퍼가 10매, 보호필름8에서는 필름의 용해에 의해 반도체 웨이퍼가 3매 깨어졌다. 깨어지지 않은 나머지 웨이퍼 보호필름의 박리 공정(닛토세이키(주) 제조, 형식: HR8500II)에서는 반도체 웨이퍼의 깨어짐은 발생하지 않았다. 얻어진 결과를 표 1에 나타낸다.

3-4. 고열 및 진공 조건하에서의 보호필름의 평가

보호필름 7, 8, 9를 집적회로가 조립된 10매의 반도체 실리콘 웨이퍼 (직경: 8인치, 두께: 600㎛, 스크라이브 라인의 깊이: 8㎛, 스크라이브 라인의 폭: 100㎛)의 회로가 형성된 전체 표면에 첩부하고, 반도체 웨이퍼의 이면을 연삭기(디스코 제품, 형식: DFG-860)로, 웨이퍼 두께가 100㎛로 될 때까지 연삭했다. 보호필름8을 첩부한 웨이퍼는 연삭 후에 3매가 필름 컷트 불량에 의해 깨어졌다. 그 후에 깨어지지 않은 것을 반도체 웨이퍼에 보호필름을 첩부한 형태로, 진공가온식 건조기(토요세이사쿠쇼 제품, 형식: V-30)에 반송했다. 1×10^-5Torr 이하의 진공도로 10분간 유지하고, 보호필름의 외관 및 반도체 웨이퍼의 파손 상황을 확인한 결과, 보호필름 7, 8, 9의 외관불량 및 반도체 웨이퍼의 파손은 확인되지 않았다. 계속해서, 1×10^-5Torr 이하의 진공도를 유지한 채, 온도를 200℃까지 상승시키고, 보호필름의 외관 및 반도체 웨이퍼의 파손 상황을 확인한 결과, 보호필름7은 100℃ 이상에서 10매 모두 보호필름이 부풀어 오르는 것이 관측되고, 보호필름8은 100℃ 이상에서 10매중 5매의 보호필름이 부풀어 오르는 것이 관측되었지만, 보호필름9는 100℃ 이상에서 7매 중 보호필름이 부풀어 오르는 것은 관측되지 않았다. 또한 보호필름7, 8은 200℃에서는 10매 모두 보호필름이 부풀어 오르는 것이 관측되었지만(×로 평가), 보호필름9는 200℃에서는 7매 중 보호필름이 부풀어 오르는 것은 관측되지 않았다. 결과를 표 1에 나타낸다.

[표 1]

	점착필름1	점착필름2	점착필름3	점착필름4	점착필름5
수지필름	에틸렌 초산비닐	에틸렌 초산비닐	에틸렌 초산비닐	에틸렌 초산비닐	에틸렌 초산비닐 +폴리에스테르
필름두께[㎛]	195	195	195	195	EVA 195 + 폴리에스테르 50
전자선조사량 [kGy]	200	300	400	500	500
필름 겔분율[%]	85.4	90.2	93.0	94.3	94.3
필름저장탄성률 [Pa]＠20℃	9.0 x 10⁷	1.0 x 10⁸	1.2 x 10⁸	1.3 x 10⁸	1.3 x 10⁸
필름저장탄성률 [Pa]＠180℃	1.3 x 10⁷	1.5 x 10⁷	1.6 x 10⁷	1.7 x 10⁷	1.7 x 10⁷
점착두께[㎛]	20	20	20	20	20
점착력[N/25mm]	1.0	1.0	1.0	1.0	0.9
연삭시 깨어짐 [매수]	0	0	0	0	0
다이본딩용 접착필름 첩부시의 깨어짐[매수]	0	0	0	0	0
내열 및 진공하 보호필름 외관	○	○	○	○	○
종합 평가	○	○	○	○	○

[표 2]

	점착필름6	점착필름7	점착필름8	점착필름9
수지필름	폴리에스테르 엘라스토머	에틸렌초산비닐	에틸렌초산비닐	폴리에틸렌 테레프탈레이트
필름두께[㎛]	195	195	195	100
전자선조사량 [kGy]	0	0	100	0
필름 겔분율 [%]	0	0	68.6	0
필름저장탄성률 [Pa]＠20℃	1.0 10⁸	9.0 10⁷	9.5 10⁷	3.0 10⁹
필름저장탄성률 [Pa]＠180℃	2.0 10⁷	-	9.0 10⁶	1.5 10⁹
점착두께[㎛]	20	20	20	20
점착력[N/25mm]	1.0	1.0	1.0	1.0
연삭시 깨어짐[매수]	0	0	0	3
다이본딩용 접착필름 첩부시 깨어짐[매수]	0	10	3	0
내열 및 진공하 보호필름 외관	○	×	×	○
종합 평가	○	×		×

본 발명의 기재 필름의 적어도 한층의 저장탄성률이 20℃∼180℃의 온도 범위에서 1×10⁷Pa∼1×10⁹Pa인 기재 필름을 사용한 반도체 웨이퍼 표면보호필름을 사용한 일련의 반도체의 보호에 있어서는, 반도체 웨이퍼의 두께가 200㎛ 이하로 박층화된 반도체 웨이퍼라도, 일련의 공정에서의 반도체 웨이퍼의 파손, 오염 등을 방지할 수 있다.

Claims

기재 필름의 한쪽 표면에 점착제층이 형성된 반도체 웨이퍼 표면 보호용 점착 필름으로서, 상기 기재 필름이, 저장탄성률이 20℃∼180℃의 온도 범위에서 1×10⁷Pa∼1×10⁹Pa인 층(A)을 포함하는 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름.
제1항에 있어서, 상기 층(A)은 일부가 가교되어 있어 겔 분율이 70%이상인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름.
제1항에 있어서, 상기 층(A)은 전자파의 조사에 의하여 일부가 가교되어 있어 겔 분율이 70%이상인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름.
제1항에 있어서, 상기 점착제층은 150℃에서의 저장탄성률이 1×10⁵Pa 이상이며, 두께가 3∼300㎛인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름.
제2항에 있어서, 기재 필름이 전자파를 조사하지 않은 1개 이상의 층을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름.
기재 필름의 한층 이상에 전자파를 조사하는 공정, 및 상기 기재 필름의 한쪽 표면에 점착제층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름의 제조 방법.
제6항에 있어서, 기재 필름의 한층 이상에 전자선을 조사하여 겔 분율을 70%이상으로 하는 공정, 및 상기 기재 필름의 한쪽 표면에 점착제층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 필름의 제조 방법.
반도체 웨이퍼의 보호 방법으로서, 반도체 웨이퍼의 회로 형성면에 제1항에 기재된 반도체 웨이퍼 표면 보호용 점착 필름을 점착제층을 개재하여 첩부하는 제1 공정, 반도체 웨이퍼의 회로 비형성면을 연삭하는 제2 공정, 및, 연삭 후의 반도체 웨이퍼의 회로 비형성면을 가공하는 제3 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호 방법.
제8항에 있어서, 제2 공정이 숫돌에 의한 기계적 연삭 공정, 습식 에칭 공정, 플라즈마 에칭 공정 및 폴리싱 공정으로부터 선택된 1개 이상의 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호 방법.
제8항에 있어서, 제3 공정이 다이본딩 필름을 첩부하는 공정, 메탈을 스퍼터하는 공정, 및 메탈을 스퍼터한 후 알로이화 하는 공정으로부터 선택된 1개 이상의 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호 방법.