Nothing Special   »   [go: up one dir, main page]

KR100723473B1 - Wafer with align mark - Google Patents

Wafer with align mark Download PDF

Info

Publication number
KR100723473B1
KR100723473B1 KR1020010058558A KR20010058558A KR100723473B1 KR 100723473 B1 KR100723473 B1 KR 100723473B1 KR 1020010058558 A KR1020010058558 A KR 1020010058558A KR 20010058558 A KR20010058558 A KR 20010058558A KR 100723473 B1 KR100723473 B1 KR 100723473B1
Authority
KR
South Korea
Prior art keywords
wafer
scribe
alignment
protrusions
chips
Prior art date
Application number
KR1020010058558A
Other languages
Korean (ko)
Other versions
KR20030025495A (en
Inventor
박준수
강현재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010058558A priority Critical patent/KR100723473B1/en
Publication of KR20030025495A publication Critical patent/KR20030025495A/en
Application granted granted Critical
Publication of KR100723473B1 publication Critical patent/KR100723473B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

다수의 칩들로 이루어진 노광필드 및 노광 필드의 가장자리 및 다수의 칩들 각각의 가장자리를 둘러싸는 복수의 스크라이브 레인을 포함하는 웨이퍼에 있어서, 노광 필드를 둘러싸는 스크라이브 레인 중에서 적어도 하나의 일부에 형성된 돌출부와 스크라이브 레인의 돌출부내에 돌출부를 따라 크기가 결정된 정렬 마크 통해, 칩의 면적의 감소 없이 충분한 크기를 갖는 정렬 검출 신호를 얻을 수 있는 정렬 마크를 갖는 웨이퍼가 제공된다. A wafer comprising an exposure field consisting of a plurality of chips and a plurality of scribe lanes surrounding an edge of the exposure field and each of the plurality of chips, the wafer comprising: protrusions and scribes formed on at least one portion of the scribe lanes surrounding the exposure field Through the alignment marks sized along the protrusions in the protrusions of the lanes, there is provided a wafer with the alignment marks capable of obtaining an alignment detection signal having a sufficient size without reducing the area of the chip.

정렬 마크, 정렬 감지 신호, 스크라이브 레인Alignment mark, alignment detection signal, scribe lane

Description

정렬 마크가 형성된 웨이퍼{Wafer with align mark}Wafer with align mark

도 1은 종래 기술에 따른 정렬 마크가 표시된 노광필드를 보여주는 웨이퍼 일부의 평면도이다.1 is a plan view of a portion of a wafer showing an exposure field marked with alignment marks in accordance with the prior art;

도 2는 본 발명에 따른 정렬 마크가 표시된 노광필드의 일예를 보여주는 웨이퍼의 일부의 평면도이다.2 is a plan view of a portion of a wafer showing an example of an exposure field marked with alignment marks in accordance with the present invention.

도 3은 본 발명에 따른 정렬 마크가 표시된 노광 필드의 다른 예를 보여주는 웨이퍼 일부의 평면도이다. 3 is a plan view of a portion of a wafer showing another example of an exposure field marked with alignment marks in accordance with the present invention.

도 4a 내지 도 4c는 종래 및 본 발명에 따른 정렬 마크로부터 검출될 수 있는 정렬 신호 영역을 보여주는 도면들이다.4A to 4C are diagrams showing alignment signal regions that can be detected from alignment marks according to the prior art and the present invention.

본 발명은 반도체 웨이퍼 제조 공정에서 사용되는 정렬 마크에 관한 것으로서, 보다 상세하게는 노광 설비내의 스테퍼에서의 반도체 웨이퍼의 위치 정렬을 위한 정렬 마크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to alignment marks used in semiconductor wafer manufacturing processes, and more particularly to alignment marks for position alignment of semiconductor wafers in steppers in exposure equipment.

일반적으로 반도체 웨이퍼를 사용하여 반도체 소자를 제조하는 과정에서 반도체 웨이퍼의 표면상에 패턴들을 형성하는 공정들이 반복적으로 이루어진다. 이 패턴들을 형성하는 공정은 노광 및 현상 공정을 통하여 이루어지며, 특히 상기 노광 공정은 노광 설비 내에서 이루어진다. 이 노광 공정을 수행하기 위해서는, 먼저 예비 정렬부를 통해 반도체 웨이퍼를 로딩부로부터 웨이퍼 스테이지에 올려놓는다. 다음, 정렬 마크(PM:Primary Mark)를 포함한 웨이퍼 격자에서 반사된 빛의 위상차에 의해 웨이퍼와 레티클을 정렬하고 있다. 이러한 PM은 그 크기가 가로 및 세로가 각각 600㎛로 크므로, 각각의 노광 필드에 정렬 마크를 삽입할 수 없었고 따라서 웨이퍼의 가장자리의 빈 공간에 홈 형태로 형성되었다. 그리고, 정렬신호 감지기는 이런 PM의 크기에 최적화되어 있었다. In general, processes for forming patterns on a surface of a semiconductor wafer are repeatedly performed in the process of manufacturing a semiconductor device using the semiconductor wafer. The process of forming these patterns is carried out through an exposure and development process, in particular the exposure process is carried out in an exposure facility. In order to perform this exposure process, the semiconductor wafer is first placed on the wafer stage from the loading section through the preliminary alignment section. Next, the wafer and the reticle are aligned by the phase difference of the light reflected from the wafer lattice including the alignment mark (PM). Since these PMs were 600 mu m in size and width, respectively, the alignment marks could not be inserted in the respective exposure fields and thus formed in the form of grooves in the empty spaces at the edges of the wafer. And the alignment signal detector was optimized for this PM size.

한편, PM이 형성된 웨이퍼 상에는 절연층 또는 도전층의 물질층들이 형성되고, 이들 막들은 식각 공정 및 CMP(Chemical Mechanical Polishing) 공정 등과 같은 각종 공정을 받게 된다. 그런데, 증착되는 막의 두께와 식각율 또는 제거율이 웨이퍼 전반에 걸쳐 균일하지 않으므로, 웨이퍼의 중심과 PM이 형성되는 가장자리에서 존재하는 막의 두께가 균일하지 않게 되고 PM으로부터 유도된 정렬 신호의 크기가 미약해진다. 따라서, 레티클과 웨이퍼간의 정렬이 정확하게 이루어지지 않게 되어 궁극적으로는 반도체 장치의 수율과 특성을 저하시킨다. Meanwhile, an insulating layer or a material layer of a conductive layer is formed on the PM-formed wafer, and these films are subjected to various processes such as an etching process and a chemical mechanical polishing (CMP) process. However, since the thickness and etch rate or removal rate of the deposited film are not uniform throughout the wafer, the thickness of the film existing at the center of the wafer and the edge where the PM is formed becomes uneven and the magnitude of the alignment signal derived from the PM is weak. . As a result, the alignment between the reticle and the wafer is not accurate, which ultimately lowers the yield and characteristics of the semiconductor device.

또한, 전술한 PM은 별도의 노광 공정을 통해 형성되므로, 리소그라피 공정의 진행 측면에서 불리하다. In addition, since the above-described PM is formed through a separate exposure process, it is disadvantageous in terms of progress of the lithography process.

이에, 도 1에 도시된 것과 같이, 다수의 칩(11)들 각각의 가장자리에 배치되는 스크라이브 레인(12)에 정렬 마크(14; 이하에서는 SPM:Scribe Primary Mark이라 칭한다)를 표시하는 기술이 제안되다. 참조 번호 10은 노광필드를 나타내는 것으 로, 노광 필드란, 1회의 노광공정시 노출되는 웨이퍼의 일부를 나타내며 다수의 칩(11)들로 구성되어 있다. 그러나 이런 SPM(14)은 PM보다 폭이 작기 때문에 SPM(14)으로부터 유도되는 정렬 신호가 미약하게 검출된다. 따라서, 웨이퍼 상에 형성되는 막의 두께 불균일성에 기인하는 정렬 신호 검출 불량은 더욱 심화된다. Accordingly, as shown in FIG. 1, a technique of displaying an alignment mark 14 (hereinafter referred to as SPM: Scribe Primary Mark) on the scribe lane 12 disposed at the edge of each of the plurality of chips 11 is proposed. become. Reference numeral 10 denotes an exposure field, which represents a part of the wafer exposed during one exposure process and is composed of a plurality of chips 11. However, since the SPM 14 is smaller than the PM, the alignment signal derived from the SPM 14 is weakly detected. Therefore, the misalignment signal detection defect due to the thickness nonuniformity of the film formed on the wafer is further intensified.

물론, SPM(14)의 크기를 증가시켜 정렬 신호의 세기를 증가시킬 수 있다. 그러나, 이 경우에는 반도체 장치가 형성될 유효 면적이 감소하게 되어, 반도체 장치의 고집적화와 상충되고 있다. Of course, it is possible to increase the intensity of the alignment signal by increasing the size of the SPM 14. In this case, however, the effective area in which the semiconductor device is to be formed is reduced, which is in conflict with the high integration of the semiconductor device.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 칩의 면적의 감소 없이 충분한 크기를 갖는 정렬 검출 신호를 얻을 수 있는 정렬 마크를 갖는 웨이퍼를 제공하는 것이다. Accordingly, a technical object of the present invention is to provide a wafer having an alignment mark capable of obtaining an alignment detection signal having a sufficient size without reducing the area of the chip.

본 발명이 이루고자 하는 기술적 과제를 달성하기 위해, 다수의 칩들로 이루어진 노광필드 및 노광 필드의 가장자리 및 다수의 칩들 각각의 가장자리를 둘러싸는 복수의 스크라이브 레인을 포함하는 웨이퍼에 있어서, 노광 필드를 둘러싸는 스크라이브 레인 중에서 적어도 하나의 일부에 돌출부를 형성한다. 그리고 스크라이브 레인의 돌출부내에 돌출부를 따라 크기가 결정된 정렬 마크를 형성한다. 따라서, 본 발명에 따른 정렬 마크는 종래 기술에 따른 즉 돌출부를 가지지 않는 스크라이브 레인내에 형성된 정렬 마크보다 크기가 증가하게 된다. 그러나, 스크라이브 레인 중에서 돌출부와 대향하는 부분의 스크라이브 레인에는 리세스를 형성함으로 써, 돌출부와 리세스를 갖는 스크라이브 레인으로 둘러싸인 노광 필드 내의 칩의 면적 감소는 발생하지 않게 되고, 인접 노광 필드의 노광시 인접 노광 필드와 공유하는 스크라이브 레인이 두번 노광되지 않도록 한다. In order to achieve the technical problem to be achieved by the present invention, in a wafer including an exposure field consisting of a plurality of chips and a plurality of scribe lanes surrounding the edge of the exposure field and each of the plurality of chips, Protrusions are formed in at least one portion of the scribe lanes. And forming an alignment mark sized along the protrusion in the protrusion of the scribe lane. Thus, the alignment mark according to the present invention is increased in size than the alignment mark according to the prior art, that is, formed in the scribe lane without protrusions. However, by forming a recess in the scribe lane of the portion of the scribe lane that faces the protrusion, the area reduction of the chip in the exposure field surrounded by the scribe lane having the protrusion and the recess does not occur, and the exposure of the adjacent exposure field occurs. The scribe lanes shared with adjacent exposure fields are not exposed twice.

전술한 돌출부와 리세스는 칩들 각각을 둘러싸는 스크라이브 레인내에도 형성될 수 있다. 그리고, 스크라이브 레인의 돌출부에 형성되는 정렬 마크는 복수의 스크라이브 레인 중에 2개 이상의 스크라이브 레인이 만나는 부분에 형성될 수 있다. The aforementioned protrusions and recesses may also be formed in the scribe lanes surrounding each of the chips. The alignment marks formed on the protrusions of the scribe lanes may be formed at portions where two or more scribe lanes meet among the plurality of scribe lanes.

이하 첨부된 도면을 참조로 하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2에는 본 발명에 따른 웨이퍼 중에서 각 노광 필드의 가장자리의 스크라이브 레인내에 정렬 마크가 표시된 경우를 나타낸다.Fig. 2 shows a case where an alignment mark is displayed in the scribe lane of the edge of each exposure field in the wafer according to the present invention.

도 2에서, 웨이퍼 중에서 노광 장비를 사용하여 1회 노광되는 영역 즉 노광 필드(20)는 다수의 칩(21)들과 그 칩들의 가장자리에 위치하며 아무런 유니트나 회로가 없는 지역으로 웨이퍼를 개개의 칩으로 나누기 위해 톱질하는 영역인 스크라이브 레인(22)으로 이루어진다. 그런데, 노광 필드(20)의 가장 자리에 위치하는 스크라이브 레인 중에서 2개의 스크라이브 레인이 만나는 모서리 부분에는 돌출부(24a, 24b)가 형성되어 있다. 그리고 돌출부를 포함하는 스크라이브 레인 내에 정렬 마크(25a, 25b)가 위치하고 있다. 정렬 마크(25a, 25b)는 돌출부(24a, 24b)의 돌출 크기에 따라 형성된 것으로, 도 1의 정렬 마크에 비해 돌출된 부분만큼 일측 폭이 증가하였다. 그리고, 돌출부를 갖는 스크라이브 레인에 대향하는 스크라이브 레인에는 리세스(26a, 26b)가 형성되어 있다. 이는 인접 노광 필드의 노 광시 돌출부에 대향하는 스크라이브 레인이 두번 노광되는 것을 방지하기 위함이다. 그리고, 도시되지 않았으나(그러나 도 3을 참조하면 알 수 있음) 돌출부(24a, 24b)에 의해 도 2의 노광필드의 좌측 및 하부의 노광필드의 칩의 면적이 감소되는 것을 막기 위해서, 좌측 또는 하부의 노광필드의 가장자리에 위치하는 스크라이브 레인 중, 돌출부(24a, 24b)에 대향하는 부분의 스크라이브 레인에는 리세스가 형성된다. 따라서, 칩의 면적 감소 없이 정렬 마크의 크기를 크게 함으로써 이 정렬 마크로부터 유도된 정렬 신호의 크기를 증가시킬 수 있게 되었다. In FIG. 2, the area of the wafer that is exposed once using the exposure equipment, that is, the exposure field 20 is located at the edge of the plurality of chips 21 and the chips and has no unit or circuit. It consists of a scribe lane 22 which is a sawing area for dividing into chips. By the way, the protrusions 24a and 24b are formed in the edge part where two scribe lanes meet among the scribe lanes located in the edge of the exposure field 20. As shown in FIG. And alignment marks 25a and 25b are located in the scribe lane including the protrusions. The alignment marks 25a and 25b are formed according to the protrusion sizes of the protrusions 24a and 24b, and the width of one side of the alignment marks 25a and 25b is increased by the amount of the protrusions as compared with the alignment marks of FIG. 1. And the recesses 26a and 26b are formed in the scribe lane which opposes the scribe lane which has a protrusion part. This is to prevent the scribe lane opposite to the projecting portion of the adjacent exposure field from being exposed twice. Although not shown (but can be seen with reference to FIG. 3), the protrusions 24a and 24b prevent the area of the chip of the exposure field on the left and the bottom of the exposure field of FIG. 2 from being reduced. A recess is formed in the scribe lane of the portion of the scribe lane located at the edge of the exposure field of the opposing portions 24a and 24b. Therefore, by increasing the size of the alignment mark without reducing the area of the chip, it is possible to increase the size of the alignment signal derived from the alignment mark.

도 3은 각 노광 필드 내의 칩의 가장자리에 위치하는 스크라이브 레인내에 정렬 마크가 표시된 경우를 나타내는 것으로, 노광필드(30)내에는 다수의 칩(31)들이 포함되어 있다. 칩(31a)의 사방에 배치되는 칩들(31b 31c, 31d, 31e)을 살펴보면, 칩(31a)의 좌측 및 하부 스크라이브 레인에는 돌출부(35a, 35b) 가 형성되어 있다. 돌출부(35a, 35b)에 의해 좌측 칩(31c)와 하부 칩(31d)의 면적이 감소되는 것을 막기 위해, 좌측 칩(31c)의 좌측 스크라이브 레인에는 리세스(37a)가 형성되고 하부 칩(31d)의 하부 스트라이브 레인에는 리세스(37b)가 형성되어 있다.  3 illustrates a case where an alignment mark is displayed in a scribe lane located at an edge of a chip in each exposure field, and a plurality of chips 31 are included in the exposure field 30. Looking at the chips 31b 31c, 31d, and 31e disposed on all sides of the chip 31a, protrusions 35a and 35b are formed on the left and lower scribe lanes of the chip 31a. In order to prevent the area of the left chip 31c and the lower chip 31d from being reduced by the protrusions 35a and 35b, a recess 37a is formed in the left scribe lane of the left chip 31c and the lower chip 31d is formed. A recess 37b is formed in the lower striation lane of.

이제 도 4a 내지 도 4c를 참고로 하여, PM, SPM 그리고 본 발명에 따른 정렬 마크에 의해 유도되는 정렬 신호 발생 영역을 비교한다. 정렬 신호는 정렬 신호의 발생 영역과 비례한다. Referring now to FIGS. 4A-4C, the alignment signal generation regions induced by PM, SPM and alignment marks according to the present invention are compared. The alignment signal is proportional to the generation area of the alignment signal.

웨이퍼의 가장자리에 위치한 PM을 이용하는 경우에는, 정렬 빔(42)와 PM(41)과의 중첩 부분 중, 정렬 빔(42)의 중심점으로부터 일정 범위(감지기에 의해 정렬 신호의 발생이 감지되는 최소한의 광의 세기를 보이는 영역) 내에서 정렬 신호가 검출되며 참조 번호 43a로 표시하였다. In the case where the PM located at the edge of the wafer is used, at least a portion of the overlapping portion between the alignment beam 42 and the PM 41 from the center point of the alignment beam 42 (the detection of the generation of the alignment signal by a sensor is detected) The alignment signal is detected within the region showing the light intensity and denoted by reference numeral 43a.

한편, 스크라이브 레인 내에 위치한 SPM을 이용하는 경우에는, SPM(44)의 크기가 PM(41)의 크기보다 작으므로, 정렬 신호 검출 영역(43b)도 정렬 신호 검출 영역(43a)보다 작게 된다. 즉, 전술한 바와 같이, SPM을 이용하는 경우에는 PM을 이용하는 경우에 비해 상대적으로 정렬 검출 신호가 미약하게 된다. On the other hand, when using the SPM located in the scribe lane, since the size of the SPM 44 is smaller than the size of the PM 41, the alignment signal detection area 43b is also smaller than the alignment signal detection area 43a. In other words, as described above, the alignment detection signal is weaker in the case of using the SPM than in the case of using the PM.

그런데, 본 발명에 따른 정렬 마크(45)를 사용하면, 정렬 검출 영역(43c)이 도 4b의 정렬 검출 영역(43b)보다 크게 되고 돌출부(도 2의 24a, 24b 및 도 3의 34a 34b)의 설계에 따라 도 4a이 검출 영역(43a)와 거의 같은 도는 보다 큰 크기를 갖게 할 수 있다. By the way, when the alignment mark 45 according to the present invention is used, the alignment detection region 43c is larger than the alignment detection region 43b in FIG. 4B and the protrusions 24A, 24B in FIG. 2 and 34A 34B in FIG. Depending on the design, FIG. 4A can have a larger size substantially equal to the detection area 43a.

동일한 공정 처리를 받되 정렬 마크가 각각 웨이퍼의 가장자리(도 4a), 돌출부가 없는 스크라이브 레인 내(도 4b) 그리고 돌출부를 가지는 스크라이브 레인 내(도 4c)에 형성된 경우에 있어서의 정렬 신호 검출 영역을 비교하였다. 도 4a의 경우에 있어서, L1과 V1은 각각 240㎛와 250㎛로서 정렬 신호 검출 영역(43a) 은 60000㎛2, 도 4b의 경우에 있어서, L2과 V2은 각각 330㎛와 72㎛로서 정렬 신호 검출 영역(43b) 은 23760㎛2, 도 4c의 경우에 있어서, L3과 V3은 각각 330㎛와 180 sowl 260 ㎛로서 정렬 신호 검출 영역(43c) 은 59400 sowl 85800㎛이 되었다.Comparing the alignment signal detection area in the case where the alignment marks are subjected to the same process but are formed in the edge of the wafer (FIG. 4A), in the scribe lane without protrusions (FIG. 4B) and in the scribe lane having protrusions (FIG. 4C), respectively. It was. In the case of Fig. 4A, L1 and V1 are 240 µm and 250 µm, respectively, and the alignment signal detection area 43a is 60000 µm2, and in the case of Fig. 4B, L2 and V2 are 330 µm and 72 µm, respectively. In the case of the detection region 43b of 23760 µm 2 and FIG. 4C, L3 and V3 were 330 µm and 180 sowl 260 µm, respectively, and the alignment signal detection region 43c was 59400 sowl 85800 µm.

이상에서 언급한 바와 같이, 스크라이브 레인에 돌출부를 형성하여 스크라이브 레인 내에 형성되는 정렬 마크의 크기를 증가시키되, 돌출부애 대응하여 스크라이브 레인의 다른 부분에는 리세를 형성하여 칩의 면적을 감소시키지 않는다. 따라 서, SPM으로부터 획득한 정렬 감지 신호보다 약 2내 내지 4재 정도 강한 정렬 감지 신호를 얻을 수 있게 되어, 정렬 신호 미약에 따른 정렬 불량문제를 해소할 수 있으며, 궁극적으로 반도체 장치의 제조 수율을 증가시키고 장치의 특성을 향상시킬 수 있게 되었다.As mentioned above, protrusions are formed in the scribe lanes to increase the size of the alignment marks formed in the scribe lanes, but recesses are formed in other portions of the scribe lanes corresponding to the protrusions so as not to reduce the area of the chip. Therefore, the alignment detection signal about 2 to 4 times stronger than the alignment detection signal obtained from the SPM can be obtained, which can solve the problem of misalignment caused by the weak alignment signal, and ultimately improve the manufacturing yield of the semiconductor device. It is possible to increase and improve the characteristics of the device.

또한, 스크라이브 레인에 정렬 마크를 형성하므로, PM 형성을 위한 별도 노광 공정을 실시하지 않아도 되므로, 칩의 노광 속도 저하를 방지할 수 있다. In addition, since alignment marks are formed in the scribe lanes, it is not necessary to perform a separate exposure step for forming PMs, so that a decrease in the exposure speed of the chip can be prevented.

Claims (3)

다수의 칩들로 이루어진 노광필드 및 An exposure field composed of a plurality of chips and 상기 노광 필드의 가장자리 및 상기 다수의 칩들 각각의 가장자리를 둘러싸는 복수의 스크라이브 레인을 포함하는 웨이퍼에 있어서, A wafer comprising a plurality of scribe lanes surrounding an edge of the exposure field and an edge of each of the plurality of chips, 상기 노광 필드를 둘러싸는 스크라이브 레인 중에서 적어도 하나의 일부가 돌출되어 있으며, 상기 스크라이브 레인의 돌출부내에 상기 돌출부를 따라 크기가 결정된 정렬 마크를 포함하고, 상기 스크라이브 레인 중에서 상기 돌출부와 대향하는 부분의 스크라이브 레인은 리세스되어 있는 것을 특징으로 하는 웨이퍼. A scribe lane of at least one portion of the scribe lane surrounding the exposure field includes an alignment mark sized along the protrusion within the protrusion of the scribe lane, the portion of the scribe lane facing the protrusion. The wafer is recessed. 다수의 칩들과 이들 칩들의 가장자리를 둘러싸는 복수의 스크라이브 레인을 포함하는 웨이퍼에 있어서, A wafer comprising a plurality of chips and a plurality of scribe lanes surrounding the edges of the chips, 상기 칩 들 중의 어느 하나를 둘러싸는 스크라이브 레인 중에서 적어도 하나의 일부가 인접 칩쪽으로 돌출되어 있으며, 상기 스크라이브 레인의 돌출부내에 상 기 돌출부를 따라 크기가 결정된 정렬 마크를 포함하고, 상기 스크라이브 레인 중에서 상기 돌출부와 대향하는 부분의 스크라이브 레인은 리세스되어 있는 것을 특징으로 하는 웨이퍼. At least a portion of at least one of the scribe lanes surrounding any one of the chips protrudes toward an adjacent chip, and includes an alignment mark sized along the protrusions in the protrusions of the scribe lanes, the protrusions among the scribe lanes. And the scribe lane in the portion facing the recess is recessed. 제 1 항 또는 제 2 항에 있어서, 상기 스크라이브 레인의 돌출부에 형성되는 정렬 마크는 상기 복수의 스크라이브 레인 중에 2개 이상의 스크라이브 레인이 만나는 부분에 형성되는 것을 특징으로 하는 웨이퍼. The wafer according to claim 1 or 2, wherein the alignment marks formed on the protrusions of the scribe lanes are formed at portions where two or more scribe lanes meet among the plurality of scribe lanes.
KR1020010058558A 2001-09-21 2001-09-21 Wafer with align mark KR100723473B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010058558A KR100723473B1 (en) 2001-09-21 2001-09-21 Wafer with align mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010058558A KR100723473B1 (en) 2001-09-21 2001-09-21 Wafer with align mark

Publications (2)

Publication Number Publication Date
KR20030025495A KR20030025495A (en) 2003-03-29
KR100723473B1 true KR100723473B1 (en) 2007-05-31

Family

ID=27724992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058558A KR100723473B1 (en) 2001-09-21 2001-09-21 Wafer with align mark

Country Status (1)

Country Link
KR (1) KR100723473B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171500B (en) * 2021-12-07 2024-04-09 成都海威华芯科技有限公司 Layout positioning mark drawing method, chip prepared based on layout positioning mark drawing method and wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035514A (en) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd Photolithographic pattern
JPH05326696A (en) * 1992-05-25 1993-12-10 Sanyo Electric Co Ltd Semiconductor wafer
JPH08123011A (en) * 1994-10-20 1996-05-17 Hitachi Ltd Photomask
KR100272056B1 (en) * 1993-08-26 2000-12-01 사와무라 시코 Method of arranging allignment marks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035514A (en) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd Photolithographic pattern
JPH05326696A (en) * 1992-05-25 1993-12-10 Sanyo Electric Co Ltd Semiconductor wafer
KR100272056B1 (en) * 1993-08-26 2000-12-01 사와무라 시코 Method of arranging allignment marks
JPH08123011A (en) * 1994-10-20 1996-05-17 Hitachi Ltd Photomask

Also Published As

Publication number Publication date
KR20030025495A (en) 2003-03-29

Similar Documents

Publication Publication Date Title
US7190823B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US7821142B2 (en) Intermediate semiconductor device structures
US8786054B2 (en) Structure for integrated circuit alignment
US6801313B1 (en) Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith
US5868560A (en) Reticle, pattern transferred thereby, and correction method
KR100787941B1 (en) Photomask with overlay mark and methods of fabricating semiconductor device
US20060278956A1 (en) Semiconductor wafer with non-rectangular shaped dice
US6271602B1 (en) Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate
US6444371B1 (en) Prevention of die loss to chemical mechanical polishing
US5943587A (en) Method for making offset alignment marks
KR100723473B1 (en) Wafer with align mark
JP2650182B2 (en) Alignment mark, electronic device having the mark, and method of manufacturing the same
JP2000208403A (en) Alignment pattern forming method and mask alignment precision measuring method
JP3587712B2 (en) Alignment mark structure for semiconductor manufacturing with protection dummy pattern
US6759112B2 (en) Exposed and embedded overlay structure
US20190081005A1 (en) Semiconductor device manufacturing method and semiconductor wafer
KR100669101B1 (en) Method of manufacturing a pattern structure and Method of manufacturing a trench using the same
KR100261164B1 (en) Eguipment for fabricating of semiconductor device
JP2007335459A (en) Semiconductor wafer, semiconductor device, and process for fabricating the same
KR100424391B1 (en) Method for measuring align in a semiconductor fabrication process
KR100283483B1 (en) Method for manufacturing target for measuring overlapping
KR100698750B1 (en) Semiconductor device including the overlay mark and the manufacturing method thereof
KR100228767B1 (en) Thickness measuring method of thin film using superposition measuring apparatus
KR20010063641A (en) Alignment mark for exposure process
KR20020052464A (en) Overlay accuracy measurement mark of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee