KR100720499B1 - Method for forming inductor - Google Patents
Method for forming inductor Download PDFInfo
- Publication number
- KR100720499B1 KR100720499B1 KR1020050134833A KR20050134833A KR100720499B1 KR 100720499 B1 KR100720499 B1 KR 100720499B1 KR 1020050134833 A KR1020050134833 A KR 1020050134833A KR 20050134833 A KR20050134833 A KR 20050134833A KR 100720499 B1 KR100720499 B1 KR 100720499B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- interlayer insulating
- hard mask
- forming
- inductor
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 인덕터 형성 방법에 관한 것이다.The present invention relates to a method of forming an inductor.
본 발명에 따른 인덕터 형성 방법은 먼저 실리콘 기판위에 제1 질화막, 제1 층간 절연막 및 제2 질화막을 순차적으로 형성한다. 그리고 제2 질화막을 선택적으로 식각하여 비아홀의 형성을 위한 질화막 패턴을 형성하고, 질화막 패턴 위에 제2 층간 절연막을 형성한다. 이어서 제2 층간 절연막 위에 층간 절연막과 식각 선택비가 큰 하드 마스크를 형성한다. 하드 마스크는 질화막을 이용하여 형성할 수 있다. 하드 마스크를 형성한 다음 하드 마스크를 선택적으로 식각하여 인덕터를 형성하기 위한 하드 마스크 패턴을 형성하고, 이러한 하드 마스크 패턴과 상기 질화막 패턴을 마스크로 상기 제2 및 제1 층간 절연막을 식각한다. 이렇게 형성된 홀 내부에 금속을 채워서 인덕터를 형성한다.In the method of forming an inductor according to the present invention, first, a first nitride film, a first interlayer insulating film, and a second nitride film are sequentially formed on a silicon substrate. The second nitride film is selectively etched to form a nitride film pattern for forming a via hole, and a second interlayer insulating film is formed on the nitride film pattern. Subsequently, a hard mask having a large etching selectivity with an interlayer insulating layer is formed on the second interlayer insulating layer. The hard mask can be formed using a nitride film. After forming a hard mask, the hard mask is selectively etched to form a hard mask pattern for forming an inductor, and the second and first interlayer insulating layers are etched using the hard mask pattern and the nitride film pattern as masks. The inductor is formed by filling a metal into the formed hole.
인덕터. 하드 마스크 Inductor. Hard mask
Description
도 1은 종래의 인덕터에 드러나는 문제점을 나타내는 단면도.1 is a cross-sectional view showing a problem exposed to the conventional inductor.
도 2a 내지 도 2f는 본 발명에 따른 인덕터를 형성하는 방법을 나타내는 단면도.2A-2F are cross-sectional views illustrating a method of forming an inductor according to the present invention.
<주요 도면 부호에 대한 설명><Description of Major Reference Marks>
22 : 실리콘 기판 26, 36 : 층간 절연막22
24, 28 : 절연막 38 : 하드 마스크24, 28 insulating film 38: hard mask
본 발명은 반도체 소자의 인덕터 형성 방법에 관한 것으로, 특히 인덕터가 형성되는 층의 절연막의 손상을 방지할 수 있는 인덕터 형성 방법에 관한 것이다.The present invention relates to a method of forming an inductor of a semiconductor device, and more particularly, to an inductor forming method capable of preventing damage to an insulating film of a layer on which an inductor is formed.
실리콘 기판위에 집적화된 형태로 구현되는 수동 소자의 하나인 인덕터는 원하지 않는 기생 저항 및 기생 용량 등으로 인해서 나선형 인덕터의 주요 특성 변수 인 특성계수(Q)가 낮아지고 있다. 이러한 문제점을 해결하기 위해서 기생 저항 및 기생 용량을 감소시켜야 하는데, 기생 저항을 감소시키기 위해서는 저항이 작은 금속인 금(Au)을 금속 배선으로 사용하거나, 금속막을 두껍게 사용함으로써 기생 저항을 줄이고, 또한 기생 용량을 줄이기 위해서 절연막의 두께를 증가시킴으로써 수동 소자의 성능을 개선시키고 있다. The inductor, which is one of passive devices integrated on a silicon substrate, has a low characteristic coefficient (Q), which is a main characteristic variable of the spiral inductor due to unwanted parasitic resistance and parasitic capacitance. In order to solve this problem, parasitic resistance and parasitic capacitance must be reduced. In order to reduce parasitic resistance, gold (Au), which is a low resistance metal, is used as a metal wiring, or a thick metal film is used to reduce parasitic resistance and also parasitic resistance. In order to reduce the capacity, the thickness of the insulating film is increased to improve the performance of the passive device.
이처럼 기생 저항 및 기생 용량을 줄이기 위해서는 결국 절연막의 두껍게 하고 그에 따라 금속막도 두껍게 형성된다. 이에 따라 절연막을 식각하는 과정에서 그 만큼 더 시간이 걸리고, 포토레지스트 패턴의 두께가 얇기 때문에 포토레지스트 패턴에 노출되지 않은 영역도 식각되어 도 1의 A영역과 같이 산화막 손실을 가져온다. 이러한 산화막의 손실로 인해 인덕터 형성시 원하는 인덕턴스를 얻기가 힘들어진다.In order to reduce the parasitic resistance and the parasitic capacitance as described above, the thickness of the insulating film is thickened and the metal film is thickened accordingly. As a result, it takes more time in the process of etching the insulating film, and because the thickness of the photoresist pattern is thin, the region not exposed to the photoresist pattern is also etched, resulting in an oxide film loss as shown in region A of FIG. 1. Due to the loss of the oxide layer, it is difficult to obtain a desired inductance when forming an inductor.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 인덕터 형성시 층간 절연막의 산화막 손실을 방지하여 인덕턴스의 신뢰도를 향상할 수 있는 인덕터 형성 방법을 제공하는 것이 목적이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and an object of the present invention is to provide an inductor forming method capable of improving the reliability of inductance by preventing the loss of an oxide film of an interlayer insulating film during inductor formation.
이러한 목적들을 달성하기 위하여, 본 발명에 따른 인덕터 형성 방법은 먼저 실리콘 기판위에 제1 질화막, 제1 층간 절연막 및 제2 질화막을 순차적으로 형성한다. 그리고 제2 질화막을 선택적으로 식각하여 비아홀의 형성을 위한 질화막 패턴을 형성하고, 질화막 패턴 위에 제2 층간 절연막을 형성한다. 이어서 제2 층간 절연막 위에 층간 절연막과 식각 선택비가 큰 하드 마스크를 형성한다. 하드 마스크는 질화막을 이용하여 형성할 수 있다. 하드 마스크를 형성한 다음 하드 마스크를 선택적으로 식각하여 인덕터를 형성하기 위한 하드 마스크 패턴을 형성하고, 이러한 하드 마스크 패턴과 상기 질화막 패턴을 마스크로 상기 제2 및 제1 층간 절연막을 식각한다. 이렇게 형성된 홀 내부에 구리와 같은 금속을 채워서 인덕터를 형성한다.In order to achieve these objects, the inductor forming method according to the present invention first forms a first nitride film, a first interlayer insulating film and a second nitride film sequentially on a silicon substrate. The second nitride film is selectively etched to form a nitride film pattern for forming a via hole, and a second interlayer insulating film is formed on the nitride film pattern. Subsequently, a hard mask having a large etching selectivity with an interlayer insulating layer is formed on the second interlayer insulating layer. The hard mask can be formed using a nitride film. After forming a hard mask, the hard mask is selectively etched to form a hard mask pattern for forming an inductor, and the second and first interlayer insulating layers are etched using the hard mask pattern and the nitride film pattern as masks. The inductor is formed by filling a metal such as copper inside the hole thus formed.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2f는 본 발명에 방법에 의하여 금속 배선을 형성하는 방법을 나타내는 단면도이다.2A to 2F are cross-sectional views showing a method for forming a metal wiring by the method according to the present invention.
본 발명에 따른 인덕터 제조 방법은 먼저 도 2a에서처럼 실리콘 기판(22) 위에 제1 질화막(24), 제1 층간 절연막(26), 및 제2 질화막(28)을 순차적으로 형성한다. 이때 제1 층간 절연막(26)은 산화막을 이용할 수 있다. 제2 질화막(28)에는 비아홀의 형성을 위한 제1 포토레지스트 패턴(31)을 형성한다. In the method of manufacturing the inductor according to the present invention, first, the
그리고 제1 포토레지스트 패턴(31)을 마스크로 제2 질화막(28)을 선택적으로 식각하여 도 2b와 같이 질화막 패턴(28a)을 형성한다. 제1 포토레지스트 패턴(31)에 노출되는 제1 층간 절연막(26)은 이후의 인덕터를 형성할 때 같은 재질을 식각하는 과정에서 제거된다.The
이어서 제1 포토레지스트 패턴(31)을 제거하고, 도 2c와 같이 질화막 패턴(28a)에 제2 층간 절연막(36) 및 하드 마스크(38)를 순차적으로 형성한다. 하드 마 스크(38)는 질화막(nitride)을 이용하여 형성할 수 있다. Subsequently, the first
하드 마스크(38)에는 인덕터를 형성하기 위한 제2 포토레지스트 패턴(33)을 정렬한다. The second
제2 포토레지스트 패턴(33)을 기본으로 하드 마스크(38)를 식각하여 도 2d에서와 같이 하드 마스크 패턴(38a)을 형성한다. The
이렇게 형성된 하드 마스크 패턴(38a)을 마스크로 하여 도 2e와 같이 제2 층간 절연막(36)을 선택적으로 식각한다. 또한, 이때 질화막 패턴(28a)을 마스크로 하여 제1 층간 절연막도 식각되어 비아홀(41)을 형성한다. The second
기존에 포토레지스트 패턴만을 사용하여 식각을 할 경우에는, 포토레지스트 패턴의 두께가 얇기 때문에 식각을 하는 과정에서 층간 절연막(36)의 손실이 발생하게 된다. 하지만 층간 절연막(36)과 식각 선택비가 큰 하드 마스크 패턴(38a)을 마스크로 하면, 이러한 문제점을 개선할 수 있다. 즉, 종래에는 제2 층간 절연막(26)을 식각하는 과정에서 포토레지스트 패턴의 두께가 얇기 때문에 포토레지스트 패턴이 식각되어 층간 절연막의 상부까지 식각이 되어 층간 절연막의 상부가 손상이 되었지만, 하드 마스크를 사용하면 층간 절연막을 식각할 때 층간 절연막이 손실되지 않아서 마스크의 역할을 충실히 할 수 있고, 이에 따라 층간 절연막의 상부가 손실되지 않는다. In the case of etching using only the photoresist pattern, the thickness of the photoresist pattern is so thin that loss of the
이렇게 형성된 비아홀(41) 및 인덕터 형성 패턴(40)에 구리를 채워넣어서 인덕터를 완성한다.The inductor is completed by filling copper in the
지금까지 실시예를 통하여 설명한 바와 같이, 본 발명에 따른 인덕터 형성 방법에 의하면 층간 절연막의 손실을 방지하여 인덕터가 안정적으로 형성되어 인덕턴스의 신뢰도를 향상할 수 있다.As described above through the embodiment, according to the inductor forming method according to the present invention can prevent the loss of the interlayer insulating film to form a stable inductor can improve the reliability of the inductance.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 이를 위해 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.In the present specification and drawings, preferred embodiments of the present invention have been disclosed, and although specific terms have been used for this purpose, they are merely used in a general sense to easily explain the technical contents of the present invention and to help the understanding of the present invention. It is not intended to limit the scope of the invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134833A KR100720499B1 (en) | 2005-12-30 | 2005-12-30 | Method for forming inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134833A KR100720499B1 (en) | 2005-12-30 | 2005-12-30 | Method for forming inductor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100720499B1 true KR100720499B1 (en) | 2007-05-22 |
Family
ID=38277832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050134833A KR100720499B1 (en) | 2005-12-30 | 2005-12-30 | Method for forming inductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100720499B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303037A (en) | 1997-04-23 | 1998-11-13 | Fuji Electric Co Ltd | Thin film stacked type magnetic induction device and its manufacture |
JPH11176639A (en) | 1997-12-12 | 1999-07-02 | Fuji Electric Co Ltd | Planar inductor and planar transformer |
KR20020051406A (en) * | 2000-12-22 | 2002-06-29 | 박종섭 | Method of manufacturing a inductor device |
-
2005
- 2005-12-30 KR KR1020050134833A patent/KR100720499B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303037A (en) | 1997-04-23 | 1998-11-13 | Fuji Electric Co Ltd | Thin film stacked type magnetic induction device and its manufacture |
JPH11176639A (en) | 1997-12-12 | 1999-07-02 | Fuji Electric Co Ltd | Planar inductor and planar transformer |
KR20020051406A (en) * | 2000-12-22 | 2002-06-29 | 박종섭 | Method of manufacturing a inductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100869741B1 (en) | A Spiral Inductor | |
US8518824B2 (en) | Self aligning via patterning | |
US9130017B2 (en) | Methods for forming interconnect structures of integrated circuits | |
US11329124B2 (en) | Semiconductor device structure with magnetic element | |
CN106206499A (en) | Semiconductor device and method | |
US20140011351A1 (en) | Metal Layer End-Cut Flow | |
US20180211921A1 (en) | Interconnect structure and fabricating method thereof | |
CN109994421B (en) | Method for forming contact hole | |
KR100720499B1 (en) | Method for forming inductor | |
US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
KR100948297B1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
CN108346569B (en) | Method for manufacturing semiconductor device | |
JP2007073808A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
US9349635B2 (en) | Integrated circuits and methods of forming the same with multi-level electrical connection | |
KR100668221B1 (en) | Method for Manufacturing MIM Capacitor | |
US20200176377A1 (en) | Electronic device and method of manufacturing the same | |
KR100430680B1 (en) | A metal line of semiconductor device and A method for forming of the same | |
TW202141694A (en) | Semiconductor structure and method of fabricating the same | |
KR0169761B1 (en) | Metal wiring forming method of semiconductor device | |
KR100688719B1 (en) | Method for forming a metal line in a semiconductor device | |
US20080090411A1 (en) | Method of manufacturing a semiconductor device | |
KR100733702B1 (en) | Semiconductor device and a method of fabricating thereof | |
KR20030000955A (en) | Method the package of semiconductor device | |
US20150076707A1 (en) | Integrated circuit via structure and method of fabrication | |
KR19990055175A (en) | Metal wiring formation method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120417 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |