Nothing Special   »   [go: up one dir, main page]

KR100713195B1 - 고주파모듈 및 그 제조방법 - Google Patents

고주파모듈 및 그 제조방법 Download PDF

Info

Publication number
KR100713195B1
KR100713195B1 KR1020040111224A KR20040111224A KR100713195B1 KR 100713195 B1 KR100713195 B1 KR 100713195B1 KR 1020040111224 A KR1020040111224 A KR 1020040111224A KR 20040111224 A KR20040111224 A KR 20040111224A KR 100713195 B1 KR100713195 B1 KR 100713195B1
Authority
KR
South Korea
Prior art keywords
high frequency
dielectric substrate
low noise
frequency module
metal layer
Prior art date
Application number
KR1020040111224A
Other languages
English (en)
Other versions
KR20050065395A (ko
Inventor
다쓰야 미야
가즈하루 기무라
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20050065395A publication Critical patent/KR20050065395A/ko
Application granted granted Critical
Publication of KR100713195B1 publication Critical patent/KR100713195B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

본 발명은 위상배열안테나를 구성하는 단위회로로서 이용되는 고주파모듈에 있어서 소형화와 함께 비용절감을 꾀하기 위한 것으로, 이를 위해 개시된 고주파모듈(10)은 양면에 각각 제1 및 제2금속층(2, 3)이 형성되고 일방면의 금속층(2)에 저잡음증폭기 및 이상기IC(9)를 실장한 양면금속유전체기판(1), 유전체기판(1)의 일방면에 형성되어 저잡음증폭기를 구성하는 저잡음트랜지스터(7) 및 분포정수회로(12), 일방면의 금속층(2)을 유전체기판(1)의 타방면에 이 타방면의 금속층(3)과 절연하는 태양으로 인출되어 형성되는 입력단자(5), 출력단자(6) 및 전원단자(15A 내지 15D), 및 유전체기판(1)의 일방면을 덮는 금속캡(13)을 가지고 있다.
고주파모듈, 고유전률, 분포정수회로, 저잡음트랜지스터, 관통홀

Description

고주파모듈 및 그 제조방법{High frequency module and method of manufacturing the same}
도 1은 본 발명의 실시예1에 따른 고주파모듈의 구성을 보여주는 평면도이다.
도 2는 도 1의 A-A선에 따른 단면도이다.
도 3은 고주파모듈의 구성을 보여주는 이면도이다.
도 4는 고주파모듈의 제조방법을 공정순으로 보여주는 공정도이다.
도 5는 본 발명의 제2실시예에 따른 고주파모듈의 구성을 보여주는 평면도이다.
도 6은 도 5의 B-B선에 따른 단면도이다.
도 7은 고주파모듈의 구성을 보여주는 이면도이다.
도 8은 고주파모듈의 제조방법을 공정순으로 보여주는 공정도이다.
도 9는 제1종래기술에 따른 고주파신호용집적회로패키지의 구성을 보여주는 평면도이다.
도 10은 제1종래기술에 따른 고주파신호용집적회로패키지의 제조방법을 공정순으로 부여주는 공정도이다.
도 11은 제2종래기술에 따른 고주파모듈의 구성을 보여주는 일부에 홈부를 포함하는 사시도이다.
도 12는 제2종래기술에 따른 고주파모듈의 제조방법을 공정순으로 보여주는 공정도이다.
*도면의 주요부호에 대한 설명*
1: 유전체기판 2, 3: 제1, 2금속층
4: 관통홀배선층(관통홀) 5: 입력단자
6: 출력단자 7: 저잡음트랜지스터(패키지타입)
7A: 보호재 7B: 리드
8: 수동전자부품 9: 이상기IC
10, 20: 고주파모듈 11: 마이크로스트립선로
12: 분포정수회로 13: 금속캡
14A 내지 14D: 제어단자 15A 내지 15D: 전원단자
16: 베어칩 18: 본딩와이어
19: 본딩수지 21: 몰드수지
본 발명은 고주파모듈 및 그 제조방법에 관한 것이고, 상세하게는 위상배열(Phased array)기술을 이용한 위성방송용 안테나에 적용되는 고주파모듈 및 그 제조방법에 관한 것이다.
방송위성(Broadcasting Satellite: BS) 또는 통신위성(Communication Satellite: CS) 등으로 대표되는 위성방송이 널리 보급되고 있다. 이 위성방송은 우주공간을 이용하는 것에 의해, 지상의 지형에 제한되지 않아 넓은 지역에 각종 정보를 전달할 수 있다는 특징이 있다.
이와 같은 위성방송을 수신하기 위해서는 통상 파라볼라안테나를 건물의 옥외에 설치하여 그 수신면을 위성의 방향으로 향해 고정할 필요가 있다. 그러나, 최근 안테나수신기술의 진보에 따라 차량과 같은 이동체에 안테나를 설치하고 안테나를 이동체와 함께 이동하면서도 위성방송을 수신할 수 있는 위상배열기술이 개발되고 있다.
위성방송에 있어서는 지상방송에 이용되고 있는 VHF(Very High Frequency)대 또는 UHF(Ultra High Frequency)대 등의 전자기와 비교해 신호의 감쇠를 피하여 많은 정보량을 전달하기 위해 이들보다도 주파수가 높은 SHF(Super High Frequency)대의 전자파, 예를 들면, 10 내지 12㎓의 소위 마이크로파가 이용되고 있지만, 수신신호는 우주공간을 전파해 오기 때문에 신호강도가 약해지고 또 우주공간으로부터의 많은 잡음을 포함하고 있다. 따라서, 상기한 위상배열기술에 의한 위성방송수신용 위상배열안테나에서는 수신부가, 패치안테나, 패치안테나가 수신한 미약한 신호를 증폭해 잡음발생을 억제하는 저잡음증폭기 및 신호의 통과위상을 조정하는 이상기를 구비한 단위회로를 100 내지 200개 이용해서, 예를 들면, 매트릭스형으로 배치해 각 단위회로에서 수신한 신호를 합성하는 것에 의해 소망의 방송을 수신할 수 있는 구성으로 되어 있다.
이와 같은 구성의 위상배열안테나에 의하면, 패치안테나를 포함하는 단위회로에서 수신된 신호를 합성할 때 각각의 이상기로 통과위상을 조정하는 것에 의해, 안테나지향성을 제어할 수 있기 때문에 위상배열안테나를 차량과 같은 이동체에 설치하는 경우에는 이동하면서 안테나의 방향에 의존하지 않고 위성으로부터의 신호를 수신할 수 있게 된다. 여기서, 위상배열안테나를 차량과 같은 이동체에 설치한 경우에는 설치장소로 차량의 보닛이나 트렁크 룸이 선택되기 때문에 건물에 고정하여 설치하는 경우에 비해 위상배열안테나의 크기는 저절로 제약되게 된다. 여기서 위상배열안테나의 수신부를 구성하는 단위회로의 크기를 소형화할 필요가 있다. 통상, 단위회로는 마더보드 상에 구성되지만 단위회로를 모듈화하는 것에 의해 단위회로를 소형화하는 것이 고려된다.
위성방송의 수신에 이용되는 저잡음증폭기는 종래 마더보드상에 HEMT(High Electron Mobility Transistor)나 HJFET(Hetero Junction Field Effect Transistor)등의 고주파성능에 우수한 저잡음트랜지스터를 실장하고 이 저잡음트랜지스터의 전후에 분포정수회로에 의한 접합회로를 접속하여 구성되어 있다. 이와 같은 구성에 의해 저잡음트랜지스터의 성능을 최대한으로 인출하여 위성방송수신에 필요한 저잡음특성을 얻도록 하고 있다.
이와 같은 고주파신호를 다루는 분야에 있어서, 특히 미리파대로 사용되는 고주파신호용 집적회로패키지 및 그 제조방법이 예를 들면 일본공개특허공보 제2000-31712호(제1종래기술)에 개시되어 있다. 고주파신호용 집적회로패키지는 도 9에 보여지는 바와 같이 막회로기판(101), MMIC(Monolithic Microwave Integrated Circuit)(102), 바이패스콘덴서(103) 등의 고주파신호용 집적회로부를 실장한 베이스부재(104), 이 베이스부재(104)상에 설치된 유전체기판(105), 이 유전체기판(105) 상에 설치된 고주파신호용 집적회로에 전기적으로 접속된 마이크로스트립선로(106) 및 유전체기판(105)에 끼워 맞춰지는 오목부(107b)가 형성되고 집적회로부품을 둘러싸는 개구부(107a)가 형성된 프레임부재(107), 이 프레임부재(107)의 개구부(107a)를 막는 덮개부재(미도시)를 가지고 있다.
고주파신호용 집적회로패키지는 도 10에 보여지는 바와 같은 제조방법에 의해 제조된다. 우선 도 10(a)에 보여지는 바와 같이 도 9에 있어서의 MMIC들(102), 유전체기판(105), 이 유전체기판(105) 상에 설치된 MMIC(102)와 전기적으로 접속된 마이크로스트립선로(106)를 실장한 베이스부재(104)를 준비한다. 다음으로, 도 10(b)에 보여지는 바와 같이 도 9에 있어서의 마이크로스트립선로(106)의 폭광부(106d) 및 유전체기판(105)에 프레임부재(107)의 오목부(107b)를 끼워 맞추고, 용접 또는 은땜납재 등과 같은 붙임에 의해 접착된다. 여기서 오목부(107b)에 의해 둘러싸여진 유전체기판(105)의 부분은 전파관부(105a)로 된다. 최후에 도 10(c)에 보여지는 바와 같이, 프레임부재(107)의 상부에 용접 또는 은땜납재 등의 붙임에 의해 덮개부재(108)를 접착하고 프레임부재(107)의 개구부(107a)를 막는 것에 의해 베이스부재(104)상의 MMIC(102) 등을 기밀봉지시켜 도 9에 보여지는 바와 같은 고주파신호용 집적회로패키지를 완성시킨다.
이와 같은 구성에 의하면 미리파대의 주파수로 사용하여도 통과과실을 저감시킬 수 있고, 구조가 간단하고 광대역의 주파수에 대응할 수 있는 마이크로스트립 선로도파관변환구조, 이 변화구조를 구비한 고주파신호용 집적회로패키지 및 그 제조방법을 제공할 수 있다고 생각된다.
또한, 주로 휴대전화등의 이동체통신기기에 이용되는 고주파모듈 및 그 제조방법은 예를 들면 일본공개특허공보 제2002-280468호(제2종래기술)에 개시되어 있다. 고주파모듈은 도 11에 보여지는 바와 같이 세라믹 등의 기판(121), 이 기판(121)의 표면상에 탑재된 고주파반도체소자(122), 칩저항, 칩콘덴서 등의 전자부품(123), 고주파반도체소자(122), 배선패턴과 전기적으로 접속된 금속배선(124), 기판(121)의 표면을 덮는 에폭시수지 등의 절연성수지(125), 이 절연성수지(125)의 표면을 덮는 실드용의 금속박막(126)을 가지고 있다.
고주파모듈은 도 12에 보여지는 바와 같은 제조방법에 의해 제조된다. 우선, 도 12(a)에 보여지는 바와 같이, 기판(121)을 이용하고, 다음으로 도 12(b)에 보여지는 바와 같이 기판(121)의 표면상에 칩저항, 칩콘덴서 등의 전자부품(123)을, 예를 들면 땜납페이스트를 이용한 리플로우법에 의해 소정의 위치에 탑재한다. 다음으로, 도 12(c)에 보여지는 바와 같이, 기판(121)의 표면상에 고주파반도체소자(122)를 예를 들면 땜납페이스트를 이용한 리플로우법에 의해 소정의 위치에 탑재한다. 다음으로 도 12(d)에 보여지는 바와 같이 고주파반도체소자(122)와 배선패턴과의 사이에 금속배선(124)을 와이어본딩한 후, 도 12(e)에 보여지는 바와 같이 기판(121)의 표면을 에폭시수지 등의 절연성수지(125)를 트랜스퍼몰드법에 의해 소정의 형상으로 형성하여 덮는다. 다음으로 도 12(f)에 보여지는 바와 같이, 레이저광의 조사 등에 의해 기판(121)의 분할예정선(127) 상의 절연성수지(125)에 개구(128)를 설치한 후, 도 12(g)에 보여지는 바와 같이 절연성수지(125)의 표면에 도금법에 의해 금속박막(126)을 형성하고 최후에 분할예정선(127)에 따라 기판(121)을 분할하여 도 11에 보여지는 바와 같은 고주파모듈을 완성시킨다.
이와 같은 구성에 의하면 전자파를 차폐하면서도 패키지 저배화에 유리한 구조를 가지는 고주파모듈 및 그 제조방법을 제공할 수 있다고 생각된다.
그런데, 제1종래기술의 고주파신호용 집적회로패키지에서는 위성방송수신용위상배열안테나를 구성하는 고주파모듈의 크기를 소형화하는 것에 관해서는 고려하고 있지 않을 뿐 아니라 패키지구조가 복잡하게 되어 있기 때문에 비용이 상승되는 것을 피할 수 없다는 문제가 있다.
즉, 제1종래기술의 고주파신호용 집적회로패키지는 종래의 패키지가 특히 미리파대에서 사용되고 유전체기판의 부분에서 또는 기밀봉지판의 부분에서 임피던스특성을 악화시키기 때문에 통과손실이 증대한다고 하는 문제를 해결하기 위한 것으로 되어 있고 도 9에 보여지는 바와 같은 구성의 패키지구조를 얻을 수 있는 것에 의해 그 과제를 해결하고 있다. 그러나, 제1종래기술에서는 본 발명에서 과제로 하고 있는 위상배열안테나를 차량과 같은 이동체에 설치하는 경우에 크기가 제약되는 것에 대처하기 위해 안테나의 수신부를 구성하는 단위회로로서의 고주파모듈의 크기를 소형화하는 구성에 관해서는 어떠한 고려도 하지 않고 있다. 또한 제1종래기술의 고주파신호용 집적회로패키지는 도 9의 구조로부터 명백한 바와 같이 기본적으로 각종회로부품을 실장한 베이스부재(104), 이 베이스부재(104)상에 설치된 유전체기판(105), 프레임부재(107) 및 덮개부재로 구성되어 있어 패키지구조가 복잡하게 되어 비용상승을 피할 수 없다.
다음, 제2종래기술의 고주파모듈에서도 제1종래기술의 고주파신호용 집적회로패키지와 동일하게 위성방송수신용 위상배열안테나를 구성하는 고주파모듈의 크기를 소형화하는 것에 관하여는 고려하지 않고 있을 뿐 아니라 위성방송신호를 수신할 수 있는 고주파특성을 얻을 수 있는 구조로 되어 있지 않다는 문제가 있다.
즉, 제2종래기술의 고주파모듈은, 종래의 모듈에서 전자파실드를 위해 이용되는 금속캡이 패키지저배화에 지장이 된다고 하는 문제를 해결하기 위한 것이고, 도 11에 보여지는 바와 같은 구성의 패키지구조를 얻을 수 있는 것에 의해 이 문제를 해결하고 있다. 그러나, 제2종래기술에 있어서는 분포정수회로가 사용되지 않는 구성이기 때문에 위성방송수신용 위성배열안테나에 필요한 고주파 특성을 얻을 수 없기 때문에 이대로는 본 발명이 목적하는 모듈을 구성할 수 없다. 예를 들면, 제2종래기술에 있어서, 고주파특성을 얻기 위해 분포정수회로를 형성한다 해도 사용기판의 기판두께와 기판유전률과의 관계에 의해 분포정수회로의 크기가 크게 되는 문제가 발생한다. 따라서, 제2종래기술에서도 제1종래기술과 마찬가지로 본 발명에서 과제로 하고 있는 위상배열안테나의 수신부를 구성하는 고주파모듈의 크기를 소형화하는 구성에 관해서는 어떠한 고려도 하지 않고 있다.
또한, 제1, 2종래기술 중 어느 것도, 고주파에서의 저잡음특성을 얻는 것에 대해서는 고려하지 않고 있기 때문에 기판상에 실장하는 회로부품으로서 반도체집적회로를 이용하고 있지만, 반도체집적회로는 많은 이산부품을 실장할 경우에 비해 기판상의 점유면적을 절약할 수 있다는 이점은 있으나 일반적으로 반도체집적회로의 증폭성능은 저잡음트랜지스터를 이용한 이산구성보다도 나쁘고 또한 고가가 된다는 단점이 있기 때문에 저잡음증폭기를 반도체집적회로에 의해 구성하는 것은 바람직하지 않다.
본 발명은 상술한 사정을 감안하여 이루어진 것으로서, 위상배열안테나를 구성하는 단위회로로 이용되고 소형화와 함께 비용절감을 꾀할 수 있도록 한 고주파모듈 및 그 제조방법을 제공하는 것을 목적으로 하고 있다.
상기 과제를 해결하기 위해 청구항1기재의 발명은 적어도 고주파신호를 증폭하는 저잡음증폭기, 상기 고주파신호의 통과위상을 조정하는 이상기IC를 가지는 단위회로를 구비하여 이루어지는 고주파모듈에 있어서, 양면에 각각 금속층이 형성되고, 일방면의 금속층에 상기 저잡음증폭기 및 상기 이상기IC를 실장한 양면금속유전체기판, 상기 유전체기판의 상기 일방면에 형성되어 상기 저잡음증폭기를 구성하는 저잡음트랜지스터 및 분포정수회로, 상기 일방면의 금속층을 상기 유전체기판의 타방면으로 그 타방면의 금속층과 절연하는 태양으로 관통홀에 의해 인출되어 형성된 입력단자, 출력단자 및 전원단자, 및 상기 유전체기판의 적어도 회로부품탑재면을 덮는 보호재를 가지는 것을 특징으로 하고 있다.
또한, 청구항2기재의 발명은 청구항1기재의 고주파모듈에 있어서, 상기 저잡음트랜지스터 및 상기 이상기IC 중 적어도 하나가 패키지타입 또는 베어칩타입으로 이루어지는 것을 특징으로 하고 있다.
또한, 청구항3기재의 발명은 청구항1 또는 청구항2기재의 고주파모듈에 있어서, 상기 보호재는 몰드수지로 이루어지는 것을 특징으로 하고 있다.
또한, 청구항4기재의 발명은 청구항1 또는 2기재의 고주파모듈에 있어서, 상기 보호재는 금속캡으로 이루어지는 것을 특징으로 하고 있다.
또한, 청구항5기재의 발명은 청구항1 내지 4 중 어느 한 항의 기재의 고주파모듈에 있어서, 상기 유전체기판은 고유전률을 가지는 유전체로 이루어지는 것을 특징으로 하고 있다.
또한, 청구항6기재의 발명은 적어도 고주파신호를 증폭하는 저잡음증폭기 및 상기 고주파신호의 통과위상을 조정하는 이상기IC를 가지는 단위회로를 구비하여 이루어지는 고주파모듈의 제조방법에 있어서, 양면에 각각 금속층을 형성하고 일방면의 금속층의 일부에 상기 저잡음증폭기의 구성요소로서의 분포정수회로를 형성함과 동시에 상기 일방면의 금속층을 상기 유전체기판의 타방면으로 당해 타방면의 금속층과 절연하는 모양으로 관통홀에 의해 인출하여 입력단자, 출력단자 및 전원단자를 형성한 양면금속유전체기판을 준비하는 단계, 상기 유전체기판의 상기 일방면에 적어도 상기 저잡음증폭기의 구성요소로서의 저잡음트랜지스터와 함께 상기 이상기IC를 실장하는 실장단계, 상기 유전체기판의 상기 일방면을 봉지하는 봉지단계를 가지는 것을 특징으로 한다.
또한, 청구항7기재의 발명은 청구항6기재의 고주파모듈의 제조방법에 있어서, 상기 저잡음트랜지스터 및 상기 이상기IC 중 적어도 하나는 패키지타입이고, 상기 실장단계는 상기 패키지타입의 상기 저잡음트랜지스터 또는 상기 이상기IC를 상기 유전체기판에 솔더링붙임 또는 접착재붙임 또는 땜납붙임에 의해 실장하는 것을 특징으로 하고 있다.
또한, 청구항8기재의 발명은 청구항6기재의 고주파모듈의 제조방법에 있어서, 상기 저잡음트랜지스터 및 상기 이상기IC 중 적어도 하나는 베어칩타입이고, 상기 실장단계는 상기 베어칩타입의 상기 저잡음트랜지스터 또는 상기 이상기IC를 상기 유전체기판에 실장하는 제1단계, 상기 베어칩타입의 베어칩과 상기 금속층과의 사이에 와이어본딩을 행하는 제2단계로 이루어지는 것을 특징으로 하고 있다.
또한, 청구항9기재의 발명은 청구항6기재의 고주파모듈의 제조방법에 있어서, 상기 봉지단계는 몰드수지에 의해 봉지되는 것을 특징으로 하고 있다.
또한, 청구항10기재의 발명은 청구항6기재의 고주파모듈의 제조방법에 있어서, 상기 봉지단계는 금속캡에 의해 봉지하는 것을 특징으로 하고 있다.
본 발명의 고주파모듈은 양면에 각각 금속층이 형성되고, 일방면의 금속층에 저잡음증폭기 및 이상기를 실장하는 양면금속유전체기판, 유전체기판의 일방면에 형성되어 저잡음증폭기를 구성하는 저잡음트랜지스터 및 분포정수회로, 일방면의 금속층을 유전체기판의 타방면에 이 타방면의 금속층과 절연되는 태양으로 관통홀에 의해 인출하여 형성된 입력단자, 출력단자 및 전원단자, 및 유전체기판의 적어도 회로부품탑재면을 덮는 보호재를 가지고 있다.
(실시예1)
도 1은 본 발명의 제1실시예인 고주파모듈의 구성을 보여주는 평면도, 도 2는 도1의 A-A선에 따른 단면도, 도 3은 고주파모듈의 구성을 보여주는 이면도이다.
이 예의 고주파모듈(10)은 도 1 내지 도 3에 보여지는 바와 같이 두께가 0.15㎜ 내지 1.5㎜, 한 변의 길이가 5㎜ 내지 20㎜의 예를 들면 수지로 이루어진 사각형의 유전체기판(1)을 가지고 유전체기판(1)의 표면(일방면)에는 배선층으로서의 제1금속층(2)이 형성됨과 동시에 이 이면(타방면)에는 접지층(그라운드층)으로서의 제2금속층(3)이 형성되어 있다. 즉, 유전체기판(1)은 양면금속유전체기판으로 알려져 있는 기판으로 이루어지고, 7 내지 15의 유전률을 가지는 유전체기판으로 이루어져 있다. 유전체기판(1)의 유전률이 높은 만큼 고주파모듈의 크기의 소형화가 가능하게 되지만, 후술하는 바와 같이, 이 유전률은 실제로는 배선층으로서의 제1금속층(2)에 의해 분포정수회로(12)를 구성하여 이 특성을 조정할 때 제1금속층(2)의 가공정도와의 균형으로 결정된다. 제1금속층(2)과 제2금속층(3)은 절연되어 있어 제1금속층(2)이 관통홀배선층(관통홀)(4)을 통해 유전체기판(1)의 반대면으로 인출되는 것에 의해 고주파모듈의 입력단자(5) 및 출력단자(6)가 설치된다. 이와 같이 유전체기판(1)에 입출력단자(5, 6)를 구비하는 것에 의해 복수의 고주파모듈을 이용하여 위상배열안테나를 조립하는 경우에 고주파모듈의 마더보드상에의 표면실장이 가능하게 된다.
유전체기판(1) 표면의 제1금속층(2)에 접속되도록 HEMT, HJFET 등으로 이루어진 저잡음트랜지스터(7), 칩저항, 칩콘덴서 등의 수동전자부품(8) 및 이상기IC(9)가 실장되고 있다. 또한 제1금속층(2)의 일부에는 폭광층으로 표시되는 마이크로스트립선로(11)가 형성되고 이 마이크로스트립선로(11)에 의해 분포정수회로(12)가 구성되어 있다. 이 분포정수회로(12)의 특성의 조정은 제1금속층(2)을 부분 적으로 가공하여 행해진다. 그리고, 마이크로스트립선로(11)는 저잡음트랜지스터(7)와 함께 저잡음증폭기를 구성하고 있다. 이와 같이 이 예의 고주파모듈(10)은 적어도 저잡음증폭기와 이상기IC를 가지는 단위회로를 구비하고 있다. 그리고, 유전체기판(1) 상에 실장된 각 구성부품은 예를 들면 양백과 같은 동합금으로 이루어진 금속캡(13)으로 봉지되어 있다. 금속캡(13)은 접지층인 제2금속층(3)에 접하도록 부착될 수 있다. 또한 유전체기판(1)의 이면의 입력단자(5)에 인접하여 제어단자(14A 내지 14D)가 설치됨과 동시에 출력단자(6)에 인접하여 전원단자(15A 내지 15D)가 설치되어 있다.
여기서, 이 예에 이용되는 저잡음트랜지스터(7)는 보호재(7A)에 의해 봉지된 패키지타입을 이용한 예로 보여지고 있고 이와 같은 패키지타입으로 이루어진 저잡음트랜지스터(7)는 솔더링 또는 은페이스트 등의 접착제 또는 부착재를 이용해 유전체기판의 제1금속층(2) 상에 접속된다. 이와 같은 패키지타입의 트랜지스터를 이용하는 것에 의해 저잡음트랜지스터(7)를 유전체기판(1) 상에 실장할 때에 공정을 간단히 할 수 있다.
이 예의 고주파모듈(10)에 의하면, 유전체기판(1)의 이면에 입력단자(5) 및 출력단자(6)가 설치되어 있는 것에 의해 입력단자(5)로 입력된 수신신호는 관통홀배선층(4), 마이크로스트립선로(11)를 통해 저잡음트랜지스터(7)에 입력되어 신호증폭되고, 다음, 이상기IC(9)에 의해 위상이 조정된 후 출력단자(6)로부터 출력된다. 이와 같이 유전체기판(1)의 이면에 입력단자(5) 및 출력단자(6)가 설치되어 있는 것에 의해 복수의 고주파모듈(10)을 예를 들면 매트릭스상으로 배치하여 위상배 열안테나를 조립한 경우는 이 입력단자(5) 및 출력단자(6)를 이용하는 것에 의해 마더보드상에 복수의 고주파모듈(10)을 표면실장할 수 있기 때문에 간단히 위상배열안테나를 조립할 수 있다.
다음으로, 도 4를 참조하여 이 예의 고주파모듈(10)의 제조방법을 단계순으로 설명한다.
우선, 도 4(a)에 보여지는 바와 같이, 표면에 배선층으로서의 제1금속층(2)이 형성됨과 동시에 그 이면에 접지층으로서의 제2금속층(3)이 형성되고 두께가 0.15㎜ 내지 1.5㎜, 한 변의 길이가 5㎜ 내지 20㎜인, 예를 들면, 수지로 이루어진 사각형의 유전체기판(1)을 준비한다. 상술한 바와 같이 유전체기판(1) 표면의 제1금속층(2)의 일부에는 분포정수회로로서 작동하는 마이크로스트립선로(11)가 미리 형성되어 있다. 또한, 제1금속층(2)이 관통홀배선층(4)을 통해 유전체기판(1)의 반대면으로 인출되는 것에 의해 고주파모듈의 입력단자(5) 및 출력단자(6)가 미리 설치되어 있다. 또한 제어단자(14A 내지 14D) 및 전원단자(15A 내지 15D)가 설치되어 있다.
다음으로, 도 4b에서 보여지는 바와 같이 유전체기판(1)의 소망의 위치에 패키지타입으로 이루어지는 저잡음트랜지스터(7), 칩저항, 칩콘덴서 등의 수동전자부품(미도시) 및 이상기IC(미도시)를 위치결정한 후, 솔더링을 이용해 유전체기판(1)의 제1금속층(2) 상에 접속하는 것에 의해 실장한다. 패티지타입의 저잡음트랜지스터(7)는 미리 복수의 리드(7B)가 인출되어 있기 때문에 이들 리드(7B)를 제1금속층(2)에 위치결정하여 솔더링부착에 의해 접속하는 것에 의해 저잡음트랜지스터(7)의 실장을 용이하게 행할 수 있다. 다음으로 베어칩타입의 이상기IC(9)를 위치결정한 후 은페이스트붙임에 의해 유전체기판(1)의 제1금속층(2) 상에 접속하는 것에 의해 실장한다. 다음으로 베어칩타입으로 이루어진 이상기IC(9)와 제1금속층(2) 사이에 본딩와이어를 접속한다.
다음으로 도 4c에 보여지는 바와 같이 금속캡(13)을 이용해 유전체기판(1)을 봉지하여 도 1 내지 도 3에 보여지는 바와 같은 고주파모듈(10)을 완성시킨다.
상술한 제조방법에 의해 제조된 이 예의 고주파모듈(10)에 의하면, 7 내지 15의 고유전률을 가지는 유전체기판(1)이 이용되어 이 표면에 설치된 마이크로스트립선로(11)와 저잡음트랜지스터(7)에 의해 저잡음증폭기가 구성되고, 관통홀배선층(4)을 통해 형성된 입력단자(5) 및 출력단자(6)를 구비하는 것에 의해 고유전률 기판(1)을 사용하기 위한 분포정수회로(12)를 작게 할 수 있음과 동시에 입력단자(5) 및 출력단자(6)가 고주파모듈(10)의 하부에 형성되기 때문에 표면실장시 단자접속부면적을 작게 할 수 있어 고주파모듈(10)의 소형화를 꾀할 수 있다. 또한 이 고주파모듈(10)에 의하면, 유전체기판(1)으로서 수지기판을 사용할 수 있기 때문에 재료비가 저렴하다.
유전체기판(1)의 유전률이 높은 만큼 고주파모듈(10)의 소형화가 가능하게 되지만 소형화를 꾀하면 필연적으로 금속층의 폭도 좁아지기 때문에 금속층 형성시 또는 조정시의 패턴정도가 제약된다. 따라서, 이와 같은 제약을 고려하면 유전체기판(1)의 유전률은 7 내지 15로 선택되는 것이 바람직하다.
이와 같이 이 예의 고주파모듈(10)에 의하면, 적어도 고주파신호를 증폭하는 저잡음증폭기, 고주파신호의 통과위상을 조정하는 이상기IC를 가지는 단위회로를 구비하여 이루어지는 구성에 있어서, 양면에 각각 제1 및 제2금속층(2, 3)이 형성되고, 일방면의 금속층(2)에 저잡음증폭기 및 이상기IC(9)를 실장하는 양면금속유전체기판(1), 유전체기판(1)의 일방면에 형성되어 저잡음증폭기를 구성하는 저잡음트랜지스터(7) 및 분포정수회로(12), 일방면의 금속층(2)을 유전체기판(1)의 타방면에 이 타방면의 금속층(3)과 절연하는 태양으로 관통홀배선층(4)에 의해 인출하여 형성된 입력단자(5), 출력단자(6) 및 전원단자(15A 내지 15D), 및 유전체기판(1)의 일방면을 덮는 금속캡(13)을 가지고 있기 때문에 고주파모듈의 전체구조를 간단히 할 수 있다.
또한, 이 예의 고주파모듈의 제조방법에 의하면, 주지의 제조공정을 조합시키는 것에 의해 비용상승이 따르지 않아 용이하게 고주파모듈을 제조할 수 있다.
따라서, 위상배열안테나를 구성하는 단위회로로서 이용되는 고주파모듈의 소형화와 함께 비용절감을 꾀할 수 있다.
(실시예2)
도 5는 본 발명의 제2실시예인 고주파모듈의 구성을 보여주는 평면도, 도 6은 도 5의 B-B선에 따른 단면도, 도 7은 고주파모듈의 구성을 보여주는 이면도, 도 8은 고주파모듈의 제조방법을 공정순으로 보여주는 공정도이다. 이 예의 고주파모듈의 구성이 상술한 실시예1의 구성과 크게 다른 점은 저잡음트랜지스트로서 베어칩타입을 이용하도록 한 점이다.
이 예의 고주파모듈(20)은 도 5 내지 도 7에 보여지는 바와 같이 유전체기판 (1)의 표면에 실장된 저잡음트랜지스터로는 베어칩(16)이 이용되고 있고 이 베어칩(16)과 제1금속층(2)과의 사이에는 본딩와이어(18)가 접속되고 있다. 또한, 본딩와이어(18)와의 접속부를 포함하는 베어칩(16)은 예를 들면 저유전률의 본딩수지(19)에 의해 덮여져 있다. 게다가, 유전체기판(1) 상에 실장된 각 구성부품은 예를 들면 에폭시수지로 이루어지는 몰드수지(21)에 의해 봉지된다. 이와 같이 본딩수지(19)와 몰드수지(21)의 재료를 바꾸는 것에 의해 고주파모듈의 잡음특성을 개선할 수 있다.
이것 이외는 상술한 실시예1과 대략 동일하다. 그 때문에 도 5 내지 도 7에 있어서, 도 1 내지 도 3의 구성부분과 대응하는 부분에는 동일한 번호를 붙여서 그 설명을 생략한다.
다음으로 도 8을 참조로 하여 이 예의 고주파모듈의 제조방법을 단계순으로 설명한다.
우선, 도 8a에 보여지는 바와 같이, 표면에 배선층으로서의 제1금속층(2)이 형성됨과 동시에 그 이면에 접지층으로서의 제2금속층(3)이 형성된 실시예1에서 이용된 것과 대략 동일한 유전체기판(1)을 준비한다.
다음으로 도 8b에 보여지는 바와 같이 유전체기판(1)의 소망의 위치에 칩저항, 칩콘덴서 등의 수동전자부품(미도시)을 위치결정한 후, 솔더링붙임에 의해 유전체기판(1)의 제1금속층(2) 상에 접속하는 것에 의해 실장한다. 다음으로, 베어칩타입의 저잡음트랜지스터(16) 및 이상기IC(미도시)를 위치결정한 후, 은페이스트붙임에 의해 유전체기판(1)의 제1금속층(2) 상에 접속하는 것에 의해 실장한다.
다음으로, 도 8c에 보여지는 바와 같이, 베어칩(16) 및 이상기IC(미도시)와 일방면의 제1금속층(2)과의 사이에 본딩와이어(18)를 접속한다. 다음으로 저잡음트랜지스터부분에 있어 본딩와이어(18)와의 접속부를 포함하는 베어칩(16) 표면을 저유전률의 본딩수지(19)에 의해 덮는다.
다음으로 도 8d에 보여지는 바와 같이 주지의 트랜스퍼몰드법에 의해 에폭시수지를 이용하여 몰드수지(21)에 의해 유전체기판(1)을 봉지하고 도 5 내지 도 7에 보여지는 바와 같은 고주파모듈(20)을 완성시킨다.
이와 같이, 이 예의 구성에 의해서도 저잡음트랜지스터 타입만이 다르기 때문에 실시예1과 대략 동일한 효과를 얻을 수 있다.
이상, 본 발명의 실시예를 도면에 의해 상술하였지만, 구체적인 구성은 이 실시예에 한하는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위의 설계변경 등이 있어도 본 발명에 포함된다. 예를 들면, 각 실시예에서는 유전체기판으로서는 수지를 이용한 예로 설명하였지만 이들에 한하지 않고 세라믹과 같은 다른 유전체를 이용할 수 있고 또는 다층구조의 유전체기판을 이용해도 좋다. 또한 실시예에서는 저잡음트랜지스터로서 패키지타입 또는 베어칩타입을 이용한 예를 제시하고 또는 이상기IC로서는 베어칩타입의 것을 제시하였지만 저잡음트랜지스터에 한하지 않고 이상기IC에 대해서도 저잡음트랜지스터와 동일하게 패키지타입 또는 베어칩타입인 것을 이용할 수 있다. 또한, 저잡음트랜지스터 및 이상기IC로서 패키지타입과 베어칩타입의 어느 것을 이용해도 좋고, 고주파모듈의 보호재는 몰드수지로 이루어져 있거나 금속캡으로 이루어져 있어도 좋다. 또한, 실시예에서는 위성방송으로 고 주파신호를 수신하는 경우의 위상배열안테나를 고주파모듈을 적용한 예로 설명하였지만 송신시에도 동일하게 적용할 수 있다.
본 발명의 고주파모듈에 의하면, 적어도 고주파신호를 증폭하는 저잡음증폭기 및 고주파신호의 통과위상을 조정하는 이상기IC를 가지는 단위회로를 구비하여 이루어지는 고주파모듈에 있어서, 소형화와 함께 비용절감을 꾀할 수 있다. 또한, 본 발명의 고주파모듈의 제조방법에 의하면, 주지의 공정을 조합하는 것에 의해 간단히 고주파모듈을 제조할 수 있다.

Claims (10)

  1. 적어도 고주파신호를 증폭하는 저잡음증폭기 및 상기 고주파신호의 통과위상을 조정하는 이상기IC를 가지는 단위회로를 구비하여 이루어지는 고주파모듈로서,
    양면에 각각 금속층이 형성되고 일방면의 금속층에 상기 저잡음증폭기 및 상기 이상기IC를 실장한 양면금속유전체기판,
    상기 유전체기판의 상기 일방면에 형성되어 상기 저잡음증폭기를 구성하는 저잡음트랜지스터 및 분포정수회로,
    상기 일방면의 금속층을 상기 유전체기판의 타방면으로 그 타방면의 금속층과 절연하는 태양으로 관통홀에 의해 인출되어 형성된 입력단자, 출력단자 및 전원단자 및
    상기 유전체기판의 적어도 회로부품탑재면을 덮는 보호재를 가지는 고주파모듈.
  2. 제1항에 있어서, 상기 저잡음트랜지스터 및 상기 이상기IC 중 적어도 하나는 패키지타입 또는 베어칩타입으로 이루어지는 고주파모듈.
  3. 제1항 또는 제2항에 있어서, 상기 보호재는 몰드수지로 이루어진 고주파모듈.
  4. 제1항 또는 제2항에 있어서, 상기 보호재는 금속캡으로 이루어지는 고주파모듈.
  5. 제1항 또는 제2항에 있어서, 상기 유전체기판은 고유전률을 가지는 유전체로 이루어지는 고주파모듈.
  6. 적어도 고주파신호를 증폭하는 저잡음증폭기 및 상기 고주파신호의 통과위상을 조정하는 이상기IC를 가지는 단위회로를 구비하여 이루어지는 고주파모듈의 제조방법으로서,
    양면에 각각 금속층을 형성하고, 일방면의 금속층의 일부에 상기 저잡음증폭기의 구성요소로서의 분포정수회로를 형성함과 동시에 상기 일방면의 금속층을 상기 유전체기판의 타방면으로 그 타방면의 금속층과 절연되는 태양으로 관통홀에 의해 인출하여 입력단자, 출력단자 및 전원단자를 형성한 양면금속유전체기판을 준비하는 단계,
    상기 유전체기판의 상기 일방면에 적어도 상기 저잡음증폭기의 구성요소로서의 저잡음트랜지스터와 함께 상기 이상기IC를 실장하는 실장단계, 및
    상기 유전체기판의 상기 일방면을 봉지하는 봉지단계를 가지는 고주파모듈의 제조방법.
  7. 제6항에 있어서, 상기 저잡음트랜지스터 및 상기 이상기IC 중 적어도 하나는 패키지타입이고, 상기 실장단계는 상기 패키지타입의 상기 저잡음트랜지스터 또는 상기 이상기 IC를 상기 유전체기판에 솔더링붙임 또는 접착재붙임 또는 땜납붙임에 의해 실장하는 고주파모듈의 제조방법.
  8. 제6항에 있어서, 상기 저잡음트랜지스터 및 상기 이상기IC 중 적어도 하나는 베어칩타입이고, 상기 실장단계는 상기 베어칩타입의 상기 저잡음트랜지스터 또는 상기 이상기IC를 상기 유전체기판에 실장하는 제1단계, 상기 베어칩타입의 베어칩과 상기 일방면의 금속층과의 사이에 와이어본딩을 행하는 제2단계로 이루어지는 고주파모듈의 제조방법.
  9. 제6항에 있어서, 상기 봉지단계는 몰드수지에 의해 봉지되는 고주파모듈의 제조방법.
  10. 제6항에 있어서, 상기 봉지단계는 금속캡에 의해 봉지되는 고주파모듈의 제조방법.
KR1020040111224A 2003-12-24 2004-12-23 고주파모듈 및 그 제조방법 KR100713195B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00426491 2003-12-24
JP2003426491A JP4335661B2 (ja) 2003-12-24 2003-12-24 高周波モジュールの製造方法

Publications (2)

Publication Number Publication Date
KR20050065395A KR20050065395A (ko) 2005-06-29
KR100713195B1 true KR100713195B1 (ko) 2007-05-02

Family

ID=34786012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111224A KR100713195B1 (ko) 2003-12-24 2004-12-23 고주파모듈 및 그 제조방법

Country Status (3)

Country Link
US (1) US7363017B2 (ko)
JP (1) JP4335661B2 (ko)
KR (1) KR100713195B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677523A3 (en) * 2004-12-28 2011-03-30 LG Electronics, Inc. Digital broadcasting transmitter-receiver for portable computer
JP4870509B2 (ja) * 2006-09-27 2012-02-08 新光電気工業株式会社 電子装置
KR101349504B1 (ko) * 2007-01-30 2014-01-08 엘지이노텍 주식회사 고주파 모듈과 그 제조방법
WO2008093957A1 (en) * 2007-01-30 2008-08-07 Lg Innotek Co., Ltd High frequency module and manufacturing method thereof
KR101338563B1 (ko) * 2007-01-30 2013-12-06 엘지이노텍 주식회사 고주파 모듈 제조방법
US8494030B2 (en) 2008-06-19 2013-07-23 Broadcom Corporation Method and system for 60 GHz wireless clock distribution
US8855093B2 (en) 2007-12-12 2014-10-07 Broadcom Corporation Method and system for chip-to-chip communications with wireline control
US7880677B2 (en) * 2007-12-12 2011-02-01 Broadcom Corporation Method and system for a phased array antenna embedded in an integrated circuit package
US8144674B2 (en) 2008-03-27 2012-03-27 Broadcom Corporation Method and system for inter-PCB communications with wireline control
US8583197B2 (en) 2007-12-12 2013-11-12 Broadcom Corporation Method and system for sharing antennas for high frequency and low frequency applications
US8160498B2 (en) * 2007-12-12 2012-04-17 Broadcom Corporation Method and system for portable data storage with integrated 60 GHz radio
US7692590B2 (en) * 2008-02-20 2010-04-06 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s)
US8064936B2 (en) * 2008-02-28 2011-11-22 Broadcom Corporation Method and system for a multistandard proxy
US8116676B2 (en) 2008-05-07 2012-02-14 Broadcom Corporation Method and system for inter IC communications utilizing a spatial multi-link repeater
DE102008002268A1 (de) * 2008-06-06 2009-12-10 Robert Bosch Gmbh Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
KR101535914B1 (ko) * 2014-02-12 2015-07-10 알에프코어 주식회사 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
WO2019026557A1 (ja) * 2017-08-02 2019-02-07 アルプス電気株式会社 回路モジュール
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
JP2021136514A (ja) * 2020-02-25 2021-09-13 株式会社村田製作所 高周波モジュール及び通信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352269A (ja) * 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール
JP2002134636A (ja) * 2000-10-24 2002-05-10 Murata Mfg Co Ltd 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置および高周波回路基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444727B2 (ja) * 1995-09-26 2003-09-08 シャープ株式会社 デジタル方式衛星放送受信機
JP3209183B2 (ja) 1998-07-08 2001-09-17 日本電気株式会社 高周波信号用集積回路パッケージ及びその製造方法
JP3718131B2 (ja) 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
KR100403814B1 (ko) * 2001-08-13 2003-10-30 삼성전자주식회사 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트컨버젼 수신기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352269A (ja) * 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール
JP2002134636A (ja) * 2000-10-24 2002-05-10 Murata Mfg Co Ltd 高周波回路基板およびそれを用いた高周波モジュールおよびそれを用いた電子装置および高周波回路基板の製造方法

Also Published As

Publication number Publication date
JP4335661B2 (ja) 2009-09-30
US20060035613A1 (en) 2006-02-16
US7363017B2 (en) 2008-04-22
KR20050065395A (ko) 2005-06-29
JP2005183884A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100713195B1 (ko) 고주파모듈 및 그 제조방법
US7236070B2 (en) Electronic component module and manufacturing method thereof
US7239222B2 (en) High frequency circuit module
US20210050876A1 (en) Radio frequency module
KR100993276B1 (ko) 반도체장치 및 전자 장치
US8035203B2 (en) Radio frequency over-molded leadframe package
US10950569B2 (en) High frequency module and communication device
US20060290431A1 (en) Semiconductor device
US20060118970A1 (en) Semiconductor device, its manufacturing method, and radio communication device
US7365683B2 (en) Active smart antenna system and fabrication method thereof
JP2004327641A (ja) 電子部品モジュール
JP3209183B2 (ja) 高周波信号用集積回路パッケージ及びその製造方法
JPH11340724A (ja) フェーズドアレーアンテナ
KR20080037124A (ko) 반도체장치 및 전자 장치
WO2023279245A1 (en) Surface-mountable antenna device
US12224217B2 (en) Radio frequency package implementing a window frame with edge plating and processes of implementing the same
JP2000133765A (ja) 高周波集積回路装置
JP2003008343A (ja) 電力増幅装置
JPH01310572A (ja) マイクロ波集積回路
WO2023135912A1 (ja) アンテナモジュール
CN116097428A (zh) 高频模块以及通信装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041223

PA0201 Request for examination
PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20060421

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060713

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070424

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070425

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100414

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110318

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120418

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130404

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150309