Nothing Special   »   [go: up one dir, main page]

KR100719370B1 - 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법 - Google Patents

아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법 Download PDF

Info

Publication number
KR100719370B1
KR100719370B1 KR1020050071139A KR20050071139A KR100719370B1 KR 100719370 B1 KR100719370 B1 KR 100719370B1 KR 1020050071139 A KR1020050071139 A KR 1020050071139A KR 20050071139 A KR20050071139 A KR 20050071139A KR 100719370 B1 KR100719370 B1 KR 100719370B1
Authority
KR
South Korea
Prior art keywords
inverting amplifier
amplifier circuit
analog voltage
capacitor
voltage
Prior art date
Application number
KR1020050071139A
Other languages
English (en)
Other versions
KR20070016461A (ko
Inventor
이명수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050071139A priority Critical patent/KR100719370B1/ko
Priority to US11/488,516 priority patent/US7408138B2/en
Priority to CN2006101084298A priority patent/CN1909378B/zh
Publication of KR20070016461A publication Critical patent/KR20070016461A/ko
Application granted granted Critical
Publication of KR100719370B1 publication Critical patent/KR100719370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명에 따른 아날로그-디지털 변환기는 아날로그 전압을 받아들이고, 파워 노이즈가 발생할 때 상기 파워 노이즈에 상응하게 상기 받아들여진 아날로그 전압을 보상하여 상기 보상된 아날로그 전압을 제공하는 노이즈 보상회로와, 상기 보상된 아날로그 전압을 증폭하는 증폭기 회로와, 그리고 상기 증폭된 아날로그 전압을 래치하는 래치 회로를 포함한다.

Description

아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지 센서, 그리고 씨모스 이미지 센서의 동작 방법{ANALOG-TO-DIGITAL CONVERTER AND CMOS IMAGE SENSOR WITH THE SAME AND METHOD OF OPERATING CMOS IMAGE SENSOR}
도 1은 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 개략적으로 보여주는 블록도이다.
도 2는 도 1의 픽셀 어레이와 CDS ADC의 일 실시예의 상세 회로도이다.
도 3은 도 2에 도시된 회로의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명에 따라 반전 증폭기의 트립 포인트 변화에 대응하도록 보상된 신호 전압의 파형을 보여주는 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : CMOS 이미지 센서 100 : 픽셀 어레이
200 : CDS ADC 210 : CDS 및 비교기
220 : 카운터 및 래치 300 : CIS 제어기
400 : 램프신호 발생기
본 발명은 이미지 센서(Image Sensor)에 관한 것으로, 구체적으로는 씨모스(CMOS : Complementary Metal Oxide Semiconductor, 이하 CMOS라 함) 이미지 센서(CIS : CMOS Image Sensor)에 관한 것이다.
이미지 센서(Image Sensor)는 광학 영상(Optical Image)을 받아들여 전기 신호로 전환하는 소자로서, 전자-정공이 신호를 형성하여 출력부까지 전송되는 방식에 따라 CCD(Charge Coupled Device) 이미지 센서와 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분된다.
CCD 이미지 센서는 빛에 의해 발생한 전자를 그대로 게이트 펄스를 이용해서 출력부까지 이동시킨 후 전압으로 변환한다. CCD 이미지 센서는 전하 결합에 의해서 신호를 검출하며, 광감지 역할을 하는 포토다이오드(PD : Photo Diode)는 광전류를 즉시 추출하지 않고, 일정 시간 누적시킨 다음 추출하므로 신호전압을 누적시간 만큼 증가시킬 수 있어 광감도(Sensitivity)가 좋고, 노이즈(Noise)를 감소시킬 수 있는 장점이 있다. 반면, 광전하를 계속 운송해야 하므로 구동방식이 복잡하고, 고전압 및 고전력이 소모되는 단점이 있다.
CMOS 이미지 센서는 빛에 의해 발생한 전자를 각 화소 내에서 전압으로 변환한 후에 여러 CMOS 스위치를 통해 출력한다. CMOS 이미지 센서는 CCD형 이미지 센서에 비하여 전기광학적 특성에서 열세를 보이나, 저소비 전력과 집적도 측면에서 우수한 장점이 있다. CMOS 이미지 센서는 각 화소 내에서 전압으로 변환되어 전송되므로, 전송 도중 발생한 전압 형태의 잡음이 출력 신호에 그대로 더해지는 단점이 있다.
휴대용 전자 장치에 사용되는 CMOS 이미지 센서는 전원 소모를 최소화하기 위하여 차동형 비교기(Differential Comparator)를 대신하여 싱글-엔디드 인버터(Single-Ended Inverter)를 이용하여 아날로그-디지털 변환기(ADC : Analog to Digital Converter)를 구성한다. 싱글-엔디드 인버터는 전원 노이즈에 의한 트립 포인트(Trip-Point)의 왜곡이 화질 손상에 직접적인 영향을 미친다. 그러므로, 화질의 밝기 변화(Gray Level)에 직접적인 영향을 미치는 전원 노이즈를 보상하여 화질의 손상을 줄이는 노력이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 전원 노이즈에 의한 왜곡을 보상하는 상관 이중 샘플링 아날로그-디지털 변환기 및 이를 포함하는 CMOS 이미지 센서를 제공하는데 있다.
본 발명에 따른 아날로그-디지털 변환기는 아날로그 전압을 받아들이고, 파워 노이즈가 발생할 때 상기 파워 노이즈에 상응하게 상기 받아들여진 아날로그 전압을 보상하여 상기 보상된 아날로그 전압을 제공하는 노이즈 보상회로와 상기 보상된 아날로그 전압을 증폭하는 증폭기 회로와 그리고 상기 증폭된 아날로그 전압을 래치하는 래치 회로를 포함한다.
이 실시예에 있어서, 상기 노이즈 보상회로는, 전원 전압과 접지 전압 사이에 직렬 연결된 제 1 및 제 2 커패시터를 구비하며, 상기 제 1 커패시터와 상기 제 2 커패시터의 접점은 상기 증폭기 회로의 입력단과 연결된다.
이 실시예에 있어서, 상기 제 1 커패시터와 상기 제 2 커패시터의 커패시턴스 값은 동일한 것을 특징으로 한다.
이 실시예에 있어서, 상기 증폭기 회로는 상기 보상된 아날로그 전압을 증폭하는 제 1 반전 증폭기 회로, 그리고 상기 제 1 반전 증폭기 회로의 출력전압을 증폭하는 제 2 반전 증폭기 회로를 포함한다.
이 실시예에 있어서, 상기 제 1 반전 증폭기 회로는 상기 제 1 반전 증폭기 회로의 트립 포인트 전압과 상기 보상된 아날로그 전압 간의 차를 증폭한다.
이 실시예에 있어서, 상기 제 2 반전 증폭기 회로는 상기 제 2 반전 증폭기 회로의 트립 포인트 전압과 상기 제 1 반전 증폭기 회로의 출력 전압 간의 차를 증폭한다.
이 실시예에 있어서, 상기 제 1 및 제 2 반전 증폭기 회로들 각각은 입력단자와 출력단자를 갖는 반전 증폭기, 그리고 상기 반전 증폭기의 상기 입력단자에 연결되는 한 단자와 상기 반전 증폭기의 상기 출력단자에 연결되는 다른 단자를 갖는 스위치를 포함하되, 상기 스위치는 외부로부터 인가되는 제어신호에 의해 온/오프된다.
본 발명에 따른 씨모스 이미지 센서는 광 이미지에 대응하는 아날로그 전압 신호를 생성하는 픽셀 어레이, 복수의 제어신호들에 응답하여 상기 아날로그 전압 신호를 디지털 전압 신호로 변환하는 아날로그-디지털 변환기, 그리고 상기 복수의 제어신호들을 생성하는 제어기를 포함하되, 상기 아날로그-디지털 변환기는 파워 노이즈가 발생할 때 상기 파워 노이즈에 상응하게 상기 받아들여진 아날로그 전압 신호를 보상한 후, 상기 보상된 아날로그 전압 신호를 상기 디지털 전압 신호로 변환한다.
이 실시예에 있어서, 상기 아날로그-디지털 변환기는 파워 노이즈가 발생할 때 상기 파워 노이즈에 상응하게 상기 받아들여진 아날로그 전압 신호를 보상하는 노이즈 보상회로, 상기 보상된 아날로그 전압 신호를 증폭하는 증폭기 회로, 그리고 상기 증폭된 아날로그 전압 신호를 래치하는 래치 회로를 포함한다.
이 실시예에 있어서, 상기 노이즈 보상회로는 전원 전압과 접지 전압 사이에 직렬 연결된 제 1 및 제 2 커패시터를 구비하며, 상기 제 1 커패시터와 상기 제 2 커패시터의 접점은 상기 증폭기 회로의 입력단과 연결된다.
이 실시예에 있어서, 상기 제 1 커패시터와 상기 제 2 커패시터의 커패시턴스 값은 동일한 것을 특징으로 한다.
이 실시예에 있어서, 상기 증폭기 회로는 상기 보상된 아날로그 전압 신호를 증폭하는 제 1 반전 증폭 회로, 그리고 상기 제 1 반전 증폭 회로의 출력전압을 증폭하는 제 2 반전 증폭 회로를 포함한다.
이 실시예에 있어서, 상기 제 1 및 제 2 반전 증폭기 회로들 각각은 입력단자와 출력단자를 갖는 반전 증폭기, 그리고 상기 반전 증폭기의 상기 입력단자에 연결되는 한 단자와 상기 반전 증폭기의 상기 출력단자에 연결되는 다른 단자를 갖는 스위치를 포함하되, 상기 스위치는 외부로부터 인가되는 제어신호에 의해 온/오프된다.
본 발명에 따른 씨모스 이미지 센서의 동작 방법은 광 이미지를 아날로그 전 압 신호로 변환하는 단계, 상기 아날로그 전압 신호를 파워 노이즈 변화량에 상응하게 보상하는 단계, 그리고 상기 보상된 아날로그 전압 신호를 디지털 전압 신호로 변환하는 단계를 포함한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면들을 참조하여 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 CMOS 이미지 센서를 개략적으로 보여주는 블록도이다. CMOS 이미지 센서(10)는 픽셀 어레이(100), 상관 이중 샘플링 아날로그-디지털 변환기(200), CIS 제어기(300), 램프신호 발생기(400)로 구성된다.
픽셀 어레이(Pixel Array, 100)는 다수의 단위화소들로 구성되어, 빛에 의한 광학 영상(Optical Image)을 받아들여 전기 신호로 변환한다. 각 단위화소는 포토 다이오드(Photo Diode)를 포함하며 광학적 렌즈를 통해 입력된 빛을 아날로그 전기 이미지 신호로 변환하여 출력한다.
상관 이중 샘플링 아날로그-디지털 변환기(Correlated Double Sampling Analog-to-Digital Converter, 이하 'CDS ADC'라 함, 200)는 픽셀 어레이(100)로부터 입력되는 아날로그 신호에 대응하는 디지털 신호를 출력한다. CDS ADC(200)는 CDS 및 비교기(210)와 카운터 및 래치(220)로 구성된다.
CDS 및 비교기(210)는 픽셀 어레이(100)에서 출력된 아날로그 신호와 램프신호 발생기(400)에서 출력된 램프신호(Vramp)을 입력받아 아날로그 신호와 램프신호을 비교한다. CDS 및 비교기(210)는 싱글-엔디드 인버터(Single-Ended Inverter)로 구성된다.
카운터 및 래치(220)는 CDS 및 비교기(210)에서 출력되는 아날로그 신호를 디지털화한다. 카운터 및 래치(220)는 램프신호 발생기(400)가 동작하는 시점에서 카운트를 시작한다. 카운터 및 래치(220)는 카운트된 디지털 신호를 래치에 저장하여 디지털 신호를 발생한다.
CIS 제어기(300)는 픽셀 어레이(100) 제어 신호들(R, T, S), CDS ADC(200), 램프신호 발생기(400)의 동작을 제어하기 위한 제어 신호를 발생한다.
램프신호 발생기(400)는 CIS 제어기(300)로부터 인가되는 램프 제어신호에 응답하여 아날로그 램프신호(Vramp)를 발생한다. 아날로그 램프신호(Vramp)는 CDS 및 비교기(210)에 인가되어 픽셀 어레이(100)로부터 출력된 아날로그 신호와 비교된다.
도 2는 도 1의 픽셀 어레이(100)와 CDS ADC(200)의 일 실시예의 상세 회로도이다.
픽셀 어레이(100)는 포토 다이오드(PD), 트랜스퍼 트랜지스터(Transfer Transistor, TX), 드라이브 트랜지스터(Drive Transistor, DX), 리셋 트랜지스터(Reset Transistor, RX), 셀렉트 트랜지스터(Select Transistor, SX), 전류원(Ib)으로 구성된다. 포토 다이오드(PD)는 외부의 광학 영상을 입력받는 수광부이다. 포토 다이오드(PD)로 빛이 입사하게 되면 이에 비례하여 광전하가 생성된다. 포토 다이오드(PD)는 트랜스퍼 트랜지스터(TX)와 접지 사이에 위치한다. 트랜스퍼 트랜지스터(TX)는 포토 다이오드(PD)에서 발생된 광전하를 플로팅 디퓨전(Floating Diffusion, FD) 노드를 거쳐 드라이브 트랜지스터(DX)의 게이트로 전달한다. 드라이브 트랜지스터(DX)는 게이트로 인가된 광전하의 크기에 비례하여 소스-드레인간 전류를 발생한다. 리셋 트랜지스터(RX)는 드라이브 트랜지스터(DX)의 게이트로 리셋 전압(Vres)을 인가한다. 셀렉트 트랜지스터(SX)는 드라이브 트랜지스터(DX)에서 생성된 전류를 CDS 및 비교기(210)로 전달한다. 트랜스퍼 트랜지스터(TX), 리셋 트랜지스터(RX), 셀렉트 트랜지스터(SX)의 게이트로 인가되는 제어 신호들(T, R, S)은 도 1의 CIS 제어기(300)로부터 인가된다.
CDS 및 비교기(210)는 스위치부(211), 노이즈 보상회로(212), 제 1 반전 증폭기 회로(213), 제 2 반전 증폭기 회로(214)로 구성된다.
스위치부(211)는 픽셀 어레이(100)와 노이즈 보상회로(212) 사이에 연결된다. 스위치부(211)는 픽셀 어레이(100)에서 출력되는 아날로그 신호와 램프신호(Vramp)를 선택적으로 연결시키기 위한 제 1 및 제 2 스위치(SW1, SW2)와 제 1 커패시터(C1)로 구성된다. 제 1 스위치(SW1)의 한 단자는 픽셀 어레이(100)의 출력과 연결되고, 다른 단자는 제 1 커패시터(C1)와 Vx 노드에서 연결된다. 제 2 스위치(SW2)의 한 단자는 램프신호(Vramp)와 연결되고, 다른 단자는 제 1 커패시터(C1)와 연결된다.
노이즈 보상회로(212)는 스위치부(211)와 제 1 반전 증폭기 회로(213) 사이에 연결된다. 노이즈 보상회로(212)는 전원 전압(VDD)과 접지 전압(VSS) 사이에 직렬로 연결된 전원 전압 커패시터(Cvdd)와 접지 전압 커패시터(Cvss)로 구성된다. 전원 전압 커패시터(Cvdd)와 접지 전압 커패시터(Cvss)의 접점은 Vxc 노드가 된다. 노이즈 보상회로(212)는 제 1 반전 증폭기 회로(213)의 전원 노이즈에 의한 트립 포인트(Trip-Point) 왜곡을 보상하는 역할을 한다.
제 1 반전 증폭기 회로(213)는 제 2 커패시터(C2), 제 1 반전 증폭기(AP1), 제 1 반전 증폭기(AP1) 양단에 연결된 제 3 스위치(SW3)로 구성된다. 제 1 반전 증폭기(AP1)는 트립 포인트와 노이즈 보상회로(212)를 통해 보상된 아날로그 전압 간의 차를 증폭한다.
제 2 반전 증폭기 회로(214)는 제 3 커패시터(C3), 제 2 반전 증폭기(AP2), 제 2 반전 증폭기(AP2) 양단에 연결된 제 4 스위치(SW4)로 구성된다. 제 2 반전 증폭기(AP2)는 제 1 반전 증폭기 회로(213)의 출력 전압을 증폭한다.
제 1 내지 제 4 스위치들(SW1~SW4)의 제어 신호들(S1~S4)은 도 1의 CIS 제어기(300)로부터 인가된다.
도 3은 도 2에 도시된 회로의 동작을 설명하기 위한 타이밍도이다. 리셋 샘플링 구간에서 리셋 제어신호(R)는 논리 하이(High)이고 트랜스퍼 제어신호(T)는 논리 로우(Low)가 된다. 이에 따라, 리셋 트랜지스터(RX)는 턴온되고, 트랜스퍼 트랜지스터(TX)는 턴오프되어 리셋 전압(Vres)이 플로팅 디퓨전(FD) 노드를 거쳐 드라이브 트랜지스터(DX)의 게이트에 인가된다. 리셋 샘플링 구간동안 스위치들(SW1~SW4)은 스위치 제어 신호들(S1, S2, S3, S4)에 의해 턴온되어, Vx 노드에는 리셋 전압(Vres)이 인가된다. 그리고, N1 및 N2 노드에는 제 1 반전 증폭기(AP1)와 제 2 반전 증폭기(AP2)의 트립 포인트 값이 인가된다. 트립 포인트는 반전 증폭기의 논리 문턱 전압(Logic threshold voltage)으로, 반전 증폭기의 입력과 출력이 일치하는 값을 나타낸다. 제 1 반전 증폭기(AP1)와 제 2 반전 증폭기(AP2)는 출력이 입력단으로 피드백되는 구조로, 트립 포인트 값은 약 VDD/2이다. 제 1 반전 증폭기(AP1)와 제 2 반전 증폭기(AP2)의 트립 포인트 값은 제 2 및 제 3 커패시터(C2, C3)에 저장된다.
신호 샘플링 구간에서 트랜스퍼 제어신호(T)가 논리 하이가 됨에 따라 트랜스퍼 트랜지스터(TX)는 턴온된다. 이에 따라, 포토 다이오드(PD)에 의해 발생된 전하가 플로팅 디퓨전(FD) 노드를 거쳐 드라이브 트랜지스터(DX)의 게이트에 인가된다. 이후 제 1 스위치(SW1)가 턴온되어 Vx 노드의 전압은 리셋 전압(Vres)과 포토 다이오드(PD)에 의해 발생된 신호 전압(Vsig)의 차(Vres-Vsig)가 된다. 그리고 N1 노드에는 트립 포인트 값(Vtp1)과 신호 전압(Vsig)의 차(Vtp1-Vsig)가 인가된다. 이후 일정한 기울기를 갖고 상승하는 램프신호(Vramp)가 CDS 및 비교기(210)로 인가된다. 이때, 제 2 스위치(SW2)는 턴온 상태를 유지하므로, Vx 노드와 N1 노드의 전압은 램프신호(Vramp)와 동일한 비율로 상승한다. 한편, 카운터 및 래치(220)는 램프신호(Vramp)가 인가되는 시점부터 N1 노드의 전압이 트립 포인트 값과 일치하는 시점까지, 클럭 신호의 사이클을 카운트하여 그 결과를 디지털 신호로 발생한다.
신호 샘플링 구간동안 N1 노드에서 트립 포인트(Vtp1)와 신호 전압(Vsig)의 차는 카운터의 동작 시간을 결정하고, 이는 CDS ADC(200)에서 출력되는 디지털 신호의 값을 결정한다. 트립 포인트(Vtp1)와 신호 전압(Vsig)의 차는 빛의 밝기 변화(Gray Level)를 나타내므로, 이 값은 전원 노이즈에 관계없이 일정하게 유지되어야 한다. 만약 전원 노이즈에 의해 제 1 반전 증폭기(AP1)의 트립 포인트(Vtp1)가 변화되면, 노이즈 보상회로(212)는 신호 전압(Vsig)을 조절하여 전원 노이즈에 의한 왜곡 현상을 보상한다.
도 4는 본 발명에 따라 반전 증폭기의 트립 포인트 변화에 대응하도록 보상된 신호 전압의 파형을 보여주는 도면이다. 일정한 트립 포인트(Vtp1)를 가지는 제 1 반전 증폭기(AP1)는 전원 노이즈 성분에 의해 제 1 노이즈(Vnoise1) 만큼 변화된다. N1 노드에서 전원 노이즈에 의해 변화된 트립 포인트(Vtp1+Vnoise1)는 신호 전압(Vsig)과의 차를 왜곡하고, 이는 화질 열화 현상과 연결된다. 전원 노이즈 성분에 의해 발생한 제 1 노이즈(Vnoise1)는 아래의 [수학식 1]과 같이 나타낼 수 있다.
Figure 112005042988011-pat00001
단, VDDN과 VSSN은 전원 전압(VDD)과 접지 전압(VSS)의 노이즈 성분이다.
N1 노드에서 제 1 노이즈(Vnoise1)에 의한 왜곡을 방지하기 위해 노이즈 보상회로(212)를 통해 신호 전압(Vsig)을 조절한다. Vxc 노드에 걸리는 전압은 아래의 [수학식 2]와 같이 나타낼 수 있다.
Figure 112005042988011-pat00002
[수학식 2]에서 전원 전압 커패시터(Cvdd)와 접지 전압 커패시터(Cvss)의 값이 동일하면, 제 2 노이즈(Vnoise2)는 제 1 노이즈(Vnoise1)와 일치된다. 그 결과, 도 4와 같이 전원 노이즈에 의해 트립 포인트(Vtp1)가 변화되더라도 노이즈 보상회로(212)를 통해 신호 전압(Vsig)이 조절되어, N1 노드에서 트립 포인트(Vtp1)와 신호 전압(Vsig)의 차는 전원 노이즈에 의한 변동분이 제거된다.
본 발명이 적용되는 CMOS 이미지 센서는 디지털 카메라, 휴대 전화 등 가정용 제품뿐만 아니라, 병원에서 사용되는 내시경 등 의료 장비, 원격 제어 미사일 등에 사용되는 군사용, 인공위성 등 우주 관측 등의 우주 산업 분야 등 다양하게 적용될 수 있다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 전원 노이즈에 의한 왜곡을 보상하여 전원 노이즈에 의한 화질 열화 현상을 방지하는 효과가 있다.

Claims (14)

  1. 아날로그 전압을 받아들이고, 파워 노이즈가 발생할 때 상기 파워 노이즈에 상응하게 상기 받아들여진 아날로그 전압을 보상하여 상기 보상된 아날로그 전압을 제공하는 노이즈 보상회로;
    상기 보상된 아날로그 전압을 증폭하는 증폭기 회로; 그리고
    상기 증폭된 아날로그 전압을 래치하는 래치 회로를 포함하는 아날로그-디지털 변환기.
  2. 제 1 항에 있어서,
    상기 노이즈 보상회로는,
    전원 전압과 접지 전압 사이에 직렬 연결된 제 1 및 제 2 커패시터를 구비하며, 상기 제 1 커패시터와 상기 제 2 커패시터의 접점은 상기 증폭기 회로의 입력단과 연결되는 아날로그-디지털 변환기.
  3. 제 2 항에 있어서,
    상기 제 1 커패시터와 상기 제 2 커패시터의 커패시턴스 값은 동일한 것을 특징으로 하는 아날로그-디지털 변환기.
  4. 제 1 항에 있어서,
    상기 증폭기 회로는,
    상기 보상된 아날로그 전압을 증폭하는 제 1 반전 증폭기 회로; 그리고
    상기 제 1 반전 증폭기 회로의 출력전압을 증폭하는 제 2 반전 증폭기 회로를 포함하는 아날로그-디지털 변환기.
  5. 제 4 항에 있어서,
    상기 제 1 반전 증폭기 회로는 상기 제 1 반전 증폭기 회로의 트립 포인트 전압과 상기 보상된 아날로그 전압 간의 차를 증폭하는 아날로그-디지털 변환기.
  6. 제 4 항에 있어서,
    상기 제 2 반전 증폭기 회로는 상기 제 2 반전 증폭기 회로의 트립 포인트 전압과 상기 제 1 반전 증폭기 회로의 출력 전압 간의 차를 증폭하는 아날로그-디지털 변환기.
  7. 제 4 항에 있어서,
    상기 제 1 및 제 2 반전 증폭기 회로들 각각은,
    입력단자와 출력단자를 갖는 반전 증폭기; 그리고
    상기 반전 증폭기의 상기 입력단자에 연결되는 한 단자와 상기 반전 증폭기의 상기 출력단자에 연결되는 다른 단자를 갖는 스위치를 포함하되,
    상기 스위치는 외부로부터 인가되는 제어신호에 의해 온/오프되는 아날로그- 디지털 변환기.
  8. 광 이미지에 대응하는 아날로그 전압 신호를 생성하는 픽셀 어레이;
    복수의 제어신호들에 응답하여 상기 아날로그 전압 신호를 디지털 전압 신호로 변환하는 아날로그-디지털 변환기; 그리고
    상기 복수의 제어신호들을 생성하는 제어기를 포함하되,
    상기 아날로그-디지털 변환기는 파워 노이즈가 발생할 때 상기 파워 노이즈에 상응하게 상기 받아들여진 아날로그 전압 신호를 보상한 후, 상기 보상된 아날로그 전압 신호를 상기 디지털 전압 신호로 변환하는 씨모스 이미지 센서.
  9. 제 8 항에 있어서,
    상기 아날로그-디지털 변환기는,
    파워 노이즈가 발생할 때 상기 파워 노이즈에 상응하게 상기 받아들여진 아날로그 전압 신호를 보상하는 노이즈 보상회로;
    상기 보상된 아날로그 전압 신호를 증폭하는 증폭기 회로; 그리고
    상기 증폭된 아날로그 전압 신호를 래치하는 래치 회로를 포함하는 씨모스 이미지 센서.
  10. 제 9 항에 있어서,
    상기 노이즈 보상회로는,
    전원 전압과 접지 전압 사이에 직렬 연결된 제 1 및 제 2 커패시터를 구비하며, 상기 제 1 커패시터와 상기 제 2 커패시터의 접점은 상기 증폭기 회로의 입력단과 연결되는 씨모스 이미지 센서.
  11. 제 10 항에 있어서,
    상기 제 1 커패시터와 상기 제 2 커패시터의 커패시턴스 값은 동일한 것을 특징으로 하는 씨모스 이미지 센서.
  12. 제 9 항에 있어서,
    상기 증폭기 회로는,
    상기 보상된 아날로그 전압 신호를 증폭하는 제 1 반전 증폭 회로; 그리고
    상기 제 1 반전 증폭 회로의 출력전압을 증폭하는 제 2 반전 증폭 회로를 포함하는 씨모스 이미지 센서.
  13. 제 12 항에 있어서,
    상기 제 1 및 제 2 반전 증폭기 회로들 각각은,
    입력단자와 출력단자를 갖는 반전 증폭기; 그리고
    상기 반전 증폭기의 상기 입력단자에 연결되는 한 단자와 상기 반전 증폭기의 상기 출력단자에 연결되는 다른 단자를 갖는 스위치를 포함하되,
    상기 스위치는 외부로부터 인가되는 제어신호에 의해 온/오프되는 씨모스 이 미지 센서.
  14. 광 이미지를 아날로그 전압 신호로 변환하는 단계;
    상기 아날로그 전압 신호를 파워 노이즈 변화량에 상응하게 보상하는 단계; 그리고
    상기 보상된 아날로그 전압 신호를 디지털 전압 신호로 변환하는 단계를 포함하는 씨모스 이미지 센서의 동작 방법.
KR1020050071139A 2005-08-03 2005-08-03 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법 KR100719370B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050071139A KR100719370B1 (ko) 2005-08-03 2005-08-03 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
US11/488,516 US7408138B2 (en) 2005-08-03 2006-07-18 Analog-to-digital converter with noise compensation in CMOS image sensor
CN2006101084298A CN1909378B (zh) 2005-08-03 2006-08-02 互补金属氧化物半导体图像传感器的噪声补偿模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071139A KR100719370B1 (ko) 2005-08-03 2005-08-03 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법

Publications (2)

Publication Number Publication Date
KR20070016461A KR20070016461A (ko) 2007-02-08
KR100719370B1 true KR100719370B1 (ko) 2007-05-17

Family

ID=37700385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071139A KR100719370B1 (ko) 2005-08-03 2005-08-03 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법

Country Status (3)

Country Link
US (1) US7408138B2 (ko)
KR (1) KR100719370B1 (ko)
CN (1) CN1909378B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020153738A1 (ko) * 2019-01-24 2020-07-30 삼성전자 주식회사 카메라 모듈에 접지 노드를 연결하기 위한 전자 장치 및 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7864229B2 (en) * 2005-12-08 2011-01-04 Samsung Electronics Co., Ltd. Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
JP4287884B2 (ja) * 2007-01-30 2009-07-01 シャープ株式会社 Ａ／ｄ変換器
TWI341091B (en) * 2007-07-27 2011-04-21 Au Optronics Corp Light to electricity converter and analog to digital converter circuit thereof
US7609093B2 (en) * 2007-08-03 2009-10-27 Tower Semiconductor Ltd. Comparator with low supply current spike and input offset cancellation
KR101906226B1 (ko) * 2011-12-26 2018-10-11 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 시스템
US9319033B1 (en) * 2015-06-22 2016-04-19 Freescale Semiconductor, Inc. Ramp voltage generator and method for testing an analog-to-digital converter
KR102392791B1 (ko) 2015-11-04 2022-05-02 삼성전자주식회사 이미지 센서, 이를 포함하는 전자 장치 및 이의 동작 방법
KR102551492B1 (ko) 2016-06-08 2023-07-04 삼성전자주식회사 이미지 센서
US10694131B2 (en) 2016-06-15 2020-06-23 Samsung Electronics Co., Ltd. Comparing circuit and an image sensor including a current stabilization circuit
CN106067818B (zh) * 2016-07-11 2023-04-25 浙江悦和科技有限公司 带高温漏电补偿的积分型模数转换电路及方法
JP7154010B2 (ja) * 2017-01-18 2022-10-17 三星電子株式会社 イメージセンサー
KR102349105B1 (ko) * 2017-01-18 2022-01-11 삼성전자주식회사 이미지 센서
KR102324713B1 (ko) 2017-06-08 2021-11-10 삼성전자주식회사 이미지 센서의 램프 신호 생성기 및 이미지 센서
CN109787572B (zh) * 2017-11-10 2020-12-25 比亚迪股份有限公司 开关电容减法装置以及具有其的图像传感器
EP3598740B1 (en) * 2018-02-27 2022-09-14 Shenzhen Goodix Technology Co., Ltd. Image sensor and output compensation circuit of image sensor
KR102689652B1 (ko) * 2019-03-26 2024-07-30 삼성전자주식회사 이미지 센서
KR102669696B1 (ko) 2019-09-16 2024-05-28 삼성전자주식회사 이미지 센서
DE102020120595A1 (de) 2019-09-16 2021-03-18 Samsung Electronics Co., Ltd. Bildsensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1028240A (ja) 1996-05-10 1998-01-27 Sony Corp 増幅型固体撮像素子、その固定パターンノイズ補正方法、並びに、補正値書き込み方法
JP2003163845A (ja) 2001-11-26 2003-06-06 Sony Corp 固体撮像装置およびそのクランプ制御方法
KR20030067490A (ko) * 2002-02-07 2003-08-14 후지쯔 가부시끼가이샤 상관 이중 샘플링 회로와 이 상관 이중 샘플링 회로를구비한 ｃｍｏｓ 이미지 센서
JP2004120316A (ja) 2002-09-26 2004-04-15 Victor Co Of Japan Ltd Ｃｍｏｓイメージセンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753912B1 (en) 1999-08-31 2004-06-22 Taiwan Advanced Sensors Corporation Self compensating correlated double sampling circuit
US6268814B1 (en) * 2000-03-14 2001-07-31 Lucent Technologies Inc. Carrier-dependent dithering for analog-to-digital conversion
US6348681B1 (en) * 2000-06-05 2002-02-19 National Semiconductor Corporation Method and circuit for setting breakpoints for active pixel sensor cell to achieve piecewise linear transfer function
US6617567B2 (en) 2001-06-22 2003-09-09 Texas Instruments Incorporated Analog pre-processor with improved input common mode range
CN1177419C (zh) * 2001-11-19 2004-11-24 华为技术有限公司 一种通道增益及增益误差、延迟及相位误差的测量方法
KR100671693B1 (ko) * 2005-03-29 2007-01-19 매그나칩 반도체 유한회사 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1028240A (ja) 1996-05-10 1998-01-27 Sony Corp 増幅型固体撮像素子、その固定パターンノイズ補正方法、並びに、補正値書き込み方法
JP2003163845A (ja) 2001-11-26 2003-06-06 Sony Corp 固体撮像装置およびそのクランプ制御方法
KR20030067490A (ko) * 2002-02-07 2003-08-14 후지쯔 가부시끼가이샤 상관 이중 샘플링 회로와 이 상관 이중 샘플링 회로를구비한 ｃｍｏｓ 이미지 센서
JP2004120316A (ja) 2002-09-26 2004-04-15 Victor Co Of Japan Ltd Ｃｍｏｓイメージセンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020153738A1 (ko) * 2019-01-24 2020-07-30 삼성전자 주식회사 카메라 모듈에 접지 노드를 연결하기 위한 전자 장치 및 방법
KR20200092135A (ko) * 2019-01-24 2020-08-03 삼성전자주식회사 카메라 모듈에 접지 노드를 연결하기 위한 전자 장치 및 방법
US11729499B2 (en) 2019-01-24 2023-08-15 Samsung Electronics Co., Ltd. Electronic device and method for connecting ground node to camera module
KR102607793B1 (ko) * 2019-01-24 2023-11-30 삼성전자주식회사 카메라 모듈에 접지 노드를 연결하기 위한 전자 장치 및 방법

Also Published As

Publication number Publication date
KR20070016461A (ko) 2007-02-08
US20070029467A1 (en) 2007-02-08
US7408138B2 (en) 2008-08-05
CN1909378B (zh) 2010-11-03
CN1909378A (zh) 2007-02-07

Similar Documents

Publication Publication Date Title
KR100719370B1 (ko) 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
KR100787938B1 (ko) 공유 능동 화소 센서 구조의 씨모스 이미지 센서 및 그구동 방법
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
TWI719801B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
JP4825982B2 (ja) 固体撮像素子及びその信号読み出し方法
US9438841B2 (en) Solid-state imaging apparatus and imaging system
US10987421B2 (en) Ramp signal generator of image sensor, and image sensor including same
US7715661B2 (en) Solid-state image pickup device, method of driving solid-state image pickup device and imaging apparatus
US7304599B2 (en) Analog-to-digital converter with reduced power consumption in CMOS image sensor
KR100574891B1 (ko) 클램프 회로를 갖는 이미지센서
US20110242381A1 (en) Solid-state image pickup apparatus signal processing method for a solid-state image pickup apparatus, and electronic apparatus
KR101696410B1 (ko) 이미지 센서 및 그 동작 방법
US11503238B2 (en) Image sensor
US10257451B2 (en) Comparison device and CMOS image sensor using the same
JP2018207488A (ja) 撮像装置
KR100843194B1 (ko) 램프신호 발생회로
KR20090117192A (ko) 외부로부터 유입된 노이즈 성분을 제거할 수 있는아날로그-디지털 변환 장치, 및 상기 아날로그-디지털 변환장치를 구비하는 이미지 촬상 장치
US20080157151A1 (en) CMOS image sensor
CN111565263A (zh) 图像传感器及其像素阵列电路
WO2012176364A1 (ja) 固体撮像装置
KR100741734B1 (ko) Ｃｍｏｓ형 이미지 센서의 리셋 전압 클램프 회로
KR100496470B1 (ko) 이미지 역전 현상을 방지하는 씨모스 액티브 픽셀의 구동방법
CN114928702A (zh) 图像传感器像素结构、图像传感器及电子设备
KR20070026964A (ko) 동기화된 시모스(ｃｍｏｓ) 이미지 센서의 단위 화소

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee