KR100714648B1 - 인쇄 회로 기판 - Google Patents

Abstract

개선된 인쇄 회로 기판이 개시된다. 그러한 인쇄 회로 기판은 서로 이격 배치되며 적어도 하나 이상의 반도체 칩을 탑재하기 위한 제1, 제2 기판 및 상기 제1, 제2 기판 간의 신호 전송 경로를 제공하기 위한 신호 전송부를 구비하고, 상기 신호 전송부의 제1 기판측의 인출단이 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출되어 상기 제2 기판과 연결된다. 그리하여, 본 발명은 두 개의 기판을 상하로 배치하는 경우 두 개의 기판 간을 연결하는 가요성 인쇄 회로(FPC)의 길이를 줄일 수 있으며, 두개의 기판을 연결하는 가요성 인쇄 회로로 인한 임피던스 미스매칭을 감소시킬 수 있다.

인쇄 회로 기판(PCB), 가요성 인쇄 회로(FPC), 임피던스, 매칭

Description

인쇄 회로 기판{Printed circuit board}

도 1은 종래의 가요성 인쇄 회로를 구비한 인쇄 회로 기판의 일례를 개략적으로 보인 사시도.

도 2는 도 1에서의 제1 기판의 상부에 제2 기판이 이격 배치된 상태를 개략적으로 보인 사시도.

도 3은 도 1에서 절단선 A1, A2를 따라 취한 단면도.

도 4는 도 1에서의 제1 기판의 상부에 제2 기판이 이격 배치된 상태의 단면도.

도 5는 도1의 인쇄 회로 기판이 사용되는 장치의 일례를 개략적으로 보인 단면도.

도 6은 본 발명의 일 실시예에 따른 인쇄 회로 기판을 개략적으로 보인 사시도.

도 7은 도 6의 인쇄 회로 기판의 평면도.

도 8은 도 6의 인쇄 회로 기판의 측면도.

도 9는 도 7의 절단선 B1, B2를 따라 취한 단면도.

도 10은 도 6에서의 인쇄 회로 기판이 사용되는 장치의 일례를 개략적으로 보인 단면도.

도 11은 본 발명의 다른 실시예를 설명하기 위한 단면도.

도 12는 본 발명의 또 다른 실시예를 설명하기 위한 사시도.

<도면의 주요부분에 대한 부호의 설명>

100, 110 : 제1 기판 102 ~ 104, 121 ~ 124 : 반도체 칩

MCU : 마이크로 컨트롤 유닛

200, 210 : 제2 기판 FPC : 신호 전송부

201 ~ 208, 205, 206, 215, 216 : 반도체 칩

300, 310, 410 : 개구부 L1 : 제1 패턴 층

L2 : 제2 패턴 층 L3 : 제3 패턴 층

120, 130, 220, 230 : 절연층

506, 508, 606, 608 : 돌출부

P1 ~ P8 : 신호 전송 핀

본 발명은 인쇄 회로 기판에 관한 것으로서, 보다 상세하게는 가요성 인쇄 회로를 구비하는 인쇄 회로 기판에 관한 것이다.

인쇄 회로 기판(Printed Circuit Board;PCB)이라 함은 페놀 수지(phenolic rosins) 또는 에폭시 수지(epoxy rosins) 등으로 된 평판 위에 여러 가지 전자 부품을 탑재하기 위해 각 부품 간을 전기적으로 연결하기 위한 회로 패턴이 형성된 회로 기판을 말한다.

상기 인쇄 회로 기판은 하나의 패턴 층(pattern layer)을 갖는 구조로 제조되기도 하지만, 필요에 따라서는 다층으로 적층되는 구조로 제조되기도 한다. 상기 인쇄 회로 기판은 용량의 증가가 요구되고 공간 상의 한계가 있는 경우에는 가요성 인쇄 회로(Flexible Printed Circuit;FPC)가 사용되어 복수 개가 연결되어져 사용되기도 한다.

상기 가요성 인쇄 회로는 인쇄 회로 기판으로부터 출력되는 신호를 외부의 회로 또는 장치로 전달하거나, 외부의 회로 또는 장치로부터 출력되는 신호를 인쇄 회로 기판으로 전달하기 위한 것이다. 상기 외부의 회로 또는 장치는 다른 인쇄 회로 기판일 수도 있다. 상기 가요성 인쇄 회로는 가요성(flexibility)을 갖는 얇은 절연 기판의 일면 또는 양면에 다수의 인쇄된(printed) 도선이 배열된 기판으로서, 다양한 용도로 유용하게 사용되고 있다.

예를 들면, 상기 가요성 인쇄 회로는 다수의 도선을 고밀도로 배열할 수 있으며, 얇은 형태로 만들어지고 또한 가요성을 가지므로 협소한 공간에 설치하기가 용이하다. 또한, 상기 가요성 인쇄 회로는 상호간에 이동하는 유닛(unit) 간의 전기적 접속을 가능하게 한다.

이하에서는 첨부된 도면을 참조하여 종래의 인쇄 회로 기판이 설명된다.

도 1은 종래의 가요성 인쇄 회로를 구비한 인쇄 회로 기판의 일례를 개략적으로 보인 사시도이다.

도 1을 참조하면, 제1 기판(10), 제2 기판(20) 및 가요성 인쇄 회로(FPC)가 도시되어 있다.

상기 제1 기판(10)에는 다양한 전자 부품들, 예를 들면, 마이크로 컨트롤 유닛(Micro Control Unit;MCU), 기타 복수 개의 반도체 칩들(11~14) 등이 탑재된다. 따라서, 상기 제1 기판(10)에는 상기 마이크로 컨트롤 유닛(MCU) 및 복수 개의 반도체 칩들(11~14)을 탑재하기 위한 패턴(pattern)이 형성되어 있다.

상기 제2 기판(20)에는 복수 개의 반도체 칩들(21~28)을 탑재하기 위한 패턴이 형성되어 있다. 상기 제2 기판(20)은 상기 가요성 인쇄 회로(FPC)에 의해 상기 제1 기판(10)에 연결된다.

상기 가요성 인쇄 회로(FPC)는 상기 제1 기판(10) 및 상기 제2 기판(20) 각각의 에지(edge) 부분에서 인출되어, 상기 제1 기판(10) 및 상기 제2 기판(20) 간을 연결한다. 그리하여, 상기 가요성 인쇄 회로(FPC)는 상기 제1 기판(10) 및 상기 제2 기판(20) 간의 신호 전송 경로(path)를 제공한다. 즉, 상기 가요성 인쇄 회로(FPC)는 상기 제1 기판(10)에 탑재된 마이크로 컨트롤 유닛(MCU) 및 그 밖의 반도체 칩들(11~14)과 상기 제2 기판(20)에 탑재된 반도체 칩들(21~28) 간의 신호 전송 경로를 제공한다. 그리고, 상기 가요성 인쇄 회로(FPC)는 상기 제1 기판(10) 또는 상기 제2 기판(20)이 서로 연결된 상태에서 이동할 수 있게 한다.

예를 들어, 면적은 좁은 장치 내에 상기 가요성 인쇄 회로(FPC)에 의해 연결 된 제1 기판(10) 및 제2 기판(20)이 내장되어질 경우, 상기 제2 기판(20)이 상기 제1 기판(10)의 상부에 일정 간격으로 이격되어 배치되게 할 수 있다. 그러한 예가 도 2에 도시되어 있다.

즉, 도 2는 도 1에서의 제1 기판(10)의 상부에 제2 기판(20)이 이격 배치된 상태를 개략적으로 보인 사시도이다.

도 2를 참조하면, 가요성 인쇄 회로(FPC)에 의해 제1 기판(10)에 연결된 제2 기판(20)이 상기 제1 기판(10)의 상부에 이격 배치되어 있다.

상기 제2 기판(20)이 상기 제1 기판(10)의 상부에 이격 배치됨으로써 인쇄 회로 기판이 점유하는 면적을 줄일 수 있게 된다.

도 3은 도 1에서 절단선 A1, A2를 따라 취한 단면도이고, 도 4는 제1 기판(10)의 상부에 제2 기판(20)이 이격 배치된 상태의 단면도이다.

도 3 및 도 4를 참조하면, 제1 기판(10) 및 제2 기판(20) 각각은 복수 개의 패턴 층으로 형성되어 있다. 그리고, 가요성 인쇄 회로(FPC)가 상기 제1 기판(10) 및 상기 제2 기판(20) 각각의 한 층이 된다.

상기 제1 기판(10)의 제1 패턴 층(L1)의 일면에는 전자 부품들이 탑재되어진다. 그리고, 상기 제1 기판(10)에 탑재된 전자 부품들과의 신호 전송을 위해 가요성 인쇄 회로(FPC)가 상기 제1 패턴 층(L1)의 하부에 형성된다. 여기서, 상기 제1 패턴 층(L1)과 상기 가요성 인쇄 회로(FPC)의 사이에는 절연층(42)이 형성되어 상기 제1 패턴 층(L1)과 상기 가요성 인쇄 회로(FPC) 간을 전기적으로 절연한다.

상기 가요성 인쇄 회로(FPC)의 하부에는 제3 패턴 층(L3)이 형성된다. 그리 고, 상기 가요성 인쇄 회로(FPC)와 상기 제3 패턴 층(L3)의 사이에는 절연층(44)이 형성되어 상기 가요성 인쇄 회로(FPC)와 상기 제3 패턴 층(L3) 간을 전기적으로 절연한다. 상기 제3 패턴 층(L3)의 일면에는 전자 부품들이 탑재되어진다. 패턴 층들 간의 신호 전송을 위해 상기 절연층들(42, 44)에 형성된 콘택(contact)부는 본 발명과 밀접하게 관련된 부분은 아니므로 도시하지 않았다.

상기 제2 기판(20)도 마찬가지로 복수 개의 패턴 층으로 형성되고, 상기 가요성 인쇄 회로(FPC)가 하나의 층이 된다.

도 4에서와 같이, 상기 제2 기판(20)을 상기 제1 기판(10)의 상부에 이격 배치하는 경우, 도시되지 않았지만 상기 제1 기판(10)에 탑재된 전자 부품들과 상기 제2 기판(20)에 탑재된 전자 부품들 간의 신호 간섭을 방지하거나 절연시키기 위한 절연 지그가 상기 제1 기판(10)과 상기 제2 기판(20)의 사이에 배치된다.

상기 제1 기판(10) 및 상기 제2 기판(20)이 3층 구조로 형성된 것을 예로 들어 설명하였지만, 필요에 따라 4층 또는 그 이상의 구조로 형성되는 경우도 있다.

상술한 바와 같이, 종래의 인쇄 회로 기판은 상기 가요성 인쇄 회로(FPC)가 연결되는 각 기판들의 에지 부분에서 인출되어 연결된다.

따라서, 하나의 기판의 상부에 다른 하나의 기판을 연결하여 배치하고자 하는 경우에 상기 가요성 인쇄 회로의 길이를 줄이는 것에 어려움이 있다.

상기 가요성 인쇄 회로는 상기 인쇄 회로 기판이 사용되는 장치의 임피던스 매칭(impedance matching)을 어렵게 한다. 특히, 상기 가요성 인쇄 회로의 길이가 길 경우에는 임피던스 매칭은 더욱 어려워진다.

도 5는 상기 인쇄 회로 기판이 사용되는 장치의 일례를 개략적으로 보인 단면도이다.

도 5를 참조하면, 상기 인쇄 회로 기판이 사용되는 장치의 케이스(case)(54)의 내부에 상기 인쇄 회로 기판이 내장되어 있다.

상기 인쇄 회로 기판은 제1 기판(50)과, 가요성 인쇄 회로(FPC)에 의해 상기 제1 기판(50)에 연결되어 상부에 이격 배치된 제2 기판(52)으로 구성된다. 상기 제1 기판(50) 및 상기 제2 기판(52) 각각의 일면 또는 양면에는 전자 부품들(미도시)이 탑재된다.

도 5에서 보여지는 바와 같이 상기 인쇄 회로 기판이 사용되는 장치의 케이스(54)가 돌출부(56)를 갖는 경우, 상기 가요성 인쇄 회로(FPC)가 상기 제1 기판(50) 및 상기 제2 기판(52)의 에지 부분에서 인출된다면, 상기 가요성 인쇄 회로(FPC)의 길이는 부득이하게 길어져야 한다. 따라서, 상기 가요성 인쇄 회로(FPC)의 길이 증가는 상기 장치의 임피던스 매칭을 더욱 어렵게 하거나 장치의 구현을 불가능하게 할 수도 있다.

특히, 임피던스 미스매칭으로 인한 신호 왜곡은 각종 신호에서의 셋업/홀드 페일(setup/hold fail) 또는 입력 레벨(input level)의 판단 미스 등을 유발한다.

따라서, 임피던스 미스매칭(mismatching)을 줄이기 위해 상기 가요성 인쇄 회로의 길이를 줄이는 방안이 절실히 요구된다.

따라서, 본 발명의 목적은 종래의 인쇄 회로 기판에서 가요성 인쇄 회로가 기판들의 에지 부분에서 인출되어 연결됨으로 인한 문제점들을 개선하기 위한 인쇄 회로 기판을 제공함에 있다.

본 발명의 다른 목적은 두 개의 기판을 상하로 배치하는 경우 상기 두 기판 간을 연결하는 가요성 인쇄 회로의 길이를 줄이기 위한 인쇄 회로 기판을 제공함에 있다.

본 발명의 또 다른 목적은 두 기판을 연결하는 가요성 인쇄 회로가 상기 두 기판의 에지 부분에서 인출되어 상기 두 기판 간을 연결함으로 인해 상기 가요성 인쇄 회로의 길이가 길어지는 문제점을 개선하기 위한 인쇄 회로 기판을 제공함에 있다.

본 발명의 또 다른 목적은 두 기판을 연결하는 가요성 인쇄 회로로 인한 임피던스 미스매칭을 감소 또는 최소화할 수 있는 인쇄 회로 기판을 제공함에 있다.

본 발명의 또 다른 목적은 임피던스 미스매칭으로 인한 신호 왜곡에 의해 셋업/홀드 페일(setup/hold fail) 또는 입력 레벨(input level)의 판단 미스 등의 문제들을 감소 또는 최소화할 수 있는 인쇄 회로 기판을 제공함에 있다.

상기의 목적들을 달성하기 위하여 본 발명의 일 양상에 따른 신호 전송부에 의해 제1 및 제2 기판으로 서로 이격된 구조를 갖는 인쇄 회로 기판은, 상기 신호 전송부의 제1 기판측의 인출단이 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출되어 상기 제2 기판과 연결됨을 특징으로 한다.

여기서, 상기 제2 기판은 상기 제1 기판의 상부에 이격 배치될 수 있다.

또한, 상기 제1 및 제2 기판은 적어도 하나 이상의 전자 부품이 탑재되도록 하기 위한 패턴이 형성될 수 있다.

또한, 상기 신호 전송부는 상기 제1 및 제2 기판 각각에 탑재된 전자 부품들 간의 신호 전송 경로를 제공할 수 있다.

또한, 상기 신호 전송부의 제1 기판측의 인출단은 상기 제1 기판 내에 형성된 개구부를 통해 인출될 수 있다.

또한, 상기 제1 기판 및 제2 기판은 복수 개의 패턴 층으로 형성될 수 있고, 상기 신호 전송부는 상기 제1 기판의 어느 하나 또는 그 이상의 패턴 층 및 상기 제2 기판의 어느 하나 또는 그 이상의 패턴 층과 일체로 형성될 수 있다.

또한, 상기 전자 부품은 반도체 칩일 수 있다.

또한, 상기 인쇄 회로 기판은 하드 디스크 드라이버(HDD), SSD, 메모리 스틱 중 선택된 어느 하나에 사용될 수 있다.

상기의 목적들을 달성하기 위한 본 발명의 일 양상에 따른 인쇄 회로 기판은 서로 이격 배치되며 적어도 하나 이상의 전자 부품을 탑재하기 위한 제1 및 제2 기판; 및 상기 제1 및 제2 기판 간에 신호 전송 경로를 제공하기 위한 신호 전송부를 구비하고, 상기 신호 전송부의 제1 기판측의 인출단이 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출되어 상기 제2 기판과 연결됨을 특징으로 한다.

여기서, 상기 신호 전송부는 가요성 인쇄 회로일 수 있다.

또한, 상기 제2 기판은 상기 제1 기판의 상부에 이격 배치될 수 있다.

또한, 상기 신호 전송부는 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에 형성된 개구부를 통해 인출될 수 있다.

또한, 상기 인쇄 회로 기판은 상기 제1 기판과 상기 제2 기판 간을 절연하기 위한 절연 지그를 더 구비할 수 있다.

또한, 상기 절연 지그는 상기 제1 기판과 상기 제2 기판에 관통 체결되어 상기 제1 기판과 상기 제2 기판이 이격 배치 상태를 유지하도록 하기 위한 절연 핀일 수 있다.

상기의 목적들을 달성하기 위한 본 발명의 일 양상에 따른 신호 전송부에 의해 제1 및 제2 기판으로 서로 이격된 구조를 갖는 인쇄 회로 기판은, 상기 제2 기판이 상기 제1 기판의 상부에 배치되며, 상기 신호 전송부의 제1 기판측의 인출단은 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출되고, 상기 신호 전송부의 제2 기판측의 인출단은 상기 신호 전송부의 제1 방향을 따라 상기 제2 기판 내에서 상기 제2 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출됨을 특징으로 한다.

여기서, 상기 제1 및 제2 기판은 복수 개의 패턴 층으로 형성되고, 상기 제1 기판의 어느 하나 또는 그 이상의 패턴 층과 상기 제2 기판의 어느 하나 또는 그 이상의 패턴 층은 상기 신호 전송부와 일체로 형성될 수 있다.

또한, 상기 제1 기판의 어느 하나 또는 그 이상의 패턴 층, 상기 제2 기판의 어느 하나 또는 그 이상의 패턴 층 및 상기 신호 전송부는 가요성 인쇄 회로일 수 있다.

상기의 목적들을 달성하기 위한 본 발명의 일 양상에 따른 인쇄 회로 기판은 적어도 하나 이상의 전자 부품을 탑재하기 위한 하나의 기판; 및 상기 기판의 신호 전송 경로를 제공하기 위한 신호 전송부를 구비하고, 상기 신호 전송부의 상기 기판측의 인출단이 상기 신호 전송부의 제1 방향을 따라 상기 기판 내에서 상기 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출됨을 특징으로 한다.

이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 하기의 실시예들에서의 설명들은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게 본 발명에 대한 이해를 돕기 위한 의도로 예를 들어 도시되고 한정된 것에 불과하다. 따라서, 하기의 설명들이 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.

도 6은 본 발명의 일 실시예에 따른 인쇄 회로 기판을 개략적으로 보인 사시도이고, 도 7은 도 6의 인쇄 회로 기판의 평면도이며, 도 8은 도 6의 인쇄 회로 기판의 측면도이다.

도 6 내지 도 8을 참조하면, 제1 기판(100), 제2 기판(200) 및 신호 전송부(FPC)가 도시되어 있다. 그리하여, 본 발명의 일 실시예에 따른 인쇄 회로 기판은 신호 전송부(FPC)에 의해 제1 기판(100) 및 제2 기판(200)으로 서로 격리된 구조를 갖는다.

상기 제1 기판(100)에는 다양한 전자 부품들, 예를 들면 마이크로 컨트롤 유닛(MCU) 및 그 이외의 반도체 칩들(101~104) 등이 탑재될 수 있다. 따라서, 상기 제1 기판(100)에는 상기 마이크로 컨트롤 유닛(MCU) 및 그 이외의 반도체 칩들(101~104)을 탑재하기 위한 패턴이 형성된다. 상기 전자 부품들(101~104)은 낸드 플래쉬 메모리(NAND flash memory), 램(Random Access Memory;RAM) 장치 등의 다양한 반도체 장치일 수 있다.

마찬가지로, 상기 제2 기판(200)에도 전자 부품들(201~208)이 탑재될 수 있다. 상기 제2 기판(200)에 탑재된 전자 부품들(201~208)은 상기 제1 기판(100)에 탑재된 전자 부품들(101~104)과 동일한 기능을 수행하는 전자 부품들일 수 있고 다른 기능을 수행하는 전자 부품들일 수도 있다.

상기 신호 전송부(FPC)는 제1 기판(100) 측의 인출단이 상기 신호 전송부의 제1 방향(X축 방향)을 따라 상기 제1 기판(100) 내에서 상기 제1 기판(100)의 최대 사이즈(size)(d)보다 작게 되는 사이즈(D)를 갖는 영역에서 인출된다. 그리고, 상기 신호 전송부(FPC)는 상기 제2 기판(200)에 연결된다. 그리하여, 상기 신호 전송부(FPC)는 상기 제1 기판(100)과 상기 제2 기판(200) 간의 신호 전송 경로(path)를 제공한다. 상기 신호 전송부(FPC)는 가요성 인쇄 회로(flexible printed circuit)이다. 상기 실시예에서는 상기 신호 전송부의 제1 방향을 X축 방향으로 설명되고 있으나, 상기 신호 전송부의 제1 방향이 Y축 방향일 수도 있다.

상기 제1 기판(100)은 상기 신호 전송부의 제1 방향(X축 방향)을 따라 상기 제1 기판(100) 내에서 상기 제1 기판(100)의 최대 사이즈(d)보다 작게 되는 사이즈(D)를 갖는 영역에 형성된 개구부(300)를 더 구비할 수 있다.

그리하여, 상기 신호 전송부(FPC)의 제1 기판(100)측 인출단은 상기 개구부(300)를 통해 인출될 수 있다. 상기 개구부(300)의 사이즈에 대한 제한은 특별이 없다. 다만, 상기 개구부(300)는 상기 제1 기판(100)에서 패턴이 형성되지 않은 부분에 형성되어야 하고, 상기 신호 전송부(FPC)가 인출될 수 있는 공간을 제공할 수 있으면 충분하다.

또한, 상기 제2 기판(200)은 상기 제1 기판(100)의 상부에 이격 배치될 수 있다. 그리하여, 상기 인쇄 회로 기판이 사용되는 장치의 제한된 면적에서도 사용되어질 수 있다. 이 경우, 상기 인쇄 회로 기판은 상기 제1 기판(100)과 상기 제2 기판(200) 간을 절연하기 위한 절연 지그(미도시)를 더 구비하는 것이 바람직하다. 그리하여, 상기 절연 지그는 상기 제1 기판(100)에 탑재된 전자 부품들과 상기 제2 기판(200)에 탑재된 전자 부품들 간의 신호 간섭을 방지하고 절연시킬 수 있다.

예를 들면, 상기 절연 지그(미도시)는 절연 기능을 갖는 양면 테이프가 사용되어질 수도 있고, 상기 제1 기판(100)과 상기 제2 기판(200)에 관통 체결되어 상기 제1 기판(100)과 상기 제2 기판(200)이 이격 배치 상태를 유지하도록 하기 위한 절연 핀(미도시)일 수도 있다. 물론, 상기 절연 핀이 체결되도록 하기 위해서, 상기 제1 기판(100) 및 상기 제2 기판(200) 각각에는 패턴이 형성되지 않은 부분에 상기 절연 핀이 관통할 수 있는 홀이 구비되어야 한다.

본 발명의 일 실시예에 따른 인쇄 회로 기판을 도 1을 참조하여 설명한 종래의 인쇄 회로 기판과 비교하면, 본 발명의 일 실시예에 따른 인쇄 회로 기판에서의 신호 전송부(FPC)의 길이가 현저하게 줄어든다.

즉, 제1 기판의 상부에 제2 기판이 이격 배치되는 위치가 동일하다고 가정하면, 종래처럼 가요성 프린트 회로(도 1의 FPC)가 에지 부분에서 인출된 경우에 비하여 본 발명에서의 신호 전송부(FPC)의 길이가 현저하게 줄어듦을 알 수 있다. 그리하여, 가요성 프린트 회로의 길이가 길어짐으로 인한 임피던스 미스매칭 문제를 감소시킬 수 있다.

상기 임피던스 미스매칭은 외부 노이즈(noise) 또는 전원전압의 변동 또는 동작 온도의 변화 또는 제조 공정의 변화 등의 다양한 원인에 의하여 발생될 수 있다. 임피던스 미스매칭이 발생되면 데이터(data)의 고속 전송이 어렵게 된다. 또한, 임피던스 미스매칭이 발생된 장치의 데이터 출력단에서 출력되는 신호, 즉 출력 데이터(output data)가 왜곡될 가능성이 높아진다. 따라서, 상기 왜곡된 출력 신호에 의해 상기 임피던스 미스매칭이 발생된 장치에서 셋업/홀드 페일(setup/hold fail) 또는 입력 레벨(input level)의 판단 미스 등의 문제들이 발생될 수 있다.

따라서, 본 발명의 일 실시예에 따른 인쇄 회로 기판은 신호 전송부(FPC)의 길이가 줄어들게 되어 상기 제 문제들을 개선할 수 있게 된다.

도 9는 도 7의 절단선 B1, B2를 따라 취한 단면도이다.

도 9를 참조하면, 도 7의 인쇄 회로 기판에서 제1 기판(100) 및 제2 기판 (200)의 적층 구조가 상세하게 도시되어 있다.

상기 제1 기판(100)은 복수 개의 패턴 층(L1, L2, L3)으로 형성될 수 있다. 제1 패턴 층(L1)의 일면에는 적어도 하나 이상의 전자 부품들이 탑재되어진다.

상기 제1 패턴 층(L1)의 하부에는 제2 패턴 층(L2)이 형성되어지고, 상기 제1 패턴 층(L1)과 상기 제2 패턴 층(L2)의 사이에는 절연층(130)이 형성된다.

상기 제2 패턴 층(L2)의 하부에는 제3 패턴 층(L3)이 형성되어지고, 상기 제2 패턴 층(L2)과 상기 제3 패턴 층(L3)의 사이에는 절연층(120)이 형성된다.

상기 절연층(120, 130)은 각각 상기 제1 패턴 층(L1)과 상기 제2 패턴 층(L2), 상기 제2 패턴 층(L2)과 상기 제3 패턴 층(L3) 간을 절연시키는 역할을 한다. 상기 절연층(120, 130)에는 상기 패턴 층들(L1, L2, L3) 간의 전기적 연결을 위한 콘택(contact)은 본 발명과는 밀접한 관련이 있는 부분이 아니므로 도시 생략하였다. 또한, 상기 제3 패턴 층(L3)에도 전자 부품들이 더 탑재될 수 있다.

상기 제1 기판(100)은 상기 제1 기판(100) 내에서 상기 제1 기판(100)의 최대 사이즈(d)보다 작게 되는 사이즈(D)를 갖는 영역에 형성된 개구부(300)를 더 구비할 수 있다.

상기 제2 기판(200)도 상기 제1 기판(100)의 적층 구조와 마찬가지로 제1 패턴 층(L1), 제2 패턴 층(L2) 및 제3 패턴 층(L3)으로 형성된다.

상기 제1 기판(100) 및 상기 제2 기판(200) 각각의 제2 패턴 층(L2)은 상기 신호 전송부(FPC)와 일체로 형성된다. 즉, 상기 신호 전송부(FPC)의 제1 기판(100)측 인출단은 상기 제1 기판(100)의 제2 패턴 층(L2)에 일체로 형성되어 상기 개구 부(300)를 통해 인출된다. 그리고, 상기 신호 전송부(FPC)의 제2 기판(200)측 인출단은 상기 제2 기판(200)의 제2 패턴 층(L2)에 일체로 형성되어 상기 제2 기판(200)의 일측으로 인출된다.

여기서, 상기 제1 기판(100) 및 상기 제2 기판(200) 각각의 제2 패턴 층(L2)은 상기 신호 전송부(FPC)와 유사하게 가요성 인쇄 회로로 형성될 수 있다.

그리하여, 종래의 인쇄 회로 기판과 비교할 경우 본 발명의 일 실시예에 따른 인쇄 회로 기판은 기판 간을 연결하는 신호 전송부(FPC)의 길이가 줄어든다. 따라서, 상기 인쇄 회로 기판을 사용하는 장치에서의 임피던스 미스매칭을 감소시킬 수 있게 된다.

상기 본 발명의 실시예에서는 상기 제1 기판(100) 및 상기 제2 기판(200)이 3개의 패턴 층으로 형성되고, 상기 신호 전송부(FPC)가 상기 제1 기판(100) 및 상기 제2 기판(200) 각각의 어느 하나의 패턴 층(L2)과 일체로 형성된 경우를 설명하였지만, 상기 제1 기판(100) 및 상기 제2 기판(200)이 4개 이상의 패턴 층으로 형성될 수도 있다. 또한, 상기 신호 전송부(FPC)는 두 개 이상의 패턴 층과 일체로 형성될 수도 있다.

도 10은 도 6에서의 인쇄 회로 기판이 사용되는 장치의 일례를 개략적으로 보인 단면도이다.

도 10을 참조하면, 상기 인쇄 회로 기판이 사용되는 장치 내에 상기 인쇄 회로 기판이 내장된 상태가 도시되어 있다.

상기 인쇄 회로 기판이 사용되는 장치의 케이스(504)에 돌출부(506, 508)가 형성되어 있는 경우, 종래의 인쇄 회로 기판에서는 신호 전송부(FPC)의 길이를 줄이기 위해 상기 제2 기판(200)을 상기 제1 기판(100)의 에지 부분으로 이동시킬 수 없게 된다. 따라서, 상기 신호 전송부(FPC)의 길이는 불가피하게 길어져야 한다.

그러나, 본 발명에 따른 인쇄 회로 기판의 경우에는 제1 기판의 개구부(300)를 통해 상기 신호 전송부(FPC)가 인출되어 상기 제2 기판과 연결된다. 따라서, 상기 신호 전송부(FPC)의 길이는 대폭 줄어들게 되고, 결과적으로 임피던스 미스매칭 문제가 개선된다.

본 발명에 따른 인쇄 회로 기판은 하드 디스크 드라이버(Hard Disk Driver;HDD), SSD(Solid Stats Disk) 및 메모리 스틱(memory stick) 등의 저장 매체 또는 인쇄 회로 기판을 사용하는 다양한 장치들에 채용되어질 수 있다.

상기 SSD(solid state disk)는 낸드 플래시(NAND flash)로 만든 대용량 데이터 저장장치로 종래의 하드 디스크 드라이버에 필수적인 모터(motor)와 기계적 구동 장치를 없앰으로써 작동시 열과 소음이 거의 발생하지 않고 외부 충격에도 강한 차세대 데이터 저장 장치이다. 그리고, 상기 메모리 스틱은 문자와 동영상 등 다양한 데이터를 작은 크기의 플래시 메모리에 저장할 수 있는 저장 장치로서, 각종 디지털 기기 등에서 많이 사용되고 있다.

따라서, 본 발명에 따른 인쇄 회로 기판은 상기 장치들이 대용량의 데이터를 저장할 수 있도록 하기 위해 필수적으로 채용되어질 수 있다.

도 11은 본 발명의 다른 실시예를 설명하기 위한 단면도이다.

도 11을 참조하면, 제1 기판(110), 제2 기판(210) 및 신호 전송부(FPC)를 구 비한 인쇄 회로 기판, 상기 인쇄 회로 기판을 사용하는 장치의 케이스(604)가 도시되어 있다.

상기 제1 기판(110) 및 상기 제2 기판(210) 각각에는 적어도 하나 이상의 전자 부품(미도시) 탑재될 수 있다. 그리고, 상기 제1 기판(110) 및 상기 제2 기판(210) 각각은 복수 개의 패턴 층을 갖도록 형성될 수 있다.

상기 신호 전송부(FPC)의 제1 기판(110)측 인출단은 상기 신호 전송부(FPC)의 제1 방향을 따라 상기 제1 기판(110) 내에서 상기 제1 기판(110)의 최대 사이즈(d1)보다 작게 되는 사이즈(D1)를 갖는 영역에서 인출된다.

상기 신호 전송부(FPC)의 제2 기판(210)측 인출단은 상기 신호 전송부(FPC)의 제1 방향을 따라 상기 제2 기판(210) 내에서 상기 제2 기판(210)의 최대 사이즈(d2)보다 작게 되는 사이즈(D2)를 갖는 영역에서 인출된다.

상기 제1 기판(110)과 상기 제2 기판(210)의 사이에는 상기 제1 기판(110)과 상기 제2 기판(210) 간을 절연하기 위한 절연 지그(미도시)가 더 구비될 수 있다.

상기 제1 기판(110) 및 제2 기판(210)은 복수 개의 패턴 층으로 형성될 수 있고, 상기 제1 기판(110)의 어느 하나 또는 그 이상의 패턴 층과 상기 제2 기판(210)의 어느 하나 또는 그 이상의 패턴 층은 상기 신호 전송부(FPC)와 일체로 형성될 수 있다.

상기 제1 기판(110)의 어느 하나 또는 그 이상의 패턴 층, 상기 제2 기판(210)의 어느 하나 또는 그 이상의 패턴 층 및 상기 신호 전송부(FPC)는 가요성 인쇄 회로일 수 있다.

도 11에서 보여지는 바와 같이, 상기 인쇄 회로 기판이 사용되는 장치의 케이스(604)에 돌출부(606, 608)가 형성된 경우, 상기 신호 전송부(FPC)는 상기 제1 기판(110) 및 상기 제2 기판(210) 내에서 인출되어 상기 제1 기판(110) 및 상기 제2 기판(210)간을 연결한다. 그리하여, 상기 신호 전송부(FPC)가 상기 제2 기판(210)의 에지 부분에서 인출되기 어려운 문제를 해결할 수 있으며, 상기 신호 전송부(FPC)의 길이를 줄임으로써 임피던스 미스매칭을 감소시킬 수 있다.

상기 장치는 하드 디스크 드라이버, SSD 및 메모리 스틱일 수 있고, 인쇄 회로 기판을 채용하는 다양한 형태의 장치일 수 있다.

도 12는 본 발명의 또 다른 실시예를 설명하기 위한 사시도이다.

도 12를 참조하면, 본 발명의 또 다른 실시예에 따른 인쇄 회로 기판은 하나의 기판(120) 및 신호 전송부(FPC)를 구비한다.

상기 하나의 기판(120)은 적어도 하나 이상의 전자 부품, 예를 들면 마이크로 컨트롤 유닛(MCU) 및 그 밖의 반도체 칩들(121~124) 등이 탑재될 수 있다.

상기 신호 전송부(FPC)는 상기 기판(120)의 신호 전송 경로를 제공하기 위한 부분이다. 상기 신호 전송부(FPC)의 상기 기판(120)측의 인출단이 상기 신호 전송부(FPC)의 제1 방향을 따라 상기 기판(120) 내에서 상기 기판의 최대 사이즈(d)보다 작게 되는 사이즈(D)를 갖는 영역에서 인출된다. 상기 신호 전송부(FPC)는 다른 장치(미도시)와 상기 기판(120)이 전기적으로 접속되어 신호가 전송되도록 하기 위해 신호 전송 핀들(P1~P8)을 구비한다. 그리하여, 상기 인쇄 회로 기판이 채용되는 장치에 따라 상기 신호 전송부(FPC)의 길이를 조절할 수 있다.

따라서, 본 발명의 또 다른 실시예에 따른 인쇄 회로 기판은 상기 신호 전송부(FPC)가 기판의 에지 부분에서 인출됨으로 인해 발생되는 문제점들을 개선할 수 있다.

상술한 바와 같이 본 발명에 따른 인쇄 회로 기판은 상기 실시예에 한정되지 않고, 본 발명의 기본 원리를 벗어나지 않는 범위에서 다양하게 설계되고, 응용될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게는 자명한 사실이라 할 것이다.

상술한 바와 같이 본 발명은 개선된 인쇄 회로 기판을 제공함으로써, 종래의 인쇄 회로 기판에서 가요성 인쇄 회로가 기판들의 에지 부분에서 인출되어 연결됨으로 인한 문제점들을 해결할 수 있다.

또한, 본 발명은 개선된 인쇄 회로 기판을 제공함으로써 두 개의 기판을 상하로 배치하는 경우 상기 두 기판 간을 연결하는 가요성 인쇄 회로의 길이를 줄이는 효과를 갖는다.

또한, 본 발명은 개선된 인쇄 회로 기판을 제공함으로써 두 기판을 연결하는 가요성 인쇄 회로로 인한 임피던스 미스매칭을 감소 또는 최소화할 수 있는 효과를 갖는다.

또한, 본 발명은 개선된 인쇄 회로 기판을 제공함으로써 임피던스 미스매칭으로 인한 신호 왜곡에 의해 셋업/홀드 페일 또는 입력 레벨의 판단 미스 등의 문 제들을 감소 또는 최소화하는 효과를 갖는다.

Claims (20)

1. 신호 전송부에 의해 제1 및 제2 기판으로 서로 이격된 구조를 갖는 인쇄 회로 기판에 있어서:

   상기 신호 전송부의 제1 기판측의 인출단이 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출되어 상기 제2 기판과 연결됨을 특징으로 하는 인쇄 회로 기판.
2. 제1 항에 있어서,

   상기 제2 기판은 상기 제1 기판의 상부에 이격 배치됨을 특징으로 하는 인쇄 회로 기판.
3. 제1 항에 있어서,

   상기 제1 및 제2 기판은 적어도 하나 이상의 전자 부품이 탑재되도록 하기 위한 패턴이 형성됨을 특징으로 하는 인쇄 회로 기판.
4. 제3 항에 있어서,

   상기 신호 전송부는 상기 제1 및 제2 기판 각각에 탑재된 전자 부품들 간의 신호 전송 경로를 제공함을 특징으로 하는 인쇄 회로 기판.
5. 제1 항에 있어서,

   상기 신호 전송부의 제1 기판측의 인출단은 상기 제1 기판 내에 형성된 개구부를 통해 인출됨을 특징으로 하는 인쇄 회로 기판.
6. 제1 항에 있어서,

   상기 제1 및 제2 기판은 복수 개의 패턴 층으로 형성됨을 특징으로 하는 인쇄 회로 기판.
7. 제6 항에 있어서,

   상기 신호 전송부는 상기 제1 기판의 어느 하나 또는 그 이상의 패턴 층 및 상기 제2 기판의 어느 하나 또는 그 이상의 패턴 층과 일체로 형성됨을 특징으로 하는 인쇄 회로 기판.
8. 제3 항에 있어서,

   상기 전자 부품은 반도체 칩임을 특징으로 하는 인쇄 회로 기판.
9. 제1 항에 있어서,

   상기 인쇄 회로 기판은 하드 디스크 드라이버, SSD, 메모리 스틱 중 선택된 어느 하나에 사용됨을 특징으로 하는 인쇄 회로 기판.
10. 서로 이격 배치되며 적어도 하나 이상의 전자 부품을 탑재하기 위한 제1 및 제2 기판; 및

    상기 제1 및 제2 기판 간에 신호 전송 경로를 제공하기 위한 신호 전송부를 구비하고,

    상기 신호 전송부의 제1 기판측의 인출단이 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출되어 상기 제2 기판과 연결됨을 특징으로 하는 인쇄 회로 기판.
11. 제10 항에 있어서,

    상기 신호 전송부는 가요성 인쇄 회로임을 특징으로 하는 인쇄 회로 기판.
12. 제10 항에 있어서,

    상기 제2 기판은 상기 제1 기판의 상부에 이격 배치됨을 특징으로 하는 인쇄 회로 기판.
13. 제10 항에 있어서,

    상기 신호 전송부는 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에 형성된 개구부를 통해 인출됨을 특징으로 하는 인쇄 회로 기판.
14. 제12 항에 있어서,

    상기 인쇄 회로 기판은 상기 제1 기판과 상기 제2 기판 간을 절연하기 위한 절연 지그를 더 구비함을 특징으로 하는 인쇄 회로 기판.
15. 제14 항에 있어서,

    상기 절연 지그는 상기 제1 기판과 상기 제2 기판에 관통 체결되어 상기 제1 기판과 상기 제2 기판이 이격 배치 상태를 유지하도록 하기 위한 절연 핀임을 특징으로 하는 인쇄 회로 기판.
16. 신호 전송부에 의해 제1 및 제2 기판으로 서로 이격된 구조를 갖는 인쇄 회로 기판에 있어서:

    상기 제2 기판이 상기 제1 기판의 상부에 배치되며, 상기 신호 전송부의 제1 기판측의 인출단은 상기 신호 전송부의 제1 방향을 따라 상기 제1 기판 내에서 상기 제1 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출되고, 상기 신호 전송부의 제2 기판측의 인출단은 상기 신호 전송부의 제1 방향을 따라 상기 제2 기판 내에서 상기 제2 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출됨을 특징으로 하는 인쇄 회로 기판.
17. 제16 항에 있어서,

    상기 제1 및 제2 기판은 복수 개의 패턴 층으로 형성되고, 상기 제1 기판의 어느 하나 또는 그 이상의 패턴 층과 상기 제2 기판의 어느 하나 또는 그 이상의 패턴 층은 상기 신호 전송부와 일체로 형성됨을 특징으로 하는 인쇄 회로 기판.
18. 제17 항에 있어서,

    상기 제1 기판의 어느 하나 또는 그 이상의 패턴 층, 상기 제2 기판의 어느 하나 또는 그 이상의 패턴 층 및 상기 신호 전송부는 가요성 인쇄 회로임을 특징으로 하는 인쇄 회로 기판.
19. 제16 항에 있어서,

    상기 인쇄 회로 기판은 하드 디스크 드라이버, SSD 및 메모리 스틱 중 선택된 어느 하나에 사용됨을 특징으로 하는 인쇄 회로 기판.
20. 적어도 하나 이상의 전자 부품을 탑재하기 위한 하나의 기판; 및

    상기 기판의 신호 전송 경로를 제공하기 위한 신호 전송부를 구비하고,

    상기 신호 전송부의 상기 기판측의 인출단이 상기 신호 전송부의 제1 방향을 따라 상기 기판 내에서 상기 기판의 최대 사이즈보다 작게 되는 사이즈를 갖는 영역에서 인출됨을 특징으로 하는 인쇄 회로 기판.

Images