KR100704927B1

KR100704927B1 - 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법

Info

Publication number: KR100704927B1
Application number: KR1020050109855A
Authority: KR
Inventors: 목지수; 류창섭; 이응석; 서연수; 신희범; 오융; 서병배; 김태경; 박동진
Original assignee: 삼성전기주식회사
Priority date: 2005-11-16
Filing date: 2005-11-16
Publication date: 2007-04-09

Abstract

페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법이 개시된다. (a) 코어기판을 천공하여 비아홀을 형성하는 단계, (b) 비아홀을 필(Fill) 도금에 의해 충전하고, 코어기판의 표면에 회로패턴을 형성하는 단계, (c) 코어기판의 표면에 페이스트 범프(paste bump) 기판을 적층하는 단계, 및 (d) 페이스트 범프 기판의 표면에 외층회로를 형성하는 단계를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법은, 도금된 코어기판의 BVH의 강도가 증가함에 따라 구조적으로 안정한 전층 IVH 구조를 구현할 수 있고, 병렬적 프로세스 및 일괄적층으로 인해 제조시간이 감소하며, 최외층에 적층되는 페이스트 범프 기판의 동박판으로 인해 미세회로 구현이 용이하고, 도금 및 드릴공정이 일부 생략되어 제조비용이 절감되며, 회로패턴의 층간 접속면적이 증가하여 접속신뢰성이 향상되고 딤플 커버리지(dimple coverage)가 가능해진다.

페이스트 범프, 일괄적층, 딤플

Description

페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법{PCB using paste bump and method of manufacturing thereof}

도 1은 종래기술에 따른 페이스트 범프 기판을 나타낸 단면도.

도 2는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조방법을 나타낸 순서도.

도 3은 본 발명의 바람직한 다른 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조방법을 나타낸 순서도.

도 4는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조공정을 나타낸 흐름도.

도 5는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판을 나타낸 단면도.

도 6은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판과 종래기술에 따른 페이스트 범프를 이용한 인쇄회로기판의 구조적 안정성을 비교한 단면도.

도 7은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판의 전층 IVH 구조를 나타낸 사진.

도 8은 본 발명의 바람직한 다른 실시예에 따른 페이스트 범프를 이용한 인 쇄회로기판의 전층 IVH 구조를 나타낸 사진.

도 9는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판의 딤플 커버리지(dimple coverage)를 나타낸 사진.

<도면의 주요 부분에 대한 부호의 설명>

10, 40 : 코어부재 12 : 동박층

14 : 개방부 16 : BVH

18 : 도금층 19, 42 : 딤플

20, 41 : 회로패턴 30 : 동박판

32, 44 : 페이스트 범프 34, 46 : 절연재

36 : 외층회로

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법에 관한 것이다.

종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.

전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는 실정이다. 즉, HDI기판의 성능향상을 위해서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 필요하다.

종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 기계적 드릴링(mechanical drilling) 등에 의해 비아홀을 천공하고, 코어기판의 표면 및 비아홀의 내주면에 화학동도금 및/또는 전기동도금 등으로 도금층을 형성하고, 코어기판의 표면에 애디티브 공법 또는 서브트랙티브 공법 등을 적용하여 내층회로를 형성한 후 회로를 검사한다.

다음으로, 표면처리 및 RCC(resin coated copper) 등의 적층에 의해 빌드업을 진행하며, 회로패턴의 층간 전기적 연결을 위한 비아홀을 레이저 드릴링 등에 의해 형성하고 비아홀의 표면을 도금한 후 적층된 기판의 표면에 외층회로를 형성하고 회로를 검사한다. 회로패턴의 층을 추가하기 위해서는 다시 표면처리 및 RCC 등을 적층하고, 비아홀을 형성하고 비아홀의 표면을 도금한 후 외층회로를 형성한다. 이와 같은 빌드업 공정을 진행하여 원하는 수만큼의 회로패턴 층을 형성한다.

그러나, 이와 같은 종래의 다층 인쇄회로기판 제조공정은 핸드폰 등의 적용제품의 가격 하락에 따른 저비용(low cost)에 대한 요청, 양산성을 높이기 위한 리드 타임(lead-time) 단축에 대한 요청 등을 만족시키지 못하는 문제가 있으며, 이러한 문제를 해결할 수 있는 새로운 제조공정이 요구되는 실정이다.

종래기술의 복잡한 공정을 단순화하고 일괄적층에 의해 신속하고 저렴하게 다층 인쇄회로기판을 제조하기 위해, 도 1에 도시된 바와 같이 동박판(3)에 페이스트(paste)를 인쇄하여 범프(bump)(2')를 형성하고 여기에 절연재(1)를 적층시켜 페이스트 범프 기판을 미리 제조함으로써 간단하고 용이하게 적층공정이 이루어지도록 하는 소위 'B2it'(Buried bump interconnection technology) 기술이 상용화되어 있다.

페이스트 범프 기판에 관한 종래기술로는, 동박판에 도전성 페이스트로 범프를 형성한 페이스트 범프 기판을 사용함으로써 간단하고 용이하게 고밀도 전자부품의 단자 간 접속을 가능케 한 발명을 들 수 있으나, 상기 발명은 페이스트 범프 기판만으로 전층 IVH를 구현함으로써 구조적 취약하며, 고전압, 고주파 환경 하에서 단락이 발생할 수 있는 등의 문제가 있다.

본 발명은 BVH를 도금한 코어기판, 코어기판에 페이스트 범프(paste bump)를 인쇄한 기판 및 페이스트 범프 기판을 일괄적층하여 다층 인쇄회로기판을 형성함으로써, 구조적으로 안정한 전층 IVH구조를 구현할 수 있고, 층간 접속면적의 증가로 접속신뢰성이 향상되고, 제조비용이 절감되며, 리드 타임이 단축된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, (a) 코어기판을 천공하여 비아홀을 형성하는 단계, (b) 비아홀을 필(Fill) 도금에 의해 충전하고, 코어기판의 표면에 회로패턴 을 형성하는 단계, (c) 코어기판의 표면에 페이스트 범프(paste bump) 기판을 적층하는 단계, 및 (d) 페이스트 범프 기판의 표면에 외층회로를 형성하는 단계를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법이 제공된다.

코어기판은 표면에 동박층이 적층된 동박적층판(CCL)인 것이 바람직하다. 단계 (a) 이전에 비아홀이 형성될 위치에 대응하여 동박층을 제거하는 단계를 더 포함할 수 있다. 단계 (a)와 단계 (b) 사이에 하프(half) 에칭에 의해 동박층의 두께를 감소시키는 단계를 더 포함할 수 있다. 비아홀은 BVH(Blind via hole)인 것이 바람직하다.

페이스트 범프 기판은 (e) 동박판에 페이스트 범프를 인쇄하는 단계, (f) 페이스트 범프를 경화시키는 단계, 및 (g) 페이스트 범프가 절연재를 관통하도록 동박판에 절연재를 적층하는 단계를 거쳐 형성되는 것이 바람직하다.

필 도금에 의해 비아홀에 충전되는 도금층은 딤플(dimple)을 포함하며, 페이스트 범프는 딤플의 위치에 대응하여 형성되는 것이 바람직하다. 페이스트 범프는 도금층보다 강도가 작고, 절연재보다 강도가 큰 것이 바람직하다. 페이스트 범프는 실버 페이스트(silver paste)를 포함할 수 있다.

단계 (c)와 단계 (d) 사이에 코어기판에 페이스트 범프 기판을 압착하는 단계를 더 포함할 수 있다.

또한, 제1 코어기판과 제2 코어기판과 외층기판을 일괄적층하여 인쇄회로기판을 제조하는 방법에 있어서, 제1 코어기판은, (a) 코어부재의 일면에서 BVH(Blind via hole)를 형성하는 단계, 및 (b) BVH를 필(Fill) 도금에 의해 충전하 고, 코어부재의 표면에 회로패턴을 형성하는 단계를 거쳐 형성되며, 제2 코어기판은, (c) 제1 코어기판에 있어서 BVH가 형성된 위치에서 코어부재의 타면에 코어 범프를 결합하는 단계, (d) 코어 범프를 경화시키는 단계, 및 (e) 코어 범프가 절연재를 관통하도록 코어부재의 타면에 코어 절연재를 적층하는 단계를 거쳐 형성되며, 외층기판은, (f) 동박판에 외층 범프를 결합하는 단계, (g) 외층 범프를 경화시키는 단계, 및 (h) 외층 범프가 외층 절연재를 관통하도록 동박판에 외층 절연재를 적층하는 단계를 거쳐 형성되는 페이스트 범프를 이용한 인쇄회로기판 제조방법이 제공된다.

코어부재는 표면에 동박층이 적층된 동박적층판(CCL)인 것이 바람직하다. 단계 (a) 이전에 BVH가 형성될 위치에 대응하여 동박층을 제거하는 단계를 더 포함할 수 있다. 단계 (a)와 단계 (b) 사이에 하프(half) 에칭에 의해 동박층의 두께를 감소시키는 단계를 더 포함할 수 있다.

코어 범프 또는 외층 범프는 실버 페이스트(silver paste)를 인쇄하여 형성될 수 있다. 필 도금에 의해 BVH에 충전되는 도금층은 딤플(dimple)을 포함하며, 코어 범프 또는 외층 범프는 딤플의 위치에 대응하여 형성되는 것이 바람직하다.

인쇄회로기판은 복수의 제1 코어기판 또는 복수의 제2 코어기판을 코어범프 또는 외층범프가 딤플의 위치에 대응하도록 정렬하여 적층한 후, 외층기판을 압착하여 형성될 수 있다.

또한, 코어기판과, 코어기판에 형성되는 BVH(Blind via hole)와, 코어기판의 표면에 형성되는 회로패턴과, BVH에 충전되는 도금층과, 도금층에 포함되는 딤 플과, 코어기판에 적층되는 페이스트 범프 기판을 포함하되, 페이스트 범프 기판은 동박판에 페이스트 범프를 결합하고, 페이스트 범프가 절연재를 관통하도록 동박판에 절연재를 적층하여 형성되는 페이스트 범프를 이용한 인쇄회로기판이 제공된다.

코어기판은 표면에 동박층이 적층된 동박적층판(CCL)인 것이 바람직하다. 페이스트 범프는 딤플의 위치에 대응하여 결합되는 것이 바람직하다. 페이스트 범프는 딤플에 충전되며, 도금층과 전기적으로 연결되는 것이 바람직하다. 페이스트 범프는 도금층보다 강도가 작고, 절연재보다 강도가 큰 것이 바람직하다. 동박판의 일부를 제거하여 형성되는 외층회로를 더 포함할 수 있다.

한편, 코어기판과 페이스트 범프 기판 사이에 개재되는 추가기판을 더 포함하되, 추가기판은, 추가기판에 일면에 형성되는 추가 BVH(Blind via hole)와, 추가기판의 표면에 형성되는 추가 회로패턴과, 추가 BVH에 충전되는 추가 도금층과, 추가 도금층에 포함되는 추가 딤플과, 추가 BVH가 형성된 위치에서 추가기판의 타면에 결합되는 추가 범프를 포함하되, 추가 범프는 딤플에 충전되고 도금층과 전기적으로 연결되며, 페이스트 범프는 추가 딤플에 충전되고 추가 도금층과 전기적으로 연결되는 것이 바람직하다.

페이스트 범프와 추가 도금층과 도금층은 전층(全層) IVH(interstitial via hole)를 형성할 수 있다.

이하, 본 발명에 따른 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면 을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 2는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조방법을 나타낸 순서도이다.

본 발명은 코어기판에 형성되는 BVH에 도금을 하고, BVH의 위치에 대응하여 동박판에 페이스트 범프를 인쇄한 후 절연재를 적층하여 형성되는 페이스트 범프 기판을 코어기판에 일괄적층함으로써 다층인쇄회로기판의 제조비용을 절감하고 제조시간을 단축하기 위한 것으로, 이를 위해 먼저 코어기판을 천공하여 비아홀을 형성한다(100).

통상 코어기판은 표면에 동박층이 적층되어 있는 동박적층판(CCL)을 사용하는 것이 효율적으로 회로패턴을 형성하는 데에 효과적이다. 한편, 본 실시예에서는 비아홀로서 BVH(Blind via hole)를 예로 들어 설명하나, 본 발명에 따른 비아홀이 반드시 BVH에 한정되는 것은 아니다.

이와 같이 코어기판으로서 동박적층판을 사용할 경우에는 코어기판의 일부를 제거하여 BVH를 형성하기 전에 그 부분의 동박층을 미리 제거하여(90) BVH 형성을 위한 개방부(window)를 미리 형성해 두는 것이 좋다.

다음으로, BVH의 표면을 필(Fill) 도금하여 도금층을 형성하고, 코어기판의 표면에 회로패턴을 형성한다(110). 통상 BVH에 필 도금을 하게 되면, 표면이 평탄하게 도금되지 않고 소정의 오목부, 즉 딤플(dimple)이 형성된다. 다만, 본 발명이 반드시 도금층에 딤플이 형성되는 경우에 한정되는 것은 아니며, 딤플이 형성되지 않고 표면이 평탄하게 도금되는 경우에도 적용될 수 있음은 당업자에게 자명하다.

BVH를 도금하는 과정에서 코어기판의 표면에도 도금층이 형성되기 때문에 코어기판의 표면에 형성되는 동박층의 두께가 증가하게 되며, 이는 코어기판의 표면에 미세한 회로패턴을 형성하는 데에 장애가 된다. 따라서, 이 경우 BVH에 도금을 하기 전에 하프(half) 에칭에 의해 코어기판 표면의 동박층의 두께를 일정 정도 감소시킨 후(105) 도금을 함으로써, 코어기판 표면의 도금층의 두께를 증가시키지 않고 요구되는 정밀도로 회로패턴을 형성할 수 있게 된다.

다음으로 코어기판의 표면에 페이스트 범프(paste bump) 기판을 적층한다(120). 페이스트 범프 기판은 동박판의 표면에 페이스트 범프를 인쇄하고(122), 인쇄된 페이스트 범프를 경화시킴(124)으로써 형성된다.

이와 같이 페이스트 범프 기판을 별도로 제조하여 코어기판에 일괄적층함으로써 인쇄회로기판 제조공정이 단축되게 되며, 이러한 일괄적층 공정을 보다 효율적으로 하기 위해서는 페이스트 범프가 형성되어 있는 동박판에 절연재를 적층한다(126).

페이스트 범프 기판을 코어기판에 적층함으로써 페이스트 범프가 코어기판에 형성되어 있는 BVH의 도금층과 전기적으로 연결되게 되므로, 동박판에 적층되는 절연재의 두께는 페이스트 범프의 높이보다 작도록 하여 페이스트 범프의 선단이 절연재의 표면으로 노출되도록 하는 것이 좋다.

동박판에 인쇄되어 경화된 페이스트 범프는 코어기판의 도금층보다 강도가 작고, 절연재보다 강도가 큰 것이 좋다. 이에 따라 동박판에 절연재를 적층하면 페 이스트 범프가 변형되지 않고 절연재를 관통하여 절연재의 표면으로 노출된다.

또한, 페이스트 범프 기판을 코어기판에 적층하고 압착하여 페이스트 범프가 도금층과 전기적으로 연결되도록 하는 과정에서, 페이스트 범프에 의한 도금층의 손상이 발생하지 않도록 하기 위해서는 페이스트 범프의 강도가 코어기판의 도금층의 강도보다 작은 것이 좋다.

페이스트 범프 기판을 코어기판에 적층하는 과정에서, 페이스트 범프의 위치를 BVH의 위치에 정렬시키고 페이스트 범프 기판을 코어기판에 압착하면(125), 페이스트 범프가 전술한 도금층의 딤플의 형상에 따라 변형되면서 딤플 내에 충전된다. 이로써 페이스트 범프와 코어기판의 도금층이 부착되어 전기적으로 연결되게 된다.

통상 페이스트 범프의 재료로는 실버 페이스트(silver paste)가 사용되나, 페이스트의 강도, 비용, 적용성 등을 고려하여 당업자에게 자명한 범위 내에서 다른 종류의 페이스트가 사용될 수 있음은 물론이다.

마지막으로, 페이스트 범프 기판의 표면에 외층회로를 형성하여(130) 다층 인쇄회로기판을 완성한다. 외층회로가 형성되는 페이스트 범프 기판의 표면은 전술한 동박판에 해당하며 외층회로 형성을 위한 BVH 드릴링, 도금 등의 공정이 필요없으므로, 종래기술에서와 같이 코어기판에 RCC 등을 적층하고 도금함으로써 동박층의 두께가 증가하는 문제가 없어, 외층회로 구현에 있어서 미세 회로패턴을 용이하게 형성할 수 있게 된다.

도 3은 본 발명의 바람직한 다른 실시예에 따른 페이스트 범프를 이용한 인 쇄회로기판 제조방법을 나타낸 순서도이다.

본 발명에 따라 다층 인쇄회로기판을 제조하는 공정은 반드시 하나의 코어기판에 페이스트 범프 기판을 적층하는 것에 한정되지 않고, 복수의 코어기판과 페이스트 범프 기판을 일괄적층하는 것을 포함한다. 이하 2개의 코어기판과 외층기판인 페이스트 범프 기판을 일괄적층하여 다층 인쇄회로기판을 제조하는 경우를 예로 들어 설명한다.

즉, 제1 코어기판, 제2 코어기판 및 외층기판인 페이스트 범프 기판을 일괄적층하여(200) 인쇄회로기판을 제조하기 위해서는, 먼저 제1 코어기판(210)은 코어부재의 일면에서 BVH를 형성하고(214), BVH를 필 도금하여 충전하고, 코어기판의 표면에 회로패턴을 형성한다(218).

전술한 바와 같이 코어부재는 동박적층판(CCL)을 사용하는 것이 좋으며, 이 경우 BVH를 형성하기 전에 BVH가 형성될 부분의 동박층을 미리 제거하여(212) 개방부(window)를 마련하는 것이 좋다. 또한, BVH를 형성하고 도금하기 전에 하프(half) 에칭에 의해 동박층의 두께를 감소시킴(216)으로써 미세회로를 구현할 수 있도록 한다.

다음으로, 제2 코어기판(220)은 제1 코어기판과 함께 일괄적층하여 다층 인쇄회로기판을 형성하기 위한 것으로, 제1 코어기판과 같은 형태로 형성된 기판에 페이스트 범프를 결합시켜 형성된다.

즉, 제2 코어기판은 제1 코어기판의 BVH가 형성된 위치에 대응하여, 코어부재의 BVH가 형성된 면의 반대쪽 면에 코어 범프를 결합하고(222), 코어 범프를 경 화시킴으로써(224) 형성된다. 코어 범프는 전술한 페이스트 범프와 동일한 방식으로 형성하는 것이 제조상 효율적이다. 다만 본 발명이 반드시 코어 범프와 페이스트 범프가 동일한 것에 한정되는 것이 아님은 물론이다.

코어범프를 결합한 후에는 전술한 페이스트 범프 기판의 경우와 마찬가지로 코어 범프가 절연재를 관통하도록 코어부재의 타면에 코어 절연재를 적층하여(226) 제2 코어기판을 완성한다. 이와 같이 제1 코어기판과 제2 코어기판 사이에 충전될 절연재를 미리 적층하여 둠으로써 일괄적층에 의한 신속한 제조가 가능해진다.

마지막으로 외층기판(230)은 전술한 페이스트 범프 기판과 동일한 형태로서, 동박판에 외층 범프를 결합하고(232), 외층 범프를 경화시킨 후(234), 외층 범프가 절연재를 관통하도록 동박판에 외층 절연재를 적층하여(236) 형성된다. 외층기판에 대한 상세한 설명은 생략한다.

제2 코어기판을 제1 코어기판에 적층하는 과정에서 코어 범프는 제1 코어기판에 형성된 BVH의 딤플(dimple)에 충전되며, 이로써 코어범프와 제1 코어기판의 BVH에 충전된 도금층이 전기적으로 연결된다.

코어 범프는 제2 코어기판에 BVH가 형성된 위치에 결합되어 있으므로, 제1 코어기판, 제2 코어기판, 외층기판을 순차적으로 적층하게 되면, 제1 코어기판의 도금층은 코어 범프와 전기적으로 연결되고, 코어 범프는 제2 코어기판의 BVH에 충전된 도금층에 연결되어 있으며, 제2 코어기판의 BVH에 충전된 도금층은 외층 범프와 전기적으로 연결된다.

즉, 제1 코어기판 및 제2 코어기판의 BVH에 충전된 도금층이 코어 범프 및 외층 범프에 의해 전기적으로 연결되어 전층 IVH(interstitial via hole)를 형성하게 된다. 이와 같이 본 실시예에서 형성되는 전층 IVH 구조는 종래의 페이스트 범프 기판의 적층에 의해 형성되는 것과 비교해 볼 때, 중간에 코어기판 및 도금층이 충분한 구조적 강도를 보유하고 있어 전체적으로 안정한 구조를 구성하게 된다.

이와 같이 페이스트 범프가 도금층의 딤플에 충전되어 전기적으로 연결되도록 하기 위해, 본 발명에 따른 인쇄회로기판은 제1 코어기판 및 제2 코어기판을 코어범프가 딤플의 위치에 정렬되도록 적층한 후, 페이스트 범프 기판인 외층기판을 압착하여 형성된다. 코어기판의 수는 필요한 회로패턴층의 수에 따라 여러 개로 할 수 있음은 물론이다.

도 4는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 4를 참조하면, 코어부재(10, 40), 동박층(12), 개방부(14), BVH(16), 도금층(18), 딤플(19, 42), 회로패턴(20, 41), 동박판(30), 페이스트 범프(32, 44), 절연재(34, 46), 외층회로(36)가 도시되어 있다.

도 4에 도시된 바와 같이 본 실시예에 따른 다층 인쇄회로기판은 제1 코어기판, 제2 코어기판, 페이스트 범프 기판을 각각 병행하여 제조한 후, 이를 일괄적층함으로써 형성된다. 각 단위 공정을 설명한다.

(1) 제1 코어기판 제조공정

페이스트 범프가 부착되지 않는 제1 코어기판을 제조하기 위해, 도 4의 (a1)과 같이 베이킹(Baking) 등의 전처리 공정을 거친 동박적층판(CCL) 등의 코어 부재(10)를 준비하고, 도 4의 (a2)와 같이 BVH(16)가 형성될 부분의 동박층(12)을 미리 제거하여 개방부(window)(14)를 형성한다.

다만, 본 발명이 반드시 개방부(14)를 형성하는 공정을 포함하는 것은 아니며, 예를 들어 후술하는 바와 같이 CO₂ 레이저로 BVH(16)를 가공하는 경우에는 동박층(12)의 일부를 제거하여 개방부(14)를 형성해야 하나, Yag 레이저로 BVH(16)를 가공하는 경우에는 동박층(12)까지 가공이 가능하므로 별도로 개방부(14)를 형성할 필요가 없는 등, 당업자에게 자명한 범위 내에서 다른 BVH 형성 공정을 적용할 수 있음은 물론이다.

도 4의 (a3)와 같이 기계적 드릴링 또는 레이저(CO₂ 또는 Yag Laser) 드릴링에 의해 BVH(16)를 가공한다. BVH(16)를 도금하기 전에 도 4의 (a4)와 같이 하프(half) 에칭에 의해 동박층(12)의 두께를 감소시킨다. 이는 도금에 의해 동박층(12)의 두께가 증가함으로써 미세회로 구현에 장애가 되는 것을 방지하기 위함이다.

도 4의 (a5)와 같이 코어부재(10)에 형성된 BVH(16)에 필(fill) 도금을 하여 도금층(18)을 형성한다. BVH(16)에 적용하는 필 도금은 절연재료인 코어부재(10)에 가공된 홀에 도전성을 부여하기 위한 공정으로서, 통상 필 도금을 하게 되면 BVH(16)가 완전히 충전되지 않고 BVH(16)의 형상을 따라 도금층(18)이 형성됨으로써 BVH(16)의 입구부분에 오목한 홈의 형상으로 딤플(dimple)(19)이 형성된다.

종래에는 BVH(16)에 필 도금을 적용하여 형성되는 딤플(19) 부분이 도금층 (18)과 다른 회로패턴층과의 전기적 연결에 장애 요소로 작용하였다. 본 발명에서는 이와 같이 필 도금에 따라 생성되는 딤플(19)을 페이스트 범프(32)에 의해 충전함으로써 전기적 연결의 신뢰성을 향상시켜 '딤플 커버리지'(dimple coverage)가 가능하게 되는 효과가 있다.

도 4의 (a6)과 같이 코어부재(10)의 표면의 동박층(12)에 대해 노광, 현상, 에칭, 검사를 포함하는 회로패턴 형성공정을 적용하여 회로패턴(20)을 형성한다. 회로패턴 형성 공정이 완료된 후 후술하는 레이업(Lay-Up) 공정으로 이송된다.

(2) 페이스트 범프 기판 제조공정

도 4의 (b1)과 같이 준비된 동박판(Copper Foil)(30)에 도 4의 (b2)와 같이 실버 페이스트 등의 도전성 페이스트를 인쇄하여 페이스트 범프(Paste Bump)(32)를 형성한다. 일괄적층의 효율성을 제고하기 위해 도 4의 (b3)과 같이 프리프레그(Prepreg) 등의 절연재(34)를 동박판(30)에 적층한다. 이 과정에서 동박판(30)에 형성되어 있는 페이스트 범프(32)가 프리프레그를 관통하여 절연재(34)의 표면으로 돌출된다.

이와 같이 절연재(34)의 표면으로 페이스트 범프(32)가 노출되도록 함으로써 일괄적층 과정에서 딤플(19)에 페이스트 범프(32)가 충전되게 된다. 절연재(34) 적층 공정이 완료된 후 후술하는 레이업 공정으로 이송된다.

(3) 제2 코어기판 제조공정

도 4의 (c1)과 같이 제1 코어기판 제조공정으로부터 제작된 코어기판을 준비하고, 도 4의 (c2)와 같이 도전성 페이스트를 이용하여 BVH(16)의 도금층(18)이 형성된 부분의 딤플(42)의 반대쪽 면에 페이스트 범프(44)를 인쇄한다. 제2 코어기판에 결합되는 페이스트 범프(44)는 다른 코어기판의 딤플 또는 회로패턴과 전기적으로 연결되며, 제2 코어기판에 형성되는 도금층의 딤플(42)은 다른 코어기판 또는 페이스트 범프 기판에 결합되는 페이스트 범프에 의해 충전된다.

페이스트 범프 기판의 경우와 마찬가지로 도 4의 (c3)과 같이 프리프레그(Prepreg) 등의 절연재(46)를 제2 코어기판에 적층한다. 이 과정에서 페이스트 범프(44)가 프리프레그를 관통하여 절연재(46)의 표면으로 돌출된다.

이와 같이 절연재(46)의 표면으로 페이스트 범프(44)가 노출되도록 함으로써 일괄적층 과정에서 딤플(42)에 페이스트 범프(44)가 충전되게 된다. 절연재(46) 적층 공정이 완료된 후 후술하는 레이업 공정으로 이송된다.

(4) 레이업 및 일괄적층 공정

도 4의 (d)와 같이 제1 코어기판, 제2 코어기판, 페이스트 범프 기판을 페이스트 범프의 위치가 도금층(18)의 딤플(19)의 위치와 정렬되도록 레이업(Lay-up)하고, 도 4의 (e)와 같이 일괄적층된 각 기판을 압착하여 다층 인쇄회로기판을 제조한다. 이후 인쇄회로기판에 외층회로(36)를 형성하는 공정은 종래의 일반 빌드업(Build-up) 공법을 적용할 수 있다.

도 4의 (d), (e)에 도시된 바와 같이 제1 코어기판 또는 제2 코어기판을 여러 개 적층함으로써 필요한 만큼의 회로패턴층을 확보할 수 있다.

도 5는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판을 나타낸 단면도이다. 도 5를 참조하면, 코어부재(10), 도금층(18), 딤플 (19), 회로패턴(20), 페이스트 범프(32), 절연재(34), 외층회로(36)가 도시되어 있다.

본 발명에 따른 다층 인쇄회로기판은 코어기판에 BVH를 형성하고 그 내부에 도금층(18)을 충전한 후, 페이스트 범프 기판을 일괄적층하여 도금층(18)에 형성되는 딤플(19)을 페이스트 범프(32)로 충전함과 동시에 도금층(18)과의 전기적 연결을 구현하고, 결과적으로 도금층(18) 및 페이스트 범프(32)로 이루어지는 전층 IVH 구조를 안정적으로 형성하는 것이다.

즉, 본 발명에 따른 다층 인쇄회로기판은 동박적층판 등의 코어기판과, 코어기판에 형성되는 BVH와, BVH에 충전되는 도금층(18)과, 코어기판에 적층되는 페이스트 범프 기판으로 이루어지며, 페이스트 범프 기판은 동박판(30)에 페이스트 범프(32)를 인쇄하고 경화시킨 후 절연재(34)를 적층하여 페이스트 범프(32)가 절연재(34)를 관통하도록 형성된다.

통상 필 도금에 의해 BVH에 충전되는 도금층(18)에는 전술한 바와 같이 딤플(19)이 형성되며, 이러한 딤플(19)은 회로패턴(20)의 층간 전기적 연결에 있어서 장애요인으로 작용하게 된다. 본 발명은 페이스트 범프(32)를 딤플(19)의 위치에 대응하도록 형성한 페이스트 범프 기판을 코어기판에 적층함으로써 페이스트 범프(32)가 딤플(19)에 충전되고, 도금층(18)과 전기적으로 연결되도록 한 것이다.

페이스트 범프 기판에 절연재(34)를 적층하는 과정에서 페이스트 범프(32)가 절연재(34)를 관통하도록 하기 위해서는 페이스트 범프(32)의 강도가 절연재(34)보다 커야 하며, 페이스트 범프(32)가 딤플(19)에 충전되어 도금층(18)과 전기 적으로 연결되도록 하기 위해서는 페이스트 범프(32)의 강도가 도금층(18)보다 작아야 한다. 이 경우 페이스트 범프 기판을 코어기판에 압착하여 적층하는 과정에서 딤플(19)의 형상에 따라 페이스트 범프(32)의 형상이 변형되면서 페이스트 범프(32)가 딤플(19)에 충전된다.

일괄적층이 완료된 다층 인쇄회로기판의 최외곽층인 동박판(30)에는 통상의 회로패턴 형성공법을 적용하여 외층회로(36)가 형성된다.

한편, 본 발명은 코어기판과 페이스트 범프 기판 사이에 하나 이상의 코어기판을 더 추가하여 원하는 만큼의 회로패턴층을 갖는 다층 인쇄회로기판을 포함한다. 이 경우 추가되는 코어기판(이하, '추가기판'이라 함.)은, 전술한 코어기판에서와 마찬가지로 일면에서 BVH가 형성되고, BVH에 도금층(18)이 충전되며, BVH가 형성된 위치에서 도금층(18)의 딤플(19)이 형성되는 반대쪽 면에 페이스트 범프(32)가 결합된다.

이와 같이 형성된 추가기판을 코어기판에 적층하는 과정에서 추가기판에 결합된 페이스트 범프(32)는 코어기판의 딤플(19)에 충전되고 도금층(18)과 전기적으로 연결된다. 추가기판에 다른 추가기판 또는 페이스트 범프 기판을 적층함으로써, 추가기판의 도금층(18)에 형성되는 딤플(19)에 페이스트 범프(32)가 충전되고 추가기판의 도금층(18)과 전기적으로 연결된다.

즉, 코어기판과 페이스트 범프 기판 사이에 하나 또는 그 이상의 추가기판을 개재할 경우, 각 기판의 도금층(18)과 페이스트 범프(32)가 서로 연결되어 전체적으로 전층(全層) IVH를 형성한다. 이와 같은 전층 IVH는 중간에 도금층(18)이 배 치되어 있으므로, 페이스트 범프 기판만을 적층하여 형성되는 전층 IVH에 비해 안정된 구조를 제공하게 된다.

도 6은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판과 종래기술에 따른 페이스트 범프를 이용한 인쇄회로기판의 구조적 안정성을 비교한 단면도이다. 도 6을 참조하면, 코어기판(10), 도금층(18), 동박판(30, 31), 페이스트 범프(32, 33)가 도시되어 있다.

도 6의 (a)와 같이 페이스트 범프 기판만을 적층하여 형성되는 전층 IVH의 경우에는 동박판(31)과 절연재만으로 전체구조를 형성함으로써 내층 코어부분의 강도가 충분히 확보되지 않기 때문에 구조적으로 불안한 구조를 형성하게 되며, 이는 인쇄회로기판에 고전압, 고주파의 전류가 흐르게 되면 페이스트 범프(33)와 동박판(31) 간에 단락이 발생하는 등의 문제를 일으킬 수 있다.

이에 비해, 도 6의 (b)와 같은 본 발명에 따른 전층 IVH 구조는 코어기판(10) 및 필 도금에 의한 도금층(18)이 충분한 구조적 강도를 보유하고 있으므로 구조적으로 안정한 전층 IVH를 구현할 수 있고, 페이스트 범프(32)는 딤플에 충전되면서 도금층과 접속하며, 동박판(30)은 미세한 외층회로(36)를 형성할 수 있도록 얇은 동박층을 제공해 준다.

도 7은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판의 전층 IVH 구조를 나타낸 사진이고, 도 8은 본 발명의 바람직한 다른 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판의 전층 IVH 구조를 나타낸 사진이고, 도 9는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄 회로기판의 딤플 커버리지(dimple coverage)를 나타낸 사진이다. 도 7 내지 도 9를 참조하면, 도금층(18), 페이스트 범프(32)가 도시되어 있다.

도 7 및 도 8은 복수의 코어기판에 형성된 도금층(18)이 각각 페이스트 범프(32)에 의해 연결되고, 외층에는 페이스트 범프 기판을 적층함으로써, 인쇄회로기판의 단면상 전층이 전기적으로 연결된 전층 IVH가 안정적으로 형성된 것을 나타내고 있다.

코어기판의 BVH에 충전되는 도금층(18)에는 BVH의 형상으로 인해 오목한 부분인 딤플이 형성되며, 본 실시예에서와 같이 페이스트 범프(32)가 결합된 기판을 일괄적층하게 되면 페이스트 범프(32)가 딤플의 형상에 따라 변형되면서 딤플을 충전하여 도금층(18)과 전기적으로 연결된다.

이와 같이, 페이스트 범프(32)에 의해 딤플을 충전하면서 도금층(18)과 전기적으로 연결되기 때문에 회로패턴(20)의 층간 전기적 접속의 신뢰성이 향상되며, 딤플로 인한 전기적 접속의 장애가 극복되는 '딤플 커버리지'(dimple coverage)가 가능하게 된다.

본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같은 구성을 갖는 본 발명에 의하면, 도금된 코어기판의 BVH의 강도가 증가함에 따라 구조적으로 안정한 전층 IVH 구조를 구현할 수 있고, 병렬적 프로세스 및 일괄적층으로 인해 제조시간이 감소하며, 최외층에 적층되는 페이스트 범프 기판의 동박판으로 인해 미세회로 구현이 용이하고, 도금 및 드릴공정이 일부 생략되어 제조비용이 절감되며, 회로패턴의 층간 접속면적이 증가하여 접속신뢰성이 향상되고 딤플 커버리지(dimple coverage)가 가능해진다.

Claims

(a) 표면에 동박층이 적층된 코어기판을 천공하여 비아홀을 형성하는 단계;

(a') 하프(half) 에칭에 의해 상기 동박층의 두께를 감소시키는 단계;

(b) 상기 비아홀을 필(Fill) 도금에 의해 충전하고, 상기 코어기판의 표면에 회로패턴을 형성하는 단계;

(c) 상기 코어기판의 표면에 페이스트 범프(paste bump) 기판을 적층하는 단계; 및

(d) 상기 페이스트 범프 기판의 표면에 외층회로를 형성하는 단계를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제1항에 있어서,

상기 코어기판은 표면에 동박층이 적층된 동박적층판(CCL)인 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제2항에 있어서,

상기 단계 (a) 이전에 상기 비아홀이 형성될 위치에 대응하여 상기 동박층을 제거하는 단계를 더 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
삭제
제1항에 있어서,

상기 비아홀은 BVH(Blind via hole)인 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제1항에 있어서,

상기 페이스트 범프 기판은

(e) 동박판에 페이스트 범프를 인쇄하는 단계;

(f) 상기 페이스트 범프를 경화시키는 단계; 및

(g) 상기 페이스트 범프가 절연재를 관통하도록 상기 동박판에 상기 절연재를 적층하는 단계를 거쳐 형성되는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제6항에 있어서,

상기 필 도금에 의해 상기 비아홀에 충전되는 도금층은 딤플(dimple)을 포함하며, 상기 페이스트 범프는 상기 딤플의 위치에 대응하여 형성되는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제7항에 있어서,

상기 페이스트 범프는 상기 도금층보다 강도가 작고, 상기 절연재보다 강도가 큰 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제6항에 있어서,

상기 페이스트 범프는 실버 페이스트(silver paste)를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제1항에 있어서,

상기 단계 (c)와 상기 단계 (d) 사이에 상기 코어기판에 상기 페이스트 범프 기판을 압착하는 단계를 더 포함하는 페이스트 범프를 이용한 인쇄회로기판 제 조방법.
제1 코어기판과 제2 코어기판과 외층기판을 일괄적층하여 인쇄회로기판을 제조하는 방법에 있어서,

상기 제1 코어기판은,

(a) 코어부재의 일면에서 BVH(Blind via hole)를 형성하는 단계; 및

(b) 상기 BVH를 필(Fill) 도금에 의해 충전하고, 상기 코어부재의 표면에 회로패턴을 형성하는 단계를 거쳐 형성되며,

상기 제2 코어기판은,

(c) 상기 제1 코어기판에 있어서 상기 BVH가 형성된 위치에서 상기 코어부재의 타면에 코어 범프를 결합하는 단계;

(d) 상기 코어 범프를 경화시키는 단계; 및

(e) 상기 코어 범프가 코어 절연재를 관통하도록 상기 코어부재의 타면에 상기 코어 절연재를 적층하는 단계를 거쳐 형성되며,

상기 외층기판은,

(f) 동박판에 외층 범프를 결합하는 단계;

(g) 상기 외층 범프를 경화시키는 단계; 및

(h) 상기 외층 범프가 외층 절연재를 관통하도록 상기 동박판에 상기 외층 절연재를 적층하는 단계를 거쳐 형성되는 페이스트 범프를 이용한 인쇄회로기판 제 조방법.
제11항에 있어서,

상기 코어부재는 표면에 동박층이 적층된 동박적층판(CCL)인 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제12항에 있어서,

상기 단계 (a) 이전에 상기 BVH가 형성될 위치에 대응하여 상기 동박층을 제거하는 단계를 더 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제12항에 있어서,

상기 단계 (a)와 상기 단계 (b) 사이에 하프(half) 에칭에 의해 상기 동박층의 두께를 감소시키는 단계를 더 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제11항에 있어서,

상기 코어 범프 또는 상기 외층 범프는 실버 페이스트(silver paste)를 인쇄하여 형성되는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제11항에 있어서,

상기 필 도금에 의해 상기 BVH에 충전되는 도금층은 딤플(dimple)을 포함하며, 상기 코어 범프 또는 상기 외층 범프는 상기 딤플의 위치에 대응하여 형성되는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
제16항에 있어서,

상기 인쇄회로기판은 복수의 상기 제1 코어기판 또는 복수의 상기 제2 코어기판을 상기 코어범프 또는 상기 외층범프가 상기 딤플의 위치에 대응하도록 정렬하여 적층한 후, 상기 외층기판을 압착하여 형성되는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
코어기판과;

상기 코어기판에 형성되는 BVH(Blind via hole)와;

상기 BVH에 충전되는 도금층과;

상기 코어기판의 표면에 형성되는 회로패턴과;

상기 도금층에 포함되는 딤플과;

상기 코어기판에 적층되는 페이스트 범프 기판을 포함하되,

상기 페이스트 범프 기판은 동박판에 페이스트 범프를 결합하고, 상기 페이스트 범프가 절연재를 관통하도록 상기 동박판에 상기 절연재를 적층하여 형성되는 페이스트 범프를 이용한 인쇄회로기판.
제18항에 있어서,

상기 코어기판은 표면에 동박층이 적층된 동박적층판(CCL)인 페이스트 범프를 이용한 인쇄회로기판.
제18항에 있어서,

상기 페이스트 범프는 상기 딤플의 위치에 대응하여 결합되는 페이스트 범프를 이용한 인쇄회로기판.
제20항에 있어서,

상기 페이스트 범프는 상기 딤플에 충전되며, 상기 도금층과 전기적으로 연 결되는 페이스트 범프를 이용한 인쇄회로기판.
제18항에 있어서,

상기 페이스트 범프는 상기 도금층보다 강도가 작고, 상기 절연재보다 강도가 큰 페이스트 범프를 이용한 인쇄회로기판.
제18항에 있어서,

상기 동박판의 일부를 제거하여 형성되는 외층회로를 더 포함하는 페이스트 범프를 이용한 인쇄회로기판.
제18항에 있어서,

상기 코어기판과 상기 페이스트 범프 기판 사이에 개재되는 추가기판을 더 포함하되, 상기 추가기판은,

상기 추가기판에 일면에 형성되는 추가 BVH(Blind via hole)와;

상기 추가 BVH에 충전되는 추가 도금층과;

상기 추가기판의 표면에 형성되는 추가 회로패턴과;

상기 추가 도금층에 포함되는 추가 딤플과;

상기 추가 BVH가 형성된 위치에서 상기 추가기판의 타면에 결합되는 추가 범프를 포함하되,

상기 추가 범프는 상기 딤플에 충전되고 상기 도금층과 전기적으로 연결되며, 상기 페이스트 범프는 상기 추가 딤플에 충전되고 상기 추가 도금층과 전기적으로 연결되는 페이스트 범프를 이용한 인쇄회로기판.
제24항에 있어서,

상기 페이스트 범프와 상기 추가 도금층과 상기 도금층은 전층(全層) IVH(interstitial via hole)를 형성하는 페이스트 범프를 이용한 인쇄회로기판.