KR100687454B1 - 이미징 장치 및 기록/재생 장치 - Google Patents

Abstract

이미징 장치에 있어서, 이미지는 파인더(finder)상에 실시간으로 디스플레이된다. 파인더 모드에 있어서, CCD 인터페이스(21a)는 이미지 발생 유닛(10)으로부터 공급된 이미지 데이터의 수평 성분들을 1/3으로 세선화하고, 또한 감마 정정(gamma correction) 등을 실행하여 결과의 이미지 데이터를 카메라 DSP(21c)에 전달한다. 카메라 DSP(21c)는 세선화의 결과로 얻어진 이미지 데이터에 데이터 변환 및 해상도 변환을 실행하여, 데이터를 메모리 제어기(22)에 전해지는 Y, Cb, 및 Cr 이미지 데이터로 변환시킨다. 메모리 제어기(22)는 이미지 데이터를 이미지 메모리(32)에 기록하고 메모리 제어기(22)로부터 데이터를 판독하여, 판독된 데이터를 이미지 데이터 버스(33)를 통해 NTSC/PAL 인코더(23)에 전달한다. NTSC/PAL 인코더(23)는 이미지 데이터를 해상도 변환시키고, 또한 이미지 데이터를 NTSC 또는 PAL 시스템의 데이터로 변환시켜, 그 결과의 데이터를 파인더에 전달한다.

이미징 장치, 파인더 모드, 메모리 제어기, 데이터 변환, 해상도 변환

Description

이미징 장치 및 기록/재생 장치{Imaging apparatus and recording/reproducing apparatus}

도 1은 종래 디지털 정지 카메라의 구조를 도시하는 블록도.

도 2는 본 발명을 구현하는 디지털 정지 카메라의 개략적인 구조를 도시하는 블록도.

도 3은 도 2에 도시된 디지털 정지 카메라의 개략적인 구조를 도시하는 블록도.

도 4는 도 2에 도시된 디지털 정지 카메라의 신호 처리 유닛에서 이미지 데이터의 흐름을 설명하는 블록도.

도 5는 신호 처리 유닛의 입력 처리 회로에서 간략화된 해상도 변환 회로(simplified resolution conversion circuit)의 구조를 도시하는 블록도.

도 6은 신호 처리 유닛의 해상도 변환 회로의 구조를 도시하는 블록도.

도 7은 해상도 변환 회로의 수평 방향 버퍼, 수평 방향 변환 처리 회로, 수직 방향 버퍼, 및 수직 방향 변환 처리 회로의 특정 구조를 도시하는 블록도.

도 8은 해상도 변환 회로의 대안적인 구조를 도시하는 블록도.

도 9는 해상도 변환 회로의 수직 방향 버퍼의 구조를 도시하는 블록도.

도 10은 메모리 제어기에 의해 이미지 메모리로부터 이미지 데이터를 판독하는 기술을 설명하는 도면.

도 11은 이미지를 구성하는 픽셀들의 좌표 위치를 도시하는 도면.

도 12는 메모리 제어기에 의해 이미지 메모리로부터 이미지 데이터를 판독하는 다른 기술을 설명하는 도면.

도 13은 선 버퍼(line buffer)로 구성된 해상도 변환 회로의 수평 방향 버퍼의 구조를 도시하는 블록도.

도 14는 메모리 제어기가 이미지 메모리로부터 이미지 데이터를 판독할 때의 기술을 설명하는 도면.

도 15는 신호 처리 유닛의 NTSC/PAL 인코더에서 간략화된 해상도 변환 회로의 구조를 도시하는 블록도.

도 16a 내지 도 16f는 파인더 모드(finder mode)에서 각각의 회로들의 신호 처리 내용들을 설명하는 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명 *

1...디지털 정지 카메라 10...이미지 발생 유닛

11...CCD 이미지 센서

12...샘플 유지-아날로그/디지털 회로

13...타이밍 발생기 20...입력 신호 처리기

32...이미지 메모리 40...제어기

본 발명은 피사체(object)의 이미지를 파인더(finder) 상에 실시간으로 디스플레이하는 기능을 갖는 이미징 장치에 관한 것이다.

디지털 정지 카메라는 CCD 이미지 센서에 의해 얻어진 이미지 데이터를 DRAM이나 플래시 메모리(flash memory)로 회복하고, 이어서 이미지 데이터를 개인용 컴퓨터 등에 전달한다. 이 종류의 디지털 정지 카메라의 주요 부분은 지금까지 비디오 그래픽 어레이(video graphics array; VGA) 시스템을 담당하는 종류였다.

도 1을 참조하면, 이 디지털 정지 카메라(200)는 이미지 신호들을 발생하는 CCD 이미지 센서(201), 입력 처리/이미지 처리 회로(202), 이미지 데이터를 기록 및 판독하는 메모리 제어기(203), 미리 설정된 시스템의 출력 이미지를 변환하는 출력 처리 회로(204), 이미지 촬영시 피사체의 상태를 디스플레이하는 파인더(finder)(205), CPU 버스(206)에 걸쳐 압축된 이미지 데이터를 기록하는 기록 유닛(207), 및 이미지 데이터를 압축/확장하는 압축/확장 회로(208)를 포함한다. 디지털 정지 카메라(200)는 또한 예를 들어 DRAM으로 형성된 메모리(209), 및 전체적인 장치를 제어하는 CPU(210)를 포함한다.

피사체의 이미지 촬영을 시작하기 이전에, 사용자는 파인더(205)에 디스플레이된 피사체 이미지를 확인하여야 한다. 이 상태를 파인더 모드라 한다. 이때, CCD 이미지 센서(201)는 광전기 변환으로 얻어진 이미지 신호를 입력 처리/이미지 처리 회로(202)로 전달한다. 입력 처리/이미지 처리 회로(202)는 이미지 신호를 디지털화하도록 이미지 신호들에 상관된 이중 샘플링 처리(dual sampling processing)를 실행한다. 입력 처리/이미지 처리 회로(202)는 이어서 감마 정정(gamma correction), 니 처리(knee processing) 또는 카메라 처리와 같은 미리 설정된 신호 처리를 수행하고, 처리된 이미지 신호들을 메모리 제어기(203)에 전하여 CPU(210)에 의한 제어에 응답해 이미지 데이터를 입력 처리/이미지 처리 회로(202)로부터 출력 처리 회로(204)로 전달한다. 출력 처리 회로(204)는 예를 들면 NTSC(National Television System Committee) 시스템에 따라 이미지 데이터를 부호화하고, 부호화된 이미지 데이터를 아날로그화하여 결과의 아날로그 데이터를 파인더(205)로 전달한다. 이는 그 피사체가 이미지 촬영 피사체로서 파인더(205)에 나타나도록 허용한다.

한편, 사용자가 도시되지 않은 셔터 버튼을 눌러 기록 모드로 시프트되면, 메모리 제어기(203)는 입력 처리/이미지 처리 회로(202)로부터 공급된 이미지 데이터가 메모리(209)에 기록되게 한다. CPU(210)는 이미지 데이터가 메모리(209)로부터 판독되게 하고, 기록 유닛(207)에 압축된 이미지 데이터를 기록하기 위해 예를 들면 JPEG(Joint Photographic Experts Group) 시스템에 따라 기록 유닛(207)으로부터의 이미지 데이터를 압축/확장 회로(208)에서 압축한다.

사용자가 미리 설정된 처리를 수행하여 재생 모드로 시프트되면, CPU(210)는 이미지 데이터가 기록 유닛(207)으로부터 판독되어 이미지 데이터가 압축/확장 회로(208)에서 JPEG 시스템으로 확장되게 하고 그 결과의 데이터를 메모리 제어기(20) 및 출력 처리 회로(204)를 통해 파인더(205)로 전달한다. 이로 촬영된 이미지가 파인더(205)에 디스플레이된다.

CCD 이미지 센서에서 최근의 뛰어난 기술 진보와 관련되어, 이미지 데이터의 해상도는 거의 1,000,000 픽셀(pixel)을 능가한다. 한편, 상술된 구조의 디지털 정지 카메라는 1,000,000 픽셀을 넘는 이미지 데이터를 충분히 감당할 수 없을 염려가 있다.

예를 들어, CCD 이미지 센서(201)가 파인더 모드에서 고해상도의 이미지 신호를 출력하면, 입력 처리/이미지 처리 회로(202)는 파인더(205)의 해상도에 대응하여 이미지 데이터의 해상도 변환을 실시간으로 수행해야 한다. 동시에, 메모리 제어기(203)는 메모리(209)를 액세스한다. 또한, 출력 처리 회로(204)는 미리 설정된 처리를 실행해야 한다.

결과는 CPU 버스(106)에서 정체되므로, 각각의 회로는 실시간으로 미리 설정된 처리를 실행할 수 없고 피사체의 이미지가 프레임-축소 형태(frame-decimated fashion)으로 파인더(205)에 디스플레이된다. 이러한 경우, 피사체가 움직이면, 실제 피사체와 파인더(105)에 디스플레이되는 피사체의 이동 사이에는 편차(deviation)가 생기므로, 이미징 동작이 불편해진다.

한편, 고해상도의 이미지 데이터가 아니면, 이미지 데이터의 해상도는 파인더(205)의 시스템을 고려하여 예를 들면, NTSC 시스템이나 PAL 시스템의 해상도로 변환되어야 한다. 이 경우에는, 유사하게 실시간으로 파인더에 이미지를 디스플레이할 것이 요구된다.

따라서, 본 발명의 목적은 이미지의 이미지 데이터가 고해상도이더라도 이미지가 실시간으로 파인더에 디스플레이될 수 있는 이미징 장치를 제공하는 것이다.

본 발명의 일 양태에 있어서, 본 발명은 피사체로부터의 이미징 광(imaging light)에 대응하는 이미지 데이터를 발생하는 이미징 수단, 해상도 변환에 의한 이미징 수단으로부터의 이미지 데이터의 해상도를 낮추는 제 1 해상도 변환 수단, 해상도 변환에 의해 이미지 데이터 버스를 통해 제 1 해상도 변환 수단으로부터 공급되는 이미지 데이터의 해상도를 상승시키는 제 2 해상도 변환 수단, 및 제 2 해상도 변환 수단으로부터의 이미지 데이터를 디스플레이 수단에 출력하는 출력 수단을 포함하는 이미징 장치를 제공한다.

본 발명의 다른 양태에 있어서, 본 발명은 피사체로부터의 이미징 광에 대응하는 이미지 데이터를 발생하는 이미징 수단, 이미지 데이터를 기록 매체에 기록하고, 기록 매체에 기록된 이미지 데이터를 재생하는 기록/재생 수단, 이미징 수단으로부터의 이미지 데이터의 해상도를 낮추는 해상도 변환을 실행하는 제 1 해상도 변환 수단, 이미지 데이터 버스를 통해 제 1 해상도 변환 수단으로부터 공급된 이미지 데이터의 해상도를 상승시키는 해상도 변환을 실행하는 제 2 해상도 변환 수단, 이미지 데이터를 저장하는 저장 수단, 저장 수단으로부터 공급된 이미지 데이터의 해상도 변환을 수행하는 제 3 해상도 변환 수단, 및 제 2 또는 제 3 해상도 변환 수단으로부터 이미지 데이터에 대응하는 이미지를 디스플레이하는 디스플레이 수단을 포함하는 재생/기록 장치를 제공한다.

본 발명의 이미징 장치에 따라, 해상도 변환을 수행하는데 있어서, 제 1 해상도 변환 수단은 이미징 수단으로부터의 이미지 데이터의 해상도를 낮추고, 제 2 해상도 변환 수단은 이미지 데이터 버스를 통해 제 1 해상도 변환 수단으로부터 공급된 이미지 데이터의 해상도를 상승시켜, 이미지 데이터 버스상의 이미지 데이터의 점유 비율을 감소시키고, 피사체 이미지가 디스플레이 수단에 실시간으로 디스플레이될 수 있게 한다.

도면들을 참조하여, 본 발명의 양호한 실시예들이 상세히 설명될 것이다.

본 발명은 예를 들어 도 2에 도시된 바와 같이 구성되는 디지털 정지 카메라(1)에 적용된다.

디지털 정지 카메라(1)는 이미지 신호를 발생하는 이미지 발생 유닛(10), 미리 설정된 형태로 이미지 데이터를 처리하는 입력 신호 처리기(20), SDRAM으로 구성된 이미지 메모리(32), 및 입력 신호 처리기(20)를 제어하는 제어기(40)를 포함한다.

이미지 발생 유닛(10)은 CCD 이미지 센서(11)와 같이 이미지 신호를 발생하는 고체 이미징 장치, 샘플을 유지하고 이미지 신호들을 출력 이미지 데이터로 디지털화하는 샘플 유지-아날로그/디지털 회로(S/H-A/D 회로 12), 및 타이밍 신호들을 발생하는 타이밍 발생기(13)를 포함한다. 이 타이밍 발생기(13)는 신호 처리기 입력으로부터 공급되는 동기화 신호들에 기초하여 이미지 발생 유닛(10)의 각각의 회로들을 제어하도록 수평 동기화 신호들 및 수직 동기화 신호들을 발생한다.

CCD 이미지 센서(11)는 예를 들면, 800,000 픽셀들로 구성된 XGA(extended graphic array: 1024 x 768) 픽셀 데이터에 대응하는 이미지 데이터를 발생한다. CCD 이미지 센서(11)는 초당 30 프레임(frame)의 비율로 이미지 신호들을 출력하도록 타이밍 발생기(13)로부터의 동기화 신호에 기초하여 구동된다. 그 동안, CCD 이미지 센서(11)는 이미지 신호들을 세선화하는 기능을 가지고 이미지 신호들의 수직 구성성분을 1/2, 1/3, 1/4, ...로 세선화하여 결과의 신호들을 출력할 수 있다.

S/H-A/D 회로(12)는 또한 타이밍 발생기(13)로부터의 동기화 신호들에 기초하여 미리 설정된 샘플링 간격으로 샘플 유지 및 A/D 변환을 실행하여 결과의 이미지 데이터를 신호 처리기(20)로 전달하도록 적응된다.

신호 처리기(20)는 단일 LSI(large scale integrated circuit)를 포함한다. 신호 처리기(20)는 이미지 발생 유닛(10)으로부터의 이미지 데이터에 입력 처리 및 카메라 처리를 실행하는 입력 신호 처리기(21), 이미지 메모리(32)에 대한 이미지 데이터의 판독/기록을 제어하는 메모리 제어기(22), NTSC/PAL(phase alternation by line) 인코더(23), 이미지 데이터를 아날로그화하고 결과의 아날로그 신호들을 외부로 출력하는 D/A 변환기(24), 및 동기화 신호들을 발생하고 결과의 동기화 신호를 타이밍 발생기(13)에 공급하는 동기 발생기(sync generator; 26)를 포함한다.

신호 처리기(20)는 또한 이미지 메모리(32)를 위한 인터페이스로서의 메모리 인터페이스(27), 이미지 데이터의 해상도를 변환하는 해상도 변환 회로(28), 이미지 데이터를 압축/확장하는 JPEG(Joint Photographic Experts Group) 인코더/디코더(29), JPEG 인코더/디코더(29)의 인터페이스로서의 JPEG 인터페이스(30), 및 제어기(40)의 CPU와 데이터 전송/수신 관계를 갖는 인터페이스로서의 호스트 인터페이스(31)를 포함한다.

입력 신호 처리기(21)는 디지털 클램프(digital clamp), 쉐이딩 정정(shading correction), 간극 정정(aperture correction), 감마 정정(gamma correction), 또는 칼라 처리로 S/H-A/D 회로(12)로부터의 이미지 데이터를 처리하고, 처리된 결과 신호들을 메모리 제어기(22)에 전달한다. 입력 신호 처리기(21)는 입력 데이터를 Y, Cb, 및 Cr로 변환하도록 입력 데이터를 처리하는 기능을 갖는다. 이미지 데이터의 해상도가 VGA(Video Graphics Array) 보다 더 크면, 입력 신호 처리기(21)는 해상도를 낮추는 처리를 실행할 수 있다. 입력 신호 처리기(21)는 또한 데이터를 제어기(40)에 전하여 초점 메커니즘(focussing mechanism) 및 홍채 메커니즘(iris mechanism)의 자동 조정을 이루도록 자동-포커싱(auto-focussing) 및 자동-홍채 검출(auto-iris detection)을 실행한다. 입력 신호 처리기(21)는 또한 이미지 데이터를 구성하는 3가지 주요 칼라들의 신호 레벨을 검출하여 자동 백색 균형(automatic white balance)을 조정한다.

메모리 제어기(22)는 또한 입력 신호 처리기(21) 또는 다른 회로로부터 공급된 이미지 데이터가 메모리 인터페이스(27)를 통해 이미지 메모리(32)에 기록되게 하고 메모리 인터페이스(27)를 통해 이미지 메모리(32)의 이미지 데이터를 판독하게 하는 제어를 실행한다. 이때, 메모리 제어기(22)는 이미지 메모리(32)에 저장된 이미지 데이터에 기초하여 CCD 이미지 센서(11)에 결함이 있는 픽셀이 있는지의 여부를 검출한다.

메모리 제어기(22)는 이미지 메모리(32)로부터 판독된 이미지 데이터를 예를 들면, NTSC/PAL 인코더(23)에 전달한다. 메모리 제어기(22)로부터 이미지 데이터가 공급될 때, NTSC/PAL 인코더(23)는 NTSC 시스템 또는 PAL 시스템에 따라 이미지 데이터를 부호화하여 부호화된 데이터를 D/A 변환기(24)에 전달한다. D/A 변환기(24)는 이미지 데이터를 아날로그화하여 결과의 아날로그 신호들을 출력 단자(25)를 통해 출력한다.

메모리 제어기(22)는 영상 데이터를 해상도가 변환되게 하도록 메모리 제어기(22)로부터 판독된 이미지 데이터를 해상도 변환 회로(28)로 전달하면서, 해상도 변환 회로(28)에 의해 출력된 이미지 데이터가 이미지 메모리(32)에 기록되게 한다.

메모리 제어기(22)는 정지 이미지의 압축을 실행하도록 이미지 데이터를 JPEG 인터페이스(30)를 통해 JPEG 인코더/디코더(29)에 전달하면서, JPEG 인코더/디코더(29)에 의해 확장된 이미지 데이터가 이미지 메모리(32)에 기록되게 한다.

이미지 메모리(32)는 상술된 바와 같이 이미지 데이터를 저장할 뿐만 아니라 OSD 데이터(on-screen-display data)를 소위 문자 발생기 데이터(character generator data)로 저장한다. OSD 데이터는 비트 맵 데이터(bit map data)로 구성된다. 제어기(22)는 OSD 데이터의 판독/기록을 제어한다. 이미지 데이터와 OSD 데이터는 NTSC/PAL 인코더(23)에 의해 합성된다.

제어기(40)는 신호 처리기(20)의 각각의 회로들을 제어하는 CPU(central processing unit)(41), DRAM(dynamic random access memory)(42), CPU(41)에 대한 제어 프로그램이 저장된 ROM(read-only memory)(43), 플래시 메모리와 같은 저장 장치(51)와 이미지 데이터를 교환하는 인터페이스인 플래시 메모리 인터페이스(44), 및 IrLED로 구성된 통신 회로(52)의 인터페이스인 IrDA 인터페이스(45)를 포함한다.

예를 들면, CPU(41)는 JPEG 인코더/디코더(29)에 의해 압축된 이미지 데이터가 플래시 메모리/인터페이스(44)를 통해 플래시 메모리로 구성된 저장 장치(51)에 기록되게 하면서, 이미지 데이터가 저장 장치(51)로부터 판독되게 하여 JPEG 인코더/디코더(29)로부터 판독된 이미지 데이터를 전하게 된다. CPU(41)는 또한 저장 장치(51)로부터 판독된 이미지 데이터가 IrDA 인터페이스(45) 및 통신 회로(52)를 통해 적외선 광선으로 외부에 출력되게 한다.

디지털 정지 카메라(1)의 개략적인 구조는 도 3에 도시된다.

입력 신호 처리기(21)는 이미지 데이터를 CCD 이미지 센서(11)로부터 이미지 데이터 버스(33)를 통해 이미지 메모리(32)에 전달한다. NTSC/PAL 인코더(23)는 미리 설정된 형태로 이미지 메모리(32)로부터의 이미지 데이터를 부호화하여 부호화된 결과 데이터를 파인더(36)로 전달한다. 이는 이미지 데이터와 연관된 이미지를 VGA 포맷으로 디스플레이하도록 적응된 파인더(36)에 피사체의 이미지가 디스플레이되게 한다.

메모리 제어기(22)는 이미지 데이터 버스(33)에 연결하는 신호 처리 회로들과 이미지 메모리(32) 사이에서 데이터 전달을 수행한다. 해상도 변환 회로(28)는 이미지 메모리(32)로부터의 이미지 데이터의 해상도 변환을 수행하고 그 결과들을 이미지 메모리(32)에 전달한다. JPEG 인코더/디코더(29)는 JPEG 시스템에 따라 이미지 메모리(32)로부터의 이미지 데이터를 압축하여, 압축된 이미지 데이터를 CPU 버스(34)를 통해 CPU(41)로 전달하고, 압축된 이미지 데이터가 저장 장치(51)에 기록되게 한다. CPU(41)는 또한 압축된 이미지 데이터를 CPU 버스(34)와 통신 회로(52)를 통해 외부로 출력할 수 있다.

따라서, 도 3에서, 신호 처리기(20)의 각각의 회로들은 이미지 데이터 버스(33)를 통해 상호연결된다. 이미지 데이터 버스(33)는 가상 버스(virtual bus)이고, 각각의 회로들 간에 교환되는 이미지 데이터에 대해 전달 대역에 제한이 있음을 나타낸다.

신호 처리기(20)에서, NTSC/PAL 인코더(23)나 해상도 변환 회로(28)와 같은 각각의 회로들은 이미지 데이터가 요구됨을 나타내는 요청 신호를 메모리 제어기(22)에 전달한다. 이들 회로들은 또한 이미지 데이터를 처리한 이후 이미지 데이터를 출력할 때 요청 신호를 메모리 제어기(22)에 전송한다.

각각의 회로들로부터 요청 신호들을 수신하면, 메모리 제어기(22)는 높은 우선 순위를 갖는 회로들을 선택하고, 승인 신호를 선택된 회로에 전송한다. 승인 신호는 이미지 데이터가 신호를 수신하는 회로에 전달될 수 있거나 승인 신호가 수신된 회로에 의해 출력되는 이미지 데이터가 수신될 준비가 되었음을 나타낸다. 메모리 제어기(22)는 이미지 메모리(32)로부터 이미지 데이터를 판독하여, 판독된 이미지 데이터를 이미지 데이터 버스(33)를 통해 승인 신호의 목적지에 대응하는 회로로 전달한다. 메모리 제어기(22)는 승인 신호를 전달했던 회로에 의해 출력되는 이미지 데이터를 수신하여 이미지 데이터를 이미지 메모리(32)에 기록한다.

복수의 회로들로부터 요청 신호들을 수신시, 메모리 제어기(22)는 실시간으로 처리를 수행하여야 하는 회로를 우선적으로 선택할 수 있다. 예를 들어, 피사체의 이미지가 파인더(36)에 디스플레이되어야 하면, 메모리 제어기(22)는 입력 신호 처리기(21)와 NTSC/PAL 인코더(23)를 우선적으로 선택한다. 또한, 메모리 제어기(22)가 점유 비율에 의존하여 각각의 회로들의 우선 순위를 결정하도록 이미지 데이터 버스(33)상에서 이미지 데이터의 버스 점유 비율을 해독하는 것이 가능하다.

이미지 데이터가 이미지 데이터 버스(33)의 전달 대역 제한내에서 각각의 회로들에 전해질 수 있으면, 메모리 제어기(22)가 각각의 회로들에서 미리 설정된 처리를 수행하게 허용하도록 승인 신호(acknowledge signal)를 각각의 회로들에 시간 분할적으로 전달하는 제어를 수행하는 것이 가능하다. 이는 메모리 제어기(22)가 각각의 회로들에서 데이터에 실시간으로 액세스하는 것을 가능하게 하여, 각각의 회로로부터의 이미지 데이터가 이미지 메모리(32)에 기록되게 하거나 이미지 메모리(32)내의 이미지 데이터가 각각의 회로들로 판독되어 전달되게 한다.

메모리 제어기(22)가 이미지 데이터 버스(33)를 통해 도시되지 않은 외부 회로로 액세스할 때, 외부 회로가 상술된 요청 신호를 전달하거나 전송된 승인 신호를 수신할 수 있으면, 메모리 제어기(22)는 이미지 데이터 버스(33)의 전달 대역 제한 범위내에서 신호 처리기(20)내의 각각의 회로들에 시간 분할적으로 동시에 액세스할 수 있다. 즉, 이미지 데이터 버스(33)의 대역 범위내에 있으면, 메모리 제어기(22)는 신호 처리기(20)내의 회로들이나 외부 회로의 수에 관계없이 시간 분할적으로 신호 처리기(20)내의 회로들이나 신호 처리기(20)내의 외부 회로들에 동시 액세스할 수 있다.

상술된 바와 같이, 메모리 제어기(22)는 이미지 데이터 버스(33)의 조정기능(arbitration), 이미지 메모리(3s2)와 각각의 회로들 사이의 이미지 데이터의 기록/판독 제어, 및 CPU 버스(34)로의 데이터 전달을 수행한다.

신호 처리기(20)에서 이미지 데이터의 특정한 흐름이 도 4를 참조하여 설명된다.

입력 신호 처리기(21)는 이미지 발생 유닛(10)으로부터의 이미지 데이터에 미리 설정된 신호 처리를 실행하는 CCD 인터페이스(21a), CCD 인터페이스(21a)를 처리하는 검출 회로(21b), 및 이미지 데이터의 변환 처리를 행하는 카메라 디지털 신호 처리기(21c)(카메라 DSP 21c)를 포함한다.

CCD 인터페이스(21a)는 도 2에 도시된 S/H-A/D 회로(12)로부터 R, G, 및 B로 구성된 이미지 데이터에 디지털 클램프, 백색 균형 조정, 또는 감마 정정과 같은 처리를 수행하거나, 필요한 경우 이미지 데이터의 수평 방향으로 구성성분들을 1/10 만큼 줄인다(decimate). 이러한 처리 이후에, CCD 인터페이스(21a)는 이미지 데이터를 이미지 데이터 버스(33)를 통해 카메라 DSP(21c)에 전하거나 메모리 제어기(22)에 전달한다.

CCD 인터페이스(21a)의 이미지 데이터로부터, 검출 회로(21b)는 자동-포커싱, 자동-홍채, 또는 백색 균형 조정에 대한 검출을 수행한다.

카메라 DSP(21c)는 CCD 인터페이스(21a)로부터의 R, G, 및 B의 이미지 데이터를 휘도 신호(luminance signal; Y)와 색차 신호들(chrominance signals; Cb, Cr)로 구성된 이미지 데이터로 변환시킨다. 카메라 DSP(21c)는 또한 상기 처리를 실행할 뿐만 아니라 간략화된 형태로 이미지 데이터의 해상도를 변환시키는 간략화된 해상도 변환 회로(21d)를 갖는다.

간략화된 해상도 변환 회로(21d)는 CCD 이미지 센서(11)에 의해 발생된 이미지 데이터의 해상도가 VGA 포맷보다 크면 값을 낮추도록 이미지 데이터의 해상도를 변환시키게 동작한다.

특히, 간략화된 해상도 변환 회로(21d)는 색차 신호들을 분리하는 B-Y/R-Y 분리 회로(61), 수평 방향으로의 보간(interpolation)을 위한 수평 방향 선형 보간 회로(horizontal direction linear interpolation circuit; 62), 색차 신호들을 합성하는 B-Y/R-Y 합성 회로(63), 수평 주사 주기 (1H 주기) 만큼 각 신호들을 지연시키는 1H 지연 회로(64), 및 수직 방향 선형 보간 회로(65)를 포함한다.

B-Y/R-Y 분리 회로(61)는 카메라 DSP(21c)로부터의 이미지 데이터로부터 색차 신호(B-Y, R-Y)를 크로마 신호들(chroma signals; Cb, Cr)로서 분리하여, 분리된 크로마 신호들을 수평 방향 선형 보간 회로(62)로 전달한다. 수평 방향 선형 보간 회로(62)는 수평 방향으로 휘도를 낮추도록 휘도 신호들(Y)과 색차 신호들(B-Y, R-Y)을 수평 방향으로 보간하고, 보간된 휘도 신호들(Y)과 색차 신호들(B-Y, R-Y)을 B-Y/R-Y 합성 회로(63)에 전달한다.

B-Y/R-Y 합성 회로(63)는 색차 신호들(B-Y, R-Y)를 합성하고, 수평 방향 선형 보간 회로(62)로부터의 휘도 신호들(Y)과 합성된 색차 신호들(B-Y. R-Y)을 1H 지연 회로(64) 및 수직 방향 선형 보간 회로(vertical direction linear interpolation circuit; 65)에 전달한다. 1H 지연 회로(64)는 휘도 신호들(Y)과 색차 신호들을 1H 만큼 지연시키고, 지연된 신호들을 수직 방향 선형 보간 회로(65)에 전달한다. 수직 방향 선형 보간 회로(65)는 B-Y/R-Y 합성 회로(63) 및 1H 지연 회로(64)로부터의 휘도 신호들(Y) 및 색차 신호들(B-Y, R-Y)에 기초하여 수직 방향에서 선형 보간 처리를 수행하고, 수평 및 수직 방향들 모두에서 해상도가 낮추어진 휘도 신호들(Y') 및 색차 신호들(B-Y)', (R-Y)'로 구성된 이미지 데이터를 출력한다.

해상도 변환 회로(28)는 [p x q] 이미지 데이터를 [m x n] 이미지 데이터로 변환시키는 해상도 변환 처리를 수행한다. 해상도 변환 회로(28)는 CCD 이미지 센서(11)에서 만들어진 이미지 데이터가 높은 해상도인 경우 미리 설정된 값으로 해상도를 억제하는 처리를 수행한다. 그러나, 저해상도의 이미지 데이터를 고해상도의 데이터로 처리하는 것이 가능하다.

도 6을 참조하면, 해상도 변환 회로(28)는 이미지 데이터 버스(33)로부터 입력된 이미지 데이터를 저장하는 입력 버퍼(71), 입력 버퍼(71)로부터의 이미지 데이터를 수평 방향으로 버퍼링하는 수평 방향 버퍼(72), 수평 방향 버퍼(72)로부터의 이미지 데이터의 해상도를 수평 방향으로 변환시키는 수평 방향 변형 처리 회로(73), 수평 방향 변형 처리 회로(73)로부터의 이미지 데이터를 수직 방향으로 버퍼링하는 수직 방향 버퍼(74), 이미지 데이터의 해상도를 수직 방향으로 변환시키는 수직 방향 변형 처리 회로(75), 및 출력할 때 버퍼링하는 출력 버퍼(76)를 포함한다.

이미지 데이터의 해상도를 변환시킬 준비가 되면, 해상도 변환 회로(28)는 이미지 메모리(32)로부터 이미지 데이터를 판독하도록 메모리 제어기(22)에 요구하는 판독 요청 신호를 출력하면서, 이미지 데이터의 변환 처리 이후 이미지 데이터를 이미지 메모리(32)에 기록하도록 메모리 제어기(22)에 요구하는 기록 요청 신호를 출력한다. 해상도 변환 회로(28)는 또한 메모리 제어기(22)가 요청 신호에 응답함을 나타내는 승인 신호를 수신한다.

도 7을 참조하면, 수평 방향 버퍼(72)는 제 1 지연 회로(81), 제 2 지연 회로(82), 및 제 3 지연 회로(83)로 구성되고, 이들 각각은 한 픽셀의 지연을 만든다. 그래서, 제 1 지연 회로(81)는 한 픽셀 만큼 지연된 이미지 데이터를 출력하고, 제 2 및 제 3 지연 회로(82, 83)는 각각 두 픽셀 만큼 지연된 이미지 데이터 및 세 픽셀 만큼 지연된 이미지 데이터를 출력한다.

도 7을 참조하면, 수평 방향 변형 처리 회로(73)는 제 1 내지 제 4 곱셈기들(84, 85, 86, 87) 및 제 1 내지 제 3 가산기들(88, 89, 90)을 포함한다. 데이터를 정상화시키는 회로는 가산기(90)의 뒤에 부수적으로 첨부된다.

제 1 곱셈기(84)는 입력 버퍼(71)로부터 공급된 이미지 데이터를 미리 설정된 계수로 곱하고, 그 결과의 데이터를 가산기(88)에 전달한다. 제 2 곱셈기(85)는 제 1 지연 회로(81)로부터 공급된 이미지 데이터를 미리 설정된 계수로 곱하고, 그 결과의 데이터를 가산기(88)에 전달한다. 제 3 곱셈기(86)는 제 2 지연 회로(82)로부터 공급된 이미지 데이터를 미리 설정된 계수로 곱하고, 그 결과의 데이터를 가산기(89)에 전달한다. 제 4 곱셈기(87)는 제 3 지연 회로(83)로부터 공급된 이미지 데이터를 미리 설정된 계수로 곱하고, 그 결과의 데이터를 가산기(90)에 전달한다. 제 1 가산기(88)는 이미지 데이터를 합성하여 그 결과의 데이터를 제 2 가산기(89)에 전달한다. 제 2 가산기(89)는 이미지 데이터를 합성하여 그 결과의 데이터를 제 3 가산기(90)에 전달한다. 제 3 가산기(90)는 각각의 이미지 데이터를 합성하여 그 결과의 데이터를 수평 방향으로의 해상도가 변환된 이미지 데이터로서 수직 방향 버퍼(73)로 전달한다.

따라서, 수평 방향 변형 처리 회로(73)는 각각이 미리 설정된 형태로 한 픽셀 지연을 갖는 복수의 이미지 데이터를 미리 설정된 가중치들로 가중하고, 가중된 이미지 데이터를 수평 방향으로 픽셀들을 보간하거나 줄이도록 합성하여 수평 방향에서 해상도를 변환시킨다.

수직 방향 버퍼(74)는 각각이 1-라인을 지연시키도록 적응되는 제 1 내지 제 3 버퍼들(91, 92, 93)의 직렬 연결로 구성된다. 따라서, 제 1 버퍼 메모리(91)는 한 라인 만큼 지연된 이미지 데이터를 출력하고, 제 2 및 제 3 버퍼 메모리들(92, 93)은 각각 2 및 3 라인 만큼 지연된 이미지 데이터를 출력한다.

도 7을 참조하면, 수직 방향 변형 처리 회로(75)는 제 5 내지 제 8 곱셈기 (94 내지 97)와 제 4 내지 제 6 가산기(98 내지 100)를 포함한다. 수직 방향 변형 처리 회로(75)는 때때로 가산기(90)의 다운스트림(downstream)측에서 데이터를 정규화시키기 위한 회로를 포함한다.

제 5 곱셈기(94)는 수평 방향 변환 회로(73)로부터 공급된 이미지 데이터를 미리 설정된 계수로 곱하여, 그 결과의 데이터를 제 4 가산기(98)에 전달한다. 제 6 곱셈기(95)는 제 1 라인 메모리(91)로부터 공급된 이미지 데이터를 미리 설정된 계수로 곱하고, 그 결과의 데이터를 제 4 가산기(98)에 전달한다. 제 7 곱셈기(96)는 제 2 라인 메모리(92)로부터 공급된 이미지 데이터를 미리 설정된 계수로 곱하고, 그 결과의 데이터를 제 5 가산기(99)에 전달한다. 제 8 곱셈기(97)는 제 3 라인 메모리(93)로부터 공급된 이미지 데이터를 미리 설정된 계수로 곱하고, 그 결과의 데이터를 제 6 가산기(100)에 전달한다. 제 4 가산기(98)는 이미지 데이터를 합성하고, 그 결과의 데이터를 제 5 가산기(99)에 전달한다. 제 5 가산기(99)는 이미지 데이터를 합성하여, 그 결과의 데이터를 제 6 가산기(100)에 전달한다. 제 6 가산기(100)는 각각의 이미지 데이터를 합성하고, 그 결과의 데이터를 수평 방향에서의 해상도가 변환된 이미지 데이터로 출력한다.

따라서, 수직 방향 변형 처리 회로(75)는 각각이 미리 설정된 형태로 한 라인 지연을 갖는 복수의 이미지 데이터를 미리 설정된 가중치로 가중하고, 가중된 이미지 데이터를 수평 방향으로 픽셀들을 보간하거나 줄이도록 합성하여 수직 방향에서 해상도를 변환시킨다.

도 7에서, 해상도 변환 회로(28)는 먼저 수직 방향에서의 해상도 변환으로 이어지는 수평 방향에서의 해상도 변환을 실행한다. 그러나, 해상도 변환 회로(28)가 수평 방향에서의 변환으로 이어지는 수직 방향에서의 해상도 변환을 실행하는 것이 가능하다. 즉, 해상도 변환 회로(28)는 이미지 데이터를 입력 버퍼(71)에서 수직 방향 버퍼(74)로 공급하고 수직 방향 버퍼(74), 수직 방향 변형 처리 회로(75), 수평 방향 버퍼(72), 및 수평 방향 변형 처리 회로(73)에서의 처리를 순서대로 실행하도록 구성될 수 있다.

상술된 실시예에서, 수직 방향 버퍼(74)내의 제 1 내지 제 3 버퍼 메모리(91 내지 93)는 1-라인(1H) 이미지 데이터를 저장하도록 구성된다. 대안으로, 제 1 내지 제 3 버퍼 메모리(91 내지 93)는 도 9에 도시된 바와 같이 1 라인 이하의 이미지 데이터를 저장하도록 구성될 수 있다. 이때는 메모리 제어기(22)가 도 10에 도시된 바와 같이, 매 N개 픽셀들마다 이미지 메모리(32)에 저장된 이미지 데이터를 판독할 필요가 있다.

특히, 메모리 제어기(22)는 수직 방향에서 선에 기초하여 매 N개 픽셀마다 이미지 메모리(32)에 저장된 관찰 화면(viewing screen)에 대응하는 픽셀 데이터를 판독한다. 도 11을 참조하면, 각각의 관찰 화면은 p x q 픽셀들로 구성되고, 상위 좌측 픽셀의 좌표는 (1,1), 상위 우측 픽셀의 좌표는 (p,1), 하위 좌측 픽셀의 좌표는 (1,q), 또한 하위 우측 픽셀의 좌표는 (p,q)이다.

도 12를 참조하면, 메모리 제어기(22)는 N개 픽셀들의 이미지 데이터가 로우 (row) 1, 2, ..., q의 순차로 수평 방향에서 선에 기초하여 판독되게 한다. 이는 메모리 제어기(22)가 좌측 끝부분으로부터 N 픽셀들에 대응하는 이미지 데이터, 또는 N x q 픽셀들, 즉 (1,1), (1,q), (N,q), 및 (N,1)로 정의된 영역내의 픽셀 데이터를 판독하게 한다. 이 이미지 데이터는 이후 이미지 데이터 세트(1)이라 칭하여진다.

메모리 제어기(22)는 이어서 (N-1,1), (N-1,q), (2N-2,q), (2N-2,1)로 정의된 범위내의 이미지 데이터를 판독하고, 이들은 이후 이미지 데이터 세트(2)라 칭하여진다. 메모리 제어기(22)가 이미지 데이터 세트(1)와 이미지 데이터 세트(2)를 판독하면, 이는 제 (N-1) 칼럼(column)과 제 N 칼럼의 이미지 데이터를 2회 판독하는 것과 같다.

그 이유는 수직 방향 변형 처리 회로(75)가 주위 픽셀로부터 시작되는 보간을 수행하므로, 제 1 내지 제 3 버퍼 메모리들(91 내지 93)의 시작 끝부분 및 나중 끝부분에 저장된 픽셀들이 처리의 피사체가 아니기 때문이다. 예를 들어, 이미지 데이터 세트(1)가 판독되면, 픽셀(N,1)은 수직 방향에서 보간 처리의 피사체가 아니다. 그러나, 이 픽셀(N,1)은 픽셀 데이터 세트(2)가 판독될 때 판독되어 보간 처리의 피사체가 된다.

유사한 방식으로, 메모리 제어기(22)는 바로 이전 이미지 데이터 중 최종 두 칼럼의 이미지 데이터가 포함되도록 매 선마다 수평 방향에서 N 픽셀의 이미지 데이터를 판독한다. 이는 해상도 변환 회로(28)에 설정된 이미지 데이터를 전달한다.

수직 방향 버퍼(74)에는 라인을 기초하여 제 1 내지 제 3 버퍼들(91 내지 93)의 용량에 대응하는 양으로 이미지 데이터가 공급된다. 그래서, 제 1 내지 제 3 버퍼 메모리들(91 내지 93) 각각에는 이미지 데이터 오프셋 1 라인이 저장된다. 수직 방향 변형 처리 회로(75)는 수직 방향 버퍼(74)의 제 1 내지 제 3 버퍼들(91 내지 93)로부터의 이미지 데이터에 기초하여 수직 방향에서의 해상도 변환 처리를 수행할 수 있다.

메모리 제어기(22)에서, 메모리 제어기(22)는 수직 방향에서의 해상도 변환에 요구되는 버퍼 메모리의 용량이 1 라인에 이르지 않더라도, 메모리 버퍼의 용량과 연관되어 판독함으로써, 해상도 변환 회로(28)가 수직 방향에서 해상도 변환을 실행하게 할 수 있다.

비록 이미지 데이터 세트 사이의 판독 오버랩이 2개 칼럼이더라도, 오버랩은 2개 칼럼들을 초과하거나 오버랩핑이 없을 가능성이 있다. 본 발명은 해상도 변환에 대한 제한 없이 카메라 신호 처리와 같은 이미지 신호 처리에 적용가능함을 주목한다.

비록 상기의 설명은 버퍼 메모리가 수직 방향에 대한 보간에 사용되고 있는 실시예에 관한 것이지만, 본 발명은 또한 버퍼 메모리가 수평 방향에 대한 보간에 사용되고 있는 실시예에도 적용가능하다.

즉, 해상도 변환 회로(28)는 도 13에 도시된 바와 같이, N 픽셀들의 용량을 갖는 버퍼 메모리(72a)로 구성되는 수직 방향 버퍼(72a)를 사용해 수평 방향에서 해상도 변환을 수행할 수 있다. 메모리 제어기(22)는 도 14에 도시된 바와 같이, 수직 방향에서 로우 1, 2, ..., p의 순차로 칼럼을 기초로 하여 N 픽셀들의 이미지 데이터를 판독할 수 있다. 그 동안에는 메모리 제어기(22)가 상술된 수직 보간 처리에서와 같이 이들 이미지 데이터가 수평 보간 처리의 피사체가 되도록 버퍼 메모리의 선두 및 나중 끝부분에 저장된 이미지 데이터를 2회 판독할 필요가 있다.

따라서, 메모리 제어기(22)는 각각이 N 픽셀들의 용량을 갖는 제 1 내지 제 3 버퍼 메모리들(91 내지 93)에 대해 수직 및 수평 방향에서의 해상도 변환 처리가 실행되도록 이미지 메모리(32)로부터 이미지 데이터를 판독할 수 있다. 이는 수평 방향 버퍼(72) 및 수직 방향 버퍼(74)의 회로 규모가 제작 비용을 낮추도록 줄어들게 할 수 있다.

상술된 바와 같이 부호화를 실행하는 NTSC/PAL 인코더(23)는 또한 부호화 처리 이전에, 필요한 경우, 이미지 데이터의 해상도를 증가시키기 위해 간략화된 해상도 변환 회로(23a)를 갖는다.

간략화된 해상도 변환 회로(23a)는 이미지 메모리(32)상의 이미지 데이터가 디스플레이를 위해 요구되는 해상도보다 낮은 경우 파인더(36)의 디스플레이 표준에 정합되도록 해상도 변환을 수행한다.

도 15를 참조하면, 간략화된 해상도 변환 회로(23a)는 이미지 데이터 버스(33)로부터의 이미지 데이터를 저장하는 라인 메모리(101), 수직 방향으로 이미지 데이터를 보간하는 수직 방향 선형 보간 회로(V-방향 선형 보간 회로(102)), 및 수평 방향 보간 회로(103)를 포함한다.

라인 메모리(101)는 저장된 순서대로 이미지 데이터를 V-방향 선형 보간 회로(102)에 전달하도록 한 라인에 대응하는 양으로 입력 단자(in)로부터의 이미지 데이터를 저장한다. V-방향 선형 보간 회로(102)는 수직 방향으로 선형 보간을 수행하도록 V-방향 선형 보간 회로(102)로부터의 이미지 데이터와 입력 단자(in)로부터의 이미지 데이터를 미리 설정된 가중치로 가중한다. 수평 방향 보간 회로(103)는 Y를 7차 필터(order-seven filter)로 보간하면서, Cb 및 Cr을 3차 필터로 보간시킨다. 이는 단순히 2의 계수 만큼 해상도를 증가시키기 위한 보간이다. 수평 방향 보간 회로(103)는 이미지 데이터를 출력 단자(out)에서 출력한다.

예를 들어, 입력 단자(in)로부터 입력된 이미지 데이터가 a, 라인 메모리(101)로부터 판독된 이미지 데이터가 b, 가중치 계수가 g(여기서, 0 ≤ g ≤ 1), 및 V-방향 선형 보간 회로(102)에 의해 출력된 이미지 데이터가 c이면, V-방향 선형 보간 회로(102)는 다음의 처리를 실행한다:

c = g*a + (1-g)*b

출력 단자(out)에 의해 출력되는 이미지 데이터는 앞서 기술된 바와 같이 NTSC/PAL 인코더(23)에 의해 부호화된다.

신호 처리 시스템에서, 디지털 정지 카메라(1)는 2개 칩들, 즉 신호 처리기(20)와 CPU(41)로 구성된다. 그러므로, 각각의 신호 처리 회로들은 각각의 칩 구성들이므로, 기판 표면적과 전력 소모는 각 신호 처리 회로가 분리된 칩 구성인 경우보다 더 작을 수 있다.

또한, 신호 처리기(20)가 CPU를 포함하는 칩 구성이 아니므로, 신호 처리는 CPU(41)와 연관된 응용이 변하더라도 적응적으로 실행될 수 있다. 즉, 신호 처리기(20)가 CPU를 포함하는 칩 구성이면, CPU의 응용이 변하는 경우 칩을 재구성하는 것이 불가능하다. 그러나, 신호 처리기(20)는 응용을 기초하여 최적의 구조인 CPU를 사용하여 미리 설정된 신호 처리를 수행할 수 있다.

상술된 구조의 디지털 정지 카메라(1)는 이미지 촬영 이전에 피사체의 위치 또는 상태를 확인하는 파인더 모드, 확인된 피사체의 이미지를 촬영하는 기록 모드, 및 피사체 이미지의 촬영된 상태를 확인하는 재생 모드를 가지며, 우세한 모드에 따라 처리를 실행한다.

파인더 모드에서, 사용자는 피사체를 촬영하도록 도시되지 않은 셔터 버튼을 누르기 이전에 파인더(36)에 나타내진 피사체의 상태를 관찰하여야 한다. 이 파인더 모드에서, 메모리 제어기(22) 및 다른 회로는 다음의 방식으로 제어된다. 각 모드들을 설명하기 위해, 도 4를 주로 참고하고, 때때로 도 16을 참고한다.

파인더 모드에서, CCD 이미지 센서(11)는 수직 구성성분들로부터 1/3으로 세선화된 이미지 신호들을 발생하고, 디지털화된 이미지 데이터를 S/H-A/D 회로(12)를 통해 CCD 인터페이스(21a)로 공급한다.

CCD 인터페이스(21a)는 도 16a에 도시된 클럭들과 동기화되어 신호 처리를 수행한다. 특히, CCD 인터페이스(21a)는 이미지 발생 유닛(10)에 의해 공급된 이미지 데이터의 수평 구성성분을 1/3으로 줄이고, 감소 처리된 이미지 데이터를 감마(gamma) 정정하여 그 정정된 데이터를 카메라 DSP(21c)에 전달한다. CCD 인터페이스(21a)는 1/3 감소 처리로부터 340 x 256으로 변환된 이미지 데이터를 카메라 DSP(21c)에 공급한다.

카메라 DSP(21c)는 감소 처리된 이미지 데이터를 YCrCb 이미지 데이터로 데이터 변환 처리를 수행한다. 카메라 DSP(21c)는 이미지 데이터의 해상도를 낮추도록 간략화된 해상도 변환 회로(21d)에서 이미지 데이터의 해상도를 변화시키고 (340 x 256 → 320 x 240), 변환된 이미지 데이터를 이미지 데이터 버스(33)를 통해 메모리 제어기(22)로 전달한다.

간략화된 해상도 변환 회로(21d)는 간략화된 형태로 해상도를 후속하는 처리에 필요한 정도로 저하시킨다. 이 방식에서, CCD 이미지 센서(11)에 의해 발생된 이미지 데이터가 고해상도이면, CCD 이미지 센서(11)에 의해 발생된 이미지 데이터로 취해진 전달 범위는 파인더 모드의 실시간 특성들을 유지하기 위해 이미지 데이터 버스(33)상의 정체를 피하도록 감소될 수 있다.

메모리 제어기(22)는 이미지 데이터를 이미지 메모리(32)에 기록하고, 도 16d에 도시된 바와 같이 이미지 메모리(32)로부터 이미지 데이터를 판독하여 판독된 이미지 데이터를 이미지 데이터 버스(33)를 통해 NTSC/PAL 인코더(23)에 전달한다. 동시에, 메모리 제어기(22)는 도 16e에 도시된 바와 같이 이미지 메모리(32)에 저장된 OSD 데이터를 판독하여, 도 16e에 도시된 바와 같이 이미지 메모리(32)에 저장된 OSD 데이터를 전달한다. 도 16f는 상술된 실시간 처리를 가능하게 하는 이미지 데이터 버스(33)상의 전달 상태를 도시한다.

NTSC/PAL 인코더(23)는 각각 NTSC 시스템 또는 PAL 시스템의 경우 320 x 240 → 640 x 240 또는 320 x 240 → 640 x 288의 해상도 변환을 수행하고, 변환된 이미지 데이터를 NTSC/PAL 인코더(23)로 전달한다. NTSC/PAL 인코더(23)는 또한 이미지 데이터를 NTSC 시스템 또는 PAL 시스템의 데이터인 도 3에 도시된 파인더(36)에 전해지는 OSD 데이터로 변환한다. 이는 피사체의 이미지, 제목 정보 등이 실시간으로 파인더(36)상에 디스플레이되도록 허용하게 한다.

한편, NTSC/PAL 인코더(23)는 낮은 해상도의 데이터를 해상도 증가시키도록, 예를 들어 320 x 200 이미지 데이터가 공급되는 경우, 이것이 각각 NTSC 시스템 및 PAL 시스템에 대해 640 x 240 이미지 데이터 및 640 x 288 이미지 데이터로 변환되도록 해상도를 변환시킨다.

디지털 정지 카메라(1)에서, CCD 이미지 센서(11)에 의해 발생된 이미지 데이터의 해상도는 데이터량을 줄이도록 파인더 모드에서 간략화된 형태로 저하되므로, 이미지 데이터는 이미지 데이터 버스(33)의 대역폭 제한치내에 있게 되고 해상도는 도 16f에 도시된 타이밍에서 디스플레이에 필요한 정도로 출력 스테이지에서 증가될 것이다.

따라서, 디지털 정지 카메라(1)에서, 이미지 데이터는 고해상도이더라도 시간을 소모하는 감소 처리를 수행할 필요없이, 피사체의 이미지가 파인더(36)에서 디스플레이되도록 허용하게 이미지 데이터 버스(33)의 대역폭 제한치내에 유지된다.

우선적인 처리를 위한 회로, 즉 CCD 인터페이스(21a), 카메라 DSP(21c), 또는 NTSC/PAL 인코더(23)가 CPU(41)에서 앞서 설정되고, 신호 처리가 상기 회로들에서와 같이 다른 회로들에서 시간 분할적으로 실행되면, 높은 우선 순위를 갖는 각각의 회로들의 처리는 이미지 데이터의 데이터량에 따라 우선적으로 수행될 수 있다.

간략화된 해상도 변환 회로(21d)에서 이미지 데이터의 데이터량이 큰 경우, 데이터 처리는 CPU(41)의 제어하에서 화상 품질이 어느 정도 저하할지라도, 실시간 처리에 우선 순위를 주기 위해 높은 처리 속도로 수행될 수 있다. 이 방식으로, 이미지 발생 유닛(10)에서 발생된 이미지 데이터의 데이터량이 큰 경우에도 파인더 모드에서는 고속 처리가 실행될 수 있다.

전자 줌 기능(electronic zooming function)을 갖는 디지털 정지 카메라(1)의 경우, CPU(41)는 다음의 방식으로 각각의 회로를 제어할 수 있다.

메모리 제어기(22)는 CCD 인터페이스(21a) 및 카메라 DSP(21c)를 통해 공급된 이미지 데이터가 이미지 메모리(32)에 기록되게 하고, 이미지 데이터가 이미지 메모리(32)로부터 판독되어 해상도 변환 회로(28)에 전달되게 한다. 해상도 변환 회로(28)는 전자 줌 기능에 의해 입력 이미지의 일부로부터 확대된 이미지 데이터를 공식화하여, 그 결과의 이미지를 이미지 메모리(32)에 출력한다. 이 이미지 데이터는 이미지 메모리(32)로부터 판독되어 NTSC/PAL 인코더(23)를 통해 파인더(36)에 출력된다. 이는 전자적으로 줌 조정된 이미지 데이터를 발생한다.

파인더 모드는 실시간 특성들에 최우선 순위를 제공하므로, 각각의 회로들에 의해 시간을 소모하는 처리가 실행되지 않는다. 그러나, CPU(41)는 메모리 제어기(22)와 다른 회로들이 이미지 데이터 버스(33)의 전달 영역에 의해 허용된 범위내에 있으면 다양한 처리 동작을 수행하게 한다.

예를 들면, 메모리 제어기(22)는 CCD 인터페이스(21a)로부터 공급된 이미지 데이터가 저장된 이미지 메모리(32)로부터 이미지 데이터를 판독하고, 판독된 이미지 데이터를 이미지 데이터 버스(33)를 통해 NTSC/PAL 인코더(23)에, 또한 JPEG 인코더/디코더(29)에 공급하도록 구성도리 수 있다. 파인더(36)는 실시간으로 피사체의 이미지를 디스플레이하고, JPEG 인코더/디코더(29)는 JPEG 시스템에 따라 이미지 데이터를 압축한다.

JPEG 인코더/디코더(29)는 정지 이미지를 압축/확장하지만, 실시간으로 고-픽셀 이미지를 처리할 수는 없다. 그래서, JPEG 인코더/디코더(29)가 압축을 통해 해상도를 저하시키도록 이미지의 일부를 슬라이스(slice)하거나 압축을 통해 이미지 데이터 버스(33)로부터 공급되는 이미지 데이터의 미리 설정된 프레임들의 수(프레임들이나 필드들의 수)를 줄이는 것이 가능하다. 이는 프레임-감소된 정지 이미지를 연속적으로 촬영하거나 저해상도 이미지를 연속적으로 촬영하는 것을 가능하게 한다.

사용자는 상술된 파인더 모드에서 파인더(36) 상에 디스플레이된 객체의 상태를 관찰한다. 객체가 촬영될 것으로 결정되면, 사용자는 도시되지 않은 셔터 버튼을 누른다.

셔터 버튼이 눌려지면, 디지털 정지 카메라(1)는 기록 모드로 진행된다. 기록 모드에서, CPU(41)는 촬영된 피사체의 이미지를 기록 장치(51)에 기록하도록 다음의 방식으로 메모리 제어기(22) 및 각각의 회로들을 제어한다.

CCD 이미지 센서(11)는 셔터를 누르는 것과 동시에 축소 동작을 중단하고, XGA 포맷의 이미지 신호들을 발생하여 디지털화된 이미지 데이터를 S/H-A/D 회로(12)를 통해 CCD 인터페이스(21a)로 전달한다.

CCD 인터페이스(21a)는 S/H-A/D 회로(12)로부터 공급된 이미지 데이터를 카메라 DSP(21c)가 아니라, 메모리 데이터 버스(33)를 통해 메모리 제어기(22)로 전달한다. 메모리 제어기(22)는 먼저 이미지 데이터를 이미지 메모리(32)에 기록하고, 후속하여 이미지 데이터를 판독하여 판독된 이미지 데이터를 이미지 데이터 버스(33)를 통해 카메라 DSP(21c)에 전달한다. 카메라 DSP(21c)는 RGB로 구성된 이미지 데이터를 Y, Cb, 및 Cr로 구성된 이미지 데이터로 변환한다.

카메라 DSP(21c)에는 이미지 메모리(32)에 일단 기록된 이미지 데이터가 공급된다. 즉, 카메라 DSP(21c)는 CCD 인터페이스(21a)로부터 직접 공급된 이미지 데이터 대신에 이미지 메모리(32)로부터의 이미지 데이터에 데이터 변환을 실행한다. 그래서, 카메라 DSP(21c)가 고속 데이터 변환을 수행할 필요가 없지만, 이미지 데이터 버스(33)가 복잡하지 않을 때는 카메라 DSP(21c)가 이러한 처리를 실행하는 것으로 충분하다. 다시 말해서, 카메라 DSP(21c)가 실시간으로 처리를 수행할 필요가 없으므로, 데이터 변환 처리는 높은 처리 속도보다 높은 화질에 우선 순위가 주어져 실행될 수 있고, 결과의 변환된 이미지 데이터는 이미지 데이터 버스(33)를 통해 메모리 제어기(22)로 전달될 수 있다. 메모리 제어기(22)는 이미지 데이터가 이미지 메모리(32)에 기록되게 한다.

메모리 제어기(22)는 이미지 데이터가 이미지 메모리(32)로부터 판독되고 판독된 이미지 데이터가 JPEG 인코더/디코더(29)에 전해지게 한다. JPEG 인코더/디코더(29)는 JPEG 시스템에 따라 이미지 데이터를 압축하고, 압축된 이미지 데이터를 도 3에 도시된 기록 장치(51)에 기록한다.

기록하는 동안과 같이, 실시간 처리가 불필요하지 않으면, CPU(41)는 이미지 데이터 버스(33)의 전달 대역을 고픽셀 이미지를 처리하는데 사용하도록 이미지 데이터를 이미지 메모리(32)에 일시적으로 기록한 후에 미리 설정된 처리가 실행되게 한다.

CPU(41)는 기록 모드에서 XGA 포맷의 이미지 데이터를 기록 장치(51)에 직접 기록한다. 그러나, 해상도 변환 회로(28)가 이미지 데이터를 기록 장치(51)에 기록하기 이전에 이미지 데이터의 해상도를 변환시키는 것이 가능하다. 특히, JPEG 인코더/디코더(29)가 이미지 데이터를 압축하고 압축된 데이터를 기록 장치(51)에 기록하게 허용하도록 해상도 변환 회로(28)가 VGA와 관련되어 메모리 제어기(22)를 통해 이미지 메모리(32)로부터 판독된 이미지 데이터의 해상도를 변환시키게 하는 (1024 x 768 → 640 x 480) 것이 가능하다.

이미지 촬영 이후에 촬영된 이미지를 확인하기를 바라면, 운영자는 촬영된 이미지를 재생하도록 도시되지 않은 재생 버튼을 누른다.

재생 버튼이 눌려지면, 디지털 정지 카메라(1)는 재생 모드로 이동된다. 재생 모드에서, CPU(41)는 피사체의 이미지 데이터를 판독하도록 다음의 방식으로 각각의 회로들을 제어한다.

즉, 재생 버튼이 눌려진 것을 검출하면, CPU(41)는 기록 장치(51)로부터 이미지 데이터를 판독하고, 데이터를 CPU 버스(34)를 통해 JPEG 인코더/디코더(29)에 전하기 이전에 판독된 이미지 데이터를 DRAM(42)에 일시적으로 저장한다. JPEG 인코더/디코더(29)는 XGA 포맷의 이미지 데이터를 만들도록 JPEG 시스템에 따라 기록 장치(51)로부터 판독된 이미지 데이터를 확장시키고, 그 결과의 이미지 데이터를 이미지 데이터 버스(33)를 통해 메모리 제어기(22)로 전달한다.

메모리 제어기(22)는 이미지 데이터를 이미지 메모리(32)에 기록하고, 이미지 메모리(32)로부터 이미지 데이터를 판독하여 판독된 이미지 데이터를 이미지 데이터 버스(33)를 통해 해상도 변환 회로(28)에 전달한다.

해상도 변환 회로(28)는 이미지 데이터가 VGA 포맷(NTSC 시스템에서는 1024 x 768 → 640 x 480, PAL 시스템에서는 1024 x 768 → 640 x 576)에 따르도록 해상도 변환을 실행하고, 변환된 이미지 데이터를 이미지 데이터 버스(33)를 통해 메모리 제어기(22)로 전달한다. 이미지 데이터는 이어서 이미지 메모리(32)로부터 판독되어 NTSC/PAL 인코더(23)를 통해 파인더(36)에 전해진다. 기록 장치(51)에 기록된 이미지 데이터에 대응하는 이미지를 파인더(36)에 디스플레이한다.

즉, 기록 장치(51)에 기록된 이미지 데이터는 고해상도를 가지므로, CPU(41)는 먼저 해상도를 낮추고 이어서 이미지 데이터를 파인더(36)에 전달한다.

또한, CPU(41)가 파인더 모드, 기록 모드, 및 재생 모드 각각에 대해 우선적으로 처리되는 회로의 우선 순위를 설정하고 한 모드로 이동되는 것에 대한 우선 순위에 따라 관련 회로가 처리를 실행하게 하는 것이 가능하다. 이는 이미지 데이터의 신호 처리가 각 모드에서의 처리 내용에 따라 효과적으로 실행되게 할 수 있다.

상술된 실시예에서, 처리되고 있는 데이터는 XGA와 동일한 이미지 데이터인 것으로 가정된다. 본 발명은 이 실시예에 제한되지 않고 예를 들면, 백만개 이상의 픽셀들로 구성된 이미지 데이터의 처리에도 적용될 수 있음을 주목하여야 한다.

본 발명의 이미징 장치에 따라, 해상도 변환을 실행하는데 있어서, 제 1 해상도 변환 수단은 이미징 수단으로부터의 이미지 데이터의 해상도를 낮추고, 제 2 해상도 변환 수단은 이미지 데이터 버스를 통해 제 1 해상도 변환 수단으로부터 공급된 이미지 데이터의 해상도를 상승시켜, 이미지 데이터 버스상의 이미지 데이터의 점유 비율을 감소시키고, 피사체 이미지가 디스플레이 수단에 실시간으로 디스플레이될 수 있다.

Claims (15)

1. 이미징 장치(imaging apparatus)에 있어서:

   피사체로부터의 이미징 광(imaging light)에 대응하는 이미지 데이터를 발생하는 이미징 수단;

   해상도 변환(resolution conversion)에 의해, 상기 이미징 수단으로부터의 상기 이미지 데이터의 해상도를 낮추는 제 1 해상도 변환 수단;

   해상도 변환에 의해, 이미지 데이터 버스(image data bus)를 통해 상기 제 1 해상도 변환 수단으로부터 공급된 상기 이미지 데이터의 해상도를 상승시키는 제 2 해상도 변환 수단; 및

   상기 제 2 해상도 변환 수단으로부터의 상기 이미지 데이터를 디스플레이 수단에 출력하는 출력 수단을 구비하는, 이미징 장치.
2. 제 1 항에 있어서,

   상기 출력 수단으로부터의 상기 이미지 데이터에 대응하는 이미지를 디스플레이하는 디스플레이 수단을 더 구비하는, 이미징 장치.
3. 제 1 항에 있어서,

   상기 제 1 해상도 변환 수단은 상기 이미지 데이터 버스상의 상기 이미지 데이터의 점유 비율을 감소시키는 해상도 변환을 실행하는, 이미징 장치.
4. 제 1 항에 있어서,

   상기 제 2 해상도 변환 수단은 상기 디스플레이 수단상의 디스플레이 표준에 대응한 해상도 변환을 실행하는, 이미징 장치.
5. 이미징 장치에 있어서:

   피사체로부터의 이미징 광에 대응하는 이미지 데이터를 발생하는 이미징 수단;

   해상도 변환에 의해, 상기 이미징 수단으로부터의 상기 이미지 데이터의 해상도를 낮추는 제 1 해상도 변환 수단;

   해상도 변환에 의해, 이미지 데이터 버스를 통해 상기 제 1 해상도 변환 수단으로부터 공급되는 상기 이미지 데이터의 해상도를 상승시키는 제 2 해상도 변환 수단;

   상기 이미지 데이터를 저장하는 저장 수단;

   상기 저장 수단으로부터 공급된 상기 이미지 데이터의 해상도를 변환시키는 제 3 해상도 변환 수단; 및

   상기 제 2 또는 제 3 해상도 변환 수단으로부터의 상기 이미지 데이터를 디스플레이 수단에 출력하는 출력 수단을 구비하는, 이미징 장치.
6. 제 5 항에 있어서,

   상기 출력 수단으로부터의 상기 이미지 데이터에 대응하는 이미지를 디스플레이하는 디스플레이 수단을 더 구비하는, 이미징 장치.
7. 제 5 항에 있어서,

   상기 제 1 해상도 변환 수단은 상기 이미지 데이터 버스상의 이미지 데이터의 점유 비율을 감소시키는 해상도 변환을 실행하는, 이미징 장치.
8. 제 5 항에 있어서,

   상기 제 2 및 제 3 해상도 변환 수단은 상기 디스플레이 수단상의 디스플레이 표준에 대응한 해상도 변환을 실행하는, 이미징 장치.
9. 제 5 항에 있어서,

   상기 제 1 및 제 2 해상도 변환 수단에 의한 해상도 변환의 속도는 상기 제 3 해상도 변환 수단의 속도보다 상대적으로 더 빠른, 이미징 장치.
10. 제 5 항에 있어서,

    상기 이미징 장치는 복수의 동작 모드들을 갖고,

    상기 제 1 및 제 2 해상도 변환 수단 또는 상기 제 3 해상도 변환 수단은 상기 동작 모드들에 따라 선택적으로 사용되는, 이미징 장치.
11. 기록/재생 장치에 있어서:

    피사체로부터의 이미징 광에 대응하는 이미지 데이터를 발생하는 이미징 수단;

    상기 이미지 데이터를 기록 매체에 기록하고, 상기 기록 매체에 기록된 상기 이미지 데이터를 재생하는 기록/재생 수단;

    상기 이미징 수단으로부터의 상기 이미지 데이터의 해상도를 낮추는 해상도 변환을 실행하는 제 1 해상도 변환 수단;

    이미지 데이터 버스를 통해 상기 제 1 해상도 변환 수단으로부터 공급된 상기 이미지 데이터의 해상도를 상승시키는 해상도 변환을 실행하는 제 2 해상도 변환 수단;

    상기 이미지 데이터를 저장하는 저장 수단;

    상기 저장 수단으로부터 공급된 상기 이미지 데이터의 해상도 변환을 수행하는 제 3 해상도 변환 수단; 및

    상기 제 2 또는 제 3 해상도 변환 수단으로부터의 상기 이미지 데이터에 대응하는 이미지를 디스플레이하는 디스플레이 수단을 구비하는, 기록/재생 장치.
12. 제 11 항에 있어서,

    상기 제 1 해상도 변환 수단은 상기 이미지 데이터 버스상의 상기 이미지 데이터의 점유 비율을 낮추는 해상도 변환을 실행하는, 기록/재생 장치.
13. 제 11 항에 있어서,

    상기 제 2 및 제 3 해상도 변환 수단은 상기 디스플레이 수단상의 디스플레이 표준에 대응한 해상도 변환을 실행하는, 기록/재생 장치.
14. 제 11 항에 있어서,

    상기 제 1 및 제 2 해상도 변환 수단에 의한 해상도 변환의 속도는 상기 제 3 해상도 변환 수단의 속도보다 상대적으로 더 빠른, 기록/재생 장치.
15. 제 11 항에 있어서,

    상기 이미징 장치는 상기 디스플레이 수단에 상기 이미지 데이터를 디스플레이하는 파인더 모드(finder mode), 상기 기록 매체에 상기 이미지 데이터를 기록하는 기록 모드, 및 상기 기록 매체로부터 상기 이미지 데이터를 재생하는 재생 모드를 갖고,

    모드가 상기 파인더 모드이면, 상기 제 1 및 제 2 해상도 변환 수단이 사용되고,

    모드가 상기 기록 모드 또는 상기 재생 모드이면, 상기 제 3 해상도 변환 수단이 사용되는, 기록/재생 장치.

Images