Nothing Special   »   [go: up one dir, main page]

KR100666990B1 - Ball grid array package and method for fabricating the same - Google Patents

Ball grid array package and method for fabricating the same Download PDF

Info

Publication number
KR100666990B1
KR100666990B1 KR1020050074869A KR20050074869A KR100666990B1 KR 100666990 B1 KR100666990 B1 KR 100666990B1 KR 1020050074869 A KR1020050074869 A KR 1020050074869A KR 20050074869 A KR20050074869 A KR 20050074869A KR 100666990 B1 KR100666990 B1 KR 100666990B1
Authority
KR
South Korea
Prior art keywords
solder ball
substrate
solder
seated
bga package
Prior art date
Application number
KR1020050074869A
Other languages
Korean (ko)
Inventor
김홍권
강석명
안준현
김기현
서호성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050074869A priority Critical patent/KR100666990B1/en
Application granted granted Critical
Publication of KR100666990B1 publication Critical patent/KR100666990B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

A BGA(Ball Grid Array) package and its manufacturing method are provided to reduce stress of a semiconductor substrate and an SMD(Surface Mount Device) element by reducing the number of reflow processes for attaching the SMD element and a solder ball. A semiconductor chip(120) is mounted on a side of a substrate(110). Plural solder ball pads(140) are formed on the other side of the substrate. An SMD part(160) is placed on the substrate where a solder paste(165) is applied. A solder ball(150) is placed on a placing zig(200) and contacted to the solder ball pads. The solder paste and the solder ball are melted through a reflow process. The placing zig includes a base(210), a placing hole, and a adhesive tape(220). A surface of the base is faced to the substrate. The placing hole where the solder ball is placed is formed on the base. The adhesive tape is arranged on a lower surface of the placing hole to adhere the solder ball.

Description

ＢＧＡ 패키지 및 그 제조방법{ball grid array package and method for fabricating the same}BA package and method for manufacturing the same {ball grid array package and method for fabricating the same}

도 1은 본 발명의 실시예에 따른 BGA 패키지를 나타낸 단면도이다.1 is a cross-sectional view showing a BGA package according to an embodiment of the present invention.

도 2는 도 1에 도시된 안착지그를 나타낸 분해 사시도이다.FIG. 2 is an exploded perspective view illustrating the mounting jig illustrated in FIG. 1.

도 3은 안착지그의 또 다른 실시예를 나타낸 단면도이다.3 is a cross-sectional view showing another embodiment of a mounting jig.

도 4a 내지 4d는 본 발명의 실시예에 따른 BGA 패키지의 제조방법을 순서대로 나타낸 단면도이다.4A to 4D are cross-sectional views sequentially illustrating a method of manufacturing a BGA package according to an embodiment of the present invention.

** 도면의 주요부분의 부호에 대한 설명 **** Explanation of symbols in main part of drawing **

110 : 기판110: substrate

120 : 반도체 칩120: semiconductor chip

140 : 솔더볼 패드140: solder ball pads

150 : 솔더볼150 solder ball

160 : SMD 부품160: SMD Parts

200 : 안착지그200: seating jig

본 발명은 BGA 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 안착지그를 통해 솔더볼을 기판에 실장하는 BGA 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a BGA package and a method for manufacturing the same, and more particularly, to a BGA package for mounting a solder ball on a substrate through a mounting jig and a method for manufacturing the same.

휴대용 단말기 등이 점차 소형화, 고집적화가 이루어지면서 이에 소요되는 반도체 패키지의 고집적화가 요구되고 있다. 반도체 패키지 기술 중 하나인 볼 그리드 어레이(ball grid array; 이하 BGA)는 이차원적인 평면에 격자 형식으로 분포된 솔더볼을 통하여 반도체 칩을 다음 레벨 패키지인 인쇄 회로 기판 등과 전기적으로 연결하는 것을 말한다. BGA 패키지는 4면의 주변만을 사용하는 종래 패키지 기술에 비해 훨씬 많은 수의 외부 접속단자를 가질 수 있고, 열 방출 솔더볼을 반도체 칩 바로 밑에 넣어 직접적으로 열을 방출하여 열 특성도 우수하여 현재 많이 사용되고 있다.As portable terminals and the like are gradually miniaturized and highly integrated, high integration of semiconductor packages is required. One of the semiconductor package technologies, a ball grid array (hereinafter referred to as BGA) refers to electrically connecting a semiconductor chip to a next level package such as a printed circuit board through solder balls distributed in a two-dimensional plane in a lattice form. The BGA package can have a much larger number of external connection terminals than the conventional package technology using only four sides, and the heat dissipation solder ball is placed directly under the semiconductor chip to directly dissipate heat. have.

일반적으로 BGA 패키지는 기판에 반도체 칩을 실장한다. 반도체 칩은 와이어 본딩 혹은 플립 칩 본딩 등을 통해 기판과 전기적으로 연결되며, 외부 환경으로부터 보호를 위해 수지로 봉지된다. 그 다음 기판 상의 원하는 위치에 솔더 패이스트를 도포하고 SMD(surface mount device) 부품을 안착시킨다. 제1 리플로우 공정을 통해 솔더 패이스트를 융해시켜 상기 SMD 부품을 기판에 부착시킨다. 그 다음, 기판의 배면에 형성된 솔더볼 패드에 솔더볼을 하나씩 올리고, 제2 리플로우 공정을 통해 상기 솔더볼을 기판에 융착시킨다. In general, a BGA package mounts a semiconductor chip on a substrate. The semiconductor chip is electrically connected to the substrate through wire bonding or flip chip bonding, and is encapsulated with resin for protection from the external environment. The solder paste is then applied to the desired location on the substrate and the surface mount device (SMD) component is seated. The solder paste is melted through a first reflow process to attach the SMD component to the substrate. Next, the solder balls are placed one by one on the solder ball pads formed on the rear surface of the substrate, and the solder balls are fused to the substrate through a second reflow process.

상기와 같은 종래 기술에 의한 BGA 패키지는 SMD 부품과 솔더볼을 기판에 부 착하기 위해 제1 리플로우 공정과 제2 리플로우 공정이라는 두 번의 리플로우 공정을 거쳐야 한다. 이로 인해 제조 공정 시간이 길어져, 패키지 제조 공정의 생산성이 떨어지는 문제점이 있다.The BGA package according to the related art has to undergo two reflow processes, a first reflow process and a second reflow process, to attach the SMD component and the solder ball to the substrate. As a result, the manufacturing process time is long, and there is a problem that the productivity of the package manufacturing process is lowered.

또한, 두 번의 리플로우를 통해 반도체 칩이나 SMD 부품에 열적 스트레스를 두 번 가하는 결과가 되어 BGA 패키지의 신뢰성이 저하되는 문제점이 있다.In addition, two reflows result in two thermal stresses on the semiconductor chip or the SMD component, thereby degrading the reliability of the BGA package.

한편, 솔더볼은 개별적으로 리플로우되어 기판에 융착됨으로써 솔더볼의 녹는 정도 및 크기가 균일하지 않아 높이 차가 발생한다. 이 경우 BGA 패키지를 솔더볼을 통해 다음 레벨인 인쇄회로기판에 접속시킬 때 접속 불량이 발생하는 문제점이 있다.On the other hand, the solder balls are individually reflowed and fused to the substrate, so that the melting degree and size of the solder balls are not uniform, resulting in height differences. In this case, there is a problem in that a bad connection occurs when the BGA package is connected to the next level of the printed circuit board through the solder ball.

본 발명이 이루고자 하는 기술적 과제는 상기의 문제점을 해결하기 위해 안착지그를 통해 솔더볼을 부착하여 최소한의 리플로우 공정으로 제조되는 BGA 패키지 및 그 제조방법을 제공하는 데에 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a BGA package and a method of manufacturing the same, in which a solder ball is attached to a mounting jig to solve the above problems and manufactured with a minimum reflow process.

본 발명이 이루고자 하는 다른 기술적 과제는 상기의 문제점을 해결하기 위해 기판에 부착되는 솔더볼의 편평도를 균일하게 유지하는 BGA 패키지 및 그 제조방법을 제공하는 데에 있다. Another object of the present invention is to provide a BGA package and a method of manufacturing the same to maintain a flatness of a solder ball attached to a substrate in order to solve the above problems.

상기 기술적 과제를 해결하기 위한 본 발명의 일 양태에 의한 BGA(ball grid array) 패키지는 일측에 반도체 칩이 실장되고 타측에 복수개의 솔더볼 패드가 형성된 기판과 솔더 패이스트가 도포된 상기 기판에 안착되는 SMD 부품 및 안착지그 에 안착되어 상기 복수개의 솔더볼 패드에 각각 접촉하는 복수개의 솔더볼을 포함하며, 리플로우를 통해 상기 상기 솔더 패이스트와 상기 솔더볼은 함께 융해된다.The ball grid array (BGA) package according to an aspect of the present invention for solving the above technical problem is mounted on a substrate on which a semiconductor chip is mounted on one side and a plurality of solder ball pads on the other side and the substrate on which the solder paste is applied The solder paste may include a plurality of solder balls seated on an SMD component and a mounting jig and contacting the plurality of solder ball pads, respectively, and the solder paste and the solder balls may be melted together through reflow.

상기 기술적 과제를 해결하기 위한 본 발명의 또 다른 양태에 의한 BGA 패키지 제조방법은 일측에 반도체 칩이 실장되고 타측에 솔더볼 패드가 형성된 기판을 준비하고, 솔더 패이스트가 도포된 상기 기판에 SMD 부품을 안착하고, 상기 SMD 부품이 안착된 상기 기판의 상기 솔더볼 패드가 안착지그에 안착된 솔더볼과 접촉하고, 리플로우를 통해 상기 솔더볼과 상기 솔더 패이스트를 융해한다.BGA package manufacturing method according to another aspect of the present invention for solving the above technical problem is to prepare a substrate on which the semiconductor chip is mounted on one side and the solder ball pad is formed on the other side, SMD components on the substrate to which the solder paste is applied The solder ball pad of the substrate on which the SMD component is seated is brought into contact with the solder ball seated on the mounting jig, and the solder ball and the solder paste are melted through reflow.

안착지그를 통해 솔더볼을 기판에 접촉시키고 반도체 칩과 솔더볼을 함께 리플로우시킴으로써 공정이 간단하고 공정시간을 단축할 수 있다. The mounting jig allows the solder ball to contact the substrate and reflows the semiconductor chip and the solder ball together, simplifying the process and reducing the process time.

바람직하게는 상기 안착지그에 안착된 상기 솔더볼에는 플럭스가 도포될 수 있다. Preferably, a flux may be applied to the solder balls seated on the seating jig.

한편, 상기 안착지그는 일면이 상기 기판과 대향하는 베이스와 상기 베이스에 형성되어 상기 솔더볼이 안착되는 안착홀을 포함할 수 있으며, 바람직하게는 상기 안착홀의 저면에 배치되어 상기 솔더볼을 접착하는 접착테이프를 포함할 수 있다.The mounting jig may include a base having one surface facing the substrate and a mounting hole formed at the base to seat the solder ball. Preferably, the mounting jig is disposed on a bottom surface of the mounting hole to bond the solder ball. It may include.

솔더볼을 안착지그를 통해 한번에 기판에 실장하여 솔더볼의 녹는 정도 및 크기에 따라 발생할 수 있는 솔더볼의 높이 차를 개선하여 편평도를 균일하게 할 수 있다. The solder balls can be mounted on the board through the mounting jig at a time to improve the height difference of the solder balls, which can occur according to the melting degree and size of the solder balls, thereby making the flatness uniform.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나 본 실시예가 이하에서 개시되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present embodiment is not limited to the embodiment disclosed below and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art. Like numbers refer to like elements throughout.

도 1은 본 발명의 실시예에 따른 BGA 패키지를 나타낸 단면도이다.1 is a cross-sectional view showing a BGA package according to an embodiment of the present invention.

도 1을 참조하면, BGA 패키지(100)는 기판(110), 반도체 칩(120), 솔더볼(150) 및 SMD(surface mount device) 부품(160)을 포함한다.Referring to FIG. 1, the BGA package 100 includes a substrate 110, a semiconductor chip 120, a solder ball 150, and a surface mount device (SMD) component 160.

기판(110)에는 반도체 칩(120)이 실장된다. 기판(110)의 상면에 접착용 테이프(미도시)를 통해 반도체 칩(120)을 접합하고, 그 다음 와이어 본딩 공정을 통해 기판(110)과 반도체 칩(120)을 전기적으로 연결한다. 다만, 도면에는 반도체 칩(120)을 와이어 본딩하는 경우를 나타내었으나, 본 발명은 이에 한하지 않고 반도체 칩(120)을 기판(110)에 직접 접합시키는 플립 칩(flip chip) 본딩도 가능하다. The semiconductor chip 120 is mounted on the substrate 110. The semiconductor chip 120 is bonded to the upper surface of the substrate 110 through an adhesive tape (not shown), and then the substrate 110 and the semiconductor chip 120 are electrically connected through a wire bonding process. However, the drawing shows a case of wire bonding the semiconductor chip 120, but the present invention is not limited thereto, and flip chip bonding for directly bonding the semiconductor chip 120 to the substrate 110 is also possible.

와이어 본딩 공정 후 반도체 칩(120) 주변을 봉지부(130)로 밀봉한다. 봉지부(130)는 보통 에폭시 성형 수지(epoxy molding compound)로 이루어지며 디스펜서(dispenser)를 통해 기판(110)의 상부에 도포되어, 오븐(미도시)에서 고온으로 경화시킨다. 봉지부(130)는 그 내부의 반도체 칩(120) 등을 외부 환경으로부터 물리적, 화학적으로 보호한다. 와이어 본딩 공정이나 봉지부(130)를 형성하는 공정에 대하여는 잘 알려져 있으므로 이하 자세한 설명은 생략한다. After the wire bonding process, the encapsulation unit 130 is sealed around the semiconductor chip 120. The encapsulation unit 130 is usually made of an epoxy molding compound and is applied to the upper portion of the substrate 110 through a dispenser to cure at high temperature in an oven (not shown). The encapsulation unit 130 physically and chemically protects the semiconductor chip 120 and the like from the external environment. Since the wire bonding process and the process of forming the sealing part 130 are well known, detailed description is abbreviate | omitted below.

기판(110)의 상면에는 봉지부(130)가 형성되지 않은 부분의 원하는 위치에 솔더 패이스트(165)를 마스크나 디스펜서를 통해 도포한다. 솔더 패이스트(165)가 도포된 위치에는 SMD 부품(160)이 안착된다. SMD 부품(160)이 안착된 후 후술하는 리플로우 공정을 통해 솔더 패이스트(165)를 융해시켜 SMD 부품(160)을 기판(110)에 부착한다.The solder paste 165 is applied to a top surface of the substrate 110 at a desired position of a portion where the encapsulation portion 130 is not formed through a mask or a dispenser. The SMD component 160 is seated at the position where the solder paste 165 is applied. After the SMD component 160 is seated, the solder paste 165 is melted through the reflow process described later to attach the SMD component 160 to the substrate 110.

솔더 패이스트(165)는 솔더와 플럭스(flux)를 포함한다. 플럭스는 액상의 산화방지제로 금속 성분의 솔더가 공기 중의 산소와 직접 접촉되는 것을 방지하여 솔더의 산화를 방지한다. 일반적으로 플럭스의 기화점은 솔더의 융해점보다 낮아 솔더 패이스트(165)를 융해시키면 플럭스는 기화되어 공기 중으로 퍼진다. Solder paste 165 includes solder and flux. Flux is a liquid antioxidant that prevents the oxidation of solder by preventing the metallic solder from coming into direct contact with oxygen in the air. Generally, the vaporization point of the flux is lower than the melting point of the solder, and when the solder paste 165 is melted, the flux is vaporized and spread into the air.

기판(110)의 배면에는 솔더볼(150)이 접촉하는 솔더볼 패드(140)가 배치된다. 솔더볼 패드(140)는 구리나 알루미늄을 증착한 뒤 패터닝한 것으로, 솔더볼 패드(140)의 상면에는 금이나 니켈 등을 도금하여 솔더볼(150)이 확고히 융착될 수 있도록 할 수 있다.The solder ball pads 140 contacting the solder balls 150 are disposed on the rear surface of the substrate 110. The solder ball pad 140 may be patterned by depositing copper or aluminum, and may be plated with gold or nickel on the upper surface of the solder ball pad 140 so that the solder ball 150 may be firmly fused.

솔더볼(150)을 솔더볼 패드(140)에 접촉시키기 위해 안착지그(200)가 이용된다. 안착지그(200)는 일면이 기판(110)에 대향하는 베이스(210)와 베이스(210)의 상기 일면측에 형성되어 솔더볼(150)이 안착되는 안착홈(230)을 포함한다. 안착홈(230)은 솔더볼(150)과 거의 동일한 크기로 형성된다.The mounting jig 200 is used to contact the solder ball 150 to the solder ball pad 140. The seating jig 200 includes a base 210 facing one side of the substrate 110 and a seating groove 230 on which one side of the base 210 is seated so that the solder ball 150 may be seated. The seating groove 230 is formed to be substantially the same size as the solder ball 150.

도 2는 도 1에 도시된 안착지그를 나타낸 분해 사시도이다.FIG. 2 is an exploded perspective view illustrating the mounting jig illustrated in FIG. 1.

도 2를 참조하면, 베이스(210)는 상판(212)과 하판(214)을 포함한다. 상판(212)에는 관통된 홀과 같은 형태로 안착홈(230)이 형성된다. 상판(212)과 하판(214)은 양면 접착테이프(220)를 통해 결합된다. 따라서 상판(212)과 하판(214)이 결합하면, 안착홈(230)의 저면에는 접착테이프(220)가 노출된다. Referring to FIG. 2, the base 210 includes an upper plate 212 and a lower plate 214. The mounting plate 230 is formed in the upper plate 212 in the form of a through hole. The upper plate 212 and the lower plate 214 are coupled through the double-sided adhesive tape 220. Therefore, when the upper plate 212 and the lower plate 214 is coupled, the adhesive tape 220 is exposed on the bottom of the mounting groove 230.

안착홈(230)에 솔더볼(150)이 안착되면, 접착테이프(220)에 의해 안착홈(230)에 솔더볼(150)이 임시로 고정된다. 이로써 안착지그(200)를 이동시키거나 솔더볼(150)의 노출된 상면에 플럭스나 솔더 패이스트를 도포하는 도중 솔더볼(150)이 안착홈(230)으로부터 이탈되는 것을 방지한다.When the solder ball 150 is seated in the seating groove 230, the solder ball 150 is temporarily fixed to the seating groove 230 by the adhesive tape 220. This prevents the solder ball 150 from being separated from the seating groove 230 while moving the seating jig 200 or applying flux or solder paste to the exposed upper surface of the solder ball 150.

안착지그(200)는 반드시 도시된 형태에 한하지 않고, 베이스(210)에 일체로 안착홈(230)을 형성한 다음, 각 안착홈(230)의 저면에 접착테이프(220)를 부착할 수도 있다. The mounting jig 200 is not necessarily limited to the illustrated form, and may form the mounting groove 230 integrally with the base 210, and then attach the adhesive tape 220 to the bottom of each mounting groove 230. have.

한편, 베이스(210)는 열 전도도가 낮은 재질을 사용하여 리플로우 공정이 진행되는 동안 솔더볼(150)이 베이스(210)에 접합되지 않도록 한다.On the other hand, the base 210 is made of a material with low thermal conductivity so that the solder ball 150 is not bonded to the base 210 during the reflow process.

SMD 부품(160)과 솔더볼(150)을 기판(110)에 부착시키기 위해서는 먼저 반도체 칩(120)이 실장된 기판(110) 상에 솔더 패이스트(165)를 도포하고, SMD 부품(160)을 안착시킨다. 이어서 안착지그(200)의 안착홈(230)에 솔더볼(150)을 안착시킨 후, 솔더볼 패드(140)에 접촉하도록 기판(110) 또는 안착지그(200)를 이동시킨다. 다음으로, 리플로우 공정을 통해 솔더 패이스트(165)와 솔더볼(150)을 한꺼번에 융해시킨다. 이로써 SMD 부품(160)은 기판(110)에, 솔더볼(150)은 솔더볼 패드(140)에 각각 부착된다.In order to attach the SMD component 160 and the solder ball 150 to the substrate 110, first, a solder paste 165 is coated on the substrate 110 on which the semiconductor chip 120 is mounted, and then the SMD component 160 is applied. Settle down. Subsequently, the solder ball 150 is seated in the seating recess 230 of the seating jig 200, and then the substrate 110 or the seating jig 200 is moved to contact the solder ball pad 140. Next, the solder paste 165 and the solder ball 150 are melted at once through a reflow process. As a result, the SMD component 160 is attached to the substrate 110 and the solder balls 150 are attached to the solder ball pads 140, respectively.

즉, 본 발명에 의하면 SMD 부품과 솔더볼을 기판에 실장하기 위해서는 한번의 리플로우 공정만으로도 가능하여 공정이 간단하고 공정시간을 단축할 수 있다. 이로써 열적 충격으로 인한 반도체 칩이나 SMD 부품의 스트레스를 완화시켜 패키지의 신뢰성을 높일 수 있다.That is, according to the present invention, in order to mount the SMD component and the solder ball on the substrate, it is possible to use only one reflow process, thereby simplifying the process and shortening the process time. This alleviates the stress on semiconductor chips and SMD components due to thermal shock, thus increasing package reliability.

또한, 솔더볼을 개별적으로 실장하는 것이 아니라 안착지그를 통해 한번에 부착하여 솔더볼의 녹는 정도 및 크기에 따라 발생할 수 있는 솔더볼의 높이 차를 개선하여 편평도를 균일하게 할 수 있다.In addition, instead of mounting the solder balls individually, it is possible to uniformly flatten them by attaching them at a time through the mounting jig to improve the height difference of the solder balls, which may occur according to the melting degree and size of the solder balls.

도 3은 안착지그의 또 다른 실시예를 나타낸 단면도이다.3 is a cross-sectional view showing another embodiment of a mounting jig.

도 3을 참조하면, 안착지그(200')의 안착홈(230')은 저면에서 상면으로 갈수록 그 크기가 커진다. 즉 도 1의 안착지그와 달리 안착홈(230')의 입구를 더 넓게 하여 솔더볼(150)을 좀더 용이하게 안착홈(230')에 안착시킬 수 있도록 한다. 다른 사항은 도 1의 실시예와 동일하므로 설명을 생략한다.Referring to FIG. 3, the size of the seating groove 230 ′ of the seating jig 200 ′ increases from the bottom to the top. That is, unlike the mounting jig of FIG. 1, the inlet of the mounting groove 230 'is wider to allow the solder ball 150 to be more easily seated in the mounting groove 230'. Other details are the same as the embodiment of FIG.

이하에서는 본 발명의 실시예에 따른 BGA 패키지의 제조방법를 도 4a 내지 4d를 참조하여 설명한다.Hereinafter, a method of manufacturing a BGA package according to an embodiment of the present invention will be described with reference to FIGS. 4A to 4D.

도 4a 내지 4d는 본 발명의 실시예에 따른 BGA 패키지의 제조방법을 순서대로 나타낸 단면도이다.4A to 4D are cross-sectional views sequentially illustrating a method of manufacturing a BGA package according to an embodiment of the present invention.

도 4a를 참조하면, 반도체 칩(120)이 실장된 기판(110) 상에 스크린 프린팅(screen printing) 등의 방법으로 솔더 패이스트(165)를 도포한다. Referring to FIG. 4A, the solder paste 165 is coated on the substrate 110 on which the semiconductor chip 120 is mounted by screen printing or the like.

도 4b를 참조하면, SMD 부품(160)을 솔더 패이스트(165)에 안착시키고, 솔더볼(150)을 안착지그(200)의 안착홈(230)에 위치시킨다. 솔더볼(150)은 안착홈(230)의 저면에 위치하는 접착테이프(220)에 의해 임시로 접착된다. 그 다음 안착홈(230)에 안착된 솔더볼(150)의 노출면에 플럭스(155)를 도포한다. 플럭스(155)는 액상의 산화방지제로 디스펜서를 통해 도포한다. Referring to FIG. 4B, the SMD component 160 is mounted on the solder paste 165, and the solder ball 150 is positioned in the mounting groove 230 of the mounting jig 200. The solder ball 150 is temporarily bonded by the adhesive tape 220 positioned on the bottom of the mounting groove 230. Then, the flux 155 is applied to the exposed surface of the solder ball 150 seated in the seating groove 230. The flux 155 is applied through a dispenser with a liquid antioxidant.

플럭스(155)를 도포한 후, 안착지그(200)를 기판(110) 측으로 이동시켜 솔더 볼(150)을 솔더볼 패드(140)와 접촉시킨다. After applying the flux 155, the mounting jig 200 is moved to the substrate 110 to contact the solder ball 150 with the solder ball pad 140.

한편, 솔더볼(150)이 솔더볼 패드(140)에 보다 잘 융착되도록 하기 위해 솔더 패이스트를 솔더볼(150)에 도포할 수도 있다. Meanwhile, the solder paste 150 may be applied to the solder balls 150 so that the solder balls 150 may be more fused to the solder ball pads 140.

도 4c를 참조하면, 솔더볼(150)과 솔더볼 패드(150)가 접촉된 후 리플로우 공정을 통해 솔더 패이스트(165)와 솔더볼(150)를 융해시킨다. 이로써 솔더볼(150)은 솔더볼 패드(140)에 부착되고, SMD 부품(160)은 기판(110) 상에 부착된다. Referring to FIG. 4C, after the solder ball 150 and the solder ball pad 150 are in contact with each other, the solder paste 165 and the solder ball 150 are melted through a reflow process. As a result, the solder ball 150 is attached to the solder ball pad 140, and the SMD component 160 is attached to the substrate 110.

도 4d를 참조하면, 리플로우 공정이 종료되면 안착지그(200)를 제거한다. 이때 솔더볼(150)은 융해되어 솔더볼 패드(150)에 부착되어 있으므로 안착지그(200)의 접착테이프(220)로부터 쉽게 이탈된다. Referring to FIG. 4D, when the reflow process ends, the mounting jig 200 is removed. At this time, since the solder ball 150 is melted and attached to the solder ball pad 150, the solder ball 150 is easily detached from the adhesive tape 220 of the mounting jig 200.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 명세서에서 사용된 용어 및 표현들은 서술의 목적으로 사용된 것일 뿐 어떠한 제한을 가지는 것은 아니며, 이와 같은 용어 및 표현의 사용은 도시되고 기술된 구성 요소 또는 그 일부분들의 등가물을 배제하고자 하는 것이 아니며, 청구된 발명의 범주 안에서 다양한 변형이 가능함은 물론이다. 예를 들어, 솔더볼 패드는 기판의 상면에 형성되어 솔더볼은 기판의 상측에 부착될 수 있다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, the terms and expressions used herein are used for descriptive purposes only and do not have any limitation, and the use of such terms and expressions is illustrated. It is not intended to exclude equivalents of the described components or portions thereof, and various modifications are of course possible within the scope of the claimed invention. For example, the solder ball pad may be formed on the upper surface of the substrate so that the solder ball may be attached to the upper side of the substrate. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상기에서 상술한 바와 같이 본 발명에 의하면 SMD 부품과 솔더볼을 기판에 부착하기 위한 리플로우 공정의 횟수를 줄여 공정이 간단하고 공정시간을 단축할 수 있다. 이로써 열적 충격으로 인한 반도체 기판과 SMD 부품의 스트레스를 완화시 켜 패키지의 신뢰성을 높일 수 있다.As described above, according to the present invention, the number of reflow processes for attaching the SMD component and the solder ball to the substrate may be reduced, thereby simplifying the process and reducing the process time. This alleviates the stress on the semiconductor substrate and SMD components due to thermal shock, thus increasing the reliability of the package.

또한, 솔더볼을 안착지그를 통해 한번에 기판에 실장하여 솔더볼의 녹는 정도 및 크기에 따라 발생할 수 있는 솔더볼의 높이 차를 개선하여 편평도를 균일하게 할 수 있다. 이로써 완제품 모듈을 조립할 때 발생할 수 있는 접촉 불량을 미연에 방지할 수 있다.In addition, by mounting the solder ball on the substrate at a time through the mounting jig can improve the height difference of the solder ball, which can occur according to the melting degree and size of the solder ball can be uniformity. This prevents poor contact that may occur when assembling the finished module.

Claims (6)

일측에 반도체 칩이 실장되고 타측에 복수개의 솔더볼 패드가 형성된 기판;A substrate on which a semiconductor chip is mounted on one side and a plurality of solder ball pads are formed on the other side; 솔더 패이스트가 도포된 상기 기판에 안착되는 SMD 부품; 및An SMD component seated on the substrate on which solder paste is applied; And 안착지그에 안착되어 상기 복수개의 솔더볼 패드에 각각 접촉하는 복수개의 솔더볼을 포함하며, It includes a plurality of solder balls seated on a seating jig, each contacting the plurality of solder ball pads, 리플로우를 통해 상기 상기 솔더 패이스트와 상기 솔더볼은 함께 융해되는 것을 특징으로 하는 BGA 패키지.And the solder paste and the solder ball are melted together through reflow. 제 1항에 있어서,The method of claim 1, 상기 안착지그는 The seating jig 일면이 상기 기판과 대향하는 베이스;A base having one surface facing the substrate; 상기 베이스에 형성되어 상기 솔더볼이 안착되는 안착홀; 및 A mounting hole formed in the base to seat the solder ball; And 상기 안착홀의 저면에 배치되어 상기 솔더볼을 접착하는 접착테이프를 포함하는 것을 특징으로 하는 BGA 패키지.BGA package, characterized in that it comprises an adhesive tape disposed on the bottom of the seating hole to adhere the solder ball. 일측에 반도체 칩이 실장되고 타측에 솔더볼 패드가 형성된 기판을 준비하고,Preparing a substrate on which a semiconductor chip is mounted on one side and a solder ball pad is formed on the other side, 솔더 패이스트가 도포된 상기 기판에 SMD 부품을 안착하고,A SMD component is seated on the substrate coated with solder paste, 상기 SMD 부품이 안착된 상기 기판의 상기 솔더볼 패드가 안착지그에 안착된 솔더볼과 접촉하고,The solder ball pad of the substrate on which the SMD component is seated is in contact with the solder ball seated on a mounting jig, 리플로우를 통해 상기 솔더볼과 상기 솔더 패이스트를 융해하는 것을 포함하는 것을 특징으로 하는 BGA 패키지 제조방법. BGA package manufacturing method comprising melting the solder ball and the solder paste through reflow. 제 3항에 있어서,The method of claim 3, wherein 상기 안착지그에 안착된 상기 솔더볼에는 플럭스가 도포된 것을 특징으로 하는 BGA 패키지 제조방법. BGA package manufacturing method characterized in that the flux is coated on the solder ball seated on the seating jig. 제 3항에 있어서,The method of claim 3, wherein 상기 안착지그는 The seating jig 일면이 상기 기판과 대향하는 베이스와 상기 베이스에 형성되어 상기 솔더볼이 안착되는 안착홀을 포함하는 것을 특징으로 하는 BGA 패키지 제조방법. BGA package manufacturing method characterized in that it comprises a base facing one side and the mounting hole formed in the base and the solder ball is seated. 제 5항에 있어서,The method of claim 5, 상기 안착홀의 저면에 배치되어 상기 솔더볼을 접착하는 접착테이프를 포함하는 것을 특징으로 하는 BGA 패키지 제조방법.BGA package manufacturing method characterized in that it comprises an adhesive tape disposed on the bottom of the seating hole to adhere the solder ball.
KR1020050074869A 2005-08-16 2005-08-16 Ball grid array package and method for fabricating the same KR100666990B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050074869A KR100666990B1 (en) 2005-08-16 2005-08-16 Ball grid array package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074869A KR100666990B1 (en) 2005-08-16 2005-08-16 Ball grid array package and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR100666990B1 true KR100666990B1 (en) 2007-01-10

Family

ID=37867562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074869A KR100666990B1 (en) 2005-08-16 2005-08-16 Ball grid array package and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100666990B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292509B1 (en) 2007-02-12 2013-08-01 삼성전자주식회사 Solder ball mounting apparatus and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016215A (en) * 1996-08-27 1998-05-25 구자홍 BGA type semiconductor package and manufacturing method thereof
JP2004281634A (en) 2003-03-14 2004-10-07 Renesas Technology Corp Method for manufacturing stacked package semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016215A (en) * 1996-08-27 1998-05-25 구자홍 BGA type semiconductor package and manufacturing method thereof
JP2004281634A (en) 2003-03-14 2004-10-07 Renesas Technology Corp Method for manufacturing stacked package semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292509B1 (en) 2007-02-12 2013-08-01 삼성전자주식회사 Solder ball mounting apparatus and method

Similar Documents

Publication Publication Date Title
US6573609B2 (en) Microelectronic component with rigid interposer
US7851906B2 (en) Flexible circuit electronic package with standoffs
JP5259560B2 (en) Semiconductor device
US7211889B2 (en) Semiconductor package and method for manufacturing the same
US8810016B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2002353398A (en) Semiconductor device
KR20080083533A (en) Power module with stacked flip-chip and method of fabricating the same power module
JPH09331000A (en) Semiconductor package
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
KR20020018133A (en) An electronic device and a method of manufacturing the same
JPH07245360A (en) Semiconductor package and its manufacture
JP2008544554A (en) Flip chip die assembly using thin flexible substrate
JP2012084840A (en) Semiconductor device and manufacturing method thereof
JPH09293808A (en) Semiconductor device
JP4494249B2 (en) Semiconductor device
US10804190B2 (en) Multi-chip module and method for manufacturing same
KR100666990B1 (en) Ball grid array package and method for fabricating the same
JPH08241940A (en) Semiconductor device and its manufacture
US7589402B2 (en) Semiconductor module and manufacturing method thereof
US20050029655A1 (en) Semiconductor device
US20040075990A1 (en) Packaging integrated circuits with adhesive posts
JP2000164792A (en) Semiconductor device and manufacture thereof
JPH08148526A (en) Semiconductor device
JPH08306721A (en) Semiconductor device and its manufacture
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee