Nothing Special   »   [go: up one dir, main page]

KR100654774B1 - X-ray detecter and a method for fabricating the same - Google Patents

X-ray detecter and a method for fabricating the same Download PDF

Info

Publication number
KR100654774B1
KR100654774B1 KR1020000018320A KR20000018320A KR100654774B1 KR 100654774 B1 KR100654774 B1 KR 100654774B1 KR 1020000018320 A KR1020000018320 A KR 1020000018320A KR 20000018320 A KR20000018320 A KR 20000018320A KR 100654774 B1 KR100654774 B1 KR 100654774B1
Authority
KR
South Korea
Prior art keywords
substrate
wiring
ray
wires
electrode
Prior art date
Application number
KR1020000018320A
Other languages
Korean (ko)
Other versions
KR20010094907A (en
Inventor
김익수
Original Assignee
엘지.필립스 엘시디 주식회사
남상희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사, 남상희 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000018320A priority Critical patent/KR100654774B1/en
Publication of KR20010094907A publication Critical patent/KR20010094907A/en
Application granted granted Critical
Publication of KR100654774B1 publication Critical patent/KR100654774B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17Component parts, details or accessories; Auxiliary operations
    • B29C45/26Moulds
    • B29C45/36Moulds having means for locating or centering cores
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17Component parts, details or accessories; Auxiliary operations
    • B29C45/26Moulds
    • B29C45/36Moulds having means for locating or centering cores
    • B29C2045/363Moulds having means for locating or centering cores using a movable core or core part
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29LINDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00Other particular articles
    • B29L2031/76Office equipment or accessories

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

가. 청구범위에 기재된 발명이 속하는 분야 : end. Fields to which the invention described in the claims belong:

정전기 방지구조의 엑스레이 디텍터 어레이 패널 제조방법.
Method of manufacturing X-ray detector array panel with antistatic structure.

나. 발명이 해결하려고 하는 기술적 과제 :I. The technical problem the invention is trying to solve:

정전기 방지회로가 형성되기 전에 발생하는 정전기에 의한 어레이 패널의 손상을 방지하고자 한다.
In order to prevent damage to the array panel due to static electricity generated before the antistatic circuit is formed.

다. 그 발명의 해결방법의 요지 : All. The gist of the solution of the invention:

어레이 패널의 설계에 있어서, 제 1 금속으로 게이트 전극물질을 형성할 때, 패널부와 상기 패널부의 가장자리에 외곽부를 패터닝하고, 추후 데이터 배선 공정에서 상기 외곽부와 패널부의 게이트 배선과 접촉시키고, 데이터 배선은 자동으로 상기 외곽부와 접촉하게되어 전 배선이 등전위가 되며, 추후 패드오픈 공정에서 외곽부와 접촉하는 배선의 연결부위를 식각하여 어레이 패널을 완성한다.

In the design of the array panel, when the gate electrode material is formed of the first metal, the outer portion is patterned at the edge of the panel portion and the panel portion, and contacted with the gate wiring of the outer portion and the panel portion at a later data wiring process. The wiring is automatically in contact with the outer portion so that the entire wiring is an equipotential, and later, in the pad opening process, the connection part of the wiring contacting the outer portion is etched to complete the array panel.

Description

엑스레이 디텍터 및 그 제조방법{X-ray detecter and a method for fabricating the same} X-ray detector and its manufacturing method {X-ray detecter and a method for fabricating the same}             

도 1은 엑스레이 영상 감지소자의 동작을 나타내는 단면도.1 is a cross-sectional view showing the operation of the X-ray image sensing device.

도 2는 종래 엑스레이 영상 감지소자의 한 화소부분에 해당하는 단면을 나타내는 단면도.2 is a cross-sectional view showing a cross section corresponding to one pixel portion of a conventional X-ray image sensing device.

도 3a 내지 도 3f는 도 2의 절단선 Ⅲ-Ⅲ 방향으로 자른 단면의 제작 공정을 도시한 공정도.3A to 3F are process diagrams illustrating a fabrication process of a cross section taken along the cutting line III-III of FIG. 2.

도 4a와 도 4b는 정전기방지회로가 형성된 종래 엑스레이 디텍터의 회로를 도시한 도면.4A and 4B illustrate a circuit of a conventional X-ray detector in which an antistatic circuit is formed.

도 5는 본 발명에 따른 엑스레이 디텍터의 개략적인 평면을 도시한 도면.5 shows a schematic plane of an x-ray detector according to the invention.

도 6은 도 5의 Z 부분을 확대한 도면.FIG. 6 is an enlarged view of a portion Z of FIG. 5; FIG.

도 7은 도 6의 절단선 Ⅶ-Ⅶ로 자른 단면을 도시한 도면.FIG. 7 is a cross-sectional view taken along the line VII-VII of FIG. 6. FIG.

도 8은 도 7에서 최종적인 공정을 수행했을 때의 단면을 도시한 도면.
8 is a view showing a cross section when the final process in FIG.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 엑스레이 디텍터 패널 102 : 어레이 외곽부  100: x-ray detector panel 102: the outer edge of the array                 

104 : TFT 어레이 영역 106 : 연결배선 104: TFT array region 106: connection wiring

108 : 단락배선 110 : 게이트 배선 108: short circuit wiring 110: gate wiring

112 : 게이트 패드
112: gate pad

본 발명은 TFT 어레이 공정을 이용한 엑스레이 영상 감지소자 및 그 제조방법에 관한 것이다.The present invention relates to an X-ray image sensing device using a TFT array process and a method of manufacturing the same.

현재 의학용으로 널리 사용되고 있는 진단용 엑스레이(X-ray) 검사방법은 엑스레이 감지 필름을 사용하여 촬영하고, 그 결과를 알기 위해서는 소정의 필름 인화시간을 거쳐야 했다. Diagnostic X-ray (X-ray) test method, which is widely used for medical purposes today, is photographed using an X-ray detection film, and a predetermined film print time has to be passed in order to know the result.

그러나, 근래에 들어서 반도체 기술의 발전에 힘입어 박막 트랜지스터(Thin Film Transistor)를 이용한 디지털 엑스레이 디텍터(Digital X-ray detector ; 이하 엑스레이 영상감지소자라 칭한다)가 연구/개발되었다. 상기 엑스레이 영상감지소자는 박막 트랜지스터를 스위칭 소자로 사용하여, 엑스레이의 촬영 즉시 실시간으로 결과를 진단할 수 있는 장점이 있다.However, in recent years, with the development of semiconductor technology, digital X-ray detectors (hereinafter referred to as X-ray image sensing devices) using thin film transistors have been researched and developed. The X-ray image sensing device has a merit of diagnosing a result in real time immediately after imaging of the X-ray using a thin film transistor as a switching device.

이하, 엑스레이 영상감지소자의 구성과 그 동작을 살펴보면 다음과 같다.Hereinafter, the configuration and operation of the X-ray image sensing device will be described.

도 1은 엑스레이 영상감지소자(100)의 구성 및 작용을 설명하는 개략도로서, 하부에 기판(1)이 형성되어 있고, 박막 트랜지스터(3), 스토리지 캐패시터(10), 화 소 전극(12), 광도전막(2), 보호막(20), 전극(24), 고압 직류전원(26) 등으로 구성된다.FIG. 1 is a schematic diagram illustrating the configuration and operation of the X-ray image sensing device 100. The substrate 1 is formed under the thin film transistor 3, the storage capacitor 10, the pixel electrode 12, It consists of the photoconductive film 2, the protective film 20, the electrode 24, the high voltage | voltage DC power supply 26, etc.

상기 광도전막(2)은 입사되는 전기파나 자기파등 외부의 신호강도에 비례하여 내부적으로 전기적인 신호 즉, 전자 및 정공쌍(6)을 형성한다. 상기 광도전막(2)은 외부의 신호, 특히 엑스레이를 전기적인 신호로 변환하는 변환기의 역할을 한다. 엑스레이 광에 의해 형성된 전자-정공쌍(6)은 광도전막(2) 상부에 위치하는 도전전극(24)에 고압 직류전원(26)에서 인가된 전압(Ev)에 의해 광도전막(2) 하부에 위치하는 화소전극(12)에 전하의 형태로 모여지고, 외부에서 접지된 공통전극과 함께 형성된 스토리지 캐패시터(10)에 저장된다. 이 때, 상기 스토리지 캐패시터(10)에 저장된 전하는 외부에서 제어하는 상기 박막 트랜지스터(3)에 의해 외부의 영상 처리소자로 보내지고 엑스레이 영상을 만들어 낸다.The photoconductive film 2 forms an electrical signal, that is, electron and hole pair 6, internally in proportion to the signal intensity of an external electric wave or magnetic wave incident thereto. The photoconductive film 2 serves as a converter for converting an external signal, in particular, an X-ray into an electrical signal. The electron-hole pair 6 formed by the X-ray light is formed under the photoconductive film 2 by the voltage Ev applied from the high voltage DC power supply 26 to the conductive electrode 24 positioned on the photoconductive film 2. Collected in the form of a charge on the pixel electrode 12 is located, and stored in the storage capacitor 10 formed with a common electrode grounded from the outside. At this time, the charge stored in the storage capacitor 10 is sent to the external image processing element by the thin film transistor 3 to control the external to produce an X-ray image.

그런데, 엑스레이 영상 감지소자에서 약한 엑스레이 광이라도 이를 탐지하여 전하로 변환시키기 위해서는 광도전막(2) 내에서 전하를 트랩 하는 트랩 상태밀도 수를 줄이고, 도전전극(24)과 화소 전극(12) 사이에 수직으로 큰 전압(10V/μm 이상)을 인가하여 수직방향이외의 전압에 의해 흐르는 전류를 줄여야 한다. However, in order to detect even the weak X-ray light and convert it into a charge in the X-ray image sensing device, the number of trap state densities trapping the charge in the photoconductive film 2 is reduced, and the conductive electrode 24 and the pixel electrode 12 are separated. Apply a large vertical voltage (10V / μm or more) to reduce the current flowing by voltages other than the vertical direction.

엑스레이 광에 의해 생성된 광도전막(2) 내의 전하들이 화소 전극뿐만 아니라 박막 트랜지스터(3)의 채널부분을 보호하는 보호막 상부에도 트랩되어 모인다. 이렇게 트랩되어 모여진 전하는 박막 트랜지스터(3) 상부의 채널영역에 전하를 유도하여 박막 트랜지스터(3)가 오프 상태일 때도 큰 누설전류를 발생시켜 박막 트랜 지스터(3)가 스위칭 동작을 할 수 없게 한다. Charges in the photoconductive film 2 generated by the X-ray light are trapped and collected not only on the pixel electrode but also on the protective film that protects the channel portion of the thin film transistor 3. The trapped charges induce charge in the channel region above the thin film transistor 3 to generate a large leakage current even when the thin film transistor 3 is in an off state, thereby preventing the thin film transistor 3 from performing a switching operation.

또한, 스토리지 캐패시터(10)에 저장된 전기적인 신호가 오프 상태에서의 큰 누설전류 때문에 외부로 흐르게 되어, 얻고자 하는 영상을 제대로 표현하지 못하는 현상이 생길 수 있다.In addition, the electrical signal stored in the storage capacitor 10 may flow to the outside due to a large leakage current in the off state, a phenomenon may not be properly represented to obtain the image.

도 2는 일반적인 엑스레이 디텍터의 한 화소부를 나타낸 평면도로서, 게이트 배선(30)이 행 방향으로 배열되어 있고, 데이터 배선(40)이 열 방향으로 배열되어 있다. 또, 게이트 배선(30)과 데이터 배선(40)이 직교하는 부분에 게이트 전극(32)과 소스 전극(42)과 드레인 전극(44)을 갖는 스위칭 소자로써 박막 트랜지스터(3)가 형성되고, 일 방향으로 인접한 인접화소와 공통적으로 접지 되어 있는 공통전극으로 접지배선(52)이 배열되어 있다. 2 is a plan view showing one pixel portion of a general X-ray detector, in which the gate wirings 30 are arranged in the row direction, and the data wirings 40 are arranged in the column direction. In addition, the thin film transistor 3 is formed as a switching element having the gate electrode 32, the source electrode 42, and the drain electrode 44 at a portion where the gate wiring 30 and the data wiring 40 are perpendicular to each other. The ground wiring 52 is arranged as a common electrode which is commonly grounded with adjacent pixels adjacent to each other in the direction.

화소부에는 투명전극으로 제 1, 2 캐패시터 전극(46, 47) 전극이 유전물질(미도시)을 사이에 두고 서로 절연되며 형성되고, 상기 제 1 캐패시터 전극(46)은 상기 접지배선(52)과 전기적으로 접촉하고 있다.In the pixel portion, the first and second capacitor electrodes 46 and 47 are insulated from each other by a dielectric material (not shown) with a transparent electrode, and the first capacitor electrode 46 is formed on the ground line 52. Is in electrical contact with

즉, 전하 저장수단으로서 제 1, 2 캐패시터 전극(46, 47)과 화소전극(56)을 갖는 스토리지 캐패시터를 구성하고, 유전물질로 실리콘 질화막(미도시)이 형성되어 있다. That is, a storage capacitor having first and second capacitor electrodes 46 and 47 and a pixel electrode 56 as charge storage means is formed, and a silicon nitride film (not shown) is formed of a dielectric material.

여기서, 상기 화소 전극(56)은 상기 박막 트랜지스터(3) 상부까지 연장되어 형성되며, 도시하지는 않았지만 광도전막에서 발생한 정공(hole)이 스토리지 캐패시터(P)내에 축적될 수 있도록 전하를 모으는 집전전극의 역할을 한다.Here, the pixel electrode 56 extends to the upper portion of the thin film transistor 3, and although not shown, the pixel electrode 56 collects electric charges so that holes generated in the photoconductive film can accumulate in the storage capacitor P. Play a role.

또한, 상기 화소전극(56)은 상기 스토리지 캐패시터 내에 저장된 정공이 상 기 박막 트랜지스터(3)를 통해 들어오는 전자(electron)와 결합할 수 있도록 드레인 콘택홀(50)을 통해 드레인 전극(44)과 전기적으로 연결되어 있다.In addition, the pixel electrode 56 may be electrically connected to the drain electrode 44 through the drain contact hole 50 so that holes stored in the storage capacitor may be coupled with electrons introduced through the thin film transistor 3. Is connected.

또한, 상기 게이트 배선(30)의 일 끝단에는 게이트 패드(34)와 상기 데이터 배선(40)의 일 끝단에는 데이터 패드(41a)가 형성된다.In addition, a gate pad 34 is formed at one end of the gate line 30 and a data pad 41a is formed at one end of the data line 40.

상기 데이터 패드(41a)는 상기 데이터 배선(40)과 접촉하는 데이터 패드 링크부(41b)가 형성되며, 상기 데이터 패드 링크부(41b)는 데이터 링크 콘택홀(43a)을 통해 상기 데이터 배선(40)과 데이터 패드(41a)가 연결된다.The data pad 41a is formed with a data pad link portion 41b in contact with the data line 40, and the data pad link portion 41b is connected to the data line 40 through a data link contact hole 43a. ) And the data pad 41a are connected.

여기서, 상기 데이터 패드(41a)는 상기 게이트 배선(30)과 동일한 금속을 사용하며, 동시에 형성되게 된다. 상기와 같이 데이터 패드(41a)를 상기 게이트 배선(30)과 동일한 금속으로 사용하는 이유는 추후 구동회로를 연결하는 와이어 본딩공정에서 와이어와 각 패드와의 접촉을 좋게 하기 위함이며, 이 때, 상기 게이트 배선(30)으로 사용되는 금속은 알루미늄과 몰리브덴 등의 이중구조가 주로 쓰인다.Here, the data pad 41a uses the same metal as the gate wire 30 and is formed at the same time. The reason for using the data pad 41a as the same metal as the gate wiring 30 as described above is to improve contact between the wire and each pad in a wire bonding process for connecting the driving circuit later. As the metal used as the gate wiring 30, a double structure such as aluminum and molybdenum is mainly used.

상술한 엑스레이 디텍터의 기능을 요약하면 다음과 같다.The function of the above-described X-ray detector is summarized as follows.

광도전막(미도시)으로부터 생성된 정공은 화소전극(56)으로 모이고, 상기 제 1, 2 캐패시터 전극(46, 47)과 함께 구성되는 스토리지 캐패시터에 저장된다.Holes generated from the photoconductive film (not shown) are collected in the pixel electrode 56 and stored in the storage capacitor configured together with the first and second capacitor electrodes 46 and 47.

또한, 상기 스토리지 캐패시터에 저장된 정공은 박막 트랜지스터(3)의 동작에 의해 드레인 전극(44)과 화소전극(56)을 통해 소스 전극(42)으로 이동하고, 외부의 회로(미도시)에서 영상으로 표현한다. In addition, the holes stored in the storage capacitor are moved to the source electrode 42 through the drain electrode 44 and the pixel electrode 56 by the operation of the thin film transistor 3, and from the external circuit (not shown) to the image Express.

여기서, 상기 외부회로를 통해 외부로 완전히 빠져나가지 못한 전하 즉, 스토리지 캐패시터에 잔류하는 잔류전하는 외부의 회로에 의해 상기 접지배선(52)을 통해 완전히 제거된다.In this case, charges that do not completely escape to the outside through the external circuit, that is, residual charge remaining in the storage capacitor are completely removed through the ground wiring 52 by an external circuit.

도 3a ∼도 3f에 도시된 바와 같이, 엑스레이 영상 감지소자의 제작공정을 도 2의 절단선 Ⅲ-Ⅲ으로 자른 단면에 따라 설명한다.As shown in FIGS. 3A to 3F, the manufacturing process of the X-ray image sensing device will be described according to the section taken along the cutting line III-III of FIG. 2.

먼저, 도 3a를 참조하여 설명하면, 기판(1) 상에 제 1 금속으로 알루미늄(Al) 또는 알루미늄 합금(바람직하게는 Mo/Al)과 같은 저저항 금속을 증착하고 패터닝하여 게이트 전극(32) 및 데이터 패드(41)를 형성한다. First, referring to FIG. 3A, a low-resistance metal such as aluminum (Al) or an aluminum alloy (preferably Mo / Al) is deposited and patterned as a first metal on the substrate 1 to form the gate electrode 32. And a data pad 41.

여기서, 상기 게이트 전극(32)과 상기 데이터 패드(41)는 독립적으로 형성된다. 상기 데이터 패드(41)를 게이트 전극(32)을 형성할 때 동시에 형성하는 이유는 추후 구동회로의 장착 공정에서 와이어에 의한 본딩공정의 성능향상을 위함이다. 즉, 제 1 금속에 포함된 알루미늄(Al)은 와이어 본딩공정에서 본딩이 잘되는 금속이다.Here, the gate electrode 32 and the data pad 41 are formed independently. The reason why the data pad 41 is simultaneously formed when the gate electrode 32 is formed is to improve the performance of the bonding process by wires in the mounting process of the driving circuit. That is, aluminum (Al) included in the first metal is a metal that is well bonded in the wire bonding process.

상기 데이터 패드(41)는 실질적으로 두 부분으로 구분되며, 하나는 와이어와 접촉되는 데이터 패드전극(41a)과 추후 공정에서 형성될 데이터 배선과의 접촉부분인 데이터 링크부(41b)로 구성된다.The data pad 41 is substantially divided into two parts, one of which consists of a data pad electrode 41a in contact with a wire and a data link part 41b in contact with a data line to be formed in a later process.

기판(1)으로는 절연물질의 고융점을 가지는 고가의 석영판과 저온 공정에서 주로 사용되는 유리기판이 있다.The substrate 1 includes an expensive quartz plate having a high melting point of an insulating material and a glass substrate mainly used in a low temperature process.

도 3b는 상기 패터닝된 제 1 금속 상에 게이트 절연막(60)과 액티브층(65)을 형성하고, 상기 데이터 링크부(41b)를 덮는 게이트 절연막을 패터닝하여 데이터 링크홀(43a)을 형성하는 단계를 도시한 도면이다. 3B illustrates forming a gate insulating film 60 and an active layer 65 on the patterned first metal, and patterning a gate insulating film covering the data link portion 41b to form a data link hole 43a. Figure is a diagram.                         

상기 게이트 절연막(60)은 실리콘 질화막(SiNx)이 주로 사용되며, 상기 액티브층(65)은 순수 비정질 실리콘(62)과 불순물 비정질 실리콘(64)의 적층구조로 되어 있다.As the gate insulating layer 60, a silicon nitride film (SiN x ) is mainly used, and the active layer 65 has a stacked structure of pure amorphous silicon 62 and impurity amorphous silicon 64.

상기 액티브층(65)을 형성한 후에, 상기 데이터 패드(41)의 데이터 링크부(41b)를 덮는 게이트 절연막(65)의 일부를 패터닝하여 상기 데이터 링크부(41b)의 일부가 노출되도록 데이터 링크홀(43a)을 형성한다. 상기 데이터 링크홀(43a)을 형성하는 이유는 추후 공정에서 형성될 데이터 배선과 상기 데이터 패드(41)와의 접촉을 위함이다.After the active layer 65 is formed, a portion of the gate insulating layer 65 covering the data link portion 41b of the data pad 41 is patterned so that a portion of the data link portion 41b is exposed. The hole 43a is formed. The reason for forming the data link hole 43a is for contact between the data line to be formed in a later process and the data pad 41.

도 3c는 제 1 캐패시터 전극(46)과 데이터 배선(40)을 형성하는 단계를 도시한 도면이다.3C is a diagram illustrating a step of forming the first capacitor electrode 46 and the data line 40.

상기 제 1 캐패시터 전극(46)은 전하를 저장하는 스토리지 캐패시터의 제 1 전극으로서 기능을 하게 된다. 상기 제 1 캐패시터 전극(46)은 실질적으로 투명한 도전물질인 ITO가 사용되며, 상기 제 1 스토리지 캐패시터의 형성시 드레인 전극이 형성될 부분에 드레인 보조전극(48)을 형성한다.The first capacitor electrode 46 functions as the first electrode of the storage capacitor that stores the charge. The first capacitor electrode 46 is formed of ITO, which is a substantially transparent conductive material, and forms a drain auxiliary electrode 48 at a portion where the drain electrode is to be formed when the first storage capacitor is formed.

상기 드레인 보조전극(48)은 추후 공정에서 형성될 화소전극과 드레인 전극을 연결하는 매개체로서의 기능을 하게 된다.The drain auxiliary electrode 48 functions as a medium for connecting the pixel electrode and the drain electrode to be formed in a later process.

상기 제 1 캐패시터 전극(46) 및 드레인 보조전극(48)을 형성한 후에 제 2 금속으로 소스 및 드레인전극(42, 44)과 데이터 배선(40)을 형성한다.After forming the first capacitor electrode 46 and the drain auxiliary electrode 48, the source and drain electrodes 42 and 44 and the data line 40 are formed of a second metal.

상기 데이터 배선(40)은 상기 데이터 링크홀(43a)을 통해 상기 데이터 링크 부(41b)와 접촉하게 되며, 실질적으로 데이터 패드전극(41a)과 도통하게 된다.The data line 40 comes into contact with the data link part 41b through the data link hole 43a and is substantially in contact with the data pad electrode 41a.

상기 소스 전극(42)은 상기 데이터 배선(40)과 접촉하고, 상기 드레인 전극(44)은 상기 드레인 보조전극(48)과 일부분이 겹쳐지도록 형성된다.The source electrode 42 is in contact with the data line 40, and the drain electrode 44 is formed to overlap a portion of the drain auxiliary electrode 48.

또한, 상기 제 2 금속으로 상기 제 1 캐패시터 전극(46) 상에 접지배선(52)을 형성한다.In addition, a ground wiring 52 is formed on the first capacitor electrode 46 with the second metal.

도 3d는 기판 전면에 걸쳐 유전층(66) 및 ITO를 증착하고, 상기 ITO를 패터닝하여 제 2 캐패시터 전극(47)을 형성하는 단계를 도시한 도면이다.FIG. 3D illustrates depositing a dielectric layer 66 and ITO over the entire substrate, and patterning the ITO to form a second capacitor electrode 47.

상기 유전층(66)은 게이트 절연막(60)과 동일한 실리콘 질화막이 사용된다.The dielectric layer 66 uses the same silicon nitride film as the gate insulating film 60.

그리고, 상기 제 2 캐패시터 전극(47)은 추후 공정에 의한 상기 유전층(66)의 과식각을 방지하는 식각 방지막의 기능과, 스토리지 캐패시터의 일 전극으로서 기능을 하게 된다.The second capacitor electrode 47 functions as an etch stop layer that prevents overetching of the dielectric layer 66 by a later process, and functions as an electrode of the storage capacitor.

도 3e는 상기 제 2 캐패시터 전극(47) 및 기판 전면에 걸쳐 보호막(68)과 화소전극(56)을 형성하는 단계를 도시한 도면이다.FIG. 3E illustrates a step of forming the passivation layer 68 and the pixel electrode 56 over the second capacitor electrode 47 and the entire surface of the substrate.

상기 보호막(68)은 유전율이 작은 BCB(benzocyclobutene)가 사용되며, 드레인 전극(44)과 일부분이 접촉하는 드레인 보조전극(48)과 제 2 캐패시터 전극(47)의 일부분이 각각 노출된 드레인 콘택홀(50) 및 캐패시터 콘택홀(54)이 형성된다.BCB (benzocyclobutene) having a low dielectric constant is used as the passivation layer 68, and a drain contact hole in which a part of the drain auxiliary electrode 48 and the second capacitor electrode 47 are partially exposed to the drain electrode 44 is exposed. 50 and a capacitor contact hole 54 are formed.

여기서, 상기 드레인 콘택홀(50)을 형성하기 위해서는 보호막(68)과 유전층(66)을 동시에 식각하게 된다. 따라서, 스토리지 캐패시터의 유전층이 과식각 되는 것을 방지하는 기능을 제 2 캐패시터 전극(47)이 수행하게 되는 것이다.In this case, in order to form the drain contact hole 50, the passivation layer 68 and the dielectric layer 66 are simultaneously etched. Accordingly, the second capacitor electrode 47 performs a function of preventing the dielectric layer of the storage capacitor from being overetched.

한편, 상기 데이터 패드부(41) 상의 보호막(68) 및 유전층(60)도 동시에 식 각되게 된다.Meanwhile, the passivation layer 68 and the dielectric layer 60 on the data pad part 41 are also simultaneously etched.

이후, 상기 보호막 상에 투명도전물질(즉, ITO)을 증착하고 패터닝하여 화소전극(56)을 형성한다.Thereafter, a transparent conductive material (ie, ITO) is deposited and patterned on the passivation layer to form the pixel electrode 56.

상기 화소전극(56)은 드레인 콘택홀(50) 및 캐패시터 콘택홀(54)을 통해 각각 노출된 드레인 보조전극(48) 및 제 2 캐패시터 전극(47)과 동시에 접촉한다.The pixel electrode 56 contacts the drain auxiliary electrode 48 and the second capacitor electrode 47 exposed through the drain contact hole 50 and the capacitor contact hole 54, respectively.

여기서, 드레인 전극(44)과 화소전극(56)의 접촉을 위해 드레인 보조전극(48)을 형성하는 이유는 화소전극(56)과 드레인 보조전극(48)이 동일한 물질이기 때문에 접촉저항이 감소되기 때문이다.The reason why the drain auxiliary electrode 48 is formed to contact the drain electrode 44 and the pixel electrode 56 is that the contact resistance is reduced because the pixel electrode 56 and the drain auxiliary electrode 48 are made of the same material. Because.

도 3f는 최종적으로 데이터 패드전극(41a)을 노출시키는 단계를 도시한 도면으로, 데이터 패드전극(41a) 상에 위치하는 게이트 절연막(60)과 몰리브덴/알루미늄의 적층구조 중에서 상부에 위치하는 몰리브덴을 동시에 식각한다.FIG. 3F illustrates a step of finally exposing the data pad electrode 41a. The molybdenum layer positioned on the upper portion of the laminated structure of the gate insulating layer 60 and molybdenum / aluminum on the data pad electrode 41a is shown. Etch at the same time.

상기와 같이 데이터 패드전극(41a)에서 몰리브덴을 식각하고 알루미늄만을 남기는 이유는 구동회로의 실장공정에서 와이어와 상기 데이터 패드전극(41a) 간에 본딩이 원활하게 이루어지게 하기 위함이다.The reason for etching molybdenum and leaving only aluminum in the data pad electrode 41a is to smoothly bond between the wire and the data pad electrode 41a in the process of mounting the driving circuit.

다음 공정은 도시하지 않았지만, 감광성 물질을 도포 하는 단계로, 감광성 물질은 외부의 신호를 받아서 전기적인 신호로 변환하는 변환기로 쓰이는데, 비정질 셀레니움(selenium)의 화합물을 진공증착기(evaporator)를 이용하여 100-500㎛ 두께로 증착한다. 또한, HgI2, PbO, CdTe, CdSe, 탈륨브로마이드, 카드뮴설파이드 등과 같은 종류의 암전도도가 작고 외부신호에 민감한, 특히 엑스레이 광전도도가 큰 엑스레이 감광성물질을 사용할 수 있다. 엑스레이 광이 감광물질에 노출되면 노출 광의 세기에 따라 감광물질 내에 전자 및 정공쌍이 발생한다. Although the following process is not shown, the photosensitive material is applied to the photosensitive material. The photosensitive material is used as a transducer for receiving an external signal and converting the signal into an electrical signal. The compound of amorphous selenium is converted into a vacuum using an evaporator. Deposit at -500 μm thickness. In addition, an X-ray photosensitive material having a low dark conductivity and sensitive to an external signal, particularly X-ray photoconductivity, may be used, such as HgI 2 , PbO, CdTe, CdSe, thallium bromide, cadmium sulfide, and the like. When the X-ray light is exposed to the photosensitive material, electrons and hole pairs are generated in the photosensitive material according to the intensity of the exposed light.

엑스레이 감광물질 도포 후에 엑스레이 광이 투과될 수 있도록 투명한 도전 전극을 형성한다.After applying the X-ray photosensitive material, a transparent conductive electrode may be formed to transmit X-ray light.

상술한 엑스레이 영상 감지소자의 각 구성요소의 기능은 다음과 같다.The function of each component of the above-described X-ray image sensing device is as follows.

첫째로는 외부의 엑스레이 광을 감지하여 전하를 생성하는 감광성 도전막과 도전전극은 광전변환부로써의 기능을 하게되고, 둘째는 상기 광전변환부에서 생성된 전하를 저장하는 스토리지 캐패시터는 전하저장부로써의 기능을 하게 된다. 그리고, 셋째로는 상기 전하저장부에 저장된 전하를 외부의 구동회로로 전달하는 박막 트랜지스터는 스위칭부로써의 기능을 하게 된다. First, the photosensitive conductive layer and the conductive electrode which generate charge by sensing external X-ray light function as a photoelectric conversion part. Second, the storage capacitor which stores the charge generated in the photoelectric conversion part is a charge storage part. It will function as. Third, the thin film transistor which transfers the charge stored in the charge storage unit to an external driving circuit functions as a switching unit.

상술한 바와 같이 종래 엑스레이 디텍터의 TFT어레이 패널은 약 9번의 사진식각 공정과 약 7번의 플라즈마 증착공정을 거쳐서 완성된다.As described above, the TFT array panel of the conventional X-ray detector is completed through about nine photolithography processes and about seven plasma deposition processes.

상기한 플라즈마 증착공정에서는 다수의 이온들이 존재하는 상태에서 물질층(게이트 물질, 액티브층, 제 1, 2 캐패시터 전극 등등)이 형성됨으로, 어레이 패널을 제작하는 공정에서 상기 패널에 정전기가 발생하는 확률이 매우 크게 된다.In the plasma deposition process, a material layer (gate material, active layer, first and second capacitor electrodes, etc.) is formed in a state where a plurality of ions are present, and thus a probability of generating static electricity in the panel in the process of manufacturing an array panel This becomes very loud.

즉, 다시 설명하면, 상기 어레이 패널의 제작에 사용되는 기판은 절연체인 유리를 사용하기 때문에 어레이 패널의 제작공정 중 발생하는 정전기나 아크(arc)방전이 어레이 패널에 유입되어 국소적으로 존재하게 된다. 이러한 정전기는 전압이 매우 높기 때문에 어레이 패널의 스위칭 소자에 치명적인 손상을 가져올 수 있 게 된다.In other words, since the substrate used for fabricating the array panel uses glass as an insulator, static electricity or arc discharge generated during the fabrication process of the array panel flows into the array panel and is present locally. . Such static electricity can cause fatal damage to the switching elements of the array panel because of the very high voltage.

상술한 바와 같이 종래에는 패널을 제작하는 과정에서 발생하는 정전기를 제거하기 위해 정전기방지구조를 패널에 설계함으로서 불량을 방지한다.As described above, in the related art, an antistatic structure is designed on the panel to remove static electricity generated in the process of manufacturing the panel, thereby preventing defects.

도 4a 내지 도 4b는 종래의 정전기를 방지하는 어레이 패널의 회로를 도시한 도면으로, 도 4a에서는 게이트 배선(G)과 데이터 배선(D)을 단락배선(70)으로 서로 연결한 구조이며, 각각의 배선(게이트 및 데이터 배선)은 정전기 방지소자(72)에 맞물려있다.4A to 4B are diagrams illustrating a conventional circuit of an array panel that prevents static electricity. In FIG. 4A, the gate lines G and the data lines D are connected to each other by a short circuit 70, respectively. Wiring (gate and data wiring) is engaged with the antistatic element 72.

한편, 정전기를 방지하기 위해 도 4b에서는 게이트 배선(G)과 데이터 배선(D)을 단락배선(70)으로 연결하고 각 단락배선(70)은 정전기 방지소자(ESD) 및 저항체(72, 74)에 연결되어 있다.
Meanwhile, in order to prevent static electricity, in FIG. 4B, the gate wiring G and the data wiring D are connected by a short circuit 70, and each of the short circuits 70 is an antistatic device ESD and a resistor 72, 74. Is connected to.

그러나, 상술한 종래의 정전기 방지회로를 갖는 어레이 패널에서, 상기 정전기 방지회로는 정전기 방지회로 및 저항체가 형성된 이후부터 작동을 시작하게 되며, 그 이전(정전기 방지회로 및 저항체의 형성 전)에 발생하는 정전기에 대해서는 대책이 없다. 즉, 상기 정전기 방지회로 또는 상기 저항체는 ITO 공정 이후에 형성되는데, 상기 ITO 공정 전에 이루어지는 공정에 대해서는 정전기나 아크방전에 무방비 상태가 된다.However, in the above-described array panel having the conventional antistatic circuit, the antistatic circuit starts operation after the antistatic circuit and the resistor are formed, and before that (before the formation of the antistatic circuit and the resistor). There is no countermeasure against static electricity. That is, the antistatic circuit or the resistor is formed after the ITO process, and the process performed before the ITO process becomes unprotected from static electricity or arc discharge.

또한, 각 배선과 각각 접촉하는 단락배선이 형성되더라도, 기판의 외곽부는 완전한 절연체이기 때문에 어레이 기판의 내부에서 발생한 정전기 또는 아크방전은 외부로 빠져나갈 흐름통로가 전혀 없게되며, 이는 단락배선의 파괴로 이어져 정전기, 아크방전 등은 어레이 기판에 큰 손상을 입히게 된다.In addition, even if short-circuit wiring is formed in contact with each wiring, since the outer portion of the substrate is a complete insulator, static electricity or arc discharge generated inside the array substrate has no flow path to the outside. As a result, static electricity, arc discharge, and the like will cause great damage to the array substrate.

특히, 상기 정전기 또는 아크방전은 보호막으로 사용되는 BCB 공정에서 많이 발생하게 되는데, 이는 보호막 공정에서 BCB를 도포하고 경도나 안정성을 향상하기 위해 플라즈마(Plasma) 처리공정에 기인한다.In particular, the static electricity or arc discharge is generated a lot in the BCB process used as a protective film, which is due to the plasma (Plasma) process to apply BCB in the protective film process and improve the hardness or stability.

따라서, 정전기 방지회로의 발생 이전에 발생하는 정전기에 의해 절연층이나 반도체층과 같은 기능성 박막의 절연파괴에 의한 패널의 손상을 받을 수 있는 단점이 발생한다.Therefore, there is a disadvantage in that the panel may be damaged by the breakdown of the functional thin film such as the insulating layer or the semiconductor layer by the static electricity generated before the generation of the antistatic circuit.

상기와 같은 문제점을 해결하기 위해 본 발명에서는 정전기 방지회로의 형성 전에 발생하는 정전기에 의한 어레이 패널의 손상을 방지하는데 그 목적이 있다.
In order to solve the above problems, an object of the present invention is to prevent damage to the array panel by static electricity generated before the formation of the antistatic circuit.

상기와 같은 목적을 달성하기 위해 본 발명에서는 제 1 영역과, 상기 제 1 영역을 감싸고 가장자리와 접하는 제 2 영역이 정의된 기판과; 상기 기판의 제 1 영역에 위치하고, 엑스레이 광을 감지하는 다수개의 엑스레이 감지소자와; 상기 제 1 영역에 위치하고, 상기 엑스레이 감지소자와 연결되고, 제 1 방향으로 연장된 다수개의 제 1 신호배선과; 상기 제 1 영역에 위치하고, 상기 제 1 신호배선과 교차하며 제 2 방향으로 연장된 다수개의 제 2 신호배선과; 상기 제 1 영역에 위치하고, 상기 제 1 신호배선 및 제 2 신호배선의 끝단을 연결하는 제 1, 2 단락배선과; 상기 기판의 제 2 영역의 가장자리를 따라 형성된 접지부와; 상기 기판의 제 2 영 역에 위치하고, 상기 접지부와 상기 제 1, 2 단락배선을 각각 연결하는 제 1, 2 연결배선을 포함하는 엑스레이 디텍터 어레이 기판을 제공한다.In order to achieve the above object, the present invention provides a substrate comprising: a substrate defining a first region and a second region surrounding the first region and in contact with an edge thereof; A plurality of X-ray sensing elements positioned in a first area of the substrate and sensing X-ray light; A plurality of first signal wires positioned in the first area and connected to the X-ray sensing element and extending in a first direction; A plurality of second signal wires positioned in the first area and crossing the first signal wires and extending in a second direction; First and second short-circuit wirings disposed in the first region and connecting ends of the first signal wiring and the second signal wiring; A ground portion formed along an edge of the second region of the substrate; An X-ray detector array substrate is disposed in a second region of the substrate and includes first and second connection wires connecting the ground portion and the first and second short circuit lines, respectively.

또한, 본 발명에서는 기판을 구비하는 단계와; 상기 기판 상에 복수개의 제 1 신호배선을 형성하는 단계와; 상기 각 제 1 신호배선과 교차하는 복수개의 제 2 신호배선을 형성하는 단계와; 상기 각 제 1, 2 신호배선과 각각 연결된 복수개의 엑스레이 감지소자를 형성하는 단계와; 상기 제 1, 2 신호배선과 각각 연결된 제 1, 2 단락배선을 형성하는 단계와; 상기 제 1, 2 단락배선과 연결되는 제 1, 2 연결배선과, 상기 제 1, 2 연결배선과 연결되고 상기 기판의 가장자리를 따라 형성된 접지부를 형성하는 단계와; 상기 제 1, 2 연결배선 및 기판의 전면에 걸쳐 보호막을 형성하는 단계와; 상기 보호막의 일부를 식각하여 상기 제 1, 2 연결배선을 노출시키는 단계와; 상기 노출된 제 1, 2 연결배선을 식각하는 단계를 포함하는 엑스레이 디텍터 어레이 기판 제조방법을 제공한다.
In addition, the present invention comprises the steps of providing a substrate; Forming a plurality of first signal wires on the substrate; Forming a plurality of second signal wires intersecting the first signal wires; Forming a plurality of X-ray sensing elements connected to the first and second signal wires, respectively; Forming first and second short circuit lines connected to the first and second signal lines, respectively; Forming first and second connection wires connected to the first and second short circuit lines, and a ground part connected to the first and second connection wires and formed along an edge of the substrate; Forming a protective film over the first and second connection wirings and the entire surface of the substrate; Etching a portion of the passivation layer to expose the first and second connection wires; A method of manufacturing an X-ray detector array substrate including etching the exposed first and second connection wires is provided.

이하, 본 발명의 실시예에 따른 구성과 작용을 첨부된 도면을 참조하여 설명한다. Hereinafter, the configuration and operation according to the embodiment of the present invention will be described with reference to the accompanying drawings.

도 5는 본 발명에 따른 엑스레이 디텍터 패널(100)의 평면을 개략적으로 도시한 도면으로, 본 발명에서는 실질적으로 엑스레이 디텍터의 패널에서 박막 트랜지스터 어레이 영역(TFT array ; 이하 TFT 어레이라 칭함)(104)이 될 영역과 상기 TFT 어레이 영역(104)의 가장자리를 따라 소정 간격 이격되어 형성되는 어레이 외곽부(102)로 나누어서 상기 엑스레이 디텍터의 패널을 제작한다. FIG. 5 is a view schematically showing a plane of the X-ray detector panel 100 according to the present invention. In the present invention, a thin film transistor array region (TFT array) 104 is substantially used in the panel of the X-ray detector. The panel of the X-ray detector is manufactured by dividing the area to be formed into an array outer portion 102 spaced apart by a predetermined interval along the edge of the TFT array region 104.                     

한편, 상기 TFT 어레이 영역(104)과 상기 어레이 외곽부(102)는 연결부(106)로 연결되어 있다.Meanwhile, the TFT array region 104 and the array outer portion 102 are connected by a connecting portion 106.

여기서, 상기 어레이 외곽부(102)는 상기 TFT 어레이 영역(104)에서 엑스레이 디텍터 패널(100)의 제작 중 발생할 수 있는 아크방전이나 정전기로부터 상기 TFT 어레이 영역(104)을 보호하기 위해 형성된다. Here, the array outer portion 102 is formed to protect the TFT array region 104 from arc discharge or static electricity that may occur during fabrication of the X-ray detector panel 100 in the TFT array region 104.

그리고, 상기 연결부(106)는 상기 TFT 어레이 영역(104)에서 발생한 아크방전이나 정전기를 상기 어레이 외곽부(102)로 이동시키는 정전기의 흐름통로가 된다.The connecting portion 106 is a flow path of static electricity that moves the arc discharge or static electricity generated in the TFT array region 104 to the outer edge portion of the array 102.

상기 연결부(106) 및 상기 어레이 외곽부는 상기 TFT 어레이 영역의 완성 후에 식각 또는 절단되어 일반적인 엑스레이 디텍터의 제작공정을 따르게 된다.The connecting portion 106 and the array outer portion are etched or cut after completion of the TFT array region to follow a general X-ray detector manufacturing process.

도 6은 도 5의 Z 부분을 확대한 도면으로, TFT 어레이 영역(104)의 가로방향의 가장자리에는 다수의 게이트 배선(110)과 상기 각 게이트 배선의 끝단에 게이트 패드(112)가 형성된다. FIG. 6 is an enlarged view of a portion Z of FIG. 5, and a plurality of gate lines 110 and gate pads 112 are formed at ends of each of the gate lines at horizontal edges of the TFT array region 104.

또한, 상기 각 게이트 패드(112)에서 각각 연장된 게이트 연장부(114)는 단락배선(108)으로 서로 단락되어 있다.In addition, the gate extensions 114 extending from the respective gate pads 112 are shorted to each other by a short circuit line 108.

바람직하게 상기 단락배선(108)은 상기 게이트 배선(110)과 동일 금속으로 사용되며, 동일한 공정에서 형성된다. 즉, 게이트 배선(110)의 형성공정에서 동시에 형성되는 것이다. Preferably, the short wiring 108 is used as the same metal as the gate wiring 110, and is formed in the same process. In other words, the gate wiring 110 is formed at the same time.

상기 단락배선(108)의 외곽에는 어레이 외곽부(102)가 형성되고, 상기 어레이 외곽부(102)와 상기 단락배선(108)과 동시에 접촉하는 연결배선(106)이 상기 단 락배선(108)과 상기 어레이 외곽부(102) 사이에 형성된다.The outer periphery of the array 102 is formed on the periphery of the short circuit wiring 108, and the connection wiring 106 which is in contact with the array periphery 102 and the short circuit wiring 108 at the same time is the short circuit wiring 108. And between the array outer portion 102.

상술한 바와 같이 본 발명에 따른 엑스레이 디텍터의 패널(100) 제조방법에서는 게이트 배선의 형성공정부터 접지의 역할을 하는 어레이 외곽부(102)를 형성하기 때문에 정전기 방지회로 및 저항체의 형성 전에 발생하는 아크방전이나 정전기를 효과적으로 제거할 수 있다.As described above, in the method of manufacturing the panel 100 of the X-ray detector according to the present invention, since the array outer portion 102 serving as the ground is formed from the process of forming the gate wiring, the arc generated before the formation of the antistatic circuit and the resistor. The discharge or static electricity can be effectively removed.

즉, TFT 어레이 기판을 제작할 때, 금속이 사용되는 부분은 게이트 구성요소(게이트 배선, 게이트 전극, 게이트 패드 등)와 데이터 구성요소(데이터 배선, 소스 전극, 드레인 전극 등)를 형성하는 공정이며, 이러한 금속층은 제작공정시 발생하는 정전기 및 아크방전에 의해 패널의 가장자리를 중심으로 금속층이 뜯기거나 녹는 등의 손상이 발생하게 된다.That is, when fabricating a TFT array substrate, the portion where metal is used is a process of forming gate components (gate wiring, gate electrode, gate pad, etc.) and data components (data wiring, source electrode, drain electrode, etc.), The metal layer is damaged due to tearing or melting of the metal layer around the edge of the panel due to static electricity and arc discharge generated during the manufacturing process.

상기와 같은 문제점을 방지하기 위해 본 발명에서는 도 6에 도시한 바와 같이 어레이 외곽부(102)와 그 안쪽에 TFT 어레이 영역(104)을 형성하고, 그 사이를 연결부(106)를 통해 연결한다.In order to prevent the above problems, in the present invention, as illustrated in FIG. 6, the array outer portion 102 and the TFT array region 104 are formed therein, and are connected therebetween.

상기와 같이 어레이 외곽부(102)와 TFT 어레이 영역(104)을 연결함으로써, 어레이 영역(104)과 어레이 외곽부(102)는 등전위가 형성됨으로써, 패널의 제작공정 중 발생하는 정전기 또는 아크방전을 어레이 외곽부(102)로 방출시켜 패널의 손상을 줄일 수 있다.By connecting the array outer portion 102 and the TFT array region 104 as described above, the array region 104 and the array outer portion 102 are formed with an equipotential, thereby preventing static electricity or arc discharge generated during the manufacturing process of the panel. The damage to the panel can be reduced by discharging to the array outer portion 102.

상술한 바와 같은 기능을 하는 연결배선(106)은 추후, 게이트 및 데이터 패드의 콘택홀 형성공정에서 식각하게 되는데, 이는 TFT 어레이 기판이 완료된 후, 게이트 구성요소와 데이터 구성요소가 단락되어 있으면 IPT(In-Processing Test) 테스트를 할 수 없기 때문이다. 이 때문에 완성된 TFT 어레이 영역과 어레이 외곽부를 전기적으로 서로 독립된 상태로 만들어야 한다. 또한, 상기 어레이 외곽부는 추후에 레이저나 기타 절단 수단을 통해 절단하게 된다.The connection wiring 106 functioning as described above is etched later in the process of forming the contact hole of the gate and the data pad. After the TFT array substrate is completed, if the gate component and the data component are shorted, the IPT ( In-Processing Test) is not possible. For this reason, the completed TFT array area and the outer edge of the array must be made electrically independent of each other. In addition, the outer edge of the array is later cut by a laser or other cutting means.

여기서, 상기 어레이 외곽부(102)와 TFT 어레이 영역(104)의 단락배선(108)과 동시에 접촉하는 연결배선(106)은 게이트 금속 또는 데이터 금속이 가능할 것이다. 즉, 상기 연결배선(106)은 게이트 또는 데이터 구성요소를 형성할 때 동시에 형성하게 되며, 상기 연결배선(106)이 게이트 구성요소와 동시에 형성되면 단락배선(108)과 동일층에 형성되며, 데이터 구성요소와 동시에 형성되면 데이터 패드 링크부의 홀형성 공정(도 3b, 3c 참조)에서 상기 단락배선(108)을 노출시키는 콘택홀을 형성하고, 데이터 구성요소의 형성과 동시에 상기 노출된 단락배선(108)과 연결배선(106)이 접촉하게 된다.Here, the connection wiring 106 that contacts the array outer portion 102 and the short circuit wiring 108 of the TFT array region 104 may be a gate metal or a data metal. That is, the connection wiring 106 is formed at the same time when forming the gate or data component, and when the connection wiring 106 is formed simultaneously with the gate component, the connection wiring 106 is formed on the same layer as the short circuit wiring 108. When formed simultaneously with the component, a contact hole for exposing the short circuit 108 is formed in a hole forming process (see FIGS. 3B and 3C) of the data pad link portion, and the exposed short circuit 108 is formed at the same time as the formation of the data component. ) And the connection wiring 106 come into contact with each other.

도 7은 도 6의 절단선 Ⅶ-Ⅶ로 자른 단면을 도시한 도면으로, 상기 연결배선(106)을 데이터 구성요소와 동시에 형성하는 경우에 종래 엑스레이 디텍터의 제조공정을 도시한 도 3e 이후의 공정을 도시한 도면이다.FIG. 7 is a cross-sectional view taken along the cutting line VII-VII of FIG. 6, and illustrates a manufacturing process of the conventional X-ray detector when the connection line 106 is simultaneously formed with the data component. Figure is a diagram.

이하 도면에 도시된 부호는 종래와 동일한 기능을 하는 구성요소에 대해서 동일하게 부여한다.In the drawings, the same reference numerals are given to components having the same functions as in the prior art.

먼저, 도 7에 도시된 도면을 간략히 설명하면, 기판(1) 상에 게이트 구성요소(즉, 게이트 단락배선(108)과 이와 연결된 게이트 연장부(114))가 형성되며, 상기 게이트 구성요소를 덮는 형태로 게이트 절연막(60)이 기판(1)의 전면에 형성된다. First, a brief description of the drawing shown in FIG. 7 includes forming a gate component (ie, a gate short circuit 108 and a gate extension 114 connected thereto) on the substrate 1. The gate insulating film 60 is formed on the entire surface of the substrate 1 in a covering form.                     

한편, 상기 단락배선 상부 게이트 절연막(60)에는 상기 단락배선(108)의 일부가 노출되는 단락배선 콘택홀(108a)이 형성되는데, 상기 단락배선 콘택홀(108a)은 도 3b의 공정에서 동시에 형성된다. 즉, 데이터 링크홀(43a)의 형성시 동시에 형성하게 되는 것이다.Meanwhile, a short circuit contact hole 108a through which a portion of the short circuit 108 is exposed is formed in the short circuit upper gate insulating layer 60, and the short circuit contact hole 108a is simultaneously formed in the process of FIG. 3B. do. In other words, the data link hole 43a is formed at the same time.

상기 단락배선 콘택홀(108a)이 형성된 게이트 절연막(60) 상에는 연결배선(60)이 어레이 외곽부(102)에서 연장되어, 상기 단락배선 콘택홀(108a)을 통해 노출된 단락배선(108)과 접촉된다.On the gate insulating layer 60 on which the short circuit contact hole 108a is formed, a connection wiring 60 extends from the outer edge of the array 102 and the short circuit wiring 108 exposed through the short circuit contact hole 108a. Contact.

상기 단락배선(108) 및 상기 어레이 외곽부(102)는 데이터 구성요소 즉, 도 3c의 공정에서 형성된다.The short circuit 108 and the array outer portion 102 are formed in a data component, that is, the process of FIG. 3C.

또한, 상기 데이터 구성요소 및 기판(1)의 전면에는 유전층(66)과 보호막(68)이 상기 연결배선(106)을 노출시키면서 형성되며, 상기와 같은 구조는 도 3e 이후의 공정에서 형성된다.In addition, a dielectric layer 66 and a passivation layer 68 are formed on the front surface of the data component and the substrate 1 while exposing the connection line 106. Such a structure is formed in a process subsequent to FIG. 3E.

상술한 바와 같이 본 발명에 따른 엑스레이 디텍터 패널의 구조는 종래 의 엑스레이 디텍터 제조공정의 도 3b 이후의 공정에서 이미 TFT 어레이 부와 어레이 외곽부가 연결배선(106)을 통해 상호접속하며 등전위가 형성됨으로, 추후 공정에 의한 정전기 또는 아크방전에 의한 패널의 손상을 방지할 수 있다.As described above, in the structure of the X-ray detector panel according to the present invention, since the TFT array portion and the array outer portion are interconnected through the connection wiring 106 in the process after FIG. 3B of the conventional X-ray detector manufacturing process, the equipotential is formed, It is possible to prevent the panel from being damaged by static electricity or arc discharge by a later process.

한편, 도 8은 TFT 어레이 패널을 완성한 후, IPT 테스트를 위해 상기 연결배선(106)을 식각한 결과를 도시한 도면으로, 종래 엑스레이 디텍터 제조공정의 도 3f 공정 이후를 도시한다. Meanwhile, FIG. 8 is a view illustrating a result of etching the connection wiring 106 for the IPT test after completing the TFT array panel, which is shown after the process of FIG. 3F of the conventional X-ray detector manufacturing process.

즉, 본 발명에서는 정전기나 아크방전에 의한 패널의 손상을 기존의 엑스레 이 디텍터의 제조공정과 동일하게 진행하여 추가되는 공정 없이 효과적으로 줄일 수 있는 장점이 있다.That is, in the present invention, the damage of the panel due to static electricity or arc discharge can be effectively reduced without additional process by proceeding in the same manner as the existing X-ray detector manufacturing process.

이상에서 살펴본 바와 같이 본 발명에서는 엑스레이 디텍터를 중심으로 본 발명의 중심사상을 살펴보았으나, 액정 표시장치와 같이 박막 트랜지스터 어레이 기판에 적용할 수 있을 것이다.
As described above, in the present invention, although the central idea of the present invention has been described with respect to the X-ray detector, the present invention may be applied to a thin film transistor array substrate like a liquid crystal display.

본 발명의 실시예에 따른 엑스레이 디텍터는 종래 엑스레이 디텍터의 제작공정과 비교해서 추가되는 공정이 없이 TFT 어레이 기판의 초기 제작공정에서 정전기와 아크방전에 대비한 정전기 보호장치가 형성되기 때문에 생산수율이 증가되는 장점이 있다.





The X-ray detector according to the embodiment of the present invention has an increased production yield because an electrostatic protection device for static electricity and arc discharge is formed in the initial fabrication process of the TFT array substrate without the additional process compared to the conventional X-ray detector manufacturing process. It has the advantage of being.





Claims (5)

제 1 영역과, 상기 제 1 영역을 감싸고 가장자리와 접하는 제 2 영역이 정의된 기판과;A substrate defining a first region and a second region surrounding the first region and in contact with an edge thereof; 상기 기판의 제 1 영역에 위치하고, 엑스레이 광을 감지하는 다수개의 엑스레이 감지소자와;A plurality of X-ray sensing elements positioned in a first area of the substrate and sensing X-ray light; 상기 제 1 영역에 위치하고, 상기 엑스레이 감지소자와 연결되고, 제 1 방향으로 연장된 다수개의 제 1 신호배선과;A plurality of first signal wires positioned in the first area and connected to the X-ray sensing element and extending in a first direction; 상기 제 1 영역에 위치하고, 상기 제 1 신호배선과 교차하며 제 2 방향으로 연장된 다수개의 제 2 신호배선과;A plurality of second signal wires positioned in the first area and crossing the first signal wires and extending in a second direction; 상기 제 1 영역에 위치하고, 상기 제 1 신호배선 및 제 2 신호배선의 끝단을 연결하는 제 1, 2 단락배선과;First and second short-circuit wirings disposed in the first region and connecting ends of the first signal wiring and the second signal wiring; 상기 기판의 제 2 영역의 가장자리를 따라 형성된 접지부와;A ground portion formed along an edge of the second region of the substrate; 상기 기판의 제 2 영역에 위치하고, 상기 접지부와 상기 제 1, 2 단락배선을 각각 연결하는 제 1, 2 연결배선First and second connection wires positioned in a second area of the substrate and connecting the ground portion and the first and second short circuit lines, respectively; 을 포함하는 엑스레이 디텍터 어레이 기판.X-ray detector array substrate comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 접지부는 상기 제 2 신호배선과 동일 물질인 엑스레이 디텍터 어레이 기판.The ground portion of the X-ray detector array substrate of the same material as the second signal wiring. 청구항 1에 있어서,The method according to claim 1, 상기 제 1, 2 연결배선은 상기 접지부에서 일체로 연장된 엑스레이 디텍터 어레이 기판.The first and second connection wirings extend integrally from the ground portion. 기판을 구비하는 단계와;Providing a substrate; 상기 기판 상에 복수개의 제 1 신호배선을 형성하는 단계와;Forming a plurality of first signal wires on the substrate; 상기 각 제 1 신호배선과 교차하는 복수개의 제 2 신호배선을 형성하는 단계와;Forming a plurality of second signal wires intersecting the first signal wires; 상기 각 제 1, 2 신호배선과 각각 연결된 복수개의 엑스레이 감지소자를 형성하는 단계와;Forming a plurality of X-ray sensing elements connected to the first and second signal wires, respectively; 상기 제 1, 2 신호배선과 각각 연결된 제 1, 2 단락배선을 형성하는 단계와;Forming first and second short circuit lines connected to the first and second signal lines, respectively; 상기 제 1, 2 단락배선과 연결되는 제 1, 2 연결배선과, 상기 제 1, 2 연결배선과 연결되고 상기 기판의 가장자리를 따라 형성된 접지부를 형성하는 단계와;Forming first and second connection wires connected to the first and second short circuit lines, and a ground part connected to the first and second connection wires and formed along an edge of the substrate; 상기 제 1, 2 연결배선 및 기판의 전면에 걸쳐 보호막을 형성하는 단계와;Forming a protective film over the first and second connection wirings and the entire surface of the substrate; 상기 보호막의 일부를 식각하여 상기 제 1, 2 연결배선을 노출시키는 단계와;Etching a portion of the passivation layer to expose the first and second connection wires; 상기 노출된 제 1, 2 연결배선을 식각하는 단계Etching the exposed first and second connection wires 를 포함하는 엑스레이 디텍터 어레이 기판 제조방법.X-ray detector array substrate manufacturing method comprising a. 청구항 4에 있어서,The method according to claim 4, 상기 제 1, 2 연결배선은 상기 접지부와 일체로 된 엑스레이 디텍터 어레이 기판 제조방법.The first and second connection wirings are integrated with the ground unit.
KR1020000018320A 2000-04-07 2000-04-07 X-ray detecter and a method for fabricating the same KR100654774B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000018320A KR100654774B1 (en) 2000-04-07 2000-04-07 X-ray detecter and a method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000018320A KR100654774B1 (en) 2000-04-07 2000-04-07 X-ray detecter and a method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20010094907A KR20010094907A (en) 2001-11-03
KR100654774B1 true KR100654774B1 (en) 2006-12-08

Family

ID=19662652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000018320A KR100654774B1 (en) 2000-04-07 2000-04-07 X-ray detecter and a method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100654774B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985954B2 (en) 2008-08-29 2011-07-26 Samsung Electronics Co., Ltd. X-ray detection panel and X-ray detector

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852516B1 (en) * 2001-12-31 2008-08-14 비오이 하이디스 테크놀로지 주식회사 Method for manufacturing x-ray detector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006674A (en) * 1993-08-18 1995-03-21 사또오 후미오 Display device
KR950025474A (en) * 1994-02-08 1995-09-15 윌리엄 티. 엘리스 LCD device with improved edge area of LCD panel
KR19990047650A (en) * 1997-12-05 1999-07-05 윤종용 Liquid crystal display device having two or more shorting bars and manufacturing method thereof
KR100218577B1 (en) * 1996-09-06 1999-09-01 구자홍 Manufacturing method of static electricity preventing liquid crystal panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006674A (en) * 1993-08-18 1995-03-21 사또오 후미오 Display device
KR950025474A (en) * 1994-02-08 1995-09-15 윌리엄 티. 엘리스 LCD device with improved edge area of LCD panel
KR100218577B1 (en) * 1996-09-06 1999-09-01 구자홍 Manufacturing method of static electricity preventing liquid crystal panel
KR19990047650A (en) * 1997-12-05 1999-07-05 윤종용 Liquid crystal display device having two or more shorting bars and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985954B2 (en) 2008-08-29 2011-07-26 Samsung Electronics Co., Ltd. X-ray detection panel and X-ray detector

Also Published As

Publication number Publication date
KR20010094907A (en) 2001-11-03

Similar Documents

Publication Publication Date Title
KR100630880B1 (en) X-ray image sensor and a method for fabricating the same
KR100660813B1 (en) method for fabricating array substrate for x-ray detector
US6737653B2 (en) X-ray detector and method of fabricating therefore
KR100577410B1 (en) X-ray image sensor and a method for fabricating the same
KR100299537B1 (en) Fabricating Method of Thin Film Transistor Substrate For Detecting X-ray
KR100658978B1 (en) method for fabricating array substrate for x-ray detector
KR100310179B1 (en) X-ray image sensor and a method for fabricating the same
KR101218089B1 (en) Digital x-ray detector and method of fabricating the same
KR100463337B1 (en) X-ray image sensor and mothed for fabricating the same
EP0851499A2 (en) Photosensitive imager contact
KR100654774B1 (en) X-ray detecter and a method for fabricating the same
KR100524081B1 (en) X-ray image sensor
KR100628039B1 (en) X-ray detecter and a method for fabricating the same
KR100835970B1 (en) A X-ray detector and a method for fabricating thereof
KR100463594B1 (en) A X-ray detector and a method for fabricating thereof
KR100642088B1 (en) X-ray image sensor and a method for fabricating the same
KR101078695B1 (en) A X-ray detector and a method for fabricating thereof
KR100683526B1 (en) Method Of Fabricating Detecting X-ray Device
EP0890190A1 (en) Corrosion resistant imager
KR20010087036A (en) X-ray detector
KR100787813B1 (en) A X-ray detector and a method for fabricating thereof
KR100971945B1 (en) A X-ray detector and a method for fabricating thereof
KR20030058336A (en) A X-ray detector and a method for fabricating thereof
KR100730064B1 (en) Fabricating Method of Thin Film Transistor Substrate For Detecting X-ray
TWI391737B (en) Active device array mother substrate and fabricating method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 14