KR100649001B1 - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100649001B1 KR100649001B1 KR1020040114789A KR20040114789A KR100649001B1 KR 100649001 B1 KR100649001 B1 KR 100649001B1 KR 1020040114789 A KR1020040114789 A KR 1020040114789A KR 20040114789 A KR20040114789 A KR 20040114789A KR 100649001 B1 KR100649001 B1 KR 100649001B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- forming
- insulating film
- photodiode
- type diffusion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 42
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 239000012535 impurity Substances 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 13
- 238000011161 development Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8033—Photosensitive area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
- H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 암전류를 방지하면서도 그린(green)의 색 감도를 동일하게 유지할 수 있도록 한 씨모스 이미지 센서의 제조방법에 관한 것으로서, 포토 다이오드 영역과 트랜지스터 영역을 갖는 액티브 영역을 정의하기 위해 반도체 기판의 소자 분리 영역에 소자 분리막을 형성시키는 단계와, 상기 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 포토 다이오드 영역에 제 1 저농도 n형 확산영역을 형성하는 단계와, 상기 트랜지스터 영역에 제 2 저농도 n형 확산영역을 형성하는 단계와, 상기 반도체 기판의 전면에 식각 선택비가 다른 제 1 절연막과 제 2 절연막을 차례로 형성하는 단계와, 상기 제 2 절연막을 선택적으로 식각하여 상기 게이트 전극의 양측면에 제 2 절연막 측벽을 형성하는 단계와, 상기 포토다이오드 영역을 제외한 제 1 절연막을 제거하는 단계와, 상기 노출된 트랜지스터 영역에 고농도 n형 확산영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
포토다이오드, 질화막, 이미지 센서, 식각 선택비, 측벽
Description
도 1은 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 2는 도 1의 A-A'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 포토다이오드와 트랜스퍼 트랜지스터를 나타낸 단면도
도 3a 내지 도 3e는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도 4a 내지 도 4f는 본 발명의 제 1 실시예에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도 5a 내지 도 5f는 본 발명의 제 2 실시예에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도
도 6 및 도 7은 종래 기술과 본 발명에 의한 씨모스 이미지 센서의 반사도 특성을 나타낸 도면
도면의 주요 부분에 대한 부호의 설명
200 : 반도체 기판 201 : 에피층
202 : 소자 격리막 203 : 게이트 절연막
204 : 게이트 전극 205 : 제 1 감광막
206 : 제 1 저농도 n-형 확산영역 207 : 제 2 감광막
208 : 제 2 저농도 n-형 확산영역 209 : 제 1 절연막
210 : 제 2 절연막 211 : 제 3 감광막
212 : 고농도 n+형 확산영역
본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로서, 특히 암전류 및 포토다이오드의 손상을 방지하여 이미지 센서의 특성을 향상하도록 한 씨모스 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.
도 1에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다.
즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다.
따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.
상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비하여 외부의 구동회로에 연결된다.
이하, 첨부된 도면을 참고하여 종래의 CMOS 이미지 센서를 설명하면 다음과 같다.
도 2는 도 1의 A-A'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 포토다이오드와 트랜스퍼 트랜지스터를 나타낸 단면도이다.
도 2에 도시된 바와 같이, P++형 반도체 기판(100) 상에 P-형 에피층(101)이 형성된다. 그리고, 포토다이오드 영역(PD) 및 액티브 영역(도 1의 10)과 소자 분리 영역으로 정의된 상기 반도체 기판(100)의 소자 분리 영역에 소자 분리막(103)이 형성된다.
도 2의 트랜스퍼 트랜지스터(120)를 위한 에피층(101)의 부분 상에 게이트 절연막(121)을 개재하여 게이트 전극(123)이 형성되고, 상기 게이트 전극(123)의 양측면에 절연막 측벽(125)이 형성된다.
그리고, 상기 포토 다이오드 영역(PD)의 상기 에피층(101)에는 n-형 확산 영역(131)이 형성된다.
또한, 상기 반도체 기판(100)의 트랜지스터 영역에는 LDD 영역(127)과 소오스/드레인 불순물 영역(129)이 형성된다.
도 3a 내지 도 3e는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 다결정 실리콘 등의 반도체 기판(100)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(101)을 형성한다.
여기서, 상기 에피층(101)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
이어, 상기 반도체 기판(100)의 액티브 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(103)을 형성한다.
그리고, 상기 소자 분리막(103)이 형성된 에피층(101) 전면에 게이트 절연막(121)과 도전층을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 각 트랜지스터의 게이트 전극(123)을 형성한다.
이어, 상기 게이트 전극(123)을 포함한 반도체 기판(100) 전면에 제 1 감광 막(210)을 도포하고, 노광 및 현상 공정으로 상기 포토다이오드 영역이 노출되도록 상기 제 1 감광막(210)을 선택적으로 패터닝한다.
그리고 상기 패터닝된 제 1 감광막(210)을 마스크로 이용하여 상기 노출된 상기 포토다이오드 영역에 저농도 n-형 불순물 이온을 주입하여 n-형 확산 영역(131)을 형성한다.
도 3b에 도시한 바와 같이, 상기 제 1 감광막(210)을 모두 제거한 다음, 상기 반도체 기판(100)의 전면에 제 2 감광막(220)을 도포하고 노광 및 현상 공정으로 상기 트랜지스터 영역이 노출되도록 상기 제 2 감광막(220)을 패터닝한다.
이어, 상기 패터닝된 제 2 감광막(220)을 마스크로 이용하여 상기 에피층(101)에 저농도 n-형 불순물 이온을 주입하여 저농도 n-형 확산 영역(127)을 형성한다.
여기서, 상기 포토 다이오드 영역의 n-형 확산 영역(131)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(127) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 3c에 도시한 바와 같이, 상기 제 2 감광막(220)을 모두 제거하고, 상기 반도체 기판(100) 전면에 절연막을 형성하고, 에치백 공정을 실시하여 상기 게이트 전극(123)의 양측면에 절연막 측벽(125)을 형성한다.
도 3d에 도시한 바와 같이, 상기 반도체 기판(100)의 전면에 제 3 감광막 (230)을 도포하고, 노광 및 현상 공정으로 상기 포토다이오드 영역과 소자 분리막(103)상에만 남도록 선택적으로 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(230)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 n+형 불순물 이온을 주입하여 고농도 n+형 확산 영역(129)을 형성한다.
도 3e에 도시한 바와 같이, 상기 제 3 감광막(230)을 제거한 후, 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 n-형 확산 영역(131), 저농도 n-형 확산 영역(127) 및 고농도 n+형 확산 영역(129) 내의 불순물 이온을 확산시킨다.
상기와 같은 종래의 씨모스 이미지 센서의 제조방법은 다음과 같은 문제점 있었다.
즉, 포토다이오드 영역은 빛을 받는 영역으로, 공정상의 손상을 가장 적게 가해야 하는 매우 중요한 영역이다.
그러나, 상기 포토다이오드 영역은 본질적으로 게이트 형성시 1차의 플라즈마 손상을 받고 절연막 측벽(125)을 형성할 때 2차의 플라즈마 손상을 받는다.
이러한 포토다이오드 영역의 손상은 빛이 없는 상태에서도 전자를 발생시키는 역할을 하게 되어 시모스 이미지 센서의 취약한 특성을 보이게 된다.
이를 방지하기 위하여 픽셀 어레이(pixel array)에서는 절연막 측벽을 형성할 때 포토다이오드 영역의 손상을 방지하기 위하여 별도의 마스크를 이용하여 보 호하는 방법이 최근에 제기 되고 있다.
그러나 상기와 같은 방법은 픽셀 어레이 내에 질화막의 잔존을 가져오게 되며 이로써 빛의 투과율을 떨어뜨려 스케일 다운이 어렵게 된다.
즉, 스케일 다운시 포토다이오드 영역이 줄어들어 다이나믹 레인지가 줄어들게 되고 빛의 주입양일 줄어들어 이미지 재현이 어렵게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 암전류를 방지하면서도 그린(green)의 색 감도를 동일하게 유지할 수 있도록 한 씨모스 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 제 1 실시예에 의한 씨모스 이미지 센서의 제조방법은 포토 다이오드 영역과 트랜지스터 영역을 갖는 액티브 영역을 정의하기 위해 반도체 기판의 소자 분리 영역에 소자 분리막을 형성시키는 단계와, 상기 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 포토 다이오드 영역에 제 1 저농도 n형 확상영역을 형성하는 단계와, 상기 트랜지스터 영역에 제 2 저농도 n형 확산영역을 형성하는 단계와, 상기 반도체 기판의 전면에 식각 선택비가 다른 제 1 절연막과 제 2 절연막을 차례로 형성하는 단계와, 상기 제 2 절연막을 선택적으로 식각하여 상기 게이트 전극의 양측면에 제 2 절연막 측벽을 형성하는 단계와, 상기 포토다이오드 영역을 제외한 제 1 절연막을 제거하는 단계와, 상기 노출된 트랜지스터 영역에 고농도 n형 확산영역을 형 성하는 단계를 포함하여 형성함을 특징으로 한다.
삭제
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4a 내지 도 4f는 본 발명의 제 1 실시예에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 4a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 다결정 실리콘 등의 반도체 기판(200)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피 층(201)을 형성한다.
여기서, 상기 에피층(201)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
그리고, 상기 반도체 기판(200)을 포토다이오드 영역 및 트랜지스터 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(202)을 형성한다.
그 후, 상기 소자 분리막(202)이 형성된 에피층(201) 전면에 게이트 절연막(203)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 각 트랜지스터의 게이트 전극(204) 을 형성한다.
여기서, 상기 게이트 절연막(203)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수 있으며, 상기 도전층위에 실리사이드층을 더 형성하여 게이트 전극을 형성할 수 있다.
이어, 상기 게이트 전극(204)을 포함한 반도체 기판(200) 전면에 제 1 감광막(205)을 도포한 후, 노광 및 현상 공정으로 상기 포토다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 1 감광막(205)을 마스크로 이용하여 상기 노출된 상기 포토다이오드 영역에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 제 1 저농도 n-형 확산영역(206)을 형성한다.
도 4b에 도시한 바와 같이, 상기 제 1 감광막(205)을 모두 제거한 다음, 상기 반도체 기판(200) 전면에 제 2 감광막(207)을 도포한 후, 노광 및 현상 공정으로 상기 트랜지스터 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 2 감광막(207)을 마스크로 이용하여 상기 에피층(201)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 트랜지스터 영역에 제 2 저농도 n-형 확산영역(208)을 형성한다.
여기서, 상기 포토 다이오드 영역의 제 1 저농도 n-형 확산영역(206)을 형성하기 위한 불순물 이온 주입은 상기 트랜지스터 영역의 제 2 저농도 n-형 확산영역(208) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 4c에 도시한 바와 같이, 상기 제 2 감광막(207)을 모두 제거하고, 상기 반도체 기판(200) 전면에 화학 기상 증착 공정(저압 화학 기상 증착 공정) 등으로 식각 선택비가 다른 제 1 절연막(209)과 제 2 절연막(210)을 차례로 증착한다.
여기서, 상기 제 1 절연막(209)은 산화막을 사용하고, 상기 제 2 절연막(210)은 질화막을 사용한다.
한편, 상기 산화막은 열산화막 또는 TEOS 계열의 산화막을 사용할 수 있다.
도 4d에 도시한 바와 같이, 상기 제 1 절연막(209)과 제 2 절연막(210)의 식각 선택비가 다른 점을 이용하여 상기 제 2 절연막(210)을 이방성 식각을 통해 선 택적으로 식각하여 상기 게이트 전극(104)의 양측면에 제 2 절연막 측벽(210a)을 형성한다.
이때, 상기 제 2 절연막(210)의 하부의 제 1 절연막(209)은 식각되지 않고 그대로 남아있다.
도 4e에 도시한 바와 같이, 상기 반도체 기판(200)상에 제 3 감광막(211)을 도포하고, 노광 및 현상 공정으로 상기 제 3 감광막(211)이 상기 포토 다이오드 영역과 상기 소자 분리막(202) 사이의 경계부 상에 남도록 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(211)을 마스크로 이용하여 상기 노출된 제 1 절연막(209)을 선택적으로 식각한다.
그리고 상기 반도체 기판(200)의 트랜지스터 영역에 고농도 제 2 도전형(n+형) 불순물 이온을 주입하여 고농도 n+형 확산영역(212)을 형성한다.
도 4f에 도시한 바와 같이, 상기 제 3 감광막(211)을 제거하고, 상기 반도체 기판(200)에 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 제 1 저농도 n-형 확산 영역(206), 제 2 저농도 n-형 확산영역(208) 및 고농도 n+형 확산영역(212) 내의 불순물 이온을 확산시킨다.
도 5a 내지 도 5f는 본 발명의 제 2 실시예에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 5a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 단결절 실리콘 등의 반도체 기판(200)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(201)을 형성한다.
여기서, 상기 에피층(201)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.
그리고, 상기 반도체 기판(200)을 포토다이오드 영역 및 트랜지스터 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(202)을 형성한다.
그 후, 상기 소자 분리막(202)이 형성된 에피층(201) 전면에 게이트 절연막(203)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 각 트랜지스터의 게이트 전극(204) 을 형성한다.
여기서, 상기 게이트 절연막(203)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수 있으며, 상기 도전층위에 실리사이드층을 더 형성하여 게이트 전극을 형성할 수 있다.
이어, 상기 게이트 전극(204)을 포함한 반도체 기판(200) 전면에 제 1 감광막(205)을 도포한 후, 노광 및 현상 공정으로 상기 포토다이오드 영역이 노출되도록 패터닝한다.
그리고, 상기 패터닝된 제 1 감광막(205)을 마스크로 이용하여 상기 노출된 상기 포토다이오드 영역에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 제 1 저농도 n-형 확산 영역(206)을 형성한다.
도 5b에 도시한 바와 같이, 상기 제 1 감광막(205)을 모두 제거한 다음, 상기 반도체 기판(200) 전면에 제 2 감광막(207)을 도포한 후, 노광 및 현상 공정으로 상기 트랜지스터 영역이 노출되도록 패터닝한다.
이어, 상기 패터닝된 제 2 감광막(207)을 마스크로 이용하여 상기 에피층(201)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 트랜지스터 영역에 제 2 저농도 n-형 확산 영역(208)을 형성한다.
여기서, 상기 포토 다이오드 영역의 제 1 저농도 n-형 확산 영역(206)을 형성하기 위한 불순물 이온 주입은 상기 트랜지스터 영역의 제 2 저농도 n-형 확산 영역(208) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.
도 5c에 도시한 바와 같이, 상기 제 2 감광막(207)을 모두 제거하고, 상기 반도체 기판(200) 전면에 화학 기상 증착 공정(저압 화학 기상 증착 공정) 등으로 식각 선택비가 다른 제 1 절연막(209)과 제 2 절연막(210)을 차례로 증착한다.
여기서, 상기 제 1 절연막(209)은 산화막을 사용하고, 상기 제 2 절연막(210)은 질화막을 사용한다.
한편, 상기 산화막은 열산화막 또는 TEOS 계열의 산화막을 사용할 수 있다.
도 5d에 도시한 바와 같이, 상기 제 2 절연막(210)상에 제 3 감광막(211)을 도포하고, 노광 및 현상 공정으로 상기 제 3 감광막(211)이 포토다이오드 영역에만 남도록 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(211)을 마스크로 이용하여 상기 노출된 제 2 절연막(210) 및 제 1 절연막(209)을 선택적으로 식각하여 상기 게이트 전극(204)의 일측면에 제 2 절연막 측벽(210a)과 제 1 절연막 측벽(209a)을 형성한다.
도 5e에 도시한 바와 같이, 제 3 감광막(211)을 마스크로 이용하여 상기 노출된 상기 반도체 기판(200)의 트랜지스터 영역에 고농도 제 2 도전형(n+형) 불순물 이온을 주입하여 고농도 n+형 확산 영역(212)을 형성한다.
도 5f에 도시한 바와 같이, 상기 제 3 감광막(211)을 제거한다. 이후, 공정은 도면에 도시하지 않았지만, 상기 노출된 제 2 절연막(210)을 제거하고, 상기 반도체 기판(200)에 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 제 1 저농도 n-형 확산 영역(206), 제 2 n-형 확산 영역(208) 및 고농도 n+형 확산 영역(212) 내의 불순물 이온을 확산시킨다.
도 6 및 도 7은 종래 기술과 본 발명에 의한 씨모스 이미지 센서의 반사도의 특성을 나타낸 도면이다.
도 6에서와 같이, 포토다이오드 영역에 손상이나 질화막 등이 남아있을 경우 그린영역의 반사도가 증가되어 전체적인 색재현에 문제를 야기시킨다.
그러나 본 발명에서는 도 7에서와 같이, 포토다이오드 영역에 발생하는 손상 을 방지하고, 질화막이 완전히 제거되고 있기 때문에 그린 영역의 반사도를 줄여 전체적인 색재현성을 향상시킬 수가 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서의 제조방법은 다음과 같은 효과가 있다.
즉, 게이트 전극의 양측면에 측벽을 형성할 때 포토다이오드 영역의 손상을 줄여 이미지 센서의 특성을 향상시킬 수 있다.
Claims (5)
- 포토 다이오드 영역과 트랜지스터 영역을 갖는 액티브 영역을 정의하기 위해 반도체 기판의 소자 분리 영역에 소자 분리막을 형성시키는 단계;상기 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;상기 포토 다이오드 영역에 제 1 저농도 n형 확산영역을 형성하는 단계;상기 트랜지스터 영역에 제 2 저농도 n형 확산영역을 형성하는 단계;상기 반도체 기판의 전면에 식각 선택비가 다른 제 1 절연막과 제 2 절연막을 차례로 형성하는 단계;상기 제 2 절연막을 선택적으로 식각하여 상기 게이트 전극의 양측면에 제 2 절연막 측벽을 형성하는 단계;상기 포토다이오드 영역을 제외한 제 1 절연막을 제거하는 단계;상기 노출된 트랜지스터 영역에 고농도 n형 확산영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 1 절연막은 산화막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서, 상기 제 2 절연막은 질화막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 2 항에 있어서, 상기 산화막은 열산화막 또는 TEOS 계열의 산화막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114789A KR100649001B1 (ko) | 2004-12-29 | 2004-12-29 | 씨모스 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040114789A KR100649001B1 (ko) | 2004-12-29 | 2004-12-29 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060076394A KR20060076394A (ko) | 2006-07-04 |
| KR100649001B1 true KR100649001B1 (ko) | 2006-11-27 |
Family
ID=37168684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040114789A KR100649001B1 (ko) | 2004-12-29 | 2004-12-29 | 씨모스 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100649001B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789437A (zh) * | 2010-03-08 | 2010-07-28 | 昆山锐芯微电子有限公司 | Cmos图像传感器的像素结构及其制造方法 |
-
2004
- 2004-12-29 KR KR1020040114789A patent/KR100649001B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789437A (zh) * | 2010-03-08 | 2010-07-28 | 昆山锐芯微电子有限公司 | Cmos图像传感器的像素结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060076394A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100752185B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640980B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100792334B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100731121B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100731095B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100672668B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640978B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731122B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100649001B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100698090B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672688B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100640977B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100606908B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731099B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769137B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731066B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20041229 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060724 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061017 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061116 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20061117 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20091026 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101026 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111020 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121026 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |