KR100610451B1 - 정전기 보호회로 - Google Patents

Abstract

본 발명은 반도체 메모리 소자의 정전기 보호회로에 관한 것으로서, 전원전압 인가단과 시모스 게이트단 사이에 접속되는 클램프용 엔모스 트랜지스터와 전원전압 인가단과 입력패드단 사이에 접속되는 엔피엔 바이폴라소자와 시모스 게이트단과 접지전위 인가단 사이에 접속되는 시디엠 다이오드를 구비하여, 정전기 내성을 강화하고 시디엠 보호특성을 도모하여 고속동작에 따른 소자의 신뢰성을 향상시키며, 수율을 증대시키는 효과를 가진다.

Description

정전기 보호회로{ESD protection circuit}

도 1은 종래기술에 따른 정전기 보호회로.

도 2는 본 발명의 제1 실시예에 따른 정전기 보호회로.

도 3은 본 발명의 제2 실시예에 따른 정전기 보호회로.

도 4는 도 2의 정전기 보호회로의 단면도.

도 5는 도 3의 정전기 보호회로의 단면도.

도 6은 도 1과 도 2 그리고 도 3의 입력 전압/전류 특성곡선.

<도면의 주요부분에 대한 부호의 설명>

1 : 패드 3 : 피앤피 바이폴라 소자

5, 13: 엔피엔 바이폴라 소자 7 : 저항

9, 15 : 엔모스 트랜지스터 11 : 시모스 회로

17 : 시디엠 저항 19 : 시디엠 다이오드

본 발명은 반도체 메모리 소자의 정전기 보호회로에 관한 것으로, 보다 상세하게는 소자의 고속동작에 따른 입력회로의 정전기 및 시디엠 특성을 개선하여 소 자의 신뢰성을 향상시키기 위한 정전기 보호회로에 관한 것이다.

현재 사용되고 있는 정전기 보호회로는 도 1에 도시된 바와같이 패드(1)로 입력되는 정전기로부터 입력 시모스 회로(11)를 보호하기 위해 엔피엔 바이폴라 소자(5)와 저항(7) 그리고 게이트가 그라운드(Vss)에 접지된 엔모스 트랜지스터(9)와 입력전압이 Vcc 이상에서 클램핑하는 피엔피 바이폴라 소자(3)로 구성된다.

일반적으로 디램소자의 동작전원(Vcc)의 입력 포지티브 전압특성(VIHH)은 대략 Vcc(3.3V)+1.5V로 4.8V 정도까지 신뢰성을 요구하고 있으나, 도 1에서와 같은 구조에서는 입력전압이 대략 Vcc+0.6V 이상일 때 피엔피 바이폴라 소자(3)의 P+(Input)-N(N-Well) 정션에 포워드(Forward) 턴온되어, 입력패드(1)에서 Vcc단으로 지수함수적인 커런트 패스가 형성되어, 고속동작시 입력전압의 스위칭 특성(입력 High=VIHH에서 Low=VILL 레벨로 트랜지션)이 저하됨으로 회로의 오동작을 유발시키는 문제가 발생된다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로, 종래회로의 피엔피 바이폴라 소자에 대신하여 엔피엔 바이폴라 소자를 전원전압 인가단에 바이어스시키고, 그라운드 포지티브 잽핑 모드의 커런트 패스를 분산시키기 위하여 엔피엔 바이폴라 소자를 그라운드에 바이어스시키며, 종래회로의 엔모스 트랜지스터를 동작전원 클램프용 엔모스 트랜지스터로 대체하여 종래의 회로구성과 동일한 면적에서 정전기 보호특성을 강화시키고 시디렘 보호특성을 향상시킨 정전기 보호회로를 제공함에 그 목적이 있다.

상기한 목적 달성을 위한 본 발명의 제1 실시예에 따른 정전기 보호회로는 베이스영역이 접지전압 인가단에 연결되어 입력 패드에 인가되는 정전기를 전원전압 인가단으로 분산출력하는 제1 엔피엔 바이폴라 소자와;
베이스영역이 상기 접지전압 인가단에 연결되어 상기 입력 패드에 인가되는 정전기를 상기 접지전압 인가단으로 분산출력하는 제2 엔피엔 바이폴라 소자와;
상기 입력 패드와 시모스 회로의 게이트단 사이에 연결되어 제2 엔피엔 바이폴라 소자의 턴온타임을 유지시키는 저항과;
소오스가 상기 전원전압 인가단에 접속되고, 게이트와 드레인이 공통연결되어 상기 입력 패드에 접속되어 상기 입력 패드에 인가된 정전기의 전압이 일정레벨 이상일 때 턴온되어 전원전압 클램핑동작을 수행하는 엔모스 트랜지스터를 구비함을 특징으로 한다.

삭제

삭제

삭제

본 발명의 제2 실시예에 따른 정전기 보호회로는 제1 실시예의 이·에스·디 저항과 시모스 게이트단 사이에 접속되는 시디엠 저항과 시모스 게이트단과 접지전위단 사이에 연결되는 시디엠 다이오드를 추가하여 정전기 보호특성 및 시디엠 보호특성을 강화시키기 위한 정전기 보호회로를 제공함에 그 목적이 있다.

상기한 목적 달성을 위한 본 발명의 제2 실시예에 따른 정전기 보호회로는 베이스영역이 접지전압 인가단(Vss)에 연결되어 입력 패드에 인가되는 정전기를 외부전원 인가단(Vext)으로 분산출력하는 제1 엔피엔 바이폴라 소자와;
베이스영역이 상기 접지전압 인가단(Vss)에 연결되어 상기 입력 패드에 인가되는 정전기를 상기 접지전압 인가단(Vss)으로 분산출력하는 제2 엔피엔 바이폴라 소자와;
상기 입력 패드와 시모스 회로의 게이트단 사이에 연결되고 정전기 방전시 상기 제2 엔피엔 바이폴라소자의 턴온타임을 유지시키는 정전기 보호용 저항과;
소오스가 동작전원(qVcc)에 접속되고, 게이트와 드레인이 공통연결되어 상기 입력 패드에 접속되어 상기 입력 패드에 인가된 정전기의 전압이 일정레벨 이상일 때 턴온되어 동작전원 클램핑동작을 수행하는 엔모스 트랜지스터와;
상기 정전기 보호용 저항과 상기 시모스 회로의 게이트단 사이에 접속되는 시디엠 보호용 폴리저항과;
상기 시디엠 보호용 폴리저항과 접지전압 인가단(qVss) 사이에 접속되어 시디엠으로부터 시모스 회로를 보호하는 시디엠 다이오드를 구비함을 특징으로 한다.

삭제

삭제

삭제

삭제

삭제

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부도면을 참조하여 본 발명의 제1 실시예와 제2 실시예를 상세히 설명하면 다음과 같다.

본 발명의 제1 실시예에 따른 정전기 보호회로는 도 2에 도시된 바와같이 입력 시모스 회로(11)를 보호하기 위해 입력패드(1)와 전원전압(Vcc) 인가단 사이에 Vcc로 바이어스된 엔피엔 바이폴라 소자(13)와, 입력패드(1)와 접지전압(Vss) 인가단 사이에 Vss로 바이어스된 엔피엔 바이폴라 소자(5)를 구비하여, 각 베이스 단자를 접지전압(Vss) 인가단에 접지시키고 상기 Vss로 바이어스된 엔피엔 바이폴라 소자(5)의 턴온시간을 유지하기 위해 입력패드(1)와 입력 시모스 회로(11)의 게이트단자 사이에 저항(7)을 삽입하며, 일정레벨 이상의 입력전압을 전원전압(Vcc) 인가 단으로 패스시키기 위해 Vcc 클램프용 엔모스 트랜지스터(15)를 입력 시모스 회로(11)의 게이트단자와 전원전압 인가단 사이에 구비하여, 게이트를 입력 시모스 회로(11)의 게이트단자에 연결한 것이다.

먼저, Vcc 클램프용 엔모스 트랜지스터(15)는 입력단의 전압이 Vcc+Vt(엔모스형 트랜지스터의 문턱전압)보다 높은 레벨에서 턴온되어 도 6의 B에 도시된 바와같이 종래의 정전기 보호회로 보다 입력 시모스 회로(11)로 인가되는 전류값을 감소시킨다.

또한, Vcc로 바이어스된 엔피엔 바이폴라 소자(13)와 Vss로 바이어스된 엔피엔 바이폴라 소자(5)는 정전기 보호를 위한 소자로 높은 전압이 인가되는 경우 Vcc와 Vss 단으로 전류를 분산시켜 정전기 내성을 강화한다.

본 발명은 Vcc로 바이어스된 엔피엔 바이폴라 소자(13)와 Vss로 바이어스된 엔피엔 바이폴라 소자(5)의 베이스 영역을 도우핑되지 않은 P형 기판으로 형성하여 정션 커패시턴스 값을 감소시키고 입력핀의 커패시턴스를 효과적으로 줄일 수 있는 장점이 있다.

도 4는 도 2의 정전기 보호회로의 단면도이며, 도 3은 본 발명의 제2 실시예에 따른 정전기 보호회로를 나타낸 것이다.

도 5에 도시된 바와같이 P형 기판위 외부전원(Vext) 인가단과 패드단(1) 사이에 외부전원(Vext)으로 바이어스된 엔피엔 바이폴라 소자(13)와, 패드단(1)과 접지전압(Vss) 사이에 Vss로 바이어스된 엔피엔 바이폴라 소자(5)를 구성하고, 패드단(1)에 정전기 보호용 저항(7)을 구비하며, P형 기판위 P형 이온을 주입한 P-Well 위에 동작전원(qVcc) 클램프용 엔모스 트랜지스터(15)를 동작전원(qVcc) 인가단과 정전기 보호용 저항(7) 출력단 사이에 구비한다.

또한, 정전기 보호용 저항(7) 출력단과 시모스 회로(11) 게이트단자 사이에 시디엠 보호용 폴리저항(17)을 구비하고, 상기 시모스 회로(11) 게이트단자와 접지전압(qVss) 인가단 사이에 시디엠 다이오드(19)를 구비하여, 시디엠 특성 및 핀 커패시턴스 그리고 포지티브 입력전압(VIHH)에 대한 스위칭 특성을 개선한다.

여기서, 엔피엔 바이폴라 소자(5, 13)는 베이스영역을 공통으로 그라운드(Vss)에 접속하고, 시디엠 다이오드(19)의 게이트단자를 접지전압(qVss) 인가단에 접속한다.

먼저, 클램프용 엔모스 트랜지스터(15)는 입력단의 전압이 Vcc+Vt보다 높은 레벨로 증가시 턴온되어 도 6에 도시된 바와같이 적은 전류를 시모스 회로(11)로 인가시킨다.

외부전원(Vext)으로 바이어스된 엔피엔 바이폴라 소자(13)와 Vss로 바이어스된 엔피엔 바이폴라 소자(5)는 정전기 보호소자로 높은 전압이 인가된 경우 외부전원(Vext) 인가단과 접지전압(Vss) 인가단으로 전류를 분산시켜 정전기 내성을 강화한다.

또한, 본 발명의 제2 실시예에 따른 정전기 보호회로는 시디엠 개선을 위해 접지전압 인가단에 게이트단자를 접속시킨 시디엠 다이오드(19)와 시디엠 저항(17)을 추가하고, 피모스 Pick-up을 위한 qVcc 파워라인을 클램프용 엔모스 트랜지스터와 연결하여, qVcc를 통해 충전되는 전하들이 클램프용 엔모스 트랜지스터를 통해 패드로 전달되도록 한다.

도 5는 도 3의 정전기 보호회로의 단면도를 나타낸다.

이상에서 살펴본 바와 같이, 본 발명에 따른 정전기 보호회로는 메모리 소자의 고속화와 집적도의 증가에 따라 야기되는 입력회로의 보호문제를 효과적으로 개선하여, 안정적인 소자 특성과 신뢰성 향상을 도모하고, 수율향상을 높이는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

1. 베이스영역이 접지전압 인가단에 연결되어 입력 패드에 인가되는 정전기를 전원전압 인가단으로 분산출력하는 제1 엔피엔 바이폴라 소자와;

   베이스영역이 상기 접지전압 인가단에 연결되어 상기 입력 패드에 인가되는 정전기를 상기 접지전압 인가단으로 분산출력하는 제2 엔피엔 바이폴라 소자와;

   상기 입력 패드와 시모스 회로의 게이트단 사이에 연결되어 제2 엔피엔 바이폴라 소자의 턴온타임을 유지시키는 저항과;

   소오스가 상기 전원전압 인가단에 접속되고, 게이트와 드레인이 공통연결되어 상기 입력 패드에 접속되어 상기 입력 패드에 인가된 정전기의 전압이 일정레벨 이상일 때 턴온되어 전원전압 클램핑동작을 수행하는 엔모스 트랜지스터를 구비함을 특징으로 하는 정전기 보호회로.
2. 삭제
3. 제 1 항에 있어서,

   상기 엔모스 트랜지스터의 기판은 상기 접지전압 인가단에 접속되는 것을 특징으로 하는 정전기 보호회로.
4. 베이스영역이 접지전압 인가단(Vss)에 연결되어 입력 패드에 인가되는 정전기를 외부전원 인가단(Vext)으로 분산출력하는 제1 엔피엔 바이폴라 소자와;

   베이스영역이 상기 접지전압 인가단(Vss)에 연결되어 상기 입력 패드에 인가되는 정전기를 상기 접지전압 인가단(Vss)으로 분산출력하는 제2 엔피엔 바이폴라 소자와;

   상기 입력 패드와 시모스 회로의 게이트단 사이에 연결되고 정전기 방전시 상기 제2 엔피엔 바이폴라소자의 턴온타임을 유지시키는 정전기 보호용 저항과;

   소오스가 동작전원(qVcc)에 접속되고, 게이트와 드레인이 공통연결되어 상기 입력 패드에 접속되어 상기 입력 패드에 인가된 정전기의 전압이 일정레벨 이상일 때 턴온되어 동작전원 클램핑동작을 수행하는 엔모스 트랜지스터와;

   상기 정전기 보호용 저항과 상기 시모스 회로의 게이트단 사이에 접속되는 시디엠 보호용 폴리저항과;

   상기 시디엠 보호용 폴리저항과 접지전압 인가단(qVss) 사이에 접속되어 시디엠으로부터 시모스 회로를 보호하는 시디엠 다이오드를 구비함을 특징으로 하는 정전기 보호회로.
5. 삭제
6. 제 4 항에 있어서,

   상기 엔모스 트랜지스터의 기판은 상기 접지전압 인가단(qVss)에 접속되는 것을 특징으로 하는 정전기 보호회로.
7. 제 4 항에 있어서,

   상기 시디엠 다이오드는 게이트단이 상기 접지전압 인가단(qVss)에 연결되는 것을 특징으로 하는 정전기 보호회로.

Images