KR100615822B1 - Method for eliminating the particle of semiconductor device - Google Patents
Method for eliminating the particle of semiconductor device Download PDFInfo
- Publication number
- KR100615822B1 KR100615822B1 KR1020040116883A KR20040116883A KR100615822B1 KR 100615822 B1 KR100615822 B1 KR 100615822B1 KR 1020040116883 A KR1020040116883 A KR 1020040116883A KR 20040116883 A KR20040116883 A KR 20040116883A KR 100615822 B1 KR100615822 B1 KR 100615822B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon nitride
- nitride film
- field oxide
- oxide film
- film
- Prior art date
Links
- 239000002245 particle Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 41
- 239000010410 layer Substances 0.000 description 10
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
Abstract
본 발명은 반도체 소자의 파티클 제거 방법에 관한 것으로, 실리콘 기판 상부에 실리콘 질화막을 증착하는 단계; 상기 실리콘 질화막의 일정 영역에 포토레지스트를 도포하고 노광하여 일정 영역의 실리콘 질화막이 노출되는 단계; 상기 실리콘 질화막의 노출 영역에 희생필드 산화막을 증착하는 단계; 이온주입하여 일정 영역에 이온주입 영역을 형성하는 단계 및 상기 실리콘 질화막과 희생필드 산화막을 식각하는 단계로 이루어짐에 기술적 특징이 있고, 산화막 상부에 발생하는 파티클을 효과적으로 제거함으로써 습식식각시 파티클의 발생을 억제하고, 소자의 수율이 향상되는 효과가 있다.The present invention relates to a method for removing particles of a semiconductor device, comprising: depositing a silicon nitride film on a silicon substrate; Applying a photoresist to a predetermined area of the silicon nitride film and exposing the exposed silicon nitride film; Depositing a sacrificial field oxide film in an exposed region of the silicon nitride film; Forming an ion implantation region in a predetermined region by ion implantation and etching the silicon nitride film and the sacrificial field oxide film has a technical feature, by effectively removing the particles generated on the oxide film to generate particles during wet etching It suppresses and there exists an effect that the yield of an element improves.
파티클 제거, 산화막, 질화막Particle Removal, Oxide, Nitride
Description
도 1a 내지 도 1d는 종래의 산화막 형성 방법을 나타내는 공정 단면도이다.1A to 1D are cross-sectional views illustrating a conventional oxide film forming method.
도 2a 내지 도 2f는 본 발명에 따른 파티클 제거 방법을 나타내는 공정 단면도이다.2A to 2F are process cross-sectional views showing a particle removing method according to the present invention.
본 발명은 반도체 소자의 파티클 제거 방법에 관한 것으로, 보다 자세하게는 산화막 상부에 발생하는 파티클을 제거하기 위한 파티클 제거 방법에 관한 것이다.The present invention relates to a method for removing particles of a semiconductor device, and more particularly, to a particle removing method for removing particles generated on an oxide film.
반도체 소자의 제조시 산화막은 여러가지 목적의 절연막으로서 사용되고 있는데, 예를 들면 소자 분리를 위한 격리 절연막, 소자의 게이트 전극과 금속배선간 컨택분리용 절연막, 금속배선간 층간절연막 등으로 사용되고 있다.In the manufacture of semiconductor devices, oxide films are used as insulating films for various purposes, for example, insulating films for device isolation, insulating films for contact separation between gate electrodes and metal wirings of devices, interlayer insulating films between metal wirings, and the like.
산화막을 증착할 때에는 플라즈마 화학기상증착(Plasma enhanced chemical vapor deposition : PECVD), 저압화학기상증착(low pressure CVD : LPCVD), 상압화 학기상증착(atmospheric pressure CVD : APCVD) 등의 방법을 이용하는데, 이러한 증착 방법들 모두에서 발생하는 공통된 문제점으로는 산화막 증착과정에서 파티클이 발생하여 실리콘 기판 상면으로 떨어진다는 것이다.When depositing the oxide film, plasma enhanced chemical vapor deposition (PECVD), low pressure CVD (LPCVD), atmospheric pressure CVD (APCVD), etc. are used. A common problem that occurs in all of these deposition methods is that particles are generated during the oxide film deposition process and fall to the top surface of the silicon substrate.
이러한 파티클은 후속 공정을 진행하면서 산화막에 흠집을 유발하고 이로 인해 소자의 신뢰성에 치명적인 악영향을 미치는 문제점이 있었다.Such particles have a problem of causing a flaw in the oxide film during the subsequent process, thereby adversely affecting the reliability of the device.
도 1a 내지 도 1d는 종래의 산화막 형성 방법을 나타내는 공정 단면도이다. 도 1a 및 도 1b에 도시된 바와 같이, 실리콘 기판(10) 상부에 산화막(20)을 약 300Å 이내의 두께로 증착한다. 이후 산화막(20)의 일정 영역에 포토레지스트(30)를 도포하고, 마스크를 이용하여 상기 포토레지스트(30)를 노광 현상함으로써, 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 일정 영역의 산화막(20)을 식각한 후, 상기 포토레지스트(30)를 제거한다. 1A to 1D are cross-sectional views illustrating a conventional oxide film forming method. As shown in FIGS. 1A and 1B, an
도 1c 및 도 1d에 도시된 바와 같이, 실리콘 기판(10)의 실리콘과 반응하여 희생필드 산화막(40)을 산화막(20) 상에 형성한다. 이후 불순물로 이온주입하여 실리콘 기판(10)의 일정 영역에 이온주입 영역(50)을 형성하고, 습식 식각을 실시한다. As shown in FIGS. 1C and 1D, the sacrificial
상기와 같은 종래 기술은 산화막과 희생필드 산화막이 식각되면서 케미컬 조(Bath)에 녹아나 파티클이 발생한다. 즉, 산화막의 두께가 수십 나노미터 정도라면 문제가 안되나 희생필드 산화막의 두께는 보통 수백 나노미터이므로 다량의 파티클이 발생하는 문제점이 있었다.In the prior art as described above, as the oxide film and the sacrificial field oxide film are etched, particles are melted in a chemical bath. That is, if the thickness of the oxide film is about tens of nanometers is not a problem, but the thickness of the sacrificial field oxide film is usually several hundred nanometers, there was a problem that a large amount of particles are generated.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 산화막 상부에 발생하는 파티클을 효과적으로 제거하기 위한 반도체 소자의 파티클 제거 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, an object of the present invention is to provide a method for removing particles of a semiconductor device for effectively removing particles generated on an oxide film.
본 발명의 상기 목적은 실리콘 기판 상부에 실리콘 질화막을 증착하는 단계; 상기 실리콘 질화막의 일정 영역에 포토레지스트를 도포하고 노광하여 일정 영역의 실리콘 질화막이 노출되는 단계; 상기 실리콘 질화막의 노출 영역에 희생필드 산화막을 증착하는 단계; 이온주입하여 일정 영역에 이온주입 영역을 형성하는 단계 및 상기 실리콘 질화막과 희생필드 산화막을 식각하는 단계를 포함하여 이루어진 반도체 소자의 파티클 제거 방법에 의해 달성된다.The object of the present invention is to deposit a silicon nitride film on the silicon substrate; Applying a photoresist to a predetermined area of the silicon nitride film and exposing the exposed silicon nitride film; Depositing a sacrificial field oxide film in an exposed region of the silicon nitride film; It is achieved by a method for removing particles of a semiconductor device comprising the step of ion implantation to form an ion implantation region in a predetermined region and etching the silicon nitride film and the sacrificial field oxide film.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2a 내지 도 2f는 본 발명에 따른 파티클 제거 방법을 나타내는 공정 단면도이다. 도 2a 및 도 2b에 도시된 바와 같이, 실리콘 기판(100)의 상부에 실리콘 질화막(110)을 약 200Å 이내의 두께로 증착한다.2A to 2F are process cross-sectional views showing a particle removing method according to the present invention. As illustrated in FIGS. 2A and 2B, a
이후 상기 실리콘 질화막(110)의 일정 영역에 포토레지스트(120)를 도포하고, 마스크를 이용하여 상기 포토레지스트(120)를 노광 현상함으로써, 패턴을 형성 한다. 상기 포토레지스트 패턴을 마스크로 일정 영역의 실리콘 질화막(110)을 식각한 후, 상기 포토레지스트(120)를 제거하여 일정 영역의 실리콘 질화막(110)이 노출되게 한다.Thereafter, the
도 2c에 도시된 바와 같이, 실리콘 기판(100)의 실리콘과 반응하여 희생필드 산화막(130)을 상기 실리콘 질화막(110)의 노출 영역에 증착한다. 상기 희생필드 산화막 증착은 노(Furnace)에서 실시한다.As illustrated in FIG. 2C, the sacrificial
도 2d에 도시된 바와 같이, 불순물을 이온주입하여 실리콘 기판(100)의 일정 영역에 이온주입 영역(140)을 형성한다.As shown in FIG. 2D, impurities are implanted to form the
도 2e에 도시된 바와 같이, 희생필드 산화막(130)을 식각하여 실리콘 질화막(110)과 상기 희생필드 산화막(130)과의 선택비 차이를 이용하여 상기 희생필드 산화막(130)이 대부분 제거될 동안 실리콘 질화막(110)은 조금만 제거되도록 한다.As shown in FIG. 2E, the sacrificial
상기와 같은 공정을 통한 희생필드 산화막(130)과 실리콘 질화막(110)은 매우 얇게 남게 된다. 이때, 희생필드 산화막(130)의 잔존 두께는 1000Å 이내이고, 실리콘 실화막(110)의 잔존 두께는 150Å 이내이다. The sacrificial
도 2f에 도시된 바와 같이, 최종 습식 식각을 하는데, 희생필드 산화막과 실리콘 질화막이 식각되면서 케미컬 조에 녹아나는데, 상기 희생필드 산화막과 실리콘 질화막의 두께가 매우 얇기 때문에 식각량이 적어 파티클 발생을 예방할 수 있다. 본 발명에서 실리콘 질화막은 희생필드 산화막과의 식각률이 약 10배 이상 차이가 나는 박막을 사용해도 된다.As shown in FIG. 2F, final wet etching is performed, and the sacrificial field oxide layer and the silicon nitride layer are melted in the chemical bath while being etched. Since the thickness of the sacrificial field oxide layer and the silicon nitride layer is very thin, the amount of etching is small to prevent particle generation. . In the present invention, the silicon nitride film may use a thin film having an etching rate that is about 10 times or more different from that of the sacrificial field oxide film.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설 명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 반도체 소자의 파티클 제거 방법은 산화막 상부에 발생하는 파티클을 효과적으로 제거함으로써 습식식각시 파티클의 발생을 억제하고, 소자의 수율이 향상되는 효과가 있다.Accordingly, the method of removing particles of the semiconductor device of the present invention effectively removes particles generated on the oxide film, thereby suppressing generation of particles during wet etching and improving the yield of the devices.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116883A KR100615822B1 (en) | 2004-12-30 | 2004-12-30 | Method for eliminating the particle of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116883A KR100615822B1 (en) | 2004-12-30 | 2004-12-30 | Method for eliminating the particle of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078175A KR20060078175A (en) | 2006-07-05 |
| KR100615822B1 true KR100615822B1 (en) | 2006-08-25 |
Family
ID=37170117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040116883A KR100615822B1 (en) | 2004-12-30 | 2004-12-30 | Method for eliminating the particle of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100615822B1 (en) |
-
2004
- 2004-12-30 KR KR1020040116883A patent/KR100615822B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060078175A (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7273815B2 (en) | Etch features with reduced line edge roughness | |
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| JP2003504693A (en) | Photoresist removal process using forming gas plasma | |
| JP2000077625A5 (en) | ||
| US6531382B1 (en) | Use of a capping layer to reduce particle evolution during sputter pre-clean procedures | |
| GB2378314A (en) | Process for forming uniform multiple contact holes | |
| JP2002110654A (en) | Method of manufacturing semiconductor device | |
| KR100615822B1 (en) | Method for eliminating the particle of semiconductor device | |
| US7858515B2 (en) | Method for forming metal line in semiconductor device | |
| KR100719168B1 (en) | Method for manufacturing semiconductor device using amorphous carbon | |
| JPH08255835A (en) | Plug formation of semiconductor element | |
| JPS59167021A (en) | Manufacture of semiconductor device | |
| JPH08162427A (en) | Manufacture of semiconductor device | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JP2002043421A (en) | Method for manufacturing semiconductor device | |
| JPH09181077A (en) | Semiconductor device and manufacturing method thereof | |
| KR100571418B1 (en) | Pattern formation method using argon fluoride photoresist | |
| KR100338091B1 (en) | Method for manufacturing semiconductor device | |
| KR100248345B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR100720470B1 (en) | Method for fabricating of semiconductor device | |
| KR100781445B1 (en) | Method for manufacturing metal layer in semiconductor device | |
| JPS6119132A (en) | Manufacture of semiconductor device | |
| JP2001176962A (en) | Semiconductor device and method of fabrication | |
| KR100364819B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100789613B1 (en) | Method for manufactruing metal wire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |