Nothing Special   »   [go: up one dir, main page]

KR100614241B1 - 적응형 등화기의 초기값 설정 방법 및 장치 - Google Patents

적응형 등화기의 초기값 설정 방법 및 장치 Download PDF

Info

Publication number
KR100614241B1
KR100614241B1 KR1020050011299A KR20050011299A KR100614241B1 KR 100614241 B1 KR100614241 B1 KR 100614241B1 KR 1020050011299 A KR1020050011299 A KR 1020050011299A KR 20050011299 A KR20050011299 A KR 20050011299A KR 100614241 B1 KR100614241 B1 KR 100614241B1
Authority
KR
South Korea
Prior art keywords
tap coefficient
data
level error
signal sequence
adaptive equalizer
Prior art date
Application number
KR1020050011299A
Other languages
English (en)
Other versions
KR20060090086A (ko
Inventor
임현욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011299A priority Critical patent/KR100614241B1/ko
Priority to US11/346,962 priority patent/US7606300B2/en
Priority to TW095104005A priority patent/TWI311863B/zh
Publication of KR20060090086A publication Critical patent/KR20060090086A/ko
Application granted granted Critical
Publication of KR100614241B1 publication Critical patent/KR100614241B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

본 발명은 저장매체의 읽기 경로를 구성하는 적응형 등화기의 유한 임펄스응답 필터의 탭계수 초기화에 관한 것으로, 입력되는 제 1 신호열을 제 2 신호열의 형태로 출력하는 유한 임펄스응답 필터와; 상기 제 2 신호열과 상기 제 2 신호열의 이상적 형태의 신호열인 제 3 신호열의 레벨 오차를 검출하는 레벨 에러 검출기와; 레벨 오차를 최소화하는 탭계수를 선택하여 상기 유한 임펄스응답 필터의 탭계수로 제공하는 탭계수 갱신기를 포함하되, 시스템의 초기화 모드시 상기 레벨 오차가 최소화되는 탭계수를 초기값으로 결정하는, 정상 동작모드시 상기 초기값을 적응형 등화기의 탭계수 초기값으로 사용하는 것을 특징으로 한다.

Description

적응형 등화기의 초기값 설정 방법 및 장치{Method and Apparatus for Constraining Initial Tap coefficient in an Adaptive Equalizer}
도 1은 종래의 기술에 의한 등화기의 초기화 방법을 설명하는 블록도.
도 2-a는 본 발명에 따른 등화기의 계수 초기화 방법을 설명하는 블록도.
도 2-b는 본 발명에 따른 등화기의 정상동작 모드에서 이루어지는 계수 갱신 방법을 설명하는 블록도.
도 3은 본 발명에 따른 적응형 등화기의 탭계수 초기화 방법을 설명하는 흐름도.
*도면의 주요부분에 대한 부호의 설명*
100, 200 : FIR 필터(Finite Impulse Response Filter)
110, 210 : 탭계수 갱신기 120, 220 : 비터비(Viterbi) 복호기
130, 230 : BER(Bit Error Rate) 검출기
240 : 부분응답(Partial Response Target) 생성기
250 : 지연 조정기 350 : 지연기
260 : 레벨 에러 검출기
270 : MSE(Mean Square Error : 평균 자승 에러) 검출기
본 발명은 디지털 데이터의 재생에 사용되는 적응형 등화기에 관한 것으로, 더욱 상세하게는 부분응답 최대가능도 여파기 (Partial Response Maximum Likelihood: 이하 PRML이라 칭함)에서 사용되는 적응형 등화기의 탭계수 초기화에 관한 것이다.
일반적으로, 하드디스크(HDD)나 광저장매체(ODD)에서는 저장된 데이터를 호출하여 재생하는 과정에서, 물리적 저장매체로부터 제한된 대역폭을 가진 채널을 통해 고속 데이터 전송이 이루어지고 이에 기인한 심볼간 간섭을 포함하는 왜곡된 형태의 데이터로 얻어진다. 원래의 저장한 디지털 데이터를 이러한 왜곡된 재생 신호로부터 복구하기 위해서, 부분응답(Partial Response) 방법을 사용하여 레벨의 에러를 보정하고 이를 통해서 데이터 연산이 가능한 수준의 디지털 데이터 형태로 성형한다. 그리고 성형된 데이터를 비트 단위의 에러를 정정하기 위해 확률론적(Maximum Likelihood)인 방법에 의한 비터비(Viterbi) 복호방법을 사용하여 원래의 저장한 데이터로 복구한다. 이러한 PRML을 통해 저장 데이터를 복구하는 이들 저장매체에서는 유한 임펄스응답(Finite Impulse Response : 이하 FIR)디지털 필터를 사용하여 레벨 에러를 최소화하는 상술한 목적을 달성하고 있다. 또한 최소 경로를 사용한 확률론적 비트 에러 정정을 수행하는 비터비 복호기가 최상의 에러 정정 동작을 수행하기 위해서는 비터비 복호기에서 데이터 처리를 위해 요구하는 수준의 파형 형태로 왜곡을 보상하는 파형 등화가 FIR 필터에서 이루어져야 한다. 상기한 목적을 위해 사용하는 적응형 등화기의 경우 비터비 복호기(Viterbi Decoder)의 출력신호를 이용하여 등화기의 탭계수를 자동으로 적응시킨다. 이러한 적응형 탭계수 갱신방법에서는 비터비 복호기에서의 지연에 대한 고려와 등화기의 초기 수렴계수의 최적화가 적절히 이루어져야 한다. PRML과 같은 채널특성의 변동폭이 그리 크지 않은 시스템의 경우 등화기의 초기값을 설정하기 위해서 별도의 테스트 모드를 두어 미리 설정된 초기값들 중에 최적의 성능을 나타내는 초기값을 이용하도록 하고 있다. 그러나 이러한 초기값 설정의 경우 등화기의 초기 수렴동작과 이를 이용하는 비터비 복호기에서 최적의 BER(Bit Error Rate) 성능을 나타내지 못할 수 있고, 실제 동작환경에서는 온도나 기타 전자기적 환경 등의 변화에 의해 적절하지 못한 초기값으로 인한 등화기의 발산으로 인한 시스템의 불안정을 야기할 수 있다.
도 1은 종래의 기술에 의한 일반적인 적응형 등화기의 초기화 과정을 나타내는 블록도이다. 도 1을 참조하면, 저장 매체로부터 읽어온 데이터를 아날로그-디지털 변환기에 의해 변환된 AFE(Analogue Front End: 이하 AFE라 칭함)데이터 열 {xk}을 신호처리가 가능한 레벨 형태의 디지털 데이터로 변환하는 FIR(Finite Impulse Response) 필터(100)와; FIR 필터의 동작을 결정하는 탭계수를 입력되는 제어신호에 응답하여 최적의 탭계수를 결정하여 상기 FIR 필터(100)의 탭계수 가중치로 입력하는 탭계수 갱신기(110)와; FIR 필터(100)를 통해서 재생된 디지털 데이터{yk}의 비트 오류를 정정하는 비터비 복호기(120)와; 상기 비터비 복호기(120)에서 출력되 는 오류 정정 재생 데이터 {zk}의 비트 에러율(Bit Error Rate:이하 BER이라 칭함)을 검출하는 BER 검출기(130)를 포함한다.
AFE 출력 데이터 열은 저장 매체에서 물리적인 방법에 의해 고속으로 검출되며, 좁은 대역폭을 가진 채널을 통해 고속으로 전송되어 아날로그-디지털 변환기에 입력되어 디지털 데이터에 근사한 형태로 출력되는 신호이다. 상기 AFE 출력 데이터 열은 여전히 심볼간 간섭과 왜곡을 포함하고 있기 때문에 디지털 데이터로 처리하기에는 부적절한 형태이다.
FIR 필터(100)는 유한 임펄스응답 특성을 가지는 일종의 트랜스버설(Transversal)형태의 디지털 필터로 입력되는 신호의 부호간 간섭(ISI)과 잡음의 영향을 최소화하기 위해 사용된다. 궤환루프가 없기 때문에 안정성이 보장되고, 선형위상 특성을 만족하기 때문에 데이터 전송이나 저장매체의 PRML과 같은 파형 정보를 중요시하는 응용에서 폭넓게 사용되고 있다. 상기 FIR 필터(100)의 여파특성은 필터 내부에 구성된 지연 탭의 가중치인 탭계수에 의해 결정된다. 적절한 탭계수를 통해서 아날로그 신호로부터 디지털 변환된 불완전한 데이터를 더욱 분명한 디지털 데이터 형태로 성형하여 레벨 에러를 최소화시키는 장치이다.
탭계수 갱신기(110)는 상기 FIR 필터(100)가 각 환경에 따라 변화하는 여파특성에 따라 최적의 성능을 제공하는 탭계수로 수렴하는 적응특성을 포함하고 있으면서, 최적의 데이터 재생특성을 가지는 탭계수 세트를 선택하여 상기 FIR 필터에 제공하는 장치부이다.
비터비 복호기(120)는 AFE 데이터 열을 상기 FIR 필터(100)에서 레벨 에러를 최소화 한 후 전달된 데이터 스트림에 대해 비트 에러를 정정하는 복호기이다. 비터비 복호방식은 컨볼루션 부호를 확률적으로 가장 근사한 경로를 선택하는 최대확률(Maximum Likelihood : ML)적 복호방식으로 컨볼루션부호에 대해 복호방식 중 최적의 성능을 보이는 방식 중에 하나이다.
BER 검출기(130)는 비터비 복호기(120)를 통한 에러정정 이후의 데이터 {zk}에 대해서 읽기 경로 상에서 발생한 비트 에러의 비율을 계산하는 장치이다. 읽은 데이터의 총 비트 중에 에러가 발생한 비트의 비율을 구하여 적절한 시스템의 상태를 유지하기 위한 제어신호로 제공한다.
이상의 구성을 통한 종래 기술에 의한 등화기 초기화 방법은 제품의 생산 단계에서 일련의 등화기 탭계수 세트를 레지스터에 저장해 두고 하나씩 바꾸어 가면서 최상의 BER 성능을 나타내는 탭계수를 선택하여 탭계수의 초기값으로 고정하였다. 그러나 이러한 방법은 제품의 생산단계에서 등화기를 초기화하기 위한 별도의 테스트 공정을 두고, 최적의 탭계수를 찾기 위한 시간이 필요하다. 또한 이러한 공정을 통해 결정된 FIR 필터의 탭계수도 실제 제품이 사용될 환경을 반영하지 못하고 초기화 된 환경을 반영할 가능성이 높다. 또한 미리 결정된 탭계수도 테스트 공정상 발생하는 온도나 전자기적 환경의 다변화 및 노이즈에 의해 부정확한 BER 검출에 기초한 초기값이 될 경우도 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 저장 매체의 초기 전원공급 시간동안 사용되는 환경에서 자동으로 등화기의 최적 탭계수를 찾아내고, 이 값을 저장매체의 등화기 정상모드에서 초기 탭계수로 사용함으로써, 공정단계에서의 별도 등화기 초기화 과정을 줄임으로 경제성 제고와, 실 동작환경에 가장 최적화된 등화기 탭계수 초기값을 제공하여 데이터 재생에 있어서 높은 안정성을 구비한 시스템을 구현하는데 있다.
상술한 목적을 달성하기 위한 본 발명은, 입력되는 AFE 데이터의 심볼간 간섭과 왜곡을 최소화하여 디지털 데이터 열로 재생하는 FIR 필터와; 상기 FIR 필터의 탭계수를 레벨 오차신호를 기준으로 업데이터 시키는 탭계수 갱신기와; 상기 FIR 필터 출력 디지털 데이터 열의 비트 에러를 정정하는 비터비 복호기와; 재생 데이터의 비트 에러를 계산하는 BER 검출기와; 트레이닝 패턴 열에 대해 상기 FIR 필터의 이상적인 출력을 만들어 내는 부분응답(Partial Response) 생성기와; 상기 FIR 필터를 통과하는 신호의 지연에 해당하는 동일한 지연기간을 생성하기 위한 지연 조정기와; 다른 경로를 거친 동일한 테스트 데이터 출력간의 차이를 검출하는 합성기와; 다른 경로를 거친 동일한 테스트 데이터의 출력간 발생한 오차의 제곱 평균을 검출하는 MSE(Mean Square Error : 이하 MSE라 칭함) 검출기를 포함한다.
바람직한 실시예에 있어서, 상기 부분응답(Partial Response Target) 생성기는 입력되는 테스트 데이터를 상기 FIR 필터의 이상적인 출력 데이터 형태로 변환시켜 주는 장치부이다.
바람직한 실시예에 있어서, 상기 지연 조정기는 MSE 검출기가 최소의 평균 자승 에러를 검출했을 때의 시간 지연만큼 입력되는 데이터 열을 지연한다.
바람직한 실시예에 있어서, 상기 탭계수 갱신기는 레벨 에러에 해당하는 입력되는 차 신호의 크기가 최소가 되는 탭계수 세트로 수렴하여 상기 FIR 필터의 등화기 탭계수로 공급한다.
상술한 구성을 통한 등화기 탭계수 초기화는 상기 지연 조정기를 통해서 우선 FIR 필터를 통과하는 데이터와 부분응답 생성기를 통과한 데이터의 시간동기를 맞추어 주고, 이 때 발생하는 두 신호의 레벨 에러를 최소로 하는 탭계수를 탭계수 갱신기에서는 검출하여 저장한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2-a는 본 발명의 바람직한 실시예를 보여주는 개략적인 블록도이다. 도 2-a를 참조하면, 본 발명에 따른 등화기 탭계수 초기화 장치는 FIR 필터(200)와; 탭계수 갱신기(210)와; 비터비 복호기(220)와; BER 검출기(230)와; 부분응답 생성기(240)와; 지연 조정기(250)와; 레벨 에러 검출기(260)와; MSE 검출기(270)를 포함한다. 상기 지연 조정기(250)와 상기 MSE 검출기(270)는 저장 매체에서 읽어 온 트레이닝 패턴의 AFE 출력이 상기 FIR 필터(200)를 통과하는 데 따르는 지연을, 입력하는 트레이닝 패턴과 동기 시키기 위해 지연을 조정하는 기능을 수행한다. 지연이 조정되어 두 신호가 동기되면, 두 데이터 값의 레벨 오차가 최소가 되는 값이 될 때까지 상기 탭계수 갱신기는 수렴동작을 반복한다. 최소의 레벨 오차가 되는 탭계수 세트를 메모리에 저장하여 시스템의 등화기 계수 초기값으로 확정한다.
FIR 필터(200)는 초기 테스트 데이터를 저장 매체에 저장한 후 초기화 동작 모드에서 읽어들인 AFE 출력 신호 {x′k}를 디지털 데이터 형태의 레벨로 재생하여 {y′k}로 출력하는 트랜스버설 형태의 유한 임펄스응답 디지털 필터이다.
비터비 복호기(220)는 상기 FIR 필터(200)를 통해서 레벨 에러를 최소화 한 후 전달된 재생 데이터 스트림에 대해 비트 수준의 에러를 정정하는 복호기이다. 비터비 복호방식은 컨볼루션 부호를 확률적으로 가장 근사한 경로를 선택하는 최대확률(Maximum Likelihood : ML)적 복호방식이며 비터비 복호기(220)는 입력되는 {y′k}를 에러 정정하여 복구한다.
BER 검출기(230)는 비터비 복호기(220)에 의해 에러 정정된 데이터의 전체 데이터 비트 중 오류가 발생한 비트 율을 계산하여 시스템의 데이터 재생 성능을 측정한다.
부분응답 생성기(240)는 트레이닝 패턴을 입력하여 동일한 데이터를 상기 FIR 필터를 거쳤을 때의 이상적인 데이터열로 성형해 주는 장치이다. 본 발명에 따른 부분응답 생성기(240)는 트레이닝 패턴열 {xk}를 이상적 형태의 유한 임펄스응답 디지털 필터의 출력 {yk}로 신호의 형태를 성형하여 출력한다.
지연 조정기(250)는 트레이닝 패턴의 AFE 출력열 {x′k}이 상기 FIR 필터 (200)를 통과하는 지연 시간과 트레이닝 패턴열 {xk}가 부분응답 생성기(240)를 통과하는 시간의 차이를 보상하기 위한 가변 지연기이다.
레벨 에러 검출기(260)는 트레이닝 패턴을 부분응답 생성기(240)를 통해서 성형한 이상적 필터 출력 데이터 {yk}와, 트레이닝 패턴을 저장 매체에 저장하여 다시 읽어 아날로그-디지털 변환하여 FIR 필터(200)를 통해서 레벨 보정을 한 데이터 {y′k}와의 감산을 통해 레벨 에러 {ek}를 검출한다. 최적의 FIR 필터의 필터링 성능에서는 최소의 레벨 에러가 발생한다.
MSE 검출기(270)는 두 입력 데이터 열에 대한 레벨 차이에 해당하는 에러를 기초로 평균 자승 에러(Mean Square Error)값을 계산한다. 상관성이 큰 입력 데이터열에 대해서는 적은 MSE 값을 출력하게 되고 최소의 MSE 값이 생성될 때가 상기 레벨 에러 검출기(260)의 두 입력이 동기되었음을 의미한다. 최소의 MSE 값에 도달했을 때의 지연 값으로 상기 지연 조정기(250)가 트레이닝 패턴열 {xk}를 지연한다. 한편, 두 신호의 동기의 정도를 검출하는 구성으로서의 상기 MSE 검출기(270)의 구성은 동기가 이루어졌을 때 큰 신호대 잡음비(Signal to Noise Ratio : 이하 SNR이라 칭함)를 갖게 되는 특성을 이용하는 SNR 검출기로 구성할 수 있다. SNR 검출기를 포함하는 구성에서는 최대의 SNR이 출력되는 시점의 지연값으로 상기 지연 조정기(250)에서 트레이닝 패턴열 {xk}를 지연하여 레벨 에러 검출기(260)의 두 입력을 동기시킨다.
탭계수 갱신기(210)는 두 트레이닝 패턴의 레벨 에러 {ek}를 참조하여 최소의 에러가 발생하도록 최소자승평균(Least Mean Square:LMS) 알고리즘이나 점화적 최소자승(Recursive Least Square:RLS) 알고리즘과 같은 적응 알고리즘 기법으로 최적의 탭계수로 수렴시킨다.
상술한 구성과 각 장치들의 동작을 통한 등화기의 초기화 과정은 우선 시스템의 부팅 시에 트레이닝 패턴을 디스크에 쓰기 명령을 통해서 저장하고, 이 저장된 데이터를 읽기 명령과 동시에 탭계수 초기화 동작을 시작한다. 도 2-a의 트레이닝 패턴 열의 AFE 출력인 {x′k}는 이와 같은 과정을 거친 신호이다. 상기 {x′k}는 아날로그-디지털 변환기에 의해 디지털 데이터의 형태의 신호이긴 하지만 상기 비터비 복호기에서 처리할 수 있는 레벨이나, 형태의 데이터는 되지 못한다. 비터비 복호기를 통한 데이터 처리를 위해서는 {x′k}를 FIR 필터(200)를 통해서 왜곡이 제거된 형태의 데이터로 여파해야 한다. 필터를 통과한 데이터 {y′k}는 심볼간 간섭과 왜곡을 어느 정도 제거한 디지털 데이터 열이다. 상기 {y′k}는 적절한 탭계수의 선택에 따라 트레이닝 패턴 열을 부분응답 생성기(240)를 통해서 성형한 데이터 열 {yk}과 동일한 레벨과 형태를 가지게 된다. 트레이닝 패턴열의 필터 출력 데이터 {y′k}와 부분응답 생성기(240)의 출력 데이터열 {yk}는 어느 정도의 지연 차이가 존재하므로 이 지연의 차이를 보상해 주지 않으면 적절한 탭계수를 찾을 수 없다. 이런 지연 차이의 보상을 위해서 지연 조정기(250)를 통해 {yk}를 최소의 평균 자승 에러(MSE)가 나올 때까지 지연시간을 제어한다. 이 과정이 완료되면, 탭계수 갱신기(210)에서는 최소의 에러 신호 {ek}가 나올 때까지 수렴 동작을 수행하고, 최소의 에러값에 도달되었을 때 수렴된 탭계수를 정상모드에서 초기값으로 사용하기 위해 시스템의 주기억장치나 보조 기억장치에 해당하는 메모리에 저장한다. 이와 같은 설정한 등화기의 탭계수 초기값은 정상모드시 초기 수렴특성을 크게 향상하여 데이터 재생효율을 높일 수 있다. 시스템의 부팅시에 이와 같은 초기값을 추출하는 과정을 거치게 되고 이 과정이 완료되면, 정상모드로 등화기 탭계수 수렴방법을 전환한다.
도 2-b는 상기 도 2-a의 등화기 초기값 설정이 완료된 이후에 이루어지는 정상모드에서의 동작을 개략적으로 설명하는 블록도이다. 도 2-b를 참조하면, 초기값의 설정이 완료된 이후에 디스크와 같은 저장매체로부터 읽어 들이는 임의의 데이터에 대한 AFE 출력 신호 {ak}에 대해 레벨을 보상하는 FIR 필터(200)와 에러 정정 연산을 수행하는 비터비 복호기와(220); 비트 에러율을 검출하는 BER 검출기(270)와; 부분응답 생성기(240)와; 레벨 에러 검출기(260);와 탭계수 갱신기(210)와; 그리고 비터비 복호기(220)와 부분응답 생성기(240)를 경유하는 동안의 발생하는 시간지연만큼의 지연을 생성하기 위한 지연기(350)를 포함한다. 상술한 구성은 상기 도 2-a에서 트레이닝 패턴이 아닌 에러 정정 이후의 재생 데이터를 부분응답 생성기에 입력하고 FIR 필터(200) 출력에 비터비 복호기(220)와 부분응답 생성기(240)를 경유하는 데 소요되는 시간지연을 적용하는 지연기(350)를 더 포함한 구성 이다. 여기서, 앞서 도시된 도 2-a에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다.
FIR 필터(200)의 탭계수는 초기화 모드에서 설정한 초기값으로 세팅되어 있고, 정상모드 동작에서는 정상모드의 환경을 반영하는 탭계수 업데이터를 수행하도록 구성된다. 정상 모드에서는 트레이닝 패턴을 가지고 등화기 탭계수를 업데이터 하는 것이 아니라 디스크에서 읽기 동작을 통해 재생되는 임의의 데이터를 통해서 탭계수의 갱신이 이루어진다.
지연기(350)는 레벨 에러 검출기(260)에서 에러를 검출하기 위해 FIR 필터(200)를 거친 데이터가 비터비 복호기(220)를 통해서 에러 정정하는 동안의 지연과 부분응답 생성기(240)에서 발생되는 지연을 반영하여 타이밍 동기를 구현하기 위한 구성이다. 정상모드에서는 이 두 블록을 통과하는 신호의 지연을 검출하여 고정적인 지연값을 갖는 지연 회로로 구성할 수 있다.
정상 모드에서의 탭계수 업데이터를 위한 에러 검출은 일반적으로 디스크에 저장된 데이터를 통해서 이루어지며, 부분응답 생성기(240)의 입력으로는 비터비 복호기(220)를 통해 비트 단위 에러정정이 이루어진 재생 데이터를 사용한다. 도 2-b를 통해 그 과정을 살펴보면, 디스크에서 읽기 명령에 따라 읽어들인 왜곡과 심볼간 간섭이 포함된 임의의 AFE 데이터열인 {ak}를 초기화모드에서 설정한 탭계수를 적용한 FIR 필터(200)를 통해서 레벨 보상을 실행하여 {bk}로 출력하는 단계와; 레벨 보상이 이루어진 데이터를 비터비 복호기(220)를 통해서 에러 정정하여 재생을 완료한 데이터 {ck}로 출력하는 단계와; 상기 {ck}를 레벨 에러를 검출하기 위해 부분응답 생성기(240)에 입력하는 단계와; 부분응답 생성기(240)를 통해 이상적인 FIR 필터(200)의 출력 데이터의 형태로 성형된 데이터 {b′k}와 지연기(350)를 통해 시간적 동기가 이루어진 데이터 {bk}의 감산 연산을 통해 레벨 에러를 검출하는 단계와; 상기 레벨 에러가 최소화가 될 때까지 탭계수 갱신기(210)가 탭계수 수렴동작을 반복하는 단계를 포함하는 것을 특징으로 한다.
상기 초기화 모드에서 정상 모드로의 전환을 위한 구성은 FIR 필터(200) 출력을 상기 지연기(350)를 통과하거나 직접 레벨 에러 검출기(260)로 입력되는 경로 중에 하나를 선택하는 선택회로와; 상기 부분응답 생성기의 입력을 재생 데이터열 {ck}과 트레이닝 패턴 {xk}중에 하나를 선택하는 선택회로와; 그리고 이상적인 필터응답 {yk}를 지연조정기(250)를 거쳐 레벨 에러 검출기(260)로 전달하는 경로와 직접 전달하는 경로중에 하나를 선택하는 선택회로를 멀티플랙서 혹은 스위칭 소자를 통해서 용이하게 구현할 수 있다.
상술한 구성과 동작을 통해서 시스템의 사용환경을 실시간으로 반영하는 최적의 등화기 초기값의 설정은, 상기 초기값에 기초하여 시스템의 운용 중에서 발생하는 환경변화를 반영하기 위한 등화기 탭계수의 지속적인 업데이터에 있어서 보다 효율적이고 신속한 수렴동작을 보장한다.
도 3은 본 발명의 탭계수 초기화의 방법을 설명하기 위한 흐름도 이다. 이하 본 발명에 따른 저장매체의 읽기 경로에 사용되는 적응 등화기의 탭계수 초기화 과정이 참조 도면들에 의거하여 상세히 설명될 것이다.
저장매체를 포함하는 시스템의 전원이 공급되거나 부팅이 시작되면 펌웨어의 제어를 통해서 현재 온도나 전자기적인 환경에 최적의 데이터 전송 및 재생의 성능을 갖도록 초기화를 진행한다. 좀 더 구체적으로 설명하면 다음과 같다.
먼저 부팅이 시작되면 펌웨어의 제어에 따라 트레이닝 패턴 {xk}이 디스크에 입력하여 저장된다(S10). 다음 단계로 읽기 명령을 내려 저장된 아날로그 형태의 저장신호를 검출하는 헤드와 아날로그-디지털 변환기와 같은 AFE에서 왜곡과 심볼간 간섭이 포함된 신호 {x′k}를 출력 받아 초기화되지 아니한 FIR 필터(200)에 입력한다. 동시에 상기 트레이닝 패턴 {xk}를 부분응답 생성기(240)에 입력한다(S20). 이후에는 초기화되지 아니한 FIR 필터(200)의 레벨 에러가 포함된 신호 {x′k}에 대한 응답 {y′k}와 부분응답 생성기(240)에서 이상적인 FIR 필터(200) 출력 데이터 형태로 성형된 {yk}와의 레벨 에러를 레벨 에러 검출기(260)를 통해서 검출한다(S30). 다음 단계로는 두 데이터열의 레벨 에러를 검출하여 레벨 에러가 적정한 수준 이하로 될 때까지(S40) 부분응답 생성기의(240) 출력 데이터열 {yk}를 지연 조정기(250)를 통해 지연을 조절한다(S50). 두 신호의 시간 동기가 맞추어지도록 적정한 {ek}가 생성되면 부분응답 생성기(240)의 출력에 대한 지연시간을 고정하여 두 경로의 신호가 동기가 유지되도록 제어한다(S60). 다음 단계로 동기가 이루어진 두 데이터의 레벨 에러 {ek}를 적정 수준 이하에서 최소로 만들기 위한 FIR 필터(200)의 탭계수 조정단계로 넘어간다(S70). 왜곡과 심볼간 간섭이 포함된 형태의 데이터 {y′k}와 이상적인 형태의 디지털 데이터 {yk}간 최소의 레벨 에러 {ek}를 갖도록 탭계수 갱신기(210)는 내부의 탭계수 세트를 바꾸어 가면서 수렴동작을 반복한다. 더 이상 레벨 에러 {ek}가 감소하지 않을 때 탭계수 초기화 단계에서 수렴되었음을 판단하여 다음 단계로 넘어간다(S80). 마지막 단계로 상술한 과정을 통해 레벨 에러가 최소가 되도록 수렴된 등화기 탭계수를 초기값으로 결정하고 메모리에 저장한다(S90). 이상의 단계를 통해 등화기의 탭계수 초기화를 종료하고 정상모드시에는 초기화 시에 추출한 등화기 탭계수 값을 메모리로부터 읽어와 FIR 필터에 적용하여 적응형 등화기의 초기화 효율을 높이고 시스템의 특성을 안정화시킬 수 있다.
상술한 방법을 통한 등화기 탭계수 초기화 방법은 생산 공정단계가 아닌 시스템의 실 동작환경에서 시스템의 부팅시에 트레이닝 패턴을 FIR 필터에 입력하여 얻은 왜곡과 간섭이 포함된 신호와, 이상적인 FIR 필터의 출력 데이터를 만들어내는 부분응답 생성기로 상기 트레이닝 패턴을 성형한 신호와의 레벨 오차를 검출하여 레벨 오차가 최소가 되기까지 등화기 탭계수 갱신기가 수렴동작을 반복하도록 구성하였다. 더 이상 레벨 오차가 감소하지 않는 단계에서 수렴된 탭계수 값을 등화기의 탭계수 초기값으로 설정하였다. 이와 같은 구성을 통해서 실 동작환경에 가장 적합한 등화기 탭계수를 공급하여 정상모드에서 등화기의 수렴 속도의 향상과 탭계수의 초기값 오류로 인한 등화기 발산확률을 줄임으로 데이터 재생에 있어서 신뢰성을 확보할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 의한 적응형 등화기의 탭계수 초기화 방법과 장치에 따르면, 생산단계가 아닌 실 동작환경에서의 탭계수 초기화를 실행함으로써 사용환경을 최대한 반영한 등화기 초기값을 제공할 수 있다. 최적의 초기값을 통해서 적응형 등화기의 수렴시간을 현저히 저감시킬 수 있으며 탭계수의 실제 동작환경과의 편차로 인한 적응형 등화기의 발산동작이 야기하는 데이터 재생에서의 불안정성을 방지할 수 있다.

Claims (8)

  1. 저장매체의 읽기 경로를 구성하는 적응형 등화기 장치에 있어서,
    입력되는 제 1 신호열을 제 2 신호열의 형태로 출력하는 유한 임펄스응답 필터와;
    상기 제 2 신호열을 입력으로 하여 비트 에러를 정정하는 비터비 복호기와;
    상기 제 2 신호열과 상기 제 2 신호열의 이상적 형태의 신호열인 제 3 신호열의 레벨 오차를 검출하는 레벨 에러 검출기와;
    레벨 오차를 최소화하는 탭계수를 선택하여 상기 유한 임펄스응답 필터의 탭계수로 제공하는 탭계수 갱신기를 포함하되, 시스템의 초기화 모드시 상기 레벨 오차가 최소화되는 탭계수를 초기값으로 구하는, 정상 동작 모드시 상기 초기값을 적응형 등화기의 탭계수 초기값으로 사용하는 것을 특징으로 하는 적응형 등화기 장치.
  2. 제 1 항에 있어서,
    상기 제 1 신호열은 트레이닝 패턴을 상기 저장매체에 저장하고 다시 읽은, 왜곡과 심볼간 간섭을 포함하는 신호열인 것을 특징으로 하는 적응형 등화기 장치.
  3. 제 1 항에 있어서,
    상기 제 2 신호열은 상기 등화기의 탭계수의 설정에 따라 상기 제 1 신호열 의 왜곡과 간섭을 억압하여 디지털 데이터로 재생된 데이터인 것을 특징으로 하는 적응형 등화기 장치.
  4. 제 1 항에 있어서,
    상기 적응형 등화기 장치는 트레이닝 패턴으로부터 상기 제 3 신호열은 생성하기 위한 부분응답 생성기를 더 포함하는 것을 특징으로 하는 적응형 등화기 장치.
  5. 제 4 항에 있어서,
    상기 부분 응답 생성기는 상기 제 2 신호열과 상기 제 3 신호열의 동기를 위한 지연 조정기를 더 포함하는 것을 특징으로 하는 적응형 등화기 장치.
  6. 제 1 항에 있어서,
    상기 정상 동작 모드시에는 상기 비터비 복호기의 출력을 상기 부분응답 생성기의 입력으로 하여 트레이닝 패턴이 아닌 상용 데이터를 이용하여 상기 탭계수를 수렴시키는 것을 특징으로 하는 적응형 등화기 장치.
  7. 시스템의 부팅시, 트레이닝 패턴을 저장매체에 쓰는 단계와;
    읽기 명령을 통해서 왜곡과 간섭이 포함된 AFE(Analog Front End)신호열을 얻는 단계와;
    상기 AFE 신호열을 유한 임펄스응답 필터를 통해서 여파하는 단계와;
    상기 유한 임펄스응답 필터를 통과한 데이터 열과 상기 트레이닝 패턴을 이상적 형태로 성형한 데이터와의 타이밍 동기시키는 단계와;
    상기 유한 임펄스응답 필터를 통과한 데이터와 동기된 이상적 형태로 성형된 데이터간의 레벨 오차를 검출하는 단계와;
    상기 레벨 오차를 입력으로 하는, 상기 레벨 오차가 최소가 될 때까지 상기 적응형 등화기의 탭계수를 수렴하는 단계와; 그리고
    상기 레벨 오차가 최소가 되는 시점의 적응형 등화기의 탭계수를 등화기 탭계수 초기값으로 설정하는 단계를 포함하는 것을 특징으로 하는 적응형 등화기의 탭계수 초기화 방법.
  8. 제 7 항에 있어서,
    상기 이상적 형태는 상기 유한 임펄스응답 필터가 왜곡과 간섭을 완벽히 제거하여 얻고자 하는 레벨 형태를 의미하는 것을 특징으로 하는 적응형 등화기의 탭계수 초기화 방법.
KR1020050011299A 2005-02-07 2005-02-07 적응형 등화기의 초기값 설정 방법 및 장치 KR100614241B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050011299A KR100614241B1 (ko) 2005-02-07 2005-02-07 적응형 등화기의 초기값 설정 방법 및 장치
US11/346,962 US7606300B2 (en) 2005-02-07 2006-02-03 Apparatus and method for setting tap coefficient of adaptive equalizer
TW095104005A TWI311863B (en) 2005-02-07 2006-02-07 Apparatus and method for setting tap coefficient of adaptive equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011299A KR100614241B1 (ko) 2005-02-07 2005-02-07 적응형 등화기의 초기값 설정 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20060090086A KR20060090086A (ko) 2006-08-10
KR100614241B1 true KR100614241B1 (ko) 2006-08-21

Family

ID=36779887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011299A KR100614241B1 (ko) 2005-02-07 2005-02-07 적응형 등화기의 초기값 설정 방법 및 장치

Country Status (3)

Country Link
US (1) US7606300B2 (ko)
KR (1) KR100614241B1 (ko)
TW (1) TWI311863B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294011A (ja) * 2006-04-25 2007-11-08 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ装置
JP2007335012A (ja) * 2006-06-15 2007-12-27 Fujitsu Ltd 制御装置および記憶装置
US8195097B2 (en) * 2006-09-08 2012-06-05 Qualcomm Incorporated Serving sector interference broadcast and corresponding RL traffic power control
EP2251863A3 (en) * 2007-06-01 2010-12-22 Sharp Kabushiki Kaisha Optical information recording medium and optical information processing apparatus
US7827378B2 (en) * 2007-08-21 2010-11-02 Seagate Technology Llc Defect management using mutable logical to physical association
US7860200B2 (en) * 2007-10-12 2010-12-28 Harris Corporation Communications system using adaptive filter that is selected based on output power
US8121236B1 (en) 2007-10-12 2012-02-21 Harris Corporation Communications system using adaptive filter circuit using parallel adaptive filters
US8098781B1 (en) 2007-10-12 2012-01-17 Harris Corporation Communications system using adaptive filter with normalization circuit
US8107572B1 (en) 2007-10-12 2012-01-31 Harris Corporation Communications system using adaptive filter for interference reduction
US8204164B1 (en) 2007-10-12 2012-06-19 Harris Corporation Communications system using adaptive filter and selected adaptive filter taps
US7864835B2 (en) * 2007-10-12 2011-01-04 Harris Corporation Communications system using adaptive filter and variable delay before adaptive filter taps
US8094763B1 (en) 2007-10-12 2012-01-10 Harris Corporation Communications system using adaptive filter with adaptive update gain
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
JP5178844B2 (ja) 2007-12-21 2013-04-10 エルエスアイ コーポレーション 記録チャネルにおける適応等化のためのシステムおよび方法
US8045607B2 (en) * 2008-02-19 2011-10-25 Himax Technologies Limited Method applied to an equalizer for reducing ISI and related ISI reduction apparatus
KR100930244B1 (ko) * 2008-02-28 2009-12-09 삼성전자주식회사 라이트 스트래티지 파라미터 설정 방법 및 그와 같은기능을 갖는 기록 및 재생 장치
US8081722B1 (en) 2008-04-04 2011-12-20 Harris Corporation Communications system and device using simultaneous wideband and in-band narrowband operation and related method
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7929240B2 (en) 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
JP2012514935A (ja) * 2009-01-09 2012-06-28 エルエスアイ コーポレーション 適応ターゲット探索のためのシステム及び方法
US7957251B2 (en) 2009-02-16 2011-06-07 Agere Systems Inc. Systems and methods for reduced latency loop recovery
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
US8589773B1 (en) 2009-12-18 2013-11-19 Western Digital Technologies, Inc. Disk drive margining read channel by biasing log-likelihood ratios of an iterative decoder
US8699167B2 (en) * 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
TWI456995B (zh) * 2011-06-07 2014-10-11 Realtek Semiconductor Corp 網路接收器及其調整方法
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US8767333B2 (en) * 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8339919B1 (en) * 2011-12-14 2012-12-25 Western Digital Technologies, Inc. Disk drive margining read channel by biasing log-likelihood ratios of a nonbinary iterative decoder
US8908304B2 (en) 2012-07-17 2014-12-09 Lsi Corporation Systems and methods for channel target based CBD estimation
US8824076B2 (en) 2012-08-28 2014-09-02 Lsi Corporation Systems and methods for NPML calibration
US8917470B2 (en) * 2013-03-13 2014-12-23 Lsi Corporation Data sequence detection in band-limited channels using cooperative sequence equalization
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US9324363B2 (en) 2013-06-05 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for floating variance branch metric calculation
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
KR102222449B1 (ko) * 2015-02-16 2021-03-03 삼성전자주식회사 탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템
US10572985B2 (en) * 2016-11-18 2020-02-25 Canon Kabushiki Kaisha Image processing circuit with multipliers allocated based on filter coefficients
US10972318B2 (en) * 2018-10-31 2021-04-06 Hughes Network Systems, Llc Data stream processing device with reconfigurable data stream processing resources and data stream processing method
US11128498B2 (en) * 2020-02-25 2021-09-21 Nokia Solutions And Networks Oy Communication-channel tracking aided by reinforcement learning

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102793A (ja) * 1991-10-08 1993-04-23 Sony Corp 磁気再生装置
KR20000021518A (ko) * 1998-09-29 2000-04-25 구자홍 인터넷폰의 아이피 어드레스 및 스테이션 넘버에의한 선택적통화 방법
KR20030090168A (ko) * 2002-05-21 2003-11-28 삼성전자주식회사 등화기의 필터 탭계수 갱신 장치 및 갱신 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69708841T2 (de) * 1996-10-31 2002-08-22 Koninkl Philips Electronics Nv Abtastratenumwandlung
US6445733B1 (en) * 1997-10-03 2002-09-03 Conexant Systems, Inc. Method of and apparatus for performing line characterization in a non-idle mode in a subscriber line communication system
KR100580166B1 (ko) * 1999-11-04 2006-05-15 삼성전자주식회사 등화기의 필터 계수를 조절하여 재생 성능을 높이는 장치및 방법
JP3786343B2 (ja) * 2000-05-12 2006-06-14 日本ビクター株式会社 光ディスク再生装置
US6731443B2 (en) 2001-06-29 2004-05-04 Infineon Technologies Ag Total error multiplier for optimizing read/write channel
JP4554972B2 (ja) * 2003-04-11 2010-09-29 日本電気株式会社 光学情報媒体の再生信号等化方法及び光学情報記録再生装置
JP2004348929A (ja) * 2003-05-26 2004-12-09 Sony Corp 信号処理装置及び信号処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102793A (ja) * 1991-10-08 1993-04-23 Sony Corp 磁気再生装置
KR20000021518A (ko) * 1998-09-29 2000-04-25 구자홍 인터넷폰의 아이피 어드레스 및 스테이션 넘버에의한 선택적통화 방법
KR20030090168A (ko) * 2002-05-21 2003-11-28 삼성전자주식회사 등화기의 필터 탭계수 갱신 장치 및 갱신 방법

Also Published As

Publication number Publication date
US7606300B2 (en) 2009-10-20
TW200642281A (en) 2006-12-01
KR20060090086A (ko) 2006-08-10
TWI311863B (en) 2009-07-01
US20060176947A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
KR100614241B1 (ko) 적응형 등화기의 초기값 설정 방법 및 장치
US7257172B2 (en) Signal processing device utilizing partial response maximum likelihood detection
JP2004080210A (ja) デジタルフィルタ
JP2005276412A (ja) 動的な等化器最適化を行うための装置
JP2000276850A (ja) 信号処理装置
JP4821264B2 (ja) 同期装置、同期方法及び同期プログラム並びにデータ再生装置
JPH10106162A (ja) Erフィルタ最適化方法
EP1511033A1 (en) Signal processing device and signal processing method
US20070147490A1 (en) Filter coefficient adjusting circuit
JP4109173B2 (ja) 適応等化装置、及び適応等化方法
JP2003030848A (ja) 光ディスク再生装置
WO2005071680A1 (ja) 信号処理装置、及び信号処理方法
KR20050026320A (ko) 데이터 재생 장치 및 방법
US8339917B1 (en) Supplementary timing recovery
US7978792B2 (en) Reproducing apparatus and method, signal processing apparatus and method, and program
JP4650130B2 (ja) 信号処理装置、信号処理方法
JP2006313592A (ja) 信号処理装置および方法、プログラム記録媒体、並びにプログラム
JP2007059018A (ja) 情報信号再生装置、方法、及び、光ディスク再生装置
JP3875154B2 (ja) 波形等化装置、情報再生装置、通信装置、波形等化方法、波形等化プログラム、及び波形等化プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2005012557A (ja) 信号復号装置及び方法並びに基準電圧生成装置
JP2005346759A (ja) 波形等化装置、情報再生装置、通信装置、波形等化プログラム、波形等化プログラムを記録したコンピュータ読み取り可能な記録媒体、及び波形等化方法
JP5099035B2 (ja) デジタルフィルタ
JP4030983B2 (ja) 波形等化装置、情報再生装置、通信装置、波形等化方法、波形等化プログラム、及び波形等化プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2003338133A (ja) 信号処理装置および方法
JPH10255214A (ja) デジタル信号復号装置、磁気情報再生装置および磁気情報の再生信号の波形歪補正方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14