KR100591170B1

KR100591170B1 - Method for fabricating semiconductor device having ONO structure and high voltage device

Info

Publication number: KR100591170B1
Application number: KR1020030098308A
Authority: KR
Inventors: 최유성
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2003-12-27
Filing date: 2003-12-27
Publication date: 2006-06-19
Also published as: KR20050066826A

Abstract

본 발명의 반도체 소자의 제조 방법은, 제1 영역 및 제2 영역을 갖는 반도체 기판을 준비하는 단계와, 반도체 기판의 제1 영역에 하부 도전막을 형성하는 단계와, 하부 도전막 및 반도체 기판 위에 하부 산화막 및 질화막을 순차적으로 형성하는 단계와, 제2 영역의 질화막 및 하부 산화막을 제거하여 제2 영역의 반도체 기판의 일부 표면을 노출시키는 단계와, 질화막을 산화 억제막으로 하는 산화 공정을 수행하여 반도체 기판의 노출 표면상에 로코스막을 형성하는 단계와, 질화막 및 로코스막 위에 상부 산화막을 형성하는 단계와, 상부 산화막 위에 상부 도전막을 형성하는 단계와, 제1 영역에서의 상부 도전막의 일부와 제2 영역에서의 상부 도전막의 일부를 제외한 나머지 부분을 노출시키는 마스크막 패턴을 형성하는 단계와, 그리고 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 제1 영역에 하부 도전막, 하부 산화막, 질화막, 상부 산화막 및 상부 도전막이 순차적으로 적층된 커패시터와 제2 영역의 로코스막상에 상부 산화막 및 상부 도전막이 순차적으로 적층된 고전압 소자를 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device of the present invention comprises the steps of preparing a semiconductor substrate having a first region and a second region, forming a lower conductive film in the first region of the semiconductor substrate, and a lower portion on the lower conductive film and the semiconductor substrate Forming an oxide film and a nitride film sequentially, removing the nitride film and the lower oxide film in the second region to expose a part of the surface of the semiconductor substrate in the second region, and performing an oxidation process in which the nitride film is an oxidation inhibiting film. Forming a LOCOS film on the exposed surface of the substrate, forming an upper oxide film over the nitride film and the LOCOS film, forming an upper conductive film over the upper oxide film, a part of the upper conductive film in the first region and the second Forming a mask film pattern exposing portions other than a part of the upper conductive film in the region; and By performing an etching process using an etching mask, the upper oxide film and the upper conductive film are sequentially formed on the capacitor in which the lower conductive film, the lower oxide film, the nitride film, the upper oxide film, and the upper conductive film are sequentially stacked in the first region, and the LOCOS film in the second region. Forming a stacked high voltage device.

ONO 구조, 고전압 소자, 로코스, PIP 커패시터ONO Architecture, High Voltage Devices, Locos, PIP Capacitors

Description

A method for fabricating a semiconductor device having an oxide / nitride / oxide structure and a high voltage device {Method for fabricating semiconductor device having ONO structure and high voltage device}

도 1 내지 도 4는 본 발명의 일 실시예에 따른 ONO 구조 및 고전압 소자를 갖는 반도체 소자의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device having an ONO structure and a high voltage device according to an embodiment of the present invention.

도 5 내지 도 8은 본 발명의 다른 실시예에 따른 ONO 구조 및 고전압 소자를 갖는 반도체 소자의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.5 to 8 are cross-sectional views illustrating a method of manufacturing a semiconductor device having an ONO structure and a high voltage device according to another embodiment of the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 산화막/질화막/산화막(Oxide/Nitride/Oxide; 이하 ONO) 구조 및 고전압 소자를 갖는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having an oxide / nitride / oxide (hereinafter, ONO) structure and a high voltage device.

일반적으로 ONO 구조는, 산화막, 질화막 및 산화막이 순차적으로 적층된 구조를 의미한다. 이와 같은 ONO 구조는, 기존의 단층의 유전체막을 사용하는 경우에 발생되는 핀홀(pin hole)을 방지하고 브레이크다운 특성을 향상시키는 등 여러 가지 장점들을 제공한다. 더욱이 ONO 구조를 커패시터의 유전체막으로 사용하는 경 우, 질화막의 유전상수가 산화막에 비하여 매우 크기 때문에 커패시터의 전체 커패시턴스를 증가시킨다.In general, the ONO structure means a structure in which an oxide film, a nitride film, and an oxide film are sequentially stacked. The ONO structure provides various advantages, such as preventing pinholes and improving breakdown characteristics when using a conventional single layer dielectric film. Moreover, when the ONO structure is used as the dielectric film of the capacitor, the dielectric constant of the nitride film is much larger than that of the oxide film, thereby increasing the overall capacitance of the capacitor.

한편 이와 같은 ONO 구조와 함께 고전압 소자를 같은 반도체 기판에 형성하기 위해서는 ONO 구조를 형성하는 공정과 고전압 소자를 형성하는 공정을 별도로 수행하여야 한다. 그 이유는 통상적으로 ONO 구조는 유전체막으로 사용되며 얇은 두께를 갖는 반면에, 고전압 소자는 두꺼운 게이트 절연막을 형성하여 높은 문턱전압을 가져야 하기 때문이다. 그러나 이와 같이 ONO 구조와 고전압 소자를 별개의 공정으로 진행하는 것은 공정 단계들을 증가시키고, 이에 따라 제조 비용이 증가하는 한편 어느 하나를 형성하는 동안에 다른 소자가 나쁜 영향을 받을 수도 있다는 문제가 있다.Meanwhile, in order to form the high voltage device on the same semiconductor substrate together with the ONO structure, the process of forming the ONO structure and the process of forming the high voltage device must be separately performed. This is because the ONO structure is typically used as a dielectric film and has a thin thickness, while the high voltage device must form a thick gate insulating film to have a high threshold voltage. However, proceeding the ONO structure and the high voltage device in separate processes increases the process steps, thereby increasing the manufacturing cost and there is a problem that other devices may be adversely affected while forming one.

본 발명이 이루고자 하는 기술적 과제는, 동일한 반도체 기판에 ONO 구조와 고전압 소자를 동시에 형성할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor device manufacturing method capable of simultaneously forming an ONO structure and a high voltage device on the same semiconductor substrate.

상기 기술적 과제를 달성하기 위하여, 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법은, 제1 영역 및 제2 영역을 갖는 반도체 기판을 준비하는 단계; 상기 반도체 기판의 제1 영역에 하부 도전막을 형성하는 단계; 상기 하부 도전막 및 반도체 기판 위에 하부 산화막 및 질화막을 순차적으로 형성하는 단계; 상기 제2 영역의 질화막 및 하부 산화막을 제거하여 상기 제2 영역의 반도체 기판의 일 부 표면을 노출시키는 단계; 상기 질화막을 산화 억제막으로 하는 산화 공정을 수행하여 상기 반도체 기판의 노출 표면상에 로코스막을 형성하는 단계; 상기 질화막 및 로코스막 위에 상부 산화막을 형성하는 단계; 상기 상부 산화막 위에 상부 도전막을 형성하는 단계; 상기 제1 영역에서의 상기 상부 도전막의 일부와 상기 제2 영역에서의 상기 상부 도전막의 일부를 제외한 나머지 부분을 노출시키는 마스크막 패턴을 형성하는 단계; 및 상기 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상기 제1 영역에 상기 하부 도전막, 하부 산화막, 질화막, 상부 산화막 및 상부 도전막이 순차적으로 적층된 커패시터와 상기 제2 영역의 로코스상에 상부 산화막 및 상부 도전막이 순차적으로 적층된 고전압 소자를 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of manufacturing a semiconductor device according to a first embodiment of the present invention, preparing a semiconductor substrate having a first region and a second region; Forming a lower conductive film in a first region of the semiconductor substrate; Sequentially forming a lower oxide film and a nitride film on the lower conductive film and the semiconductor substrate; Removing the nitride layer and the lower oxide layer of the second region to expose a portion of the surface of the semiconductor substrate of the second region; Forming an LOCOS film on an exposed surface of the semiconductor substrate by performing an oxidation process using the nitride film as an oxidation inhibiting film; Forming an upper oxide film on the nitride film and the locos film; Forming an upper conductive film on the upper oxide film; Forming a mask layer pattern exposing portions of the upper conductive layer in the first region and portions other than a portion of the upper conductive layer in the second region; And performing an etching process using the mask layer pattern as an etching mask to form a capacitor in which the lower conductive layer, the lower oxide layer, the nitride layer, the upper oxide layer, and the upper conductive layer are sequentially stacked on the first region and the LOCOS of the second region. And forming a high voltage device in which the upper oxide film and the upper conductive film are sequentially stacked.

상기 하부 도전막은 도핑된 폴리실리콘막이고, 상기 상부 도전막은 도핑되지 않은 폴리실리콘막인 것이 바람직하다.The lower conductive film is a doped polysilicon film, and the upper conductive film is an undoped polysilicon film.

상기 제2 영역의 질화막 및 하부 산화막을 제거하는 단계는, 건식 식각 방법을 사용하여 상기 질화막을 제거하는 단계; 및 습식 식각 방법을 사용하여 상기 하부 산화막을 제거하는 단계를 포함하는 것이 바람직하다.Removing the nitride layer and the lower oxide layer of the second region may include removing the nitride layer using a dry etching method; And removing the lower oxide layer using a wet etching method.

상기 커패시터 및 고전압 소자를 형성하는 단계는, 상기 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상부 폴리실리콘막, 상부 산화막, 질화막 및 하부 산화막을 순차적으로 제거하는 단계를 포함하는 것이 바람직하다.The forming of the capacitor and the high voltage device may include sequentially removing the upper polysilicon layer, the upper oxide layer, the nitride layer, and the lower oxide layer by performing an etching process using the mask layer pattern as an etching mask.

이 경우 상기 상부 폴리실리콘막을 제거하는 식각 공정은 건식 식각 방법을 사용하여 수행하는 것이 바람직하다. 그리고 상기 하부 산화막을 제거하는 식각 공 정은 습식 식각 방법을 사용하여 수행하는 것이 바람직하다.In this case, the etching process for removing the upper polysilicon film is preferably performed using a dry etching method. The etching process for removing the lower oxide layer is preferably performed by using a wet etching method.

상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법은, 제1 영역 및 제2 영역을 갖는 반도체 기판에 아이솔레이션막을 형성하여 액티브 영역을 한정하는 단계; 상기 반도체 기판의 제1 영역에 하부 도전막을 형성하는 단계; 상기 하부 도전막 및 반도체 기판 위에 하부 산화막 및 질화막을 순차적으로 형성하는 단계; 상기 제2 영역의 질화막 및 하부 산화막을 제거하여 상기 제2 영역의 반도체 기판의 일부 표면을 노출시키는 단계; 상기 질화막 및 반도체 기판의 노출 표면 위에 상부 산화막을 형성하는 단계; 상기 제1 영역내의 질화막 및 상부 산화막과 제2 영역에서 상기 반도체 기판에 접하는 상부 산화막을 제외한 나머지 질화막 및 상부 산화막을 제거하는 단계; 전면에 상부 도전막을 형성하는 단계; 상기 제1 영역에서의 상기 상부 도전막의 일부와 상기 제2 영역에서의 상기 상부 도전막의 일부를 제외한 나머지 부분을 노출시키는 마스크막 패턴을 형성하는 단계; 및 상기 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상기 제1 영역의 아이솔레이션막 위에 상기 하부 도전막, 하부 산화막, 질화막, 상부 산화막 및 상부 도전막이 순차적으로 적층된 커패시터와 상기 제2 영역의 액티브 영역 위에 상부 산화막 및 상부 도전막이 순차적으로 적층된 고전압 소자를 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of manufacturing a semiconductor device according to another embodiment of the present invention, forming an isolation film on a semiconductor substrate having a first region and a second region to define an active region; Forming a lower conductive film in a first region of the semiconductor substrate; Sequentially forming a lower oxide film and a nitride film on the lower conductive film and the semiconductor substrate; Removing the nitride film and the lower oxide film of the second region to expose a portion of the surface of the semiconductor substrate of the second region; Forming an upper oxide film on the nitride film and the exposed surface of the semiconductor substrate; Removing the nitride film and the upper oxide film except for the nitride film and the upper oxide film in the first region and the upper oxide film in contact with the semiconductor substrate in the second region; Forming an upper conductive film on the entire surface; Forming a mask layer pattern exposing portions of the upper conductive layer in the first region and portions other than a portion of the upper conductive layer in the second region; And performing an etching process using the mask layer pattern as an etch mask, wherein the lower conductive layer, the lower oxide layer, the nitride layer, the upper oxide layer, and the upper conductive layer are sequentially stacked on the isolation layer of the first region. And forming a high voltage device in which an upper oxide film and an upper conductive film are sequentially stacked on the active region.

상기 제2 영역의 질화막 및 하부 산화막을 제거하는 단계는, 건식 식각 방법 을 사용하여 상기 질화막을 제거하는 단계; 및 습식 식각 방법을 사용하여 상기 하부 산화막을 제거하는 단계를 포함하는 것이 바람직하다.Removing the nitride layer and the lower oxide layer in the second region may include removing the nitride layer using a dry etching method; And removing the lower oxide layer using a wet etching method.

이하 첨부 도면을 참조하면서, 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저 도 1을 참조하면, ONO 구조를 갖는 소자, 예컨대 폴리실리콘-절연체-폴리실리콘(PIP; Polysilicon-Insulator-Polysilicon) 커패시터가 형성될 제1 영역(I 영역)과 고전압 소자가 형성될 제2 영역(II 영역)을 갖는 반도체 기판(102)을 준비한다. 다음에 제1 영역(I 영역)의 반도체 기판(102) 위에 산화막 패턴(104) 및 하부 폴리실리콘막 패턴(106)을 형성한다. 하부 폴리실리콘막 패턴(106)은 불순물이 도핑된 폴리실리콘막 패턴이다. 경우에 따라서 상기 산화막 패턴(104)은 형성하지 않을 수도 있다. 또는 산화막 패턴(104) 대신에 다른 절연막 패턴을 사용할 수도 있다. 다음에 제1 영역(I 영역) 및 제2 영역(II 영역) 전면에 ONO 구조의 일부를 구성하는 하부 산화막(108)과 질화막(110)을 순차적으로 형성한다.Referring first to FIG. 1, a device having an ONO structure, for example, a first region (region I) in which a polysilicon-insulator-polysilicon (PIP) capacitor is to be formed and a second region in which a high voltage device is to be formed A semiconductor substrate 102 having (region II) is prepared. Next, an oxide film pattern 104 and a lower polysilicon film pattern 106 are formed on the semiconductor substrate 102 in the first region (I region). The lower polysilicon film pattern 106 is a polysilicon film pattern doped with impurities. In some cases, the oxide layer pattern 104 may not be formed. Alternatively, another insulating film pattern may be used instead of the oxide film pattern 104. Subsequently, the lower oxide film 108 and the nitride film 110 which form part of the ONO structure are sequentially formed on the entire first region (I region) and the second region (II region).

다음에 도 2를 참조하면, 질화막(110) 위에 마스크막 패턴(112)을 형성한다. 이 마스크막 패턴(112)은 포토레지스트막 패턴으로 형성할 수 있으며, 제2 영역(II 영역)의 질화막(110)의 일부 표면을 노출시키는 개구부를 갖는다. 다음에 이 마스크막 패턴(112)을 식각 마스크로 한 식각 공정을 수행하여 제2 영역(II 영역)에서 노출되는 질화막(110) 및 하부 산화막(108)을 순차적으로 제거한다. 질화막(110)은 건식 식각법을 사용하여 제거한다. 그리고 하부 산화막(108)은 습식 식각법을 사용하여 제거함으로써 반도체 기판(102)이 식각 데미지를 받지 않도록 한다. 식각 공정이 종료되면 제2 영역(II 영역)의 반도체 기판(102)의 일부 표면이 노출되며, 이후 마스크막 패턴(112)을 제거한다.Next, referring to FIG. 2, a mask film pattern 112 is formed on the nitride film 110. The mask film pattern 112 may be formed as a photoresist film pattern and has an opening exposing a part of the surface of the nitride film 110 in the second region (II region). Next, an etching process using the mask layer pattern 112 as an etching mask is performed to sequentially remove the nitride layer 110 and the lower oxide layer 108 exposed in the second region (II region). The nitride film 110 is removed using a dry etching method. The lower oxide layer 108 is removed using a wet etching method to prevent the semiconductor substrate 102 from being etched. When the etching process is completed, a part of the surface of the semiconductor substrate 102 in the second region (II region) is exposed, and then the mask layer pattern 112 is removed.

다음에 도 3을 참조하면, 질화막(110)을 산화 억제막으로 사용하여 산화 공정을 수행하게 되면, 제2 영역(II 영역)의 반도체 기판(102) 위에는 비교적 두꺼운 로코스(LOCOS; Local oxidation of silicon)막(114)이 만들어진다. 다음에 질화막(110) 및 로코스막(114) 위에 ONO 구조를 완성하는 상부 산화막(116)을 형성한다.Next, referring to FIG. 3, when the oxidation process is performed using the nitride film 110 as an oxidation inhibiting film, a relatively thick LOCOS is formed on the semiconductor substrate 102 in the second region (II region). silicon film 114 is formed. Next, an upper oxide film 116 is formed on the nitride film 110 and the locos film 114 to complete the ONO structure.

다음에 도 4를 참조하면, 전면에 도핑되지 않은 상부 폴리실리콘막을 형성한다. 그리고 이 상부 폴리실리콘막 위에 마스크막 패턴(미도시)을 형성한다. 이 마스크막 패턴은 제1 영역(I 영역) 및 제2 영역(II 영역)의 상부 폴리실리콘막의 일부를 덮으며 나머지 상부 폴리실리콘막을 노출시키는 개구부를 갖는다. 다음에 이 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상부 폴리실리콘막의 노출 부분을 제거하고, 이어서 계속 노출되는 상부 산화막(116), 질화막(110) 및 하부 산화막(108)을 순차적으로 제거한다. 상부 폴리실리콘막의 노출 부분을 제거하는 식각 공정은 건식 식각 방법을 이용하여 수행한다. 그리고 반도체 기판(102) 위의 하부 산화막(108)의 노출 부분을 제거하는 식각 공정은 습식 식각 방법 또는 세정 공정을 통하여 수행한다. 이후 상기 마스크막 패턴을 제거한다.Next, referring to FIG. 4, an undoped upper polysilicon film is formed on the entire surface. And a mask film pattern (not shown) is formed on this upper polysilicon film. The mask film pattern has an opening that covers a portion of the upper polysilicon film in the first region (I region) and the second region (II region) and exposes the remaining upper polysilicon film. Next, an etching process using the mask layer pattern as an etch mask is performed to remove the exposed portion of the upper polysilicon film, and then the upper oxide film 116, the nitride film 110, and the lower oxide film 108 which are continuously exposed are sequentially removed. do. An etching process of removing the exposed portion of the upper polysilicon film is performed using a dry etching method. The etching process of removing the exposed portion of the lower oxide film 108 on the semiconductor substrate 102 is performed by a wet etching method or a cleaning process. Thereafter, the mask layer pattern is removed.

이와 같이 공정이 종료되면, 제1 영역(I 영역)에는 하부 폴리실리콘막 패턴(106)과 상부 폴리실리콘막 패턴(118) 사이에 하부 산화막(108), 질화막(110) 및 상부 산화막(116)으로 이루어지는 ONO 구조(ONO)가 배치되는 PIP 커패시터가 완성된다. 동시에 제2 영역(II 영역)에는 로코스막(114) 위의 하부 산화막(116)을 게이트 절연막으로 사용하고 그 위에 상부 폴리실리콘막 패턴(118)으로 이루어진 게이트 도전막 패턴을 갖는 고전압 소자가 만들어진다. 비록 도면상에 나타내지는 않았지만, 고전압 소자를 완성하기 위해서는 통상의 이온 주입 공정 등이 후속 공정으로 수행되어야 한다.When the process is completed as described above, the lower oxide film 108, the nitride film 110, and the upper oxide film 116 are disposed between the lower polysilicon film pattern 106 and the upper polysilicon film pattern 118 in the first region (I region). The PIP capacitor in which the ONO structure ONO is formed is completed. At the same time, a high voltage device is formed in the second region (II region) using the lower oxide film 116 on the LOCOS film 114 as a gate insulating film and a gate conductive film pattern formed of the upper polysilicon film pattern 118 thereon. Although not shown in the drawings, in order to complete the high voltage device, a conventional ion implantation process or the like should be performed in a subsequent process.

먼저 도 5를 참조하면, ONO 구조를 갖는 소자, 예컨대 PIP 커패시터가 형성될 제1 영역(I 영역)과 고전압 소자가 형성될 제2 영역(II 영역)을 갖는 반도체 기판(502)을 준비한다. 반도체 기판(502)은 아이솔레이션막(504)에 의해 한정되는 액티브 영역(506)을 갖는다. 다음에 제1 영역(I 영역)의 반도체 기판(502) 위에 산화막 패턴(508) 및 하부 폴리실리콘막 패턴(510)을 형성한다. 하부 폴리실리콘막 패턴(510)은 불순물이 도핑된 폴리실리콘막 패턴이다. 경우에 따라서 상기 산화막 패턴(508)은 형성하지 않을 수도 있다. 또는 산화막 패턴(508) 대신에 다른 절연막 패턴을 사용할 수도 있다. 다음에 제1 영역(I 영역) 및 제2 영역(II 영역) 전면에 ONO 구조의 일부를 구성하는 하부 산화막(512)과 질화막(514)을 순차적으로 형성한다.First, referring to FIG. 5, a semiconductor substrate 502 having a device having an ONO structure, for example, a first region (region I) in which a PIP capacitor is to be formed and a second region (region II) in which a high voltage device is to be formed is prepared. The semiconductor substrate 502 has an active region 506 defined by an isolation film 504. Next, an oxide film pattern 508 and a lower polysilicon film pattern 510 are formed on the semiconductor substrate 502 in the first region (I region). The lower polysilicon layer pattern 510 is a polysilicon layer pattern doped with impurities. In some cases, the oxide layer pattern 508 may not be formed. Alternatively, another insulating film pattern may be used instead of the oxide film pattern 508. Subsequently, the lower oxide film 512 and the nitride film 514 which form part of the ONO structure are sequentially formed over the first region (I region) and the second region (II region).

다음에 도 6을 참조하면, 질화막(514) 위에 마스크막 패턴(미도시)을 형성한 다. 이 마스크막 패턴(미도시)은 포토레지스트막 패턴으로 형성할 수 있으며, 제2 영역(II 영역)의 질화막(514)의 일부 표면을 노출시키는 개구부를 갖는다. 다음에 이 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 제2 영역(II 영역)에서 노출되는 질화막(514) 및 하부 산화막(512)을 순차적으로 제거한다. 그러면 제2 영역(II 영역)의 반도체 기판(502)의 일부 표면, 특히 액티브 영역(506)의 일부 표면이 노출된다. 질화막(514)은 건식 식각법을 사용하여 제거한다. 그리고 하부 산화막(512)은 습식 식각법을 사용하여 제거함으로써 반도체 기판(502)이 식각 데미지를 받지 않도록 한다. 식각 공정이 종료되면 마스크막 패턴을 제거한다. 다음에 질화막(514)과 제2 영역(II 영역)의 반도체 기판(502)의 노출 표면 위에 ONO 구조를 완성하는 상부 산화막(516)을 형성한다.Next, referring to FIG. 6, a mask film pattern (not shown) is formed on the nitride film 514. The mask film pattern (not shown) may be formed as a photoresist film pattern and has an opening exposing a part of the surface of the nitride film 514 in the second region (II region). Next, an etching process using the mask layer pattern as an etching mask is performed to sequentially remove the nitride layer 514 and the lower oxide layer 512 exposed in the second region (II region). Then, a part of the surface of the semiconductor substrate 502 of the second region (II region), in particular, a part of the surface of the active region 506 is exposed. The nitride film 514 is removed using a dry etching method. The lower oxide layer 512 is removed using a wet etching method to prevent the semiconductor substrate 502 from being etched. When the etching process is completed, the mask layer pattern is removed. Next, an upper oxide film 516 for completing the ONO structure is formed on the exposed surface of the nitride film 514 and the semiconductor substrate 502 in the second region (II region).

다음에 도 7을 참조하면, 제1 영역(I 영역) 내의 상부 산화막(516)의 일부 표면과 제2 영역(II 영역)에서 반도체 기판(502)과 접하는 상부 산화막(516)만을 덮고 나머지 부분들은 노출시키는 마스크막 패턴(미도시)을 형성한다. 그리고 이 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 노출된 상부 산화막(516) 및 질화막(514)을 순차적으로 제거한다. 상부 산화막(516)과 질화막(514)을 제거하기 위한 식각 공정은 건식 식각 방법을 이용하여 수행한다. 식각 공정이 종료되면 상기 마스크막 패턴을 제거한다.Next, referring to FIG. 7, only a part of the surface of the upper oxide film 516 in the first region (I region) and only the upper oxide film 516 in contact with the semiconductor substrate 502 in the second region (II region) are covered. A mask film pattern (not shown) to be exposed is formed. An etching process using the mask layer pattern as an etching mask is performed to sequentially remove the exposed upper oxide layer 516 and the nitride layer 514. An etching process for removing the upper oxide film 516 and the nitride film 514 is performed using a dry etching method. When the etching process is completed, the mask layer pattern is removed.

다음에 도 8을 참조하면, 전면에 도핑되지 않은 상부 폴리실리콘막을 형성한다. 그리고 이 상부 폴리실리콘막 위에 마스크막 패턴(미도시)을 형성한다. 이 마스크막 패턴은 제1 영역(I 영역) 및 제2 영역(II 영역)의 상부 폴리실리콘막의 일 부를 덮으며 나머지 상부 폴리실리콘막을 노출시키는 개구부를 갖는다. 다음에 이 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상부 폴리실리콘막의 노출 부분을 제거하고, 이어서 계속 노출되는 하부 산화막(512)을 순차적으로 제거한다. 상부 폴리실리콘막의 노출 부분을 제거하는 식각 공정은 건식 식각 방법을 이용하여 수행한다. 그리고 반도체 기판(502) 위의 하부 산화막(512)의 노출 부분을 제거하는 식각 공정은 습식 식각 방법 또는 세정 공정을 통하여 수행한다. 이후 상기 마스크막 패턴을 제거한다.Next, referring to FIG. 8, an undoped upper polysilicon film is formed. And a mask film pattern (not shown) is formed on this upper polysilicon film. The mask film pattern has an opening covering a portion of the upper polysilicon film in the first region (I region) and the second region (II region) and exposing the remaining upper polysilicon film. Next, an etching process using this mask film pattern as an etching mask is performed to remove the exposed portion of the upper polysilicon film, and then the lower oxide film 512 that is continuously exposed is sequentially removed. An etching process of removing the exposed portion of the upper polysilicon film is performed using a dry etching method. The etching process of removing the exposed portion of the lower oxide film 512 on the semiconductor substrate 502 is performed by a wet etching method or a cleaning process. Thereafter, the mask layer pattern is removed.

이와 같이 공정이 종료되면, 제1 영역(I 영역)에는 하부 폴리실리콘막 패턴(510)과 상부 폴리실리콘막 패턴(518) 사이에 하부 산화막(512), 질화막(514) 및 상부 산화막(516)으로 이루어지는 ONO 구조(ONO)가 배치되는 PIP 커패시터가 완성된다. 동시에 제2 영역(II 영역)에는 액티브 영역(506) 위의 상부 산화막(516)을 게이트 절연막으로 사용하고 그 위에 상부 폴리실리콘막 패턴(518)으로 이루어진 게이트 도전막 패턴을 갖는 고전압 소자가 만들어진다. 비록 도면상에 나타내지는 않았지만, 고전압 소자를 완성하기 위해서는 통상의 이온 주입 공정 등이 후속 공정으로 수행되어야 한다.When the process is completed as described above, the lower oxide layer 512, the nitride layer 514, and the upper oxide layer 516 are disposed between the lower polysilicon layer pattern 510 and the upper polysilicon layer pattern 518 in the first region (I region). The PIP capacitor in which the ONO structure ONO is formed is completed. At the same time, a high voltage device is formed in the second region (II region) using the upper oxide film 516 on the active region 506 as a gate insulating film and a gate conductive film pattern formed of the upper polysilicon film pattern 518 thereon. Although not shown in the drawings, in order to complete the high voltage device, a conventional ion implantation process or the like should be performed in a subsequent process.

이상의 설명에서와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 따르면, ONO 구조를 구성하는 하부 산화막, 질화막 및 상부 산화막 중에서 하부 산화막과 질화막을 이용하여 로코스막을 만들고, 이어서 상부 산화막을 이용하여 로코스막 위에 게이트 절연막을 형성함으로써 동일한 반도체 기판 위에 ONO 구조를 갖는 소자와 고전압 소자를 동시에 형성할 수 있다. 또한 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법에 따르면, 아이솔레이션막 위에 ONO 구조를 형성하고, ONO 구조를 구성하는 상부 산화막을 이용하여 액티브 영역 위에 게이트 절연막을 형성함으로써 동일한 반도체 기판 위에 ONO 구조를 갖는 소자와 고전압 소자를 동시에 형성할 수 있다.As described above, according to the method of manufacturing a semiconductor device according to an embodiment of the present invention, among the lower oxide film, the nitride film and the upper oxide film constituting the ONO structure, a LOCOS film is formed using the lower oxide film and the nitride film, and then the upper oxide film. By forming the gate insulating film on the LOCOS film using the above, the device having the ONO structure and the high voltage device can be simultaneously formed on the same semiconductor substrate. In addition, according to a method of fabricating a semiconductor device according to another exemplary embodiment of the present invention, an ONO structure is formed on an isolation film, and a gate insulating film is formed on an active region using an upper oxide film constituting the ONO structure. It is possible to form a device having a and a high voltage device simultaneously.

Claims

Preparing a semiconductor substrate having a first region and a second region;

Forming a lower conductive film in a first region of the semiconductor substrate;

Sequentially forming a lower oxide film and a nitride film on the lower conductive film and the semiconductor substrate;

Removing the nitride film and the lower oxide film of the second region to expose a portion of the surface of the semiconductor substrate of the second region;

Forming an LOCOS film on an exposed surface of the semiconductor substrate by performing an oxidation process using the nitride film as an oxidation inhibiting film;

Forming an upper oxide film on the nitride film and the locos film;

Forming an upper conductive film on the upper oxide film;

A mask that exposes a portion other than the upper conductive film positioned on the lower conductive film in the first region, the upper portion of the LOCOS film in the second region, and the upper conductive film formed over the semiconductor substrate. Forming a film pattern; And

An etching process using the mask layer pattern as an etch mask to sequentially deposit the lower conductive layer, the lower oxide layer, the nitride layer, the upper oxide layer, and the upper conductive layer in the first region, and on the LOCOS of the second region. A method of manufacturing a semiconductor device, comprising forming a high voltage device in which an upper oxide film and an upper conductive film are sequentially stacked.

The method of claim 1,

And the lower conductive layer is a doped polysilicon layer, and the upper conductive layer is an undoped polysilicon layer.

The method of claim 1, wherein the removing of the nitride layer and the lower oxide layer of the second region comprises:

Removing the nitride film using a dry etching method; And

Removing the lower oxide layer using a wet etching method.

The method of claim 1, wherein the forming of the capacitor and the high voltage device comprises:

And sequentially removing the upper conductive film, the upper oxide film, the nitride film, and the lower oxide film by performing an etching process using the mask film pattern as an etching mask.

The method of claim 4, wherein

The etching process of removing the upper conductive layer is performed using a dry etching method.

The method of claim 4, wherein

The etching process of removing the lower oxide layer is performed using a wet etching method.

Defining an active region by forming an isolation film on a semiconductor substrate having a first region and a second region;

Forming an upper oxide film on the nitride film and the exposed surface of the semiconductor substrate;

Removing the nitride film and the upper oxide film on the lower conductive film in the first region and the remaining nitride film and the upper oxide film except the upper oxide film in contact with the semiconductor substrate in the second region;

Forming an upper conductive film on the entire surface;

Forming a mask layer pattern exposing a portion other than the upper conductive layer on the upper conductive layer on the lower conductive layer in the first region and the upper oxide layer in contact with the semiconductor substrate in the second region; And

A capacitor in which the lower conductive layer, the lower oxide layer, the nitride layer, the upper oxide layer, and the upper conductive layer are sequentially stacked on the isolation layer of the first region by performing an etching process using the mask layer pattern as an etching mask; And forming a high voltage device in which an upper oxide film and an upper conductive film are sequentially stacked on the active region.

The method of claim 7, wherein

The method of claim 7, wherein the removing of the nitride film and the lower oxide film of the second region,

Removing the nitride film using a dry etching method; And

Removing the lower oxide layer using a wet etching method.