KR100585203B1 - Method of manufacturing a buried resistor for printed circuit board - Google Patents
Method of manufacturing a buried resistor for printed circuit board Download PDFInfo
- Publication number
- KR100585203B1 KR100585203B1 KR1020040013262A KR20040013262A KR100585203B1 KR 100585203 B1 KR100585203 B1 KR 100585203B1 KR 1020040013262 A KR1020040013262 A KR 1020040013262A KR 20040013262 A KR20040013262 A KR 20040013262A KR 100585203 B1 KR100585203 B1 KR 100585203B1
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- resistor
- circuit board
- buried resistor
- laser trimming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
본 발명은 인쇄 회로 기판(PCB) 제조에 관한 것으로서, 특히 매립 저항을 구비한 인쇄 회로 기판 제작에 있어서 형성된 저항체를 레이저 트리밍을 통해 미세 튜닝하는 단계에서 오차를 줄이고 트리밍 공정을 단순화할 수 있는 매립 저항 제조 기술에 관한 것이다. 본 발명은 인쇄 회로 기판에 적용되는 매립 저항의 마스크 형상 중 길이와 폭의 비율을 상대적으로 크게 함으로써 일방향만으로의 저항 편차를 콘트롤하도록 하며, 그 결과 일방향으로만 레이저 트리밍 공정을 수행할 뿐 아니라 레이저 트리밍 공정 전후의 저항 체크 소요 단계를 생략함으로써 작업 수율을 개선할 수 있게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of printed circuit boards (PCBs), and more particularly to embedding resistors, which can reduce errors and simplify the trimming process in the step of fine tuning resistors formed by laser trimming in the manufacture of printed circuit boards having embedded resistors. It relates to manufacturing technology. The present invention is to control the resistance variation in only one direction by increasing the ratio of length and width among the mask shape of the buried resistor applied to the printed circuit board, as a result of performing the laser trimming process in only one direction as well as laser trimming By omitting the resistance check step before and after the process, the working yield can be improved.
인쇄 회로 기판, 매립 저항, 레이저 트리밍.Printed circuit board, buried resistor, laser trimming.
Description
도1a 내지 도1d는 종래 기술에 따라 매립 저항을 제조하는 공정의 일 실시예를 나타낸 도면.1A-1D illustrate one embodiment of a process for manufacturing a buried resistor in accordance with the prior art;
도2a와 도2b는 각각 종래 기술과 본 발명에 따라 매립 저항을 제조하기 위한 마스크 패턴의 형상을 특징적으로 나타낸 도면.2A and 2B are characteristic views showing the shape of a mask pattern for manufacturing a buried resistor according to the prior art and the present invention, respectively.
도3a 및 도3b는 각각 종래 기술 및 본 발명에 따른 매립 저항 제조 후에 레이저 트리밍을 수행하는 과정을 나타낸 도면.3A and 3B are views illustrating a process of performing laser trimming after fabricating a buried resistor according to the prior art and the present invention, respectively.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 기판10: substrate
20 : 저항 금속20: resistance metal
30 : 도전 금속30: conductive metal
40 : 포토레지스트40: photoresist
본 발명은 인쇄 회로 기판(PCB) 제조에 관한 것으로서, 특히 매립 저항 (buried resistor)을 구비한 인쇄 회로 기판 제작에 있어서 형성된 저항체를 레이저 트리밍(laser trimming)을 통해 미세 튜닝하는 단계에서 오차를 줄이고 트리밍 공정을 단순화할 수 있는 매립 저항 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of printed circuit boards (PCBs), and in particular, in the manufacture of printed circuit boards having buried resistors, the error reduction and trimming in the step of fine tuning the resistor formed through laser trimming It relates to a buried resistor manufacturing technology that can simplify the process.
인쇄 회로 기판은 트랜지스터, 반도체 집적 회로 칩 등 전자 회로 부품을 장착하는 기판으로서, 각 부품들의 신호 결합을 위하여 외장형 저항(resistor)가 사용되어야 한다. 그런데, 최근 들어 인쇄 회로 기판에서 사용되는 전자 회로의 신호 처리 사용 주파수가 높아짐에 따라, 고밀도 실장을 요구하는 기술적 추세에 전술한 외장형 레지스터는 부응하는데 기술적 한계가 있다.A printed circuit board is a board on which electronic circuit components such as transistors and semiconductor integrated circuit chips are mounted, and an external resistor must be used for signal coupling of each component. However, in recent years, as the signal processing use frequency of electronic circuits used in printed circuit boards is increased, the above-described external resistors have a technical limitation in meeting the technical trend of requiring high density mounting.
이러한 문제점을 해결하기 위하여, 인쇄 회로 기판에서 매립형 저항(buried resistor)이 사용되고 있다. 매립 저항은 콘택(contact)과 콘택 사이의 도전 패턴을 해당되는 저항 용량의 저항 패턴으로 직접 인쇄 회로 기판의 절연층 상부에 매립하여 형성하는 기술로서, 매립 저항에 관한 기술은 오메가 플라이(Ohmega-Ply) 회사의 특허공개 제2000-36300호에 상술되어 있다.In order to solve this problem, a buried resistor is used in a printed circuit board. A buried resistor is a technology in which a conductive pattern between a contact and a contact is formed by directly filling an upper portion of an insulating layer of a printed circuit board with a resistance pattern of a corresponding resistive capacitance, and a buried resistor technique is Omega-Ply. ) Is disclosed in Japanese Patent Application Laid-Open No. 2000-36300.
도1a 내지 도1d는 종래 기술에 따라 매립 저항을 제조하는 공정의 일 실시예를 나타낸 도면이다. 도1a를 참조하면, 기판(10) 위에 고온 고압 하에 열 압착된 저항 금속(20)과 그 위에 도전 금속(예를 들어 구리; 30)이 형성되어 있다. 여기에, 매립 저항을 형성하기 위한 패턴 형성을 위하여 포토레지스트(40)를 기판 전면에 도포한다.1A to 1D illustrate an embodiment of a process of manufacturing a buried resistor according to the prior art. Referring to FIG. 1A, a
이어서, 상기 포토레지스트(40)를 패터닝함으로써 만들고자 하는 폭이 W이고 길이가 L인 매립 저항 패턴을 형성한다. 이어서, 도1c에서는 상기 패턴된 포토레 지스트 막(40)을 마스크로 하여 상기 도전 금속(30)을 폭이 W가 되고 길이가 L이 되도록 식각을 하게된다.Subsequently, by filling the
그 결과, 콘택과 콘택 사이에 매립 저항이 형성되게 된다. 그런데, 패턴된 포토레지스트 막(40)을 마스크로 하여 도전 금속(30)을 식각시키는 공정은 흔히 황산동 부식액(CuSO4·5H2O)을 사용해서 구리막(30)을 식각시키게 되는데 이 과정에서 구리막(30)이 과도식각(overetch)되어 도1c에 나타낸 단면 A의 형태를 지니게 되는 경우가 있다.As a result, a buried resistor is formed between the contact and the contact. However, in the process of etching the
또 다른 경우, 도1d에 도시된 바와 같이 구리 도전 금속(30)이 언더에칭 (underetch)되는 경우에는 도1d에 도시한 것과 같은 단면 B를 보이는 경우가 있다. 그 결과, 전술한 제조 공정 결과 만들어지는 매립 저항의 저항값은 형성된 매립 저항의 폭(W)과 길이(L)의 편차로 인하여 허용 오차 이상의 오차를 유발하는 경우가 발생하게 된다.In another case, when the copper
이와 같은 문제점을 해결하기 위하여 종래 기술은 매립 저항을 형성한 이후에(도1c 및 도1d), 레이저를 이용하여, 매립 저항의 폭(W) 및 길이(L) 방향으로 남아있는 도전 금속(30)의 엣지를 트리밍(trimming)함으로써 저항값을 보정하는 단계를 추가로 수행하고 있다.In order to solve such a problem, the prior art uses a laser after forming the buried resistor (FIGS. 1C and 1D), and the
그런데, 매립 저항의 저항체 자체의 물질 상수에 편차가 있을 수 있는 상황에서 매립 저항을 폭(W) 방향과 길이(L) 방향으로 양 방향 레이저 트리밍을 수행하는 경우 발생되는 오차의 크기는 △x△y로 증대되고, 레이저 트리밍 공정이 복잡해 져서 생산 수율이 저하되고 제조 단가가 상승하는 기술적 문제점이 있다.However, in the case where there may be a deviation in the material constant of the resistor of the buried resistor itself, the magnitude of the error generated when the buried resistor is bidirectionally laser trimmed in the width (W) direction and the length (L) direction is Δx △ Increased to y, the laser trimming process is complicated, there is a technical problem that the production yield is lowered and the manufacturing cost is increased.
따라서, 본 발명의 제1 목적은 인쇄 회로 기판을 위한 매립 저항 제조 단계에 있어서, 매립 저항의 저항값 튜닝을 위한 레이저 트리밍 공정을 단순화시킬 수 있는 제조 공법을 제공하는데 있다.Accordingly, a first object of the present invention is to provide a manufacturing method that can simplify a laser trimming process for tuning the resistance value of a buried resistor in a buried resistor manufacturing step for a printed circuit board.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 인쇄 회로 기판 제조에 있어서 허용 오차 이내의 매립 저항을 손쉽게 제작할 수 있는 제조 공법을 제공하는데 있다.A second object of the present invention is to provide a manufacturing method that can easily produce a buried resistor within an allowable error in manufacturing a printed circuit board in addition to the first object.
상기 목적을 달성하기 위하여, 본 발명은 인쇄 회로 기판에 내장형 매립 저항을 형성하는 방법에 있어서, (a) 상기 인쇄 회로 기판에 열 압착하여 형성된 저항 금속과 상기 저항 금속 위에 형성된 도전 금속 층에 위에 도포된 포토레지스트를 폭이 W, 길이가 L 이 되는 저항체가 형성되도록 패턴 형성하되, 폭 W에 비하여 L의 길이가 길도록 (L > W) 설계하여 패턴 형성하는 단계; (b) 상기 단계 (a)에 이어서, 상기 패턴 형성된 포토레지스트를 마스크로 하여 노출된 도전 금속을 패턴 식각함으로써 저항체를 형성하는 단계; 및 (c) 상기 단계 (b)의 결과, 폭 W 및 길이 L (L > W)의 저항 금속으로 형성된 저항체에, 폭 방향으로 일 방향으로만 선정된 수치만큼 레이저 트리밍을 수행하여 상기 저항체의 저항값을 튜닝하는 단계를 포함하는 인쇄 회로 기판의 매립 저항 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method for forming an embedded buried resistor in a printed circuit board, (a) is applied over a conductive metal layer formed on the resistive metal formed on the printed circuit board and the resistive metal Patterning the formed photoresist so that a resistor having a width of W and a length of L is formed, and designing a pattern (L> W) so that the length of L is longer than the width W (L> W); (b) following step (a), forming a resistor by pattern etching the exposed conductive metal using the patterned photoresist as a mask; And (c) as a result of step (b), laser trimming is performed on a resistor formed of a resistive metal having a width W and a length L (L> W) by a predetermined value only in one direction in the width direction, thereby resisting the resistor. A method of manufacturing a buried resistor in a printed circuit board comprising tuning a value.
이하에서는 첨부 도면 도2 및 도3을 참조하여 본 발명에 따른 매립 저항 제조 기술을 상세히 설명한다. 본 발명에 따른 매립 저항 제조 방법은 도2에 나타낸 매립 저항의 폭(W)과 길이(L)의 비를 상대적으로 크게 함으로써, 식각 공정 중에 발생하는 패드 모양의 편차로 인한 저항값의 오차가 길이(L) 방향으로는 적게 발생하도록 유도함으로써 나머지 방향(폭 W 방향)으로만 레이저 트리밍을 실시하도록 함으로써, 레이저트림 공정 전후에 소요되는 저항값 체크 시간을 절약하고 기판의 생산성 향상을 도모하게 된다.Hereinafter, a technology for manufacturing a buried resistor according to the present invention will be described in detail with reference to FIGS. 2 and 3. In the method of manufacturing a buried resistor according to the present invention, the ratio of the width W and the length L of the buried resistor shown in FIG. 2 is relatively large, whereby the error of the resistance value due to the variation of the pad shape generated during the etching process is long. The laser trimming is performed only in the remaining direction (width W direction) by inducing it to occur less in the (L) direction, thereby reducing the resistance value checking time required before and after the laser trimming process and improving the productivity of the substrate.
도2a와 도2b는 각각 종래 기술과 본 발명에 따라 매립 저항을 제조하기 위한 마스크 패턴의 형상을 특징적으로 나타낸 도면이다. 도2a와 도2b에 도시된 매립 저항 마스크 패턴을 비교하면 본 발명에 따른 매립 저항 마스크 패턴의 W:L의 길이비 종래 기술에 따른 패턴 형상에 비하여 큰 것을 알 수 있다. 즉, 길이 방향을 폭 방향에 비해 크게 함을 특징으로 한다.2A and 2B are diagrams characteristically showing the shape of a mask pattern for manufacturing a buried resistor according to the prior art and the present invention, respectively. Comparing the buried resistance mask pattern shown in Figures 2a and 2b it can be seen that the length ratio of W: L of the buried resistance mask pattern according to the present invention is larger than the pattern shape according to the prior art. That is, it is characterized by making the longitudinal direction larger than the width direction.
본 발명에 따라 매립 저항의 마스크 패턴 W/L의 길이 비를 크게 하도록 설계하면, 결국 길이(L) 방향의 저항 변화율 ΔL/L은 폭 방향의 저항 변화율 ΔW/W 보다 작아지게 된다.According to the present invention, if the length ratio of the mask pattern W / L of the buried resistor is increased, the resistance change rate ΔL / L in the length L direction becomes smaller than the resistance change rate ΔW / W in the width direction.
따라서, 습식 식각 방법으로 도전 금속(30) 층을 식각한 후에 레이저 트리밍은 폭(W) 방향에 대해서만 수행하면 된다.Therefore, after the
도3a 및 도3b는 각각 종래 기술 및 본 발명에 따른 매립 저항 제조 후에 레이저 트리밍을 수행하는 과정을 나타낸 도면이다. 도3a를 참조하면, 종래 기술의 경우 제조된 저항체의 저항값을 체크한 후 원하는 저항값을 갖기 위하여 X 및 Y 방향으로 레이저 트리밍을 실시하고 있다.3A and 3B are views illustrating a process of performing laser trimming after fabricating a buried resistor according to the prior art and the present invention, respectively. Referring to FIG. 3A, in the prior art, after checking the resistance value of the manufactured resistor, laser trimming is performed in the X and Y directions to have a desired resistance value.
그리고 나면, 저항체의 저항값을 또 다시 체크하는 과정을 반복한다. 이에 반하여, 도3b를 참조하면 본 발명은 W : L의 비율을 크게 함으로써, 폭(W) 방향으로 설계 상 정해진 수치만큼 레이저 트리밍을 실시한다면 W 방향으로의 저항 변화율은 영(zero)이고 식각에 따른 길이 변화만큼의 저항 변화율이 전체 저항 변화율이 된다.Then, the process of checking the resistance value of the resistor again is repeated. In contrast, referring to FIG. 3B, when the laser trimming is performed by a predetermined value in the width (W) direction by increasing the ratio of W: L, the resistance change rate in the W direction is zero and the etching rate is increased. The change rate of resistance as much as the change in length is the total change rate of resistance.
이는 설계상 업체에서 요구하는 오차 수준을 만족할 수 있으므로 레이저 트링밍 전후의 저항 측정 단계도 생략할 수 있는 장점이 있다. 본 발명의 양호한 실시예로서 저항 관리 범위를 ±10%로 할 경우, W와 L의 비율은 2.0으로 할 수 있으며, ±5%로 하고자 하는 경우 W와 L의 비율은 4.0으로 할 수 있다.This is an advantage that the resistance measurement step before and after laser trimming can be omitted since the design can satisfy the error level required by the manufacturer. As a preferred embodiment of the present invention, when the resistance management range is ± 10%, the ratio of W and L may be 2.0, and when the ratio is 5%, the ratio of W and L may be 4.0.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들은 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed can be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously changed, substituted, and changed without departing from the spirit or scope of the invention described in the claims.
이상과 같이, 본 발명은 인쇄 회로 기판에 적용되는 매립 저항의 마스크 형상 중 길이와 폭의 비율을 상대적으로 크게 함으로써 일방향만으로의 저항 편차를 콘트롤하도록 하며, 그 결과 일방향으로만 레이저 트리밍 공정을 수행할 뿐 아니라 레이저 트리밍 공정 전후의 저항 체크 소요 단계를 생략함으로써 작업 수율을 개선할 수 있게 된다. 따라서, 현재 3 단계인 레이저 트리밍을 저항 체크가 없는 1단계 공정으로 공정을 단순화시킬 수 있다. 그 결과, 레이저 트리밍 소용 시간을 70% 이상 줄일 수 있게 되어, 전체적으로 공정 시간을 단축하고 생산성 향상을 도모할 수 있게 된다.As described above, the present invention controls the resistance variation in only one direction by relatively increasing the ratio of length and width of the mask shape of the buried resistor applied to the printed circuit board, and as a result, the laser trimming process is performed only in one direction. In addition, the work yield can be improved by omitting the resistance check step before and after the laser trimming process. Therefore, laser trimming, which is currently three stages, can be simplified to a one-step process without resistance check. As a result, the time required for laser trimming can be reduced by 70% or more, so that the overall process time can be shortened and productivity can be improved.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040013262A KR100585203B1 (en) | 2004-02-27 | 2004-02-27 | Method of manufacturing a buried resistor for printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040013262A KR100585203B1 (en) | 2004-02-27 | 2004-02-27 | Method of manufacturing a buried resistor for printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050087452A KR20050087452A (en) | 2005-08-31 |
KR100585203B1 true KR100585203B1 (en) | 2006-06-01 |
Family
ID=37270718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040013262A KR100585203B1 (en) | 2004-02-27 | 2004-02-27 | Method of manufacturing a buried resistor for printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100585203B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100789529B1 (en) | 2006-11-13 | 2007-12-28 | 삼성전기주식회사 | Printed circuit board having embedded resistor and method of manufacturing the same |
KR100909684B1 (en) * | 2008-01-10 | 2009-07-29 | (주)인터플렉스 | Manufacturing method of resistance mounted flexible printed circuit board |
KR101292047B1 (en) * | 2012-01-03 | 2013-08-01 | 김도영 | Testing apparaus for carbon resistor of pcb |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09135078A (en) * | 1995-11-09 | 1997-05-20 | Noritake Co Ltd | Thick multilayer substrate and fabrication of the same |
JP2001345205A (en) * | 2000-03-30 | 2001-12-14 | Victor Co Of Japan Ltd | Method of forming thin-film resistor element in printed board, thin-film resistor element and thin-film capacitor element |
KR20020081928A (en) * | 2001-04-20 | 2002-10-30 | 삼성전기주식회사 | Method for Manufacturing Printed Circuit Board with Buried Resistors |
KR20050043157A (en) * | 2003-11-05 | 2005-05-11 | 삼성전기주식회사 | Manufacturing method of printed circuit board with embedded resistor |
-
2004
- 2004-02-27 KR KR1020040013262A patent/KR100585203B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09135078A (en) * | 1995-11-09 | 1997-05-20 | Noritake Co Ltd | Thick multilayer substrate and fabrication of the same |
JP2001345205A (en) * | 2000-03-30 | 2001-12-14 | Victor Co Of Japan Ltd | Method of forming thin-film resistor element in printed board, thin-film resistor element and thin-film capacitor element |
KR20020081928A (en) * | 2001-04-20 | 2002-10-30 | 삼성전기주식회사 | Method for Manufacturing Printed Circuit Board with Buried Resistors |
KR20050043157A (en) * | 2003-11-05 | 2005-05-11 | 삼성전기주식회사 | Manufacturing method of printed circuit board with embedded resistor |
Also Published As
Publication number | Publication date |
---|---|
KR20050087452A (en) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4568215B2 (en) | CIRCUIT DEVICE AND CIRCUIT DEVICE MANUFACTURING METHOD | |
US9474167B2 (en) | Multilayered substrate | |
JP6373574B2 (en) | Circuit board and manufacturing method thereof | |
US9099313B2 (en) | Embedded package and method of manufacturing the same | |
US9565774B2 (en) | Embedded trace substrate and method of forming the same | |
US5382505A (en) | Method of making a laminated structure with shear force delamination resistance | |
US7956292B2 (en) | Printed circuit board manufacturing method, printed circuit board, and electronic apparatus | |
JP2019145774A (en) | Method for forming semiconductor package substrate, semiconductor package substrate formed by the same, method for forming semiconductor package, and semiconductor package formed by the same | |
KR100930642B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
TWI397358B (en) | Wire bonding substrate and fabrication thereof | |
KR100652099B1 (en) | Etching method and method of manufacturing circuit device using the same | |
KR100585203B1 (en) | Method of manufacturing a buried resistor for printed circuit board | |
KR100487812B1 (en) | PCB having a fine pitch circuit pattern making method | |
CN100495665C (en) | Making method for circuit board | |
TWI691243B (en) | Manufacturing method for printed circuit board | |
KR100584966B1 (en) | A package substrate, and its manufacturing method | |
KR101067214B1 (en) | A printed circuit board and a method of manufacturing the same | |
KR100693145B1 (en) | Printed circuit board making method | |
US7718078B2 (en) | Manufacturing method of circuit board | |
KR20130101198A (en) | Method for manufacturing semiconductor package substrate formed bump and the semiconductor package substrate substrate manufactured by the same method | |
KR101006887B1 (en) | Method of manufacturing print circuit board | |
JP5263830B2 (en) | Printed circuit board and manufacturing method thereof | |
US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
JP2011023517A (en) | Tab tape for semiconductor device and method of manufacturing the same | |
CN112153802B (en) | Circuit board structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130423 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |